KR20130141290A - 초격자 구조체 및 이를 포함한 반도체 소자 - Google Patents

초격자 구조체 및 이를 포함한 반도체 소자 Download PDF

Info

Publication number
KR20130141290A
KR20130141290A KR1020120064588A KR20120064588A KR20130141290A KR 20130141290 A KR20130141290 A KR 20130141290A KR 1020120064588 A KR1020120064588 A KR 1020120064588A KR 20120064588 A KR20120064588 A KR 20120064588A KR 20130141290 A KR20130141290 A KR 20130141290A
Authority
KR
South Korea
Prior art keywords
layer
pair
composition
thickness
superlattice structure
Prior art date
Application number
KR1020120064588A
Other languages
English (en)
Inventor
임대호
김주성
김재균
탁영조
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120064588A priority Critical patent/KR20130141290A/ko
Priority to US13/837,992 priority patent/US20130334495A1/en
Priority to DE102013105903A priority patent/DE102013105903A1/de
Priority to JP2013125380A priority patent/JP2014003296A/ja
Publication of KR20130141290A publication Critical patent/KR20130141290A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/122—Single quantum well structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Abstract

초격자 구조체 및 이를 포함한 반도체 소자가 개시된다.
개시된 초격자 구조체는, 서로 다른 물질로 된 하부층과 상부층이 한 쌍을 이루고, 상기 한 쌍이 적어도 2회 이상 반복 적층된 복수 쌍을 포함하고, 상기 한 쌍 내의 두 층이 두께가 같고, 상기 복수 쌍의 각각이 전체 두께가 서로 다를 수 있다.

Description

초격자 구조체 및 이를 포함한 반도체 소자{Superlattice structure and semiconductor device having the same}
질화물계 반도체 박막 내의 크랙을 감소시키는 초격자 구조체 및 이를 포함한 반도체 소자에 관한 것이다.
질화물계 반도체 소자를 형성하기 위한 기판으로 사파이어 기판이 많이 사용된다. 하지만, 사파이어 기판은 가격이 비싸고, 단단해서 칩 제작에 어려움이 있으며, 전기 전도성이 낮다. 그리고, 사파이어 기판을 대구경으로 에피 성장 시에, 낮은 열 전도도로 인해 고온에서 기판 자체의 휨 현상이 발생하여 대면적으로 제작하는 것이 어렵다. 이러한 한계를 극복하기 위해, 사파이어 기판 대신 실리콘 기판을 활용한 질화물계 반도체 소자의 개발이 이루어지고 있다. 실리콘 기판은 사파이어 기판에 비해 열전도도가 높기 때문에 고온에서 성장하는 질화물 박막 성장 온도에서도 기판의 휨 정도가 크지 않아 대구경의 박막 성장이 가능하다. 그러나, 실리콘 기판에 질화물 박막을 성장시 기판과 박막 사이의 격자 상수 불일치로 인해 결함 밀도(dislocation density)가 커지고, 열팽창 계수의 불일치로 인해 크랙이 발생된다. 따라서, 결함 밀도를 감소시키기 위한 방법과 크랙 방지를 위한 방법이 많이 연구되고 있다. 이와 같이 실리콘 기판을 사용하기 위해서는 열팽창 계수 차이에 의해 생기는 인장 응력으로 인한 크랙을 감소시키는 방법이 필요하다.
본 발명의 실시예는 질화물계 반도체 박막 내의 크랙을 감소시키는 초격자 구조체를 제공한다.
본 발명의 또 다른 실시예는 기판 상에 성장되는 질화물계 반도체 박막 내의 크랙을 감소시킬 수 있는 반도체 소자를 제공한다.
본 발명의 일 실시예에 따른 초격자 구조체는, AlxInyGa1-x-yN(0≤x,y≤1)으로 형성된 제1층과, AlaInbGa1-a-bN(0≤a,b≤1,x≠a)으로 형성된 제2층이 한 쌍을 이루고, 상기 한 쌍이 적어도 2회 이상 반복 적층된 복수 쌍을 포함하고, 상기 복수 쌍마다 상기 제1층과 제2층의 두께가 같고, 각 쌍의 전체 두께가 서로 다를 수 있다.
상기 한 쌍이 적층될수록 각 쌍의 전체 두께가 증가할 수 있다.
상기 각 쌍의 전체 두께가 선형적으로 증가할 수 있다.
상기 제1층의 Al 조성이 제2층의 Al 조성보다 크고, 상기 한 쌍이 적층될수록 각 층의 Al 조성이 감소하거나, 각 쌍의 평균 Al 조성이 감소할 수 있다.
상기 각 층의 Al 조성이 선형적으로 감소하거나, 각 쌍의 평균 Al 조성이 선형적으로 감소할 수 있다.
상기 제1층의 Al 조성이 제2층의 Al 조성보다 크고, 각 쌍의 Al 조성이 동일하게 반복될 수 있다.
상기 제1층과 제2층의 두께가 각각 0.1-20nm 범위를 가질 수 있다.
상기 제1층과 제2층의 두께가 각각 0.1-10nm 범위를 가질 수 있다.
상기 한 쌍이 AlpInqGa1-p-qN(0≤p,q≤1,x≠a≠p)으로 형성된 제3층을 더 포함하고, 상기 제3층이 제2층과 같은 두께를 가질 수 있다.
상기 초격자 구조체가 적어도 2회 이상 적층될 수 있다.
상기 초격자 구조체가 적층될수록 각 초격자 구조체의 평균 Al 조성이 감소할 수 있다.
본 발명의 일 실시예에 따른 반도체 소자는, 기판; 상기 기판 상의 핵성장층; 상기 핵성장층 상의 초격자 구조체; 및 상기 초격자 구조체 상에 성장되는 질화물 적층체;를 포함하고,
상기 초격자 구조체는, AlxInyGa1-x-yN(0≤x,y≤1)으로 형성된 제1층과, AlaInbGa1-a-bN(0≤a,b≤1,x≠a)으로 형성된 제2층이 한 쌍을 이루고, 상기 한 쌍이 적어도 2회 이상 반복 적층되는 복수 쌍을 포함하며, 상기 복수 쌍마다 상기 제1층과 제2층의 두께가 같고, 각 쌍의 전체 두께가 서로 다를 수 있다.
본 발명의 실시예에 따른 초격자 구조체는 질화물계 반도체 박막에 압축 응력을 미리 가해서 응력 보상을 함으로써 크랙을 감소시킬 수 있다. 질화물계 반도체 박막 내의 크랙을 감소 또는 방지함으로써 실리콘 기판을 사용하여 대면적의 반도체 소자를 제작할 수 있다. 그럼으로써 반도체 소자의 양산성을 높일 수 있고, 생산 비용을 절감시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 초격자 구조체를 개략적으로 도시한 것이다.
도 2는 본 발명의 일 실시예에 따른 초격자 구조체의 구체적인 일 예를 도한 것이다.
도 3은 본 발명의 일 실시예에 따른 초격자 구조체의 구체적인 다른 예를 도시한 것이다.
도 4는 본 발명의 다른 실시예에 따른 초격자 구조체를 개략적으로 도시한 것이다.
도 5는 본 발명의 다른 실시예에 따른 초격자 구조체의 구체적인 일 예를 도시한 것이다.
도 6은 본 발명의 일 실시예에 따른 반도체 소자를 개략적으로 도시한 것이다.
도 7은 본 발명의 또 다른 실시예에 따른 반도체 소자를 개략적으로 도시한 것이다.
이하, 본 발명의 실시예에 따른 초격자 구조체 및 이를 포함한 반도체 소자에 대해 첨부 도면을 참조하여 상세히 설명한다. 도면에서 동일한 참조번호는 동일한 구성 요소를 지칭하며, 각 구성 요소의 크기나 두께는 설명의 편의를 위해 과장되어 있을 수 있다. 한편, 이하에 설명되는 실시예는 단지 예시적인 것에 불과하며, 이러한 실시예들로부터 다양한 변형이 가능하다. 이하에서, "상부" 나 "상"이라고 기재된 것은 접촉하여 바로 위에 있는 것뿐만 아니라 비접촉으로 위에 있는 것도 포함할 수 있다.
도 1은 본 발명의 일 실시예에 따른 초격자 구조체(10)를 개략적으로 도시한것이다. 초격자 구조체(10)는, 서로 다른 물질층을 교번하여 성장하여 각 층 간의 격자 상수를 유지하면서 성장할 수 있다. 초격자 구조체(10)는 서로 다른 물질로 된 하부층과 상부층이 한 쌍을 이루고, 상기 한 쌍이 적어도 2회 이상 반복 적층된 복수 쌍을 포함할 수 있다. 상기 한 쌍은 각 층의 두께를 기준으로 반복 적층되는 최소 적층 단위일 수 있다. 상기 한 쌍 내의 두 층이 두께가 같고, 상기 복수 쌍의 각각이 전체 두께가 서로 다를 수 있다. 예를 들어, 하부층은 AlxInyGa1-x-yN(0≤x,y≤1)으로 형성되고, 상부층은 AlaInbGa1-a-bN(0≤a,b≤1,x≠a)으로 형성될 수 있다.
도 1을 참조하면, 초격자 구조체(10)가 제1층(11a)과 제2층(11b)을 포함하는 제1쌍(11), 제3층(12a)과 제4층(12b)을 포함하는 제2쌍(12), 제5층(13a)과 제6층(13b)을 포함하는 제3쌍(13), 제7층(14a)과 제8층(14b)을 포함하는 제4쌍((14)을 포함할 수 있다. 제1층(11a)과 제2층(11b)의 두께가 같고, 제3층(12a)과 제4층(12b)의 두께가 같고, 제5층(13a)과 제6층(13b)의 두께가 같고, 제7층(14a)과 제8층(14b)의 두께가 같을 수 있다. 그리고, 제1쌍(11)의 전체 두께와, 제2쌍(12)의 전체 두께와, 제3쌍(13)의 전체 두께와, 제4쌍(14)의 전체 두께가 서로 다를 수 있다. 예를 들어, 각 쌍의 전체 두께가 각 층의 성장 방향에 대해 점점 증가하도록 변할 수 있다. 예를 들어, 각 쌍의 전체 두께가 선형적으로 증가할 수 있다.
한편, 각 쌍을 이루는 각 층의 조성이 쌍마다 같게 구성되거나, 다르게 구성될 수 있다. 각 쌍을 이루는 각 층의 Al 조성이 쌍마다 같게 구성되거나, 다르게 구성될 수 있다. Al 조성이 쌍마다 다르게 구성되는 경우, 초격자 구조체의 성장 방향으로 갈수록 각 쌍의 Al 평균 조성이 감소되도록 구성될 수 있다. 예를 들어, 각 쌍의 Al 평균 조성이 선형적으로 감소될 수 있다. 그리고, 각 쌍의 하부층의 Al 조성이 상부층의 Al 조성보다 클 수 있다.
또한, 초격자 구조체(10)를 이루는 각 층의 조성이 각각 다를 수 있다. 또는, 초격자 구조체(10)의 한 쌍 내의 각 층의 조성이 다르고, 각 쌍의 조성이 동일하게 반복될 수 있다. 각 쌍에서 각 층의 두께는 0.1-20nm 범위를 가질 수 있다. 또는, 각 쌍에서 각 층의 두께는 0.1-10nm 범위를 가질 수 있다.
상기 초격자 구조체(10)의 하부에는 핵성장층(5)이 구비될 수 있다. 핵성장층(5)은 AlcIndGa(1-c-d)N(0≤c,d≤1)으로 형성될 수 있다. 핵성장층(5)은 예를 들어 AlN로 형성될 수 있다. 그리고, 상기 초격자 구조체(10)의 상부에는 적어도 하나의 질화물 반도체층(20)이 구비될 수 있다. 질화물 반도체층(20)은 예를 들어 갈륨을 함유할 수 있다.
한편, 각 쌍을 이루는 층이 세 층 이상으로 되는 것도 가능하다. 각 쌍을 이루는 각 층의 두께가 같고, 한 쌍을 이루는 각 층의 조성이 다르도록 구성될 수 있다. 그리고, 각 쌍의 전체 두께가 다르게 구성될 수 있다. 본 발명의 실시예에서는 한 쌍이 각 층의 두께를 기준으로 구별되는 최소 단위의 적층 단위일 수 있다. 조성과 관련하여서는, 한 쌍을 이루는 각 층의 조성이 쌍마다 동일하게 반복되거나, 쌍마다 각각 다르게 구성될 수 있다. 즉, 각 쌍을 이루는 각 층의 조성은 다양하게 조합이 가능하다. 예를 들어, 각 쌍이 AlxInyGa1-x-yN(0≤x,y≤1)으로 형성된 제1층과, AlaInbGa1-a-bN(0≤a,b≤1,x≠a)으로 형성된 제2층과, AlpInqGa1-p-qN(0≤p,q≤1,x≠a≠p)으로 형성된 제3층을 포함할 수 있다.
도 2는 초격자 구조체(100)의 일 예를 나타낸 것이다.
초격자 구조체(100)는 1nm 두께의 제1층(111a)과 1nm 두께의 제2층(111b)을 가지는 제1쌍(111)과, 2nm 두께의 제3층(112a)과 2nm 두께의 제4층(112b)을 가지는 제2쌍(112)과, 3nm 두께의 제5층(113a)과 3nm 두께의 제6층(113b)을 가지는 제3쌍(113)과, 4nm 두께의 제7층(114a)과 4nm 두께의 제8층(114b)을 가지는 제4쌍(114)을 포함할 수 있다. 제1층(111a)은 Al0 .9Ga0 .1N으로 형성되고, 제2층(111b)은 Al0 .8Ga0 .2N으로 형성될 수 있다. 제3층(112a)은 Al0 .7Ga0 .3N으로 형성되고, 제4층(112b)은 Al0 .6Ga0 .4N으로 형성될 수 있다. 제5층(113a)은 Al0 .5Ga0 .5N으로 형성되고, 제6층(113b)은 Al0 .4Ga0 .6N으로 형성될 수 있다. 제7층(114a)은 Al0 .3Ga0 .7N으로 형성되고, 제8층(114b)은 Al0 .2Ga0 .8N으로 형성될 수 있다.
초격자 구조체(100)는 각 쌍을 이루는 두 층의 두께가 같고, 각 쌍의 전체 두께가 다르며, 초격자 구조체(100)를 이루는 전체 층의 조성이 각각 다를 수 있다. 또한, 각 층의 Al 조성이 하부에서 상부로 갈수록 감소할 수 있다. 예를 들어, 각 층의 Al 조성이 선형적으로 감소할 수 있다. 여기서, 하부에서 상부로의 방향은 초격자 구조체가 성장되는 방향을 나타낼 수 있다. 도 2에 도시된 예 이외에도, 초격자 구조체의 각 쌍의 Al 평균 조성이 각 층의 성장 방향에 대해 감소하도록 다양하게 구성할 수 있다.
도 3은 초격자 구조체(200)의 다른 예를 나타낸 것이다.
초격자 구조체(200)는 1nm 두께의 제1층(211a)과 1nm 두께의 제2층(211b)을 가지는 제1쌍(211)과, 2nm 두께의 제3층(212a)과 2nm 두께의 제4층(212b)을 가지는 제2쌍(212)과, 3nm 두께의 제5층(213a)과 3nm 두께의 제6층(213b)을 가지는 제3쌍(213)과, 4nm 두께의 제7층(214a)과 4nm 두께의 제8층(214b)을 가지는 제4쌍(214)을 포함할 수 있다. 제1층(211a)은 Al0 .6Ga0 .4N으로 형성되고, 제2층(211b)은 Al0 .4Ga0 .6N으로 형성될 수 있다. 제3층(212a)은 Al0 .6Ga0 .4N으로 형성되고, 제4층(212b)은 Al0 .4Ga0 .6N으로 형성될 수 있다. 제5층(213a)은 Al0 .6Ga0 .4N으로 형성되고, 제6층(213b)은 Al0 .6Ga0 .4N으로 형성될 수 있다. 제7층(214a)은 Al0 .6Ga0 .4N으로 형성되고, 제8층(214b)은 Al0 .4Ga0 .6N으로 형성될 수 있다. 초격자 구조체(200)는 각 쌍의 전체 두께가 각각 다르고, 각 쌍을 이루는 층의 조성은 서로 같도록 구성될 수 있다.
각 쌍을 이루는 층은 예를 들어, AlxInyGa1-x-yN(0≤x,y≤1)/AlaInbGa1-a-bN(0≤a,b≤1,x≠a)으로 형성될 수 있다. 상기 예에서는 각 쌍의 각 층이 Al을 함유하는 예를 설명하였지만, 여기에 한정되는 것은 아니며, 예를 들어 각 쌍이 AlN/GaN으로 이루어지는 것도 가능하다. 또는, 각 쌍이 AlxGa1-xN/AlaGa1-An(0<x,a≤1,x≠a)으로 이루어지는 것도 가능하다. 한편, 각 쌍을 이루는 각 층의 두께는 0.1-20nm 범위를 가질 수 있다. 또는, 각 쌍을 이루는 각 층은 0.1-10nm 범위의 두께를 가질 수 있다.
다음, 도 4는 본 발명의 다른 실시예에 따른 초격자 구조체(300)를 도시한 것이다. 초격자 구조체(300)는 복수 개의 초격자 유닛이 적층되는 복층 초격자 구조를 가질 수 있다.
초격자 유닛은 서로 다른 물질로 된 제1층과 제2층이 한 쌍을 이루고, 상기 한 쌍이 적어도 2회 이상 반복 적층된 복수 쌍을 포함할 수 있다. 상기 한 쌍은 각 층의 두께가 주기적으로 변하는 최소 적층 단위일 수 있다. 즉, 상기 제1층과 제2층의 두께가 같고, 각 쌍의 전체 두께가 서로 다를 수 있다. 각 쌍의 전체 두께가 초격자 유닛의 성장 방향에 대해 증가할 수 있다. 한편, 제1층은 AlxInyGa1-x-yN(0≤x,y≤1)으로 형성되고, 제2층은 AlaInbGa1-a-bN(0≤a,b≤1,x≠a)으로 형성될 수 있다. 초격자 유닛은 각 쌍의 전체 두께가 초격자 유닛의 성장 방향에 대해 변화하는 최소 주기의 적층 구조를 포함할 수 있다. 예를 들어, 초격자 유닛은 각 쌍의 전체 두께가 성장 방향에 대해 증가하는 층까지의 구조를 포함할 수 있다.
도 4를 참조하면, 초격자 구조체(300)는 제1초격자 유닛(310), 제2초격자 유닛(320), 제3초격자 유닛(330)을 포함할 수 있다.
상기 제1초격자 유닛(310)은 제1층(311a)과 제2층(311b)을 포함하는 제1쌍(311), 제3층(312a)과 제4층(312b)을 포함하는 제2쌍(312), 제5층(313a)과 제6층(313b)을 포함하는 제3쌍(313), 제7층(314a)과 제8층(314b)을 포함하는 제4쌍(314)을 포함할 수 있다. 제1층(311a)과 제2층(311b)의 두께가 같고, 제3층(312a)과 제4층(312b)의 두께가 같고, 제5층(313a)과 제6층(313b)의 두께가 같고, 제7층(314a)과 제8층(314b)의 두께가 같을 수 있다. 그리고, 제1쌍(311)의 전체 두께와, 제2쌍(312)의 전체 두께와, 제3쌍(313)의 전체 두께와, 제4쌍(314)의 전체 두께가 서로 다를 수 있다. 예를 들어, 각 쌍의 전체 두께가 각 층의 성장 방향에 대해 점점 증가하도록 변할 수 있다. 제1초격자 유닛(310)의 각 쌍은 예를 들어, AlxInyGa1-x-yN(0≤x,y≤1)/AlaInbGa1-a-bN(0≤a,b≤1,x≠a) 층을 포함할 수 있다. 그리고, 예를 들어, 각각의 초격자 유닛에서, 각 쌍의 평균 Al 조성이 같거나 각 층의 성장 방향에 대해 평균 Al 조성이 감소할 수 있다. 또는, 제1초격자 유닛(310)의 각 쌍을 이루는 층이 AlN/GaN으로 형성되는 것도 가능하다. 이 밖에도 각 쌍을 이루는 층은 다양하게 조합하여 구성할 수 있다.
상기 제2초격자 유닛(320)은 각 쌍의 전체 두께가 각 층의 성장 방향에 대해점점 증가되는 주기를 가지는 적층 구조를 포함할 수 있다. 예를 들어, 제2초격자 유닛(330)은 제9층(321a)과 제10층(321b)을 포함하는 제5쌍(321), 제11층(322a)과 제12층(322b)을 포함하는 제12쌍(322), 제13층(323a)과 제14층(323b)을 포함하는 제13쌍(313), 제15층(324a)과 제16층(324b)을 포함하는 제14쌍(324)을 포함할 수 있다. 제9층(321a)과 제10층(321b)의 두께가 같고, 제11층(322a)과 제12층(322b)의 두께가 같고, 제13층(323a)과 제14층(323b)의 두께가 같고, 제15층(324a)과 제16층(324b)의 두께가 같을 수 있다. 그리고, 제5쌍(321)의 전체 두께와, 제6쌍(322)의 전체 두께와, 제7쌍(323)의 전체 두께와, 제8쌍(324)의 전체 두께가 서로 다를 수 있다. 예를 들어, 각 쌍의 전체 두께가 각 층의 성장 방향에 대해 점점 증가하도록 변할 수 있다.
제2초격자 유닛(320)의 각 쌍은 예를 들어, AlxInyGa1-x-yN(0≤x,y≤1)/AlaInbGa1-a-bN(0≤a,b≤1,x≠a) 층을 포함하고, 각 쌍의 평균 Al 조성이 같거나 각 층의 성장 방향에 대해 평균 Al 조성이 감소할 수 있다. 또는, 제2초격자 유닛(320)의 각 쌍을 이루는 층이 AlN/GaN으로 형성되는 것도 가능하다. 이 밖에도 각 쌍을 이루는 층은 다양하게 조합하여 구성할 수 있다.
상기 제3초격자 유닛(330)은 각 쌍의 전체 두께가 각 층의 성장 방향에 대해점점 증가되는 주기를 가지는 적층 구조를 포함할 수 있다. 예를 들어, 제3초격자 유닛(330)은 제17층(331a)과 제18층(331b)을 포함하는 제9쌍(331), 제19층(332a)과 제20층(332b)을 포함하는 제21쌍(332), 제21층(333a)과 제22층(333b)을 포함하는 제22쌍(333), 제23층(334a)과 제24층(334b)을 포함하는 제23쌍(334)을 포함할 수 있다. 제17층(331a)과 제18층(331b)의 두께가 같고, 제19층(332a)과 제20층(332b)의 두께가 같고, 제21층(333a)과 제22층(333b)의 두께가 같고, 제23층(334a)과 제24층(334b)의 두께가 같을 수 있다. 그리고, 제9쌍(331)의 전체 두께와, 제10쌍(332)의 전체 두께와, 제11쌍(333)의 전체 두께와, 제12쌍(334)의 전체 두께가 서로 다를 수 있다. 예를 들어, 각 쌍의 전체 두께가 각 층의 성장 방향에 대해 점점 증가하도록 변할 수 있다.
제3초격자 유닛(330)의 각 쌍은 예를 들어, AlxInyGa1-x-yN(0≤x,y≤1)/AlaInbGa1-a-bN(0≤a,b≤1,x≠a) 층을 포함하고, 각 쌍의 평균 Al 조성이 같거나 각 층의 성장 방향에 대해 평균 Al 조성이 감소할 수 있다. 또는, 제3초격자 유닛(330)의 각 쌍을 이루는 층이 AlN/GaN으로 형성되는 것도 가능하다. 이 밖에도 각 쌍을 이루는 층은 다양하게 조합하여 구성할 수 있다.
제1초격자 유닛(310)과 제2초격자 유닛(320)과 제3초격자 유닛(330)에서, 각 쌍을 이루는 각 층의 두께는 0.1-20nm 범위를 가질 수 있다. 또는, 각 쌍을 이루는 각 층은 0.1-10nm 범위의 두께를 가질 수 있다.
한편, 제1초격자 유닛(310)과 제2초격자 유닛(320)과 제3초격자 유닛(330)은 각각 층 두께와 조성이 같게 구성될 수 있다. 또는, 제1초격자 유닛(310)과 제2초격자 유닛(320)과 제3초격자 유닛(330)은 각각 층 두께와 조성 중 적어도 하나가 각각 다르게 구성될 수 있다. 그리고, 도 4에서는 각 쌍이 두 개의 층을 포함하는 예를 도시하였지만, 각 쌍이 세 개 이상의 층을 포함하는 것도 가능하다.
도 5는 복층 구조를 가지는 초격자 구조체(400)의 일 예를 도시한 것이다.
초격자 구조체(400)는 예를 들어, 제1초격자 유닛(410), 제2초격자 유닛(420) 및 제3초격자 유닛(430)을 포함할 수 있다.
제1초격자 유닛(410)은 1nm 두께의 Al0.85Ga0.15N층과 1nm 두께의 Al0.65Ga0.35N층을 가지는 제1쌍, 2nm 두께의 Al0.85Ga0.15N층과 2nm 두께의 Al0.65Ga0.35N층을 가지는 제2쌍, 3nm 두께의 Al0.85Ga0.15N층과 3nm 두께의 Al0.65Ga0.35N층을 가지는 제3쌍, 및 4nm 두께의 Al0.85Ga0.15N층과 4nm 두께의 Al0.65Ga0.35N층을 가지는 제4쌍을 포함할 수 있다.
제2초격자 유닛(420)은 1nm 두께의 Al0.6Ga0.4N층과 1nm 두께의 Al0.6Ga0.4N층을 가지는 제1쌍, 2nm 두께의 Al0.6Ga0.4N층과 2nm 두께의 Al0.6Ga0.4N층을 가지는 제2쌍, 3nm 두께의 Al0.6Ga0.4N층과 3nm 두께의 Al0.6Ga0.4N층을 가지는 제3쌍, 및 4nm 두께의 Al0.6Ga0.4N층과 4nm 두께의 Al0.6Ga0.4N층을 가지는 제4쌍을 포함할 수 있다.
제3초격자 유닛(430)은 1nm 두께의 Al0.35Ga0.65N층과 1nm 두께의 Al0.15Ga0.85N층을 가지는 제1쌍, 2nm 두께의 Al0.35Ga0.65N층과 1nm 두께의 Al0.15Ga0.85N층을 가지는 제2쌍, 3nm 두께의 Al0.35Ga0.65N층과 4nm 두께의 Al0.15Ga0.85N층을 가지는 제3쌍, 및 4nm 두께의 Al0.35Ga0.65N층과 4nm 두께의 Al0.15Ga0.85N층을 가지는 제4쌍을 포함할 수 있다.
도 5에서는 각각의 초격자 유닛에서, 각 쌍의 두께 변화가 같고, 각 쌍의 조성이 다르게 구성된 예를 도시하고 있다. 하지만, 이는 일 예일 뿐이며, 복수 개의 초격자 유닛이 각각 각 쌍의 두께 변화와 각 쌍의 조성 변화 중 적어도 하나가 다르게 구성되는 예들이 다양하게 가능하다. 또는, 복수 개의 초격자 유닛이 각각 각 쌍의 두께 변화와 조성 변화가 같도록 구성되는 것도 가능하다.
도 6은 일 실시예에 따른 반도체 소자(1000)의 개략적인 구성을 보인 것이다. 반도체 소자(1000)는 기판(1100), 초격자 구조체(1110), 질화물 적층체(1120)를 포함할 수 있다. 상기 기판(1100)은 실리콘을 함유하는 실리콘계 기판이 사용될 수 있으며, 예를 들어, 실리콘 기판 또는 실리콘 카바이드 기판이 채용될 수 있다.
상기 초격자 구조체(1110)는 서로 다른 물질로 된 제1층과 제2층이 한 쌍을 이루고, 상기 한 쌍이 적어도 2회 이상 반복 적층된 복수 쌍을 포함할 수 있다. 상기 한 쌍은 각 층의 두께가 변하는 최소 적층 단위일 수 있다. 예를 들어, 제1층은 AlxInyGa1-x-yN(0≤x,y≤1)으로 형성되고, 제2층은 AlaInbGa1-a-bN(0≤a,b≤1,x≠a)으로 형성될 수 있다. 상기 제1층과 제2층의 두께가 같고, 각 쌍의 전체 두께가 서로 다를 수 있다.
상기 초격자 구조체(1110)로는 예를 들어, 도 1 내지 도 5를 참조하여 설명한 초격자 구조체(10)(100)(200)(300)(400)가 채용될 수 있다. 여기서는, 초격자 구조체에 대해 상세한 설명을 생략하기로 한다.
상기 질화물 적층체(1120)는 적어도 하나의 질화물 반도체층을 포함할 수 있다. 상기 적어도 하나의 질화물 반도체층은 상기 기판(1100) 상에 성장시키고자 하는 층으로, 예를 들어 갈륨을 함유하는 질화물로 형성될 수 있다. 상기 적어도 하나의 질화물 반도체층은 Alx1Iny1Ga1-x1-y1N(0≤x1,y1≤1, x1+y1<1)으로 형성될 수 있다. 예를 들어, 상기 적어도 하나의 질화물 반도체층은 GaN, InGaN, 또는 AlInGaN 중 어느 하나를 포함하는 물질로 형성될 수 있다. 또는, 상기 적어도 하나의 질화물 반도체층은 알루미늄을 포함하지 않는 질화물로 형성될 수 있다. 또한, 상기 적어도 하나의 질화물 반도체층은 언도핑 또는 도핑을 선택적으로 할 수 있다.
상기 기판(1100)과 초격자 구조체(1110) 사이에 핵성장층(1105)이 구비될 수 있다. 핵성장층(1105)은 AlcIndGa1 -c- dN(0≤c,d≤1)으로 형성될 수 있다. 핵성장층(1105)은 예를 들어, AlN로 형성될 수 있다. 핵성장층(1105)은 기판(1100)과 상기 질화물 적층체(1110)가 반응하여 생기는 melt-back 현상을 막아 주며 이후 성장될 초격자 구조체 또는 적어도 하나의 질화물 반도체층이 잘 웨팅(wetting) 될 수 있게 하는 역할을 할 수 있다. 핵성장층의 성장 단계에서 초기에 Al 소스(source)를 먼저 주입하게 되는데 이는 기판이 암모니아에 먼저 노출되어 질화되는 것을 막기 위한 것이다. 예를 들어, 핵성장층은 수십에서 수백 나노의 크기를 가질 수 있다.
한편, 도 7에 도시된 바와 같이 상기 초격자 구조체(1110)와 질화물 적층체(1120) 사이에 SiN층 및 AlGaN 중간층(1130) 중 적어도 하나가 더 삽입될 수 있다. 또는, 질화물 적층체(1120) 내의 질화물 반도체층 사이에 SiN층 및 AlGaN 중간층 중 적어도 하나가 더 삽입될 수 있다.
상기 초격자 구조체(1110)는 상기 기판에 질화물 적층체를 성장시 열팽창 계수 차이에 의해 생기는 인장 응력으로 인한 크랙을 감소 또는 방지하기 위한 버퍼층으로서의 역할을 할 수 있다. 한편, 상기 기판(1110)은 반도체 소자의 제작 중 또는 제작 후에 제거될 수 있다.
본 발명의 실시예에 따른 반도체 소자는 실리콘 기판 또는 실리콘 카바이드 기판에 질화물 반도체층을 성장시 격자 결함과 인장 응력을 감소시킬 수 있다. 그리고, 실리콘 기판 또는 실리콘 카바이드 기판을 사용하여 대구경의 웨이퍼 제작이 가능하게 된다. 본 발명의 실시예에 따른 반도체 소자는 발광 소자(Light emitting diode), 쇼트키 다이오드, 레이저 다이오드, 전계 효과 트랜지스터(Field Effect Transistor) 또는 파워 디바이스(power device) 등에 적용될 수 있다.
본 발명의 실시예에 따른 초격자 구조체 및 이를 포함한 반도체 소자는 이해를 돕기 위하여 도면에 도시된 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위에 의해 정해져야 할 것이다.
10,100,200,300,400,1110...초격자 구조체
410,420,430...초격자 유닛

Claims (25)

  1. AlxInyGa1-x-yN(0≤x,y≤1)으로 형성된 제1층과, AlaInbGa1-a-bN(0≤a,b≤1,x≠a)으로 형성된 제2층이 한 쌍을 이루고, 상기 한 쌍이 적어도 2회 이상 반복 적층된 복수 쌍을 포함하고, 상기 복수 쌍마다 상기 제1층과 제2층의 두께가 같고, 각 쌍의 전체 두께가 서로 다른 초격자 구조체.
  2. 제1항에 있어서,
    상기 한 쌍이 적층될수록 각 쌍의 전체 두께가 증가하는 초격자 구조체.
  3. 제2항에 있어서,
    상기 각 쌍의 전체 두께가 선형적으로 증가하는 초격자 구조체.
  4. 제1항에 있어서,
    상기 제1층의 Al 조성이 제2층의 Al 조성보다 크고, 상기 한 쌍이 적층될수록 각 층의 Al 조성이 감소하거나, 각 쌍의 평균 Al 조성이 감소하는 초격자 구조체.
  5. 제4항에 있어서,
    상기 각 층의 Al 조성이 선형적으로 감소하거나, 각 쌍의 평균 Al 조성이 선형적으로 감소하는 초격자 구조체.
  6. 제1항에 있어서,
    상기 제1층의 Al 조성이 제2층의 Al 조성보다 크고, 각 쌍의 Al 조성이 동일하게 반복되는 초격자 구조체.
  7. 제2항에 있어서,
    상기 제1층과 제2층의 두께가 각각 0.1-20nm 범위를 가지는 초격자 구조체.
  8. 제2항에 있어서,
    상기 제1층과 제2층의 두께가 각각 0.1-10nm 범위를 가지는 초격자 구조체.
  9. 제2항에 있어서,
    상기 한 쌍이 AlpInqGa1-p-qN(0≤p,q≤1,x≠a≠p)으로 형성된 제3층을 더 포함하고, 상기 제3층이 제2층과 같은 두께를 가지는 초격자 구조체.
  10. 제4항에 있어서,
    상기 초격자 구조체가 적어도 2회 이상 적층되는 초격자 구조체.
  11. 제10항에 있어서,
    상기 초격자 구조체가 적층될수록 각 초격자 구조체의 평균 Al 조성이 감소하는 초격자 구조체.
  12. 기판;
    상기 기판 상의 핵성장층;
    상기 핵성장층 상의 초격자 구조체; 및
    상기 초격자 구조체 상에 성장되는 질화물 적층체;를 포함하고,
    상기 초격자 구조체는, AlxInyGa1-x-yN(0≤x,y≤1)으로 형성된 제1층과, AlaInbGa1-a-bN(0≤a,b≤1,x≠a)으로 형성된 제2층이 한 쌍을 이루고, 상기 한 쌍이 적어도 2회 이상 반복 적층되는 복수 쌍을 포함하며, 상기 복수 쌍마다 상기 제1층과 제2층의 두께가 같고, 각 쌍의 전체 두께가 서로 다른 반도체 소자.
  13. 제12항에 있어서,
    상기 한 쌍이 적층될수록 각 쌍의 전체 두께가 증가하는 반도체 소자.
  14. 제13항에 있어서,
    상기 각 쌍의 전체 두께가 선형적으로 증가하는 반도체 소자.
  15. 제12항에 있어서,
    상기 제1층의 Al 조성이 제2층의 Al 조성보다 크고, 상기 한 쌍이 적층될수록 각 층의 Al 조성이 감소하거나, 각 쌍의 평균 Al 조성이 감소하는 반도체 소자.
  16. 제15항에 있어서,
    상기 각 층의 Al 조성이 선형적으로 감소하거나, 각 쌍의 평균 Al 조성이 선형적으로 감소하는 반도체 소자.
  17. 제12항에 있어서,
    상기 제1층의 Al 조성이 제2층의 Al 조성보다 크고, 각 쌍의 Al 조성이 동일하게 반복되는 반도체 소자.
  18. 제13항에 있어서,
    상기 제1층과 제2층의 두께가 각각 0.1-20nm 범위를 가지는 반도체 소자.
  19. 제13항에 있어서,
    상기 제1층과 제2층의 두께가 각각 0.1-10nm 범위를 가지는 반도체 소자.
  20. 제13항에 있어서,
    상기 한 쌍이 AlpInqGa(1-p-q)N(0≤p,q≤1,x≠a≠p)으로 형성된 제3층을 더 포함하고, 상기 제3층이 제2층과 같은 두께를 가지는 반도체 소자.
  21. 제15항에 있어서,
    상기 초격자 구조체가 적어도 2회 이상 적층되는 반도체 소자.
  22. 제21항에 있어서,
    상기 초격자 구조체가 적층될수록 각 초격자 구조체의 평균 Al 조성이 작아지는 반도체 소자.
  23. 제12항에 있어서,
    상기 기판은 실리콘을 함유하는 반도체 소자.
  24. 제12항에 있어서,
    상기 핵성장층은 AlcIndGa1 -c- dN(0≤c,d≤1)으로 형성된 반도체 소자.
  25. 제12항에 있어서,
    상기 초격자 구조체 위 또는 질화물 적층체 내의 질화물 반도체층 사이에 SiN층 및 AlGaN 중간층 중 적어도 하나가 삽입된 반도체 소자.
KR1020120064588A 2012-06-15 2012-06-15 초격자 구조체 및 이를 포함한 반도체 소자 KR20130141290A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020120064588A KR20130141290A (ko) 2012-06-15 2012-06-15 초격자 구조체 및 이를 포함한 반도체 소자
US13/837,992 US20130334495A1 (en) 2012-06-15 2013-03-15 Superlattice structure, semiconductor device including the same, and method of manufacturing the semiconductor device
DE102013105903A DE102013105903A1 (de) 2012-06-15 2013-06-07 Übergitterstruktur, Halbleitervorrichtung dieselbe umfassend und Verfahren zur Herstellung der Halbleitervorrichtung
JP2013125380A JP2014003296A (ja) 2012-06-15 2013-06-14 超格子構造体、これを含んだ半導体素子、及び半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120064588A KR20130141290A (ko) 2012-06-15 2012-06-15 초격자 구조체 및 이를 포함한 반도체 소자

Publications (1)

Publication Number Publication Date
KR20130141290A true KR20130141290A (ko) 2013-12-26

Family

ID=49668151

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120064588A KR20130141290A (ko) 2012-06-15 2012-06-15 초격자 구조체 및 이를 포함한 반도체 소자

Country Status (4)

Country Link
US (1) US20130334495A1 (ko)
JP (1) JP2014003296A (ko)
KR (1) KR20130141290A (ko)
DE (1) DE102013105903A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014072431A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 半導体装置
JP6121806B2 (ja) * 2013-06-07 2017-04-26 株式会社東芝 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法
TWI574407B (zh) * 2013-08-16 2017-03-11 晶元光電股份有限公司 半導體功率元件
JP2015060987A (ja) * 2013-09-19 2015-03-30 富士通株式会社 半導体装置及び半導体装置の製造方法
GB2519338A (en) * 2013-10-17 2015-04-22 Nanogan Ltd Crack-free gallium nitride materials
TW201637078A (zh) * 2015-04-01 2016-10-16 環球晶圓股份有限公司 半導體元件
JP7003058B2 (ja) * 2016-04-15 2022-02-04 スージョウ レキン セミコンダクター カンパニー リミテッド 発光素子、発光素子パッケージおよび発光モジュール
EP3352199B1 (en) 2017-01-23 2021-07-14 IMEC vzw Iii-n based substrate for power electronic devices and method for manufacturing same
CN107845565A (zh) * 2017-09-22 2018-03-27 叶顺闵 一种提高氮化镓器件电子迁移率及外延层质量方法
TWI671801B (zh) 2018-08-01 2019-09-11 環球晶圓股份有限公司 磊晶結構
US11387356B2 (en) * 2020-07-31 2022-07-12 Vanguard International Semiconductor Corporation Semiconductor structure and high-electron mobility transistor device having the same
KR20220160890A (ko) * 2021-05-28 2022-12-06 주식회사 아이브이웍스 Ⅲ-n계 반도체 구조물 및 그 제조방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001230447A (ja) * 2000-02-16 2001-08-24 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子の製造方法
US7547925B2 (en) * 2005-11-14 2009-06-16 Palo Alto Research Center Incorporated Superlattice strain relief layer for semiconductor devices
US8513643B2 (en) * 2006-09-06 2013-08-20 Palo Alto Research Center Incorporated Mixed alloy defect redirection region and devices including same
TWI341600B (en) * 2007-08-31 2011-05-01 Huga Optotech Inc Light optoelectronic device and forming method thereof
US8183557B2 (en) * 2007-09-19 2012-05-22 The Regents Of The University Of California (Al,In,Ga,B)N device structures on a patterned substrate
WO2011102044A1 (ja) * 2010-02-16 2011-08-25 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
KR101258935B1 (ko) 2010-12-09 2013-04-29 삼성중공업 주식회사 추진 장치와 이를 갖는 선박
JP5737111B2 (ja) * 2011-03-30 2015-06-17 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子

Also Published As

Publication number Publication date
DE102013105903A1 (de) 2013-12-19
US20130334495A1 (en) 2013-12-19
JP2014003296A (ja) 2014-01-09

Similar Documents

Publication Publication Date Title
KR20130141290A (ko) 초격자 구조체 및 이를 포함한 반도체 소자
CN102820392B (zh) 一种发光二极管的外延片及其制造方法
EP2706558B1 (en) Nitride semiconductor wafer, nitride semiconductor device, and method for manufacturing nitride semiconductor wafer
JP2010225703A (ja) 半導体ウェーハ及び半導体素子及びその製造方法
TWI655790B (zh) 包含在緩衝層堆疊上的三五族主動半導體層的半導體結構以及用於產生半導體結構的方法
JP2007088426A (ja) 半導体電子デバイス
US9397167B2 (en) Nitride semiconductor wafer, nitride semiconductor device, and method for manufacturing nitride semiconductor wafer
JP6064051B2 (ja) 窒化物半導体
JP2007258406A (ja) 半導体装置
KR20130139707A (ko) 반도체 소자 및 이에 사용되는 초격자층
JP2011049488A (ja) Ｉｉｉ族窒化物半導体積層ウェハ及びｉｉｉ族窒化物半導体デバイス
JP2009260296A (ja) 窒化物半導体エピタキシャルウエハ及び窒化物半導体素子
JP2014053611A (ja) 半導体バッファ構造体及びそれを含む半導体素子と、その製造方法
JP2020188266A (ja) 六方格子結晶構造を有するｉｉｉ−ｖ族半導体層を含んだ半導体構造
JP2011187654A (ja) Ｉｉｉ族窒化物半導体からなるｈｅｍｔ、およびその製造方法
US10229977B2 (en) Nitrogen-containing semiconductor device
JP5660373B2 (ja) 半導体ウエーハ及び半導体素子
WO2012014675A1 (ja) 半導体素子、ｈｅｍｔ素子、および半導体素子の製造方法
JP5824814B2 (ja) 半導体ウエーハ及び半導体素子及びその製造方法
JP2021068889A (ja) 半導体薄膜構造体、及びそれを含む電子素子
US20190221648A1 (en) Novel buffer layer structure to improve gan semiconductors
KR101972045B1 (ko) 헤테로 구조 반도체 소자
KR102002898B1 (ko) 반도체 버퍼 구조체 및 이를 포함하는 반도체 소자
WO2019035274A1 (ja) テンプレート基板、電子デバイス，発光デバイス，テンプレート基板の製造方法および電子デバイスの製造方法
US9525101B2 (en) Optoelectronic device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid