JP6121806B2 - 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法 - Google Patents

窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法 Download PDF

Info

Publication number
JP6121806B2
JP6121806B2 JP2013120863A JP2013120863A JP6121806B2 JP 6121806 B2 JP6121806 B2 JP 6121806B2 JP 2013120863 A JP2013120863 A JP 2013120863A JP 2013120863 A JP2013120863 A JP 2013120863A JP 6121806 B2 JP6121806 B2 JP 6121806B2
Authority
JP
Japan
Prior art keywords
layer
nitride semiconductor
composition ratio
semiconductor wafer
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013120863A
Other languages
English (en)
Other versions
JP2014239149A (ja
Inventor
桂 金子
桂 金子
光弘 櫛部
光弘 櫛部
弘 勝野
弘 勝野
山田　真嗣
真嗣 山田
純平 田島
純平 田島
康夫 大場
康夫 大場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2013120863A priority Critical patent/JP6121806B2/ja
Priority to US14/175,199 priority patent/US9184242B2/en
Publication of JP2014239149A publication Critical patent/JP2014239149A/ja
Priority to US14/805,141 priority patent/US9362115B2/en
Priority to US15/142,473 priority patent/US9472720B2/en
Application granted granted Critical
Publication of JP6121806B2 publication Critical patent/JP6121806B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/154—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation comprising at least one long range structurally disordered material, e.g. one-dimensional vertical amorphous superlattices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/157—Doping structures, e.g. doping superlattices, nipi superlattices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Led Devices (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明の実施形態は、窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法に関する。
窒化物半導体を含む半導体層（以下、窒化物半導体層と称す）をシリコンを含む基板上に設けた窒化物半導体ウェーハがある。窒化物半導体ウェーハは、例えば、発光ダイオード（ＬＥＤ）、高速電子デバイスまたはパワーデバイスなどの製造に用いられる。こうした窒化物半導体ウェーハでは、シリコンを含む基板と窒化物半導体層との格子定数の違いや熱膨張係数の違いにより、窒化物半導体層にクラックが発生しやすい。
特表２０１０−５２１０６４号公報
本発明の実施形態は、クラックを抑制した窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法を提供する。
本発明の実施形態によれば、シリコン基板と、第１層と、第２層と、第３層と、第４層と、第５層と、第６層と、を備えた窒化物半導体ウェーハが提供される。前記第１層は、前記シリコン基板の上に設けられ、Ａｌｘ１Ｇａ１−ｘ１Ｎ（０．８≦ｘ１≦１）で組成が一定である。前記第２層は、前記第１層の上に設けられ、Ａｌｘ２Ｇａ１−ｘ２Ｎ（０．７≦ｘ２＜０．８）で組成が一定である。前記第３層は、前記第２層の上に設けられ、Ａｌｘ３Ｇａ１−ｘ３Ｎ（０．４≦ｘ３≦０．６）で組成が一定である。前記第４層は、前記第３層の上に設けられ、Ａｌｘ４Ｇａ１−ｘ４Ｎである。前記第５層は、前記第４層の上に設けられ、Ａｌｘ５Ｇａ１−ｘ５Ｎ（０．１≦ｘ５≦０．２）で組成が一定である。前記第６層は、前記第５層の上に設けられ、Ａｌｘ６Ｇａ１−ｘ６Ｎ（０≦ｘ６＜ｘ５）で組成が一定である。前記第２層は、前記第１層に接し、前記第３層は、前記第２層に接し、前記第４層は、前記第３層に接し、前記第５層は、前記第４層に接し、前記第６層は、前記第５層に接する。前記第４層の組成比ｘ４は、前記第３層から前記第５層に向かう第１方向において減少する。前記組成比ｘ４の最大値は、前記第３層の組成比ｘ３以下である。前記組成比ｘ４の最小値は、前記第５層の組成比ｘ５以上である。
本発明の別の実施形態によれば、シリコン基板と、第１層と、第２層と、第３層と、第４層と、第５層と、第６層と、第１シリコン含有部と、を備えた窒化物半導体ウェーハが提供される。前記第１層は、前記シリコン基板の上に設けられ、Ａｌ ｘ１ Ｇａ １−ｘ１ Ｎ（０．８≦ｘ１≦１）で組成が一定である。前記第２層は、前記第１層の上に設けられ、Ａｌ ｘ２ Ｇａ １−ｘ２ Ｎ（０．７≦ｘ２＜０．８）で組成が一定である。前記第３層は、前記第２層の上に設けられ、Ａｌ ｘ３ Ｇａ １−ｘ３ Ｎ（０．４≦ｘ３≦０．６）で組成が一定である。前記第４層は、前記第３層の上に設けられ、Ａｌ ｘ４ Ｇａ １−ｘ４ Ｎである。前記第５層は、前記第４層の上に設けられ、Ａｌ ｘ５ Ｇａ １−ｘ５ Ｎ（０．１≦ｘ５≦０．２）で組成が一定である。前記第６層は、前記第５層の上に設けられ、Ａｌ ｘ６ Ｇａ １−ｘ６ Ｎ（０≦ｘ６＜ｘ５）で組成が一定である。前記第１シリコン含有部は、前記第５層と前記第６層との間に設けられ、シリコンを含む。前記第２層は、前記第１層に接し、前記第３層は、前記第２層に接し、前記第４層は、前記第３層に接し、前記第５層は、前記第４層に接し、前記第１シリコン含有部は、前記第５層に接し、前記第６層は、前記第１シリコン含有部に接する。前記第４層の組成比ｘ４は、前記第３層から前記第５層に向かう第１方向において減少する。前記組成比ｘ４の最大値は、前記第３層の組成比ｘ３以下である。前記組成比ｘ４の最小値は、前記第５層の組成比ｘ５以上である。
本発明の別の実施形態によれば、シリコン基板と、第１層と、第２層と、第３層と、第４層と、第５層と、第６層と、第７層と、第１シリコン含有部と、第２シリコン含有部と、を備えた窒化物半導体ウェーハが提供される。前記第１層は、前記シリコン基板の上に設けられ、Ａｌ ｘ１ Ｇａ １−ｘ１ Ｎ（０．８≦ｘ１≦１）で組成が一定である。前記第２層は、前記第１層の上に設けられ、Ａｌ ｘ２ Ｇａ １−ｘ２ Ｎ（０．７≦ｘ２＜０．８）で組成が一定である。前記第３層は、前記第２層の上に設けられ、Ａｌ ｘ３ Ｇａ １−ｘ３ Ｎ（０．４≦ｘ３≦０．６）で組成が一定である。前記第４層は、前記第３層の上に設けられ、Ａｌ ｘ４ Ｇａ １−ｘ４ Ｎである。前記第５層は、前記第４層の上に設けられ、Ａｌ ｘ５ Ｇａ １−ｘ５ Ｎ（０．１≦ｘ５≦０．２）で組成が一定である。前記第６層は、前記第５層の上に設けられ、Ａｌ ｘ６ Ｇａ １−ｘ６ Ｎ（０≦ｘ６＜ｘ５）で組成が一定である。前記第１シリコン含有部は、前記第５層と前記第６層との間に設けられ、シリコンを含む。前記第７層は、前記第１シリコン含有部と前記第６層との間に設けられ、Ａｌ ｘ７ Ｇａ １−ｘ７ Ｎ（０≦ｘ７＜ｘ５）を含む。前記第２シリコン含有部は、前記第６層と前記第７層との間に設けられ、シリコンを含む。前記第２層は、前記第１層に接し、前記第３層は、前記第２層に接し、前記第４層は、前記第３層に接し、前記第５層は、前記第４層に接し、前記第１シリコン含有部は、前記第５層に接し、前記第７層は、前記第１シリコン含有部に接し、前記第２シリコン含有部は、前記第７層に接し、前記第６層は、前記第２シリコン含有部に接する。前記第４層の組成比ｘ４は、前記第３層から前記第５層に向かう第１方向において減少する。前記組成比ｘ４の最大値は、前記第３層の組成比ｘ３以下である。前記組成比ｘ４の最小値は、前記第５層の組成比ｘ５以上である。
本発明の別の実施形態によれば、下地層の上に形成され、窒化物半導体を含む機能層を備えた窒化物半導体素子が提供される。前記下地層は、シリコン基板の上に形成され、Ａｌ ｘ１ Ｇａ １−ｘ１ Ｎ（０．８≦ｘ１≦１）で組成が一定の第１層と、前記第１層の上に形成され、Ａｌ ｘ２ Ｇａ １−ｘ２ Ｎ（０．７≦ｘ２＜０．８）で組成が一定の第２層と、前記第２層の上に形成され、Ａｌ ｘ３ Ｇａ １−ｘ３ Ｎ（０．４≦ｘ３≦０．６）で組成が一定の第３層と、前記第３層の上に形成され、Ａｌ ｘ４ Ｇａ １−ｘ４ Ｎの第４層と、前記第４層の上に形成され、Ａｌ ｘ５ Ｇａ １−ｘ５ Ｎ（０．１≦ｘ５≦０．２）で組成が一定の第５層と、前記第５層の上に形成され、Ａｌ ｘ６ Ｇａ １−ｘ６ Ｎ（０≦ｘ６＜ｘ５）で組成が一定の第６層と、を含む。前記第２層は、前記第１層に接し、前記第３層は、前記第２層に接し、前記第４層は、前記第３層に接し、前記第５層は、前記第４層に接し、前記第６層は、前記第５層に接する。前記第４層の組成比ｘ４は、前記第３層から前記第５層に向かう第１方向において減少する。前記組成比ｘ４の最大値は、前記第３層の組成比ｘ３以下である。前記組成比ｘ４の最小値は、前記第５層の組成比ｘ５以上である。
本発明の別の実施形態によれば、シリコン基板の上に、Ａｌ ｘ１ Ｇａ １−ｘ１ Ｎ（０．８≦ｘ１≦１）で組成が一定の第１層を形成する工程と、前記第１層の上に、Ａｌ ｘ２ Ｇａ １−ｘ２ Ｎ（０．７≦ｘ２＜０．８）で組成が一定の第２層を形成する工程と、前記第２層の上に、Ａｌ ｘ３ Ｇａ １−ｘ３ Ｎ（０．４≦ｘ３≦０．６）で組成が一定の第３層を形成する工程と、前記第３層の上に、Ａｌ ｘ４ Ｇａ １−ｘ４ Ｎの第４層を形成する工程と、前記第４層の上に、Ａｌ ｘ５ Ｇａ １−ｘ５ Ｎ（０．１≦ｘ５≦０．２）で組成が一定の第５層を形成する工程と、前記第５層の上に、Ａｌ ｘ６ Ｇａ １−ｘ６ Ｎ（０≦ｘ６＜ｘ５）で組成が一定の第６層を形成する工程と、を備えた窒化物半導体ウェーハの製造方法が提供される。前記第２層は、前記第１層に接し、前記第３層は、前記第２層に接し、前記第４層は、前記第３層に接し、前記第５層は、前記第４層に接し、前記第６層は、前記第５層に接する。前記第４層を形成する前記工程は、前記第４層の組成比ｘ４を前記第３層から前記第５層に向かう第１方向において減少させ、前記組成比ｘ４の最大値を前記第３層の組成比ｘ３以下とし、前記組成比ｘ４の最小値を前記第５層の組成比ｘ５以上とすることを含む。
第１の実施形態に係る窒化物半導体ウェーハを模式的に表す断面図である。 第１の実施形態に係る窒化物半導体ウェーハの特性の一例を模式的に表すグラフ図である。 図３（ａ）〜図３（ｃ）は、第１の実施形態に係る窒化物半導体ウェーハの特性の一例を模式的に表すグラフ図及び表である。 第１の実施形態に係る窒化物半導体ウェーハの特性の一例を模式的に表すグラフ図である。 第１の実施形態に係る窒化物半導体ウェーハの特性の一例を模式的に表すグラフ図である。 図６（ａ）及び図６（ｂ）は、第１の実施形態に係る窒化物半導体ウェーハの特性の一例を表すグラフ図である。 図７（ａ）及び図７（ｂ）は、第１の実施形態に係る窒化物半導体ウェーハの特性の一例を表すグラフ図である。 図８（ａ）及び図８（ｂ）は、第１の実施形態に係る窒化物半導体ウェーハの特性の一例を表すグラフ図である。 図９（ａ）及び図９（ｂ）は、第１の実施形態に係る窒化物半導体ウェーハの特性の一例を表すグラフ図である。 第１の実施形態に係る別の窒化物半導体ウェーハを模式的に表す断面図である。 図１１（ａ）及び図１１（ｂ）は、第１の実施形態に係る別の窒化物半導体ウェーハの一部を模式的に表す断面図である。 図１２（ａ）及び図１２（ｂ）は、参考例の窒化物半導体ウェーハの特性を表すグラフ図である。 第１の実施形態に係る別の窒化物半導体ウェーハの特性の一例を表す表である。 第１の実施形態に係る別の窒化物半導体ウェーハを模式的に表す断面図である。 図１５（ａ）〜図１５（ｇ）は、第１の実施形態に係る別の窒化物半導体ウェーハの製造手順を模式的に表す断面図である。 図１６（ａ）及び図１６（ｂ）は、第１の実施形態に係る別の窒化物半導体ウェーハの特性を表すグラフ図である。 第１の実施形態に係る別の窒化物半導体ウェーハを模式的に表す断面図である。 第１の実施形態に係る別の窒化物半導体ウェーハの特性を表すグラフ図である。 図１９（ａ）及び図１９（ｂ）は、第１の実施形態に係る別の窒化物半導体ウェーハを模式的に表す断面図である。 第２の実施形態に係る窒化物半導体素子を模式的に表す断面図である。 第３の実施形態に係る窒化物半導体ウェーハの製造方法を例示するフローチャート図である。
以下に、各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１の実施の形態）
本実施形態に係る窒化物半導体ウェーハ１１０は、例えば、半導体発光素子、半導体受光素子、または、電子デバイスなどの窒化物半導体素子の製造に用いられる。半導体発光素子は、例えば、発光ダイオード（ＬＥＤ）及びレーザダイオード（ＬＤ）などを含む。半導体受光素子は、例えば、フォトダイオード（ＰＤ）などを含む。電子デバイスは、例えば、高電子移動度トランジスタ（ＨＥＭＴ）、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）、電界トランジスタ（ＦＥＴ）及びショットキーバリアダイオード（ＳＢＤ）などを含む。
図１は、第１の実施形態に係る窒化物半導体ウェーハを模式的に表す断面図である。
図１に表したように、窒化物半導体ウェーハ１１０は、基板４０と、第１層５１と、第２層５２と、第３層５３と、第４層５４と、第５層５５と、第６層５６と、を備える。
基板４０は、シリコンを含む。基板４０は、例えば、シリコン基板である。
第１層５１は、基板４０の上に設けられる。第１層５１は、例えば、基板４０の上面４０ａの上に設けられる。第２層５２は、第１層５１の上に設けられる。第３層５３は、第２層５２の上に設けられる。第４層５４は、第３層５３の上に設けられる。第５層５５は、第４層５４の上に設けられる。第６層５６は、第５層５５の上に設けられる。
第１層５１は、例えば、基板４０に接する。第２層５２は、例えば、第１層５１に接する。第３層５３は、例えば、第２層５２に接する。第４層５４は、例えば、第３層５３に接する。第５層５５は、例えば、第４層５４に接する。第６層５６は、例えば、第５層５５に接する。
ここで、基板４０から第６層５６に向かう方向をＺ軸方向とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向とＸ軸方向とに対して垂直な方向をＹ軸方向とする。Ｚ軸方向は、例えば、基板４０の上面４０ａに対して垂直な方向である。
第１層５１は、Ａｌｘ１Ｇａ１−ｘ１Ｎを含む。第２層５２は、Ａｌｘ２Ｇａ１−ｘ２Ｎを含む。第３層５３は、Ａｌｘ３Ｇａ１−ｘ３Ｎを含む。第４層５４は、Ａｌｘ４Ｇａ１−ｘ４Ｎを含む。第５層５５は、Ａｌｘ５Ｇａ１−ｘ５Ｎを含む。第６層５６は、Ａｌｘ６Ｇａ１−ｘ６Ｎを含む。すなわち、第１層５１〜第６層５６は、窒化物半導体を含む窒化物半導体層である。
第１層５１は、例えば、ＡｌＮ層である。第２層５２〜第５層５５は、例えば、ＡｌＧａＮ層である。第６層５６は、例えば、ＧａＮ層である。第３層５３のＡｌの組成比ｘ３は、第２層５２のＡｌの組成比ｘ２よりも低い。第５層５５のＡｌの組成比ｘ５は、第３層５３のＡｌの組成比ｘ３よりも低い。第４層５４のＡｌの組成比ｘ４は、例えば、第３層５３のＡｌの組成比ｘ３から第５層５５のＡｌの組成比ｘ５に減少する。
以下では、第２層５２〜第５層５５をまとめてバッファ部ＢＵと称す。バッファ部ＢＵは、例えば、ＡｌＧａＮを含む。バッファ部ＢＵは、第１層５１と第６層５６との間に設けられる。すなわち、バッファ部ＢＵは第１層５１の上に設けられ、第６層５６はバッファ部ＢＵの上に設けられる。バッファ部ＢＵは、第２層５２〜第５層５５を少なくとも含む。バッファ部ＢＵは、他の層をさらに含んでもよい。
図２は、第１の実施形態に係る窒化物半導体ウェーハの特性の一例を模式的に表すグラフ図である。
図２は、第１層５１〜第６層５６のＡｌの組成比を模式的に表す。図２の縦軸は、第１層５１〜第６層５６のＡｌの組成比ＣＲであり、横軸は、第１層５１〜第６層５６のＺ軸方向（厚さ方向）の位置Ｔである。
図２に表したように、この例において、第１層５１のＡｌの組成比ｘ１は、１である。第２層５２のＡｌの組成比ｘ２は、０．７である。第３層５３のＡｌの組成比ｘ３は、０．５である。第５層５５のＡｌの組成比ｘ５は、０．１５である。第６層５６のＡｌの組成比ｘ６は、０である。
組成比ｘ１は、例えば、０．８≦ｘ１≦１である。
組成比ｘ２は、例えば、０．７≦ｘ２＜０．８である。
組成比ｘ３は、例えば、０．４≦ｘ３≦０．６である。
組成比ｘ５は、例えば、０．１≦ｘ５≦０．２である。
組成比ｘ６は、例えば、０≦ｘ６＜ｘ５である。
第４層５４のＡｌの組成比ｘ４は、第３層５３から第５層５５に向かう第１方向において減少する。組成比ｘ４は、例えば、第１方向において連続的に減少する。第１方向は、Ｚ軸方向に対して平行な方向である。すなわち、第１方向は、基板４０の上面４０ａに対して垂直な方向である。第１方向は、例えば、第１層５１〜第６層５６のそれぞれの膜面に対して垂直である。組成比ｘ４の最大値は、第３層５３のＡｌの組成比ｘ３以下である。組成比ｘ４の最小値は、第５層５５のＡｌの組成比ｘ５以上である。この例では、組成比ｘ４の最大値が組成比ｘ３と実質的に同じであり、組成比ｘ４の最小値が組成比ｘ５と実質的に同じである。組成比ｘ４は、例えば、組成比ｘ３と組成比ｘ５との間で連続的に変化する。
図３（ａ）〜図３（ｃ）は、第１の実施形態に係る窒化物半導体ウェーハの特性の一例を模式的に表すグラフ図及び表である。
図３（ａ）は、窒化物半導体ウェーハ１１０の特性の一例を表す逆格子空間マッピング図である。
図３（ｂ）は、逆格子空間マッピング図から求めた第１層５１〜第６層５６の緩和率ＳＲ及び格子不整合率ＬＭ（％）を表す表である。図３（ｂ）は、第２層５２〜第６層５６の直下の層との緩和率ＳＲ及び格子不整合率ＬＭを表す。
図３（ｃ）は、逆格子空間マッピング図の作成に用いられるＸ線回折（X‐ray diffraction：ＸＲＤ）の測定結果の一例を表すグラフ図である。
図３（ａ）の横軸は、＜１１−２０＞方向の格子定数の逆数Ｑｘであり、縦軸は、＜０００４＞方向の格子定数の逆数Ｑzである。
図３（ａ）に表したように、窒化物半導体ウェーハ１１０では、第１層５１（ＡｌＮ層）と第６層５６（ＧａＮ層）とのａ軸方向の格子定数の差を、第２層５２〜第５層５５のＡｌＧａＮ層で段階的に変化させる。
これにより、窒化物半導体ウェーハ１１０では、例えば、第１層５１〜第６層５６の格子緩和を抑制しつつ、第６層５６に圧縮応力を加えることができる。これにより、窒化物半導体ウェーハ１１０では、例えば、製造時の温度から室温に戻す際の基板４０の反りを抑え、第１層５１〜第６層５６などのクラックを抑制することができる。
図４は、第１の実施形態に係る窒化物半導体ウェーハの特性の一例を模式的に表すグラフ図である。
図４は、ＳＩＭＳ（Secondary Ion Mass Spectrometry：二次イオン質量分析法）による窒化物半導体ウェーハ１１０の解析結果の一例を表す。
図４の左側の縦軸は、窒化物半導体ウェーハ１１０のＡｌ及びＧａの組成比ＣＲ（％）である。図４の右側の縦軸は、窒化物半導体ウェーハ１１０の二次イオン強度ＳＩＩ（counts/sec）である。図４の横軸は、窒化物半導体ウェーハ１１０のＺ軸方向の位置Ｔ（ｎｍ）である。
図４に表したように、窒化物半導体ウェーハ１１０のＡｌの組成比、Ｇａの組成比、及び、二次イオン強度は、例えば、ＳＩＭＳによって解析することができる。
図２では、各組成比ｘ１〜ｘ６を直線で模式的に表している。実際には、図４に表したように、各組成比ｘ１〜ｘ６は、製造誤差や測定誤差などに応じて僅かに変動する。例えば、組成比ｘ４の最大値は、組成比ｘ３の最大値以下である。組成比ｘ４の最小値は、組成比ｘ５の最大値以上である。
図５は、第１の実施形態に係る窒化物半導体ウェーハの特性の一例を模式的に表すグラフ図である。
図５は、図２のグラフの第４層５４の部分を拡大して表すグラフ図である。
図５に表したように、第４層５４の製造においては、非常に細かいステップで段階的にＡｌの組成比を変化させることにより、実質的に連続的に減少する組成比ｘ４を形成することが考えられる。例えば、ＭＯＣＶＤ装置などの反応室内に供給するＡｌの原料ガスの流量を、非常に細かいステップで段階的に減少させることにより、組成比ｘ４を形成することが考えられる。
組成比ｘ４の変化を細かいステップとした場合の１つのステップの厚さをΔｔとする。そして、隣接するステップ同士のＡｌ組成比の差をΔＣＲとする。このΔＣＲから１つのステップの臨界膜厚を求める。本願明細書において、組成比ｘ４が「連続的に減少する」には、例えば、Δｔが１ステップの臨界膜厚よりも小さい（Δｔ＜臨界膜厚）場合も含まれる。このように、組成比ｘ４は、細かいステップで段階的に変化させたものでもよい。
基板４０には、例えば、Ｓｉ（１１１）基板が用いられる。ただし、基板４０の面方位は、（１１１)面でなくてもよい。基板４０には、例えば、オフ角度を実質的に有しないジャスト基板を用いる。基板４０のオフ角度は、例えば、＜１１１＞±０．１°である。
本願発明者等は、＜１１１＞±０．１°以下のオフ角度の基板４０の上にＧａＮ層を成長させた場合と、＜１１１＞±１°以下のオフ角度の基板４０の上にＧａＮ層を成長させた場合と、のウェーハの反りを比較した。その結果、±０．１度以下の基板４０を用いた場合は、ウェーハが上に反った状態であった。換言すれば、第６層５６側が凸となるように沿った状態であった。すなわち、圧縮応力がＧａＮ層に加わった状態であった。一方、±１度以下の基板４０を用いた場合は、ウェーハが下に反った状態であった。換言すれば、基板４０側が凸なるように沿った状態であった。すなわち、ＧａＮ層に加わる圧縮応力が弱い状態であった。このように、基板４０のオフ角度は、＜１１１＞±０．１°以下にする。これにより、ＧａＮ層に圧縮応力を加えやすくすることができる。
第１層５１は、例えば、第１ＡｌＮ層５１ａと、第２ＡｌＮ層５１ｂと、を含む。例えば、基板４０のシリコン（１１１）面の上面４０ａの上に、第１ＡｌＮ層５１ａが設けられる。第１ＡｌＮ層５１ａの上に、第２ＡｌＮ層５１ｂが設けられる。このように、第１層５１は、複数の層を含む積層構造でもよい。
第１ＡｌＮ層５１ａ及び第２ＡｌＮ層５１ｂは、例えば、炭素を含む。例えば、第１ＡｌＮ層５１ａの炭素濃度は、第２ＡｌＮ層５１ｂの炭素濃度よりも高い。換言すれば、第２ＡｌＮ層５１ｂのＡｌＮの純度は、第１ＡｌＮ層５１ａのＡｌＮの純度よりも高い。第１ＡｌＮ層５１ａの炭素濃度は、例えば、１×１０１９ｃｍ−３〜５×１０２０ｃｍ−３である。第１ＡｌＮ層５１ａの厚さ（Ｚ軸方向の長さ）は、例えば、３ｎｍ〜２０ｎｍである。第２ＡｌＮ層５１ｂの炭素濃度は、例えば、１×１０１６ｃｍ−３〜１×１０１９ｃｍ−３である。第２ＡｌＮ層５１ｂの厚さは、例えば、２００ｎｍである。第１層５１の厚さ（第１ＡｌＮ層５１ａの厚さと第２ＡｌＮ層５１ｂの厚さとの和）は、例えば、１５０ｎｍ以上２５０ｎｍ以下である。
高炭素濃度の第１ＡｌＮ層５１ａは、例えば、基板４０との結晶型の差異を緩和させる。例えば、螺旋転位を低減させる。高純度の第２ＡｌＮ層５１ｂは、例えば、第１層５１の上面（第２ＡｌＮ層５１ｂの上面）を原子レベルで平坦化させる。第２ＡｌＮ層５１ｂの厚さを１５０ｎｍ以上にする。これにより、例えば、第１層５１の上面を適切に平坦化することができる。
第１ＡｌＮ層５１ａの成長温度は、例えば、１０８０℃である。第２ＡｌＮ層５１ｂの成長温度は、例えば、１２８０℃である。このように、第１層５１は、高温成長させたＡｌｘ１Ｇａ１−ｘ１Ｎを含む。第１層５１のＡｌｘ１Ｇａ１−ｘ１Ｎの成長温度は、例えば、１０００℃以上１３００℃以下である。例えば、Ａｌｘ１Ｇａ１−ｘ１Ｎを１０００℃未満の温度で成長させた場合、ＡｌＮは２次元成長しにくく、平坦性が悪くなる。また、欠陥の多い結晶となる。Ａｌｘ１Ｇａ１−ｘ１Ｎの成長温度を、例えば、１２００℃以上１３００℃以下とする。これにより、例えば、高品質の単結晶ＡｌＮを形成することができる。
図６（ａ）及び図６（ｂ）は、第１の実施形態に係る窒化物半導体ウェーハの特性の一例を表すグラフ図である。
図６（ａ）は、第１層５１の厚さとＸ線回折から求めた螺旋成分の転位密度との関係を表す。図６（ａ）の縦軸は、第１層５１の螺旋転位密度Ｎｓ１（ｃｍ−２）であり、図６（ａ）の横軸は、第１層５１の厚さｔ１（ｎｍ）である。
図６（ｂ）は、第１層５１の厚さとＸ線回折から求めた刃状成分の転位密度との関係を表す。図６（ｂ）の縦軸は、第１層５１の刃状転位密度Ｎｅ１（ｃｍ−２）であり、図６（ｂ）の横軸は、第１層５１の厚さｔ１（ｎｍ）である。
図６（ａ）に表したように、第１層５１の螺旋成分の転位密度Ｎｓ１は、第１層５１の厚さｔ１を厚くするほど低くなる傾向にある。一方、図６（ｂ）に表したように、第１層５１の刃状成分の転位密度Ｎｅ１は、ばらつきがあるものの、第１層５１の厚さｔ１を薄くするほど低くなる傾向にある。また、第１層５１の厚さが２５０ｎｍ以上になると、上面にピット（穴）が発生したり、クラックが発生したりする。従って、第１層５１の厚さｔ１は、２５０ｎｍ以下であることが望ましい。すなわち、厚さｔ１は、１５０ｎｍ以上２５０ｎｍ以下であることが望ましい。
第１層５１は、例えば、Ａｌｘ１Ｇａ１−ｘ１Ｎ（０．８≦ｘ１≦１）の範囲において、ガリウムを含んでもよい。但し、ＡｌＮでは、シリコンを含む基板４０との化学的反応が生じにくい。このため、第１層５１には、ＡｌＮ層を用いる。これにより、例えば、メルトバックエッチングなどの問題を解決しやすくすることができる。
第２層５２は、例えば、第１層５１の上にコヒーレント成長させる。つまり、基板４０の上面４０ａに対して平行な方向の格子定数（ａ軸方向の格子定数）が、実質的に揃っている。第２層５２のａ軸方向の格子定数は、第１層５１のａ軸方向の格子定数と実質的に同じである。これは、第２層５２には、大きな圧縮応力が加えられている状態であることを示す。第１層５１（ＡｌＮ層）と第２層５２（ＡｌＧａＮ層（ｘ２＝０．７））とのａ軸方向の格子不整合率は、例えば、９％である。第２層５２のＡｌの組成比ｘ２及び第２層５２の厚さは、第２層５２が格子緩和せず、かつ、第２層５２の上面の良好な平坦性を実現できる値に設定される。
第２層５２のＡｌの組成比ｘ２は、例えば、０．７以上０．８未満である。第２層５２の組成比ｘ２と第３層５３の組成比ｘ３との差が大きくなると、例えば、第３層５３の平坦性が悪化する。また、第２層５２と第３層５３との間に中間のＡｌ組成比を有する別のＡｌＧａＮ層をさらに設けると、バッファ部ＢＵの全体の厚さが厚くなり、例えば、クラックがより発生し易くなってしまう。このため、組成比ｘ２が高すぎると、例えば、薄く平坦でかつ圧縮応力の加わったＧａＮ層（第６層５６）を形成することが難しくなってしまう。
また、組成比ｘ２が低いと、第１層５１の組成比ｘ１との差が大きくなってしまう。これにより、例えば、第２層５２が格子緩和し易くなってしまう。例えば、第２層５２の上面の平坦性が低下してしまう。従って、組成比ｘ２は、０．７以上０．８未満とする。これにより、例えば、第２層５２の格子緩和を抑制できる。例えば、第２層５２の上面の平坦性の低下を抑制できる。
図７（ａ）及び図７（ｂ）は、第１の実施形態に係る窒化物半導体ウェーハの特性の一例を表すグラフ図である。
図７（ａ）は、第２層５２の厚さとＸ線回折から求めた螺旋成分の転位密度との関係を表す。図７（ａ）の縦軸は、第２層５２の螺旋転位密度Ｎｓ２（ｃｍ−２）であり、図７（ａ）の横軸は、第２層５２の厚さｔ２（ｎｍ）である。
図７（ｂ）は、第２層５２の厚さとＸ線回折から求めた刃状成分の転位密度との関係を表す。図７（ｂ）の縦軸は、第２層５２の刃状転位密度Ｎｅ２（ｃｍ−２）であり、図７（ｂ）の横軸は、第２層５２の厚さｔ２（ｎｍ）である。
図７（ａ）及び図７（ｂ）に表したように、第２層５２においては、厚さｔ２を１００ｎｍとしたときに、螺旋転位密度Ｎｓ２と刃状転位密度Ｎｅ２との双方が、最も低くなる。厚さｔ２が２００ｎｍを超えると、第２層５２にクラックが入りやすくなる。また、第２層５２が格子緩和しやすくなる。従って、第２層５２の厚さｔ２は、例えば、１００ｎｍ（８０ｎｍ以上２００ｎｍ以下）とする。これにより、例えば、第２層５２のクラックを抑制できる。例えば、第２層５２の格子緩和を抑制できる。
第３層５３のＡｌの組成比ｘ３及び第３層５３の厚さは、第３層５３がなるべく格子緩和せず、かつ、第３層５３の上面の良好な平坦性を実現できる値に設定される。第３層５３のＡｌの組成比ｘ３は、例えば、０．５（例えば０．４以上０．６以下）である。第３層５３の厚さは、例えば、１００ｎｍ（例えば８０ｎｍ以上２００ｎｍ以下）である。
組成比ｘ３が高すぎると、例えば、第４層５４のＡｌの組成比ｘ４の変化量が大きくなる。この場合、第４層５４を高品質に結晶成長させることが難しくなる。具体的には、成長温度やガス供給量の設定が難しくなる。結晶成長に適した成長温度やガス供給量は、Ａｌの組成比によって異なる。このため、組成比ｘ４の変化量が大きいと、例えば、成長温度やガス供給量が、途中で最適値から外れてしまう。これにより、例えば、成長面に凹凸（３次元成長モード）ができてしまう。成長面の凹凸は、例えば、格子欠陥の発生や格子緩和などを引き起こす。
一方、組成比ｘ３が低すぎると、例えば、第２層５２の組成比ｘ２との差が大きくなる。これにより、例えば、第３層５３の結晶成長において、第２層５２との界面付近に凹凸（３次元成長）ができ、格子欠陥の発生や格子緩和の要因となる。
第３層５３において、厚さを８０ｎｍ以上にする。これにより、例えば、第３層５３の上面において、良好な平坦性を得ることができる。また、第３層５３において、厚さを３００ｎｍよりも大きくする。この場合、例えば、第３層５３にクラックが入りやすくなるとともに、第３層５３が格子緩和しやすくなる。
従って、第３層５３の厚さは、８０ｎｍ以上２００ｎｍ以下とする。これにより、例えば、第３層５３の格子緩和を抑制できる。例えば、第３層５３の上面の平坦性を向上できる。例えば、厚さ２５０ｎｍの第３層５３の上面を光学顕微鏡とＡＦＭとにより観察した結果、ピットは存在せず、表面粗さＲａは１．４ｎｍであった。
第４層５４は、第３層５３と第５層５５との間に設けられる。第４層５４のＡｌの組成比ｘ４は、例えば、第３層５３から第５層５５に向かって組成比ｘ３から組成比ｘ５へ連続的に減少する。第４層５４は、例えば、第３層５３と第５層５５との間において、Ａｌの組成比の急激な変化を抑制する。これにより、例えば、第４層５４や第５層５５の格子緩和を抑制することができる。
第４層５４の厚さは、例えば、６００ｎｍ（例えば５００ｎｍ以上７００ｎｍ以下）である。第４層５４のＡｌの組成比ｘ４は、例えば、０．５から０．１５へ連続的に減少させる。組成比ｘ４は、例えば、組成比ｘ３と組成比ｘ５とによって決まる。組成比ｘ４の最大値は、組成比ｘ３より低くてもよい。すなわち、第３層５３との界面付近における第４層５４のＡｌの組成比は、組成比ｘ３より低くてもよい。組成比ｘ４の最大値と組成比ｘ３との差（ｘ３−ｘ４）は、例えば、０．１以下であることが好ましい。組成比ｘ４の最小値は、組成比ｘ５より高くてもよい。すなわち、第５層５５との界面付近における第４層５４のＡｌの組成比は、組成比ｘ５より高くてもよい。組成比ｘ４の最小値と組成比ｘ５との差（ｘ４−ｘ５）は、例えば、０．１以下であることが好ましい。
第５層５５のＡｌの組成比ｘ５は、例えば、０．１５（例えば０．１以上０．２以下）である。組成比ｘ５が高すぎると、例えば、第５層５５の上に設ける第６層５６（ＧａＮ層）に凹凸が生じ易くなる。すなわち、３次元成長し易くなり、例えば、第６層５６の格子欠陥の発生や格子緩和の要因となる。組成比ｘ５は、例えば、第６層５６をなるべく格子緩和させない値に設定される。組成比ｘ５は、例えば、ＧａＮ層をなるべく格子緩和させない値に設定される。
図８（ａ）及び図８（ｂ）は、第１の実施形態に係る窒化物半導体ウェーハの特性の一例を表すグラフ図である。
図８（ａ）は、第５層５５の厚さとＸ線回折から求めた螺旋成分の転位密度との関係を表す。図８（ａ）の縦軸は、第５層５５の螺旋転位密度Ｎｓ５（ｃｍ−２）であり、図８（ａ）の横軸は、第５層５５の厚さｔ５（ｎｍ）である。
図８（ｂ）は、第５層５５の厚さとＸ線回折から求めた刃状成分の転位密度との関係を表す。図８（ｂ）の縦軸は、第５層５５の刃状転位密度Ｎｅ５（ｃｍ−２）であり、図８（ｂ）の横軸は、第５層５５の厚さｔ５（ｎｍ）である。
図８（ａ）に表したように、第５層５５の螺旋転位密度Ｎｓ５は、１００ｎｍ以上２００ｎｍ以下の範囲で低くなる。図８（ｂ）に表したように、第５層５５の刃状転位密度Ｎｅ５は、１００ｎｍ以上２５０ｎｍ以下の範囲で低くなる。また、厚さｔ５を１００ｎｍとした場合には、第５層５５の上面の凹凸が大きくなる傾向にある。厚さｔ５を１５０ｎｍ以上とした場合には、第５層５５の上面の平坦性が向上する。例えば、表面粗さＲａを６ｎｍ以下にすることができる。従って、厚さｔ５は、例えば、１５０ｎｍ（例えば１００ｎｍ以上２５０ｎｍ以下）とする。これにより、例えば、第５層５５において、低い転位密度と上面の良好な平坦性とを得ることができる。
図９（ａ）及び図９（ｂ）は、第１の実施形態に係る窒化物半導体ウェーハの特性の一例を表すグラフ図である。
図９（ａ）は、バッファ部ＢＵの厚さとバッファ部ＢＵの上面の表面粗さとの関係を表す。この例において、バッファ部ＢＵの上面は、すなわち第５層５５の上面である。また、バッファ部ＢＵの厚さは、第２層５２の厚さと、第３層５３の厚さと、第４層５４の厚さと、第５層５５の厚さと、の和である。図９（ａ）の縦軸は、バッファ部ＢＵの上面の表面粗さＲａ（ｎｍ）であり、図９（ａ）の横軸は、バッファ部ＢＵの厚さｔａ（μｍ）である。
図９（ｂ）は、バッファ部ＢＵの厚さと、バッファ部ＢＵのＸ線回折から求めた刃状成分の転位密度と、の関係を表す。図９（ｂ）の縦軸は、バッファ部ＢＵの刃状転位密度Ｎｅａ（ｃｍ−２）であり、図９（ｂ）の横軸は、バッファ部ＢＵの厚さｔａ（ｎｍ）である。
図９（ａ）及び図９（ｂ）に表したように、バッファ部ＢＵの厚さｔａを薄くすると、刃状転位密度Ｎｅａが減少する反面、バッファ部ＢＵの上面の平坦性が低下する。例えば、厚さｔａを０．８μｍとした場合には、バッファ部ＢＵの上面がやや荒れる。そして、厚さｔａをさらに薄くすると、例えば、上面にピットが多発し、平坦な層にならない。
また、厚さｔａが１．５μｍを超えると、例えば、バッファ部ＢＵのクラックが多くなる。厚さｔａを厚くし過ぎると、例えば、バッファ部ＢＵ内で格子緩和が起こる。これにより、例えば、第６層５６に圧縮応力が伝わり難くなる。例えば、第６層５６に引っ張り応力が加わり、バッファ部ＢＵや第６層５６にクラックが発生する。
従って、バッファ部ＢＵの厚さｔａは、例えば、１μｍ（０．８μｍ以上１．２μｍ以下）とする。これにより、例えば、バッファ部ＢＵのクラックを抑制し、かつ、バッファ部ＢＵの上面の良好な平坦性を得ることができる。
Ａｌの組成比の異なる複数のＡｌＧａＮ層を積層すると、各ＡｌＧａＮ層の成長面に凹凸ができやすくなる。すなわち、成長面が、３次元成長モードになりやすくなる。これにより、例えば、ＡｌＧａＮ層に格子欠陥が入りやすくなる。
これに対して、本実施形態に係る窒化物半導体ウェーハ１１０では、例えば、第１層５１〜第６層５６のそれぞれにおいて、上面の良好な平坦性を得ることができる。例えば、第１層５１〜第６層５６のそれぞれの上面の表面粗さＲａを６ｎｍ以下にすることができる。
また、窒化物半導体ウェーハ１１０では、第１層５１〜第６層５６の格子緩和を抑制できる。例えば、Ａｌの組成比の高い第１層５１からＡｌの組成比の低い第６層５６を、圧縮応力を加えながら成長させることができる。これにより、例えば、第６層５６に大きな圧縮応力を加えることができる。窒化物半導体ウェーハ１１０は、第２層５２と第３層５３とを含む。第２層５２は、コヒーレント成長させている。第３層５３は、なるべく格子緩和しないように成長させている。これにより、例えば、第１層５１（ＡｌＮ層）と第６層５６（ＧａＮ層）との格子定数差に基づく圧縮応力を効率的に第６層５６に加えることができる。
ＡｌＮ層とＧａＮ層とは、格子定数のミスマッチが大きい。このため、ＡｌＮ層の上にＧａＮ層を設ける場合に、転位の発生を完全に抑制することは難しい。そこで、窒化物半導体ウェーハ１１０では、第２層５２及び第３層５３においては、段階的にＡｌの組成比を変化させ、第４層５４においては、Ａｌの組成比を徐々に減少させている。これにより、例えば、第２層５２及び第３層５３で転位を発生させ、第４層５４〜第６層５６では、転位を低減させることができる。これにより、例えば、第６層５６における転位を低減させることができる。
例えば、第４層５４のＡｌの組成比を連続的に減少させる。第５層５５と第６層５６とのＡｌ組成比の差を、第１層５１と第２層５２とのＡｌ組成比の差、及び、第２層５２と第３層５３とのＡｌ組成比の差よりも小さくする。これにより、例えば、第４層５４〜第６層５６において、より適切に転位を低減させることができる。
ＡｌＮにＧａを入れる場合、Ｇａが２５％以上入ると物性が変化する。一般的に、２５％は、臨界点であると言われている。２５％とは、４個のＡｌに対して１個のＧａが入る構造である。例えば、Ｓｉなどのドーピングにおいても、２５％以上添加すると物性が変化する。従って、第２層５２のＡｌの組成比ｘ２を、０．７≦ｘ２＜０．８の範囲とする。これにより、例えば、第２層５２の格子緩和を抑えつつ、第２層５２に適切に圧縮応力を加えることができる。例えば、第２層５２において転位を発生させることができる。
また、１００％〜７０％のＡｌの組成比の範囲では、ＡｌＧａＮ層（ＡｌＮ層）の成長条件が大きく異なる。このため、１００％〜７０％のＡｌの組成比の範囲においてＡｌ組成比を連続的に変化させようとすると、適切な成長条件の範囲から外れてしまう可能性がある。適切な成長条件から外れると、例えば、適切な結晶成長が得られなくなる。例えば、隙間の生じる成長モードになってしまう。従って、第２層５２及び第３層５３において段階的にＡｌの組成比を変化させることにより、例えば、第２層５２及び第３層５３における結晶欠陥の発生を抑えることができる。
第３層５３においては、第１層５１（ＡｌＮ層）との格子定数のミスマッチ、及び、第６層５６（ＧａＮ層）との格子定数のミスマッチが小さいほど、品質の良い膜が得られる。従って、第３層５３のＡｌの組成比ｘ３は、０．４≦ｘ３≦０．６とする。これにより、例えば、上面の平坦性を向上させることができる。組成比ｘ３は、０．４５≦ｘ３≦０．５５が、より好ましく、０．５が最適である。
また、本願発明者等は、Ａｌの組成比の異なる複数のＡｌＧａＮ層をＡｌＮ層の上に積層する場合に、Ａｌ組成比０．３付近を境に物性が大きく変化することを発見した。例えば、Ａｌ０．５Ｇａ０．５Ｎ層の上にＡｌ０．３Ｇａ０．７Ｎ層を積層すると、Ａｌ０．３Ｇａ０．７Ｎ層の上面の平坦性が低下する。
窒化物半導体ウェーハ１１０では、０．３付近のＡｌ組成比を含む第４層５４において、Ａｌの組成比ｘ４を徐々に変化させている。すなわち、０．３付近のＡｌ組成比において、Ａｌ組成比が急激に変化しないようにしている。これにより、０．３付近のＡｌ組成比における物性の変化を抑えることができる。例えば、第４層５４の上面の平坦性を向上させることができる。
図１０は、第１の実施形態に係る別の窒化物半導体ウェーハを模式的に表す断面図である。
図１０に表したように、窒化物半導体ウェーハ１１２は、機能層１０ｓをさらに備える。機能層１０ｓは、第６層５６の上に設けられる。この例において、機能層１０ｓは、第１半導体層１０と、第２半導体層２０と、発光層３０と、積層部３２と、を含む。すなわち、窒化物半導体ウェーハ１１２は、半導体発光素子を窒化物半導体素子として製造するためのウェーハである。より詳しくは、ＬＥＤを製造するためのウェーハである。
第１半導体層１０は、第６層５６の上に設けられる。第１半導体層１０は、窒化物半導体を含む。第１半導体層１０は、例えば、第１導電形のＧａＮを含む。第１導電形はｎ形であり、第２導電形はｐ形である。第１導電形がｐ形であり、第２導電形がｎ形でもよい。以下では、第１導電形がｎ形、第２導電形がｐ形である場合として説明を行う。第１半導体層１０は、例えば、ｎ形ＧａＮ層である。
積層部３２は、第１半導体層１０の上に設けられる。発光層３０は、積層部３２の上に設けられる。すなわち、発光層３０は、第１半導体層１０の上に設けられ、積層部３２は、第１半導体層１０と発光層３０との間に設けられる。第２半導体層２０は、発光層３０の上に設けられる。第２半導体層２０は、窒化物半導体を含み、第２導電形である。第２半導体層２０は、例えば、ｐ形ＧａＮ層である。第１半導体層１０と第２半導体層２０とを介して発光層３０に電流を流すことで、発光層３０から光が放出される。積層部３２は、機能層１０ｓに適宜設けられ、省略可能である。このように、機能層１０ｓは、窒化物半導体を含む。機能層１０ｓは、例えば、ＧａＮを含む。
図１１（ａ）及び図１１（ｂ）は、第１の実施形態に係る別の窒化物半導体ウェーハの一部を模式的に表す断面図である。
図１１（ａ）に表したように、発光層３０は、複数の障壁層３３と、複数の障壁層３３どうしの間に設けられた井戸層３４と、を含む。例えば、複数の障壁層３３と複数の井戸層３４とが、Ｚ軸方向に沿って交互に積層される。
井戸層３４の数は、１つでも良く、２以上でも良い。すなわち、発光層３０は、ＳＱＷ（Single-Quantum Well）構造、または、ＭＱＷ（Multi-Quantum Well）構造を有することができる。
障壁層３３のバンドギャップエネルギーは、井戸層３４のバンドギャップエネルギーよりも大きい。井戸層３４には、例えばＩｎαＧａ１−αＮ（０＜α＜１）が用いられる。障壁層３３には、例えばＧａＮが用いられる。
障壁層３３は、III族元素とＶ族元素とを含む窒化物半導体を含む。井戸層３４は、III族元素とＶ族元素とを含む窒化物半導体を含む。井戸層３４は、例えば、インジウム（Ｉｎ）とガリウム（Ｇａ）を含む窒化物半導体を含む。
図１１（ｂ）に表したように、積層部３２は、Ｚ軸方向に交互に積層された複数の高バンドギャップエネルギー層３５と複数の低バンドギャップエネルギー層３６とを含む。複数の高バンドギャップエネルギー層３５は、窒化物半導体を含む。複数の低バンドギャップエネルギー層３６は、窒化物半導体を含む。複数の低バンドギャップエネルギー層３６は、複数の高バンドギャップエネルギー層３５のそれぞれの間に設けられる。複数の低バンドギャップエネルギー層３６のそれぞれのバンドギャップエネルギーは、複数の高バンドギャップエネルギー層３５のそれぞれのバンドギャップエネルギーよりも低い。複数の低バンドギャップエネルギー層３６のそれぞれのバンドギャップエネルギーは、複数の井戸層３４のそれぞれのバンドギャップエネルギーよりも高い。
積層部３２は、例えば、超格子層である。
高バンドギャップエネルギー層３５は、III族元素とＶ族元素とを含む窒化物半導体を含む。低バンドギャップエネルギー層３６は、III族元素とＶ族元素とを含む窒化物半導体を含む。低バンドギャップエネルギー層３６は、例えば、ＩｎとＧａを含む窒化物半導体を含む。
図１２（ａ）及び図１２（ｂ）は、参考例の窒化物半導体ウェーハの特性を表すグラフ図である。
図１２（ａ）は、第１参考例の窒化物半導体ウェーハｒｅｆ１の特性を表す。図１２（ｂ）は、第２参考例の窒化物半導体ウェーハｒｅｆ２の特性を表す。図１２（ａ）及び図１２（ｂ）において、縦軸及び横軸の関係は、図２の縦軸及び横軸と実質的に同じである。
シリコンを含む基板の上にＧａＮ層を設ける場合、例えば、シリコンとＧａＮとの格子定数の違いなどから、シリコンを含む基板の上に直接ＧａＮを形成することは難しい。このため、シリコンを含む基板とＧａＮ層との間に、ＡｌＮ層やＡｌＧａＮ層を設けて、格子定数の違いなどを徐々に変化させていくことが行われている。本願発明者等は、ＡｌＧａＮ層の層数やＡｌの組成比と、ウェーハのクラックと、の関係について鋭意検討を行った。第１参考例及び第２参考例は、その検討の過程において作成した別の試料である。
図１２（ａ）に表したように、窒化物半導体ウェーハｒｅｆ１には、Ａｌの組成比を連続的に変化させたＡｌＧａＮ層が設けられていない。窒化物半導体ウェーハｒｅｆ１は、Ａｌの組成比を段階的に変化させたＡｌＧａＮ層のみを有する。具体的には、ＡｌＮ層、ＡｌｘＧａ１−ｘＮ層（ｘ＝０．７）、ＡｌｘＧａ１−ｘＮ層（ｘ＝０．５）、ＡｌｘＧａ１−ｘＮ層（ｘ＝０．３）、ＡｌｘＧａ１−ｘＮ層（ｘ＝０．１５）、及び、ＧａＮ層が、シリコン基板上に順次積層されている。また、窒化物半導体ウェーハｒｅｆ１では、窒化物半導体ウェーハ１１２と同様の機能層１０ｓが、ＧａＮ層の上に設けられる。すなわち、窒化物半導体ウェーハｒｅｆ１は、発光素子の構造を含む。
図１２（ｂ）に表したように、窒化物半導体ウェーハｒｅｆ２には、Ａｌの組成比の変化量の大きいＡｌＧａＮ層が設けられている。具体的には、ＡｌＮ層、ＡｌｘＧａ１−ｘＮ層（ｘ１＝０．７）、Ａｌの組成比を０．７から０．１５まで連続的に減少させたＡｌＧａＮ層、ＡｌｘＧａ１−ｘＮ層（ｘ＝０．１５）、及び、ＧａＮ層が、シリコン基板上に順次積層されている。窒化物半導体ウェーハｒｅｆ２においても、窒化物半導体ウェーハ１１２と同様の機能層１０ｓが、ＧａＮ層の上に設けられる。窒化物半導体ウェーハｒｅｆ２も、発光素子の構造を含む。
図１３は、第１の実施形態に係る別の窒化物半導体ウェーハの特性の一例を表す表である。
図１３は、窒化物半導体ウェーハ１１２、窒化物半導体ウェーハｒｅｆ１、及び、窒化物半導体ウェーハｒｅｆ２のそれぞれについて、螺旋成分の転位密度Ｎｓ（ｃｍ−２）、刃状成分の転位密度Ｎｅ（ｃｍ−２）、及び、光出力ＬＯを求めた結果を表す。各転位密度Ｎｓ、Ｎｅは、Ｘ線回折で求めた。
図１３に表したように、窒化物半導体ウェーハ１１２の各転位密度Ｎｓ、Ｎｅは、各窒化物半導体ウェーハｒｅｆ１、ｒｅｆ２の各転位密度Ｎｓ、Ｎｅよりも低い。そして、窒化物半導体ウェーハ１１２の光出力ＬＯは、各窒化物半導体ウェーハｒｅｆ１、ｒｅｆ２の光出力ＬＯよりも高い。例えば、窒化物半導体ウェーハｒｅｆ１の光出力ＬＯは、窒化物半導体ウェーハ１１２の光出力ＬＯよりも約２５％低い。窒化物半導体ウェーハｒｅｆ２では、ウェーハ状態においてクラックが多く、素子化のプロセスの過程でさらにクラックが増えた。このため、窒化物半導体ウェーハｒｅｆ２では、発光素子として動作させることが難しく、光出力ＬＯを適切に求めることができなかった。
このように、本実施形態に係る窒化物半導体ウェーハ１１２は、各窒化物半導体ウェーハｒｅｆ１、ｒｅｆ２に比べて、クラックを抑制できる。窒化物半導体ウェーハ１１２は、各窒化物半導体ウェーハｒｅｆ１、ｒｅｆ２に比べて、各転位密度Ｎｓ、Ｎｅを低下させることもできる。さらに、発光素子の製造に用いた場合には、光出力ＬＯを高めることもできる。例えば、２００ｎｍ〜３８０ｎｍ程度の波長の近紫外の光を照射するＬＥＤは、転位密度の影響を受けやすい。窒化物半導体ウェーハ１１２では、近紫外の光を照射するＬＥＤにおいても、良好な光出力ＬＯを得ることができる。
本実施形態に係る窒化物半導体ウェーハ１１０、１１２では、ＡｌＮとＧａＮとの間の格子定数差に基づく圧縮応力を、バッファ部ＢＵで制御しながら効率的にＧａＮ層に加えることができる。例えば、急激な格子緩和を起こすと、応力は伝わらない。格子緩和は、組成の違いや平坦性によって、発生してしまう。窒化物半導体ウェーハ１１０、１１２では、格子緩和の起こりやすいＡｌ組成比の高い部分において、Ａｌの組成比を段階的に減少させている。また、各層５１〜５６の平坦性を高めている。これにより、圧縮応力を上部の層に効率よく伝えることができる。そして、Ａｌ組成比０．５以下では、平坦性を維持しつつ組成比を減少させることで格子緩和を抑制する。結果、第６層５６（ＧａＮ層）に圧縮応力を加えることが可能となる。
例えば、ＡｌＧａＮ層のＡｌの組成比の変化範囲が広い場合には、Ａｌ組成比の高い部分において、結晶品質が低下する。例えば、Ａｌ組成比の高い部分において、格子緩和が生じる。このため、窒化物半導体ウェーハｒｅｆ２では、例えば、素子化したときの応力に耐え切れず、クラックが入ったと考えられる。
図１４は、第１の実施形態に係る別の窒化物半導体ウェーハを模式的に表す断面図である。
図１４に表したように、窒化物半導体ウェーハ１１４は、第１シリコン含有部６１をさらに含む。第１シリコン含有部６１は、第５層５５の上に設けられる。窒化物半導体ウェーハ１１４では、第１シリコン含有部６１の上に第６層５６が設けられる。すなわち、第１シリコン含有部６１は、第５層５５と第６層５６との間に設けられる。第１シリコン含有部６１は、ＡｌＧａＮを含むバッファ部ＢＵと、ＧａＮを含む第６層５６との間に設けられる。この例では、例えば、第１シリコン含有部６１が第５層５５に接し、第６層５６が第１シリコン含有部６１に接する。
第１シリコン含有部６１の厚さは、例えば、０．３原子層以上２．０原子層以下であり、好ましくは、０．５原子層以上１．４原子層以下である。第１シリコン含有部６１は、シリコンを含む。第１シリコン含有部６１は、例えば、高濃度のシリコンを添加したＧａＮを含む。第１シリコン含有部６１は、例えば、ＳｉＮを含んでもよい。第１シリコン含有部６１に含まれるシリコンの濃度は、例えば、６．２×１０１９ｃｍ−２以上４．０×１０２０ｃｍ−２以下であり、好ましくは、１．０×１０２０ｃｍ−２以上２．８×１０２０ｃｍ−２以下である。第１シリコン含有部６１は、例えば、転位密度をさらに低減させる。
第１シリコン含有部６１は、第５層５５の上に膜状に設けてもよいし、第５層５５の上に島状に設けてもよい。すなわち、第１シリコン含有部６１は、第５層５５の全体の上に設けてもよいし、第５層５５の上に部分的に設けてもよい。
第１シリコン含有部６１は、例えば、第５層５５の一部としてもよい。すなわち、第５層５５は、第６層５６との界面付近にシリコンの濃度の高い領域を含んでもよい。第１シリコン含有部６１は、第６層５６の一部としてもよい。すなわち、第６層５６は、第５層５５との界面付近にシリコンの濃度の高い領域を含んでもよい。
図１５（ａ）〜図１５（ｇ）は、第１の実施形態に係る別の窒化物半導体ウェーハの製造手順を模式的に表す断面図である。
図１５（ａ）〜図１５（ｇ）は、窒化物半導体ウェーハ１１４の製造手順を模式的に表す。図１５（ａ）〜図１５（ｇ）に表す製造手順は、第１シリコン含有部６１の部分を除いて窒化物半導体ウェーハ１１０、１１２の製造にも適用することができる。窒化物半導体ウェーハ１１４において、各層５１〜５６の結晶成長方法には、例えば、ＭＯＣＶＤ法が用いられる。
窒化物半導体ウェーハ１１４の製造においては、まず、Ｓｉ（１１１）の基板４０を、Ｈ２Ｏ２とＨ２ＳＯ４との１：１の混合液で５分洗浄する。次に、希フッ酸溶液（フッ酸濃度２％）を用いて３分間、基板４０を洗浄する。洗浄後、基板４０をＭＯＣＶＤ反応室内のサセプタ（支持台）に設置する。
図１５（ａ）に表したように、基板４０の上に第１層５１を形成する。第１層５１の形成では、例えば、サセプタを１０８０℃に昇温し、反応室内に２００ｃｃｍ（ｃｃ／ｍｉｎ）の流量のトリメチルアルミニウム（ＴＭＡ）を０．２秒供給する。その後、２０ｓｃｃｍ（standard cubic centimeter per minute）の流量のＮＨ３を更に供給する。これにより、約１２ｎｍの第１ＡｌＮ層５１ａを基板４０の上に形成する。その後、サセプタの温度を１２５０℃に上げ、約２００ｎｍの第２ＡｌＮ層５１ｂを第１ＡｌＮ層５１ａの上に形成する。これにより、例えば、ＡｌＮを含む第１層５１を基板４０の上に形成する。
図１５（ｂ）に表したように、第１層５１の上に第２層５２を形成する。第２層５２の形成では、例えば、サセプタの温度を約１２３０℃に下げ、１４ｓｃｃｍの流量のトリメチルガリウム（ＴＭＧ）を反応室内にさらに供給する。これにより、例えば、約１００ｎｍのＡｌ０．７５Ｇａ０．２５Ｎ層を第２層５２として第１層５１の上に形成する。
図１５（ｃ）に表したように、第２層５２の上に第３層５３を形成する。第３層５３の形成では、例えば、サセプタの温度を約１１４０℃に下げ、ＴＭＧとＴＭＡとの供給量を第３層５３に対応した値に設定する。例えば、ＴＭＧの流量を１７ｓｃｃｍにし、ＴＭＡの流量を５０ｓｃｃｍにする。これにより、例えば、約１００ｎｍのＡｌ０．５Ｇａ０．５Ｎ層を第３層５３として第２層５２の上に形成する。
図１５（ｄ）に表したように、第３層５３の上に第４層５４を形成する。第４層５４の形成では、例えば、サセプタの温度を１１４０℃にしたまま、ＴＭＧとＴＭＡとの供給量を徐々に変化させる。これにより、Ａｌ組成比を５０％から３０％に変化させた約３００ｎｍのＡｌＧａＮ層を第３層５３の上に形成する。その後、サセプタの温度を１１２０℃に下げて、ＴＭＧとＴＭＡとの供給量を徐々に変えながら、Ａｌ組成比を３０％から１５％まで変化させた約３００ｎｍのＡｌＧａＮ層を形成する。これにより、例えば、５０％から１５％にＡｌ組成比を変化させた第４層５４が、第３層５３の上に形成される。
図１５（ｅ）に表したように、第４層５３の上に第５層５５を形成する。第５層５５の形成では、例えば、サセプタの温度を約１１２０℃にしたまま、ＴＭＧとＴＭＡとの供給量を第５層５５に対応した値に設定する。例えば、ＴＭＧの流量を３３ｓｃｃｍにし、ＴＭＡの流量を１３ｓｃｃｍにする。これにより、例えば、約２００ｎｍのＡｌ０．１５Ｇａ０．８５Ｎを第５層５５として第４層５４の上に形成する。
図１５（ｆ）に表したように、第５層５５の上に第１シリコン含有部６１を形成する。第１シリコン含有部６１の形成では、例えば、サセプタの温度を１０００℃に下げ、２８０ｓｃｃｍ（２８０ｍｌ（ｌｉｔｅｒ／ｍｉｎｕｔｅ））の流量のＳｉＨ４を反応室内に１５０秒供給する。これにより、例えば、ＳｉＮを含む第１シリコン含有部６１を第５層５５の上に形成する。
図１５（ｇ）に表したように、第１シリコン含有部６１の上に第６層５６を形成する。第６層５６の形成では、例えば、サセプタの温度を１１６０℃に上げ、６０ｓｃｃｍの流量のＴＭＧを反応室に供給する。これにより、例えば、約１．８μｍのＧａＮ層を第６層５６として第１シリコン含有部６１の上に形成する。
以上により、窒化物半導体ウェーハ１１４が完成する。これにより、例えば、圧縮歪が加わった高品質のＧａＮ層を第６層５６として形成することができる。
窒化物半導体ウェーハ１１４では、第５層５５の上面において、良好な平坦性を得ることができる。例えば、第５層５５の上面の表面粗さＲａを６ｎｍ以下にすることができる。このため、窒化物半導体ウェーハ１１４では、例えば、第５層５５の上面の全体に実質的に均一に第１シリコン含有部６１（例えばＳｉＮ）を設けることができる。
第１シリコン含有部６１の厚さ（堆積時間）を変化させた複数の試料を作成し、各試料のそれぞれの第６層５６（ＧａＮ層）の結晶品質を比較した。例えば、転位密度を比較した。その結果、第１シリコン含有部６１の厚さを１原子層前後にしたときに、第６層５６の良好な結晶品質を得られることが分かった。また、第１シリコン含有部６１の厚さの最適な範囲は、狭いことが分かった。第１シリコン含有部６１の厚さの最適な範囲は、例えば、０．３原子層以上２．０原子層以下である。
第１シリコン含有部６１は、下地の層の平坦性の影響を受けやすい。窒化物半導体ウェーハ１１４では、第５層５５の上面の平坦性を良好にできる。これにより、窒化物半導体ウェーハ１１４では、第１シリコン含有部６１を設けることで、第６層５６の結晶品質を向上させることができる。例えば、第６層５６の転位密度を低減させることができる。
図１６（ａ）及び図１６（ｂ）は、第１の実施形態に係る別の窒化物半導体ウェーハの特性を表すグラフ図である。
図１６（ａ）は、第１シリコン含有部６１の堆積時間ＤＴ１と、第６層５６の刃状成分の転位密度Ｎｅ６と、の関係を表す。図１６（ａ）の縦軸は、第６層５６の刃状成分の転位密度Ｎｅ６（ｃｍ−２）であり、横軸は、第１シリコン含有部６１の堆積時間ＤＴ１（秒）である。
図１６（ａ）に表したように、第１シリコン含有部６１の堆積時間ＤＴ１が短過ぎる（５０秒以下）と、転位密度Ｎｅ６を低減させる効果が小さい。堆積時間ＤＴ１が１００秒以上２００秒以下のときに、転位密度Ｎｅ６を良好に低減させることができる。そして、堆積時間ＤＴ１が約１５０秒のときに、転位密度Ｎｅ６を安定して低減させることができる。堆積時間ＤＴ１が２００秒以上の場合は、例えば、第１シリコン含有部６１の上面にピットなどが発生する。堆積時間ＤＴ１が長過ぎると、例えば、第５層５５の上面にダメージを与えたり、ＳｉＮが凝集して均一に分布しなくなったりする。このため、転位密度Ｎｅ６が減少し難くなり、例えば、第１シリコン含有部６１の上面の平坦性が劣化する。なお、堆積時間ＤＴ１と第１シリコン含有部６１の厚さとの関係は、線形的であると考えた。すなわち、堆積時間ＤＴ１が１５０秒のときに、第１シリコン含有部６１の厚さが約１原子層となる。
図１６（ｂ）は、第５層５５の厚さｔ５と、第６層５６の厚さｔ６と、の関係を表す。 図１６（ｂ）の縦軸は、第６層５６の厚さｔ６（μｍ）であり、横軸は、第５層５５の厚さｔ５（ｎｍ）である。
第５層５５の厚さを変化させると、第５層５５の上面の平坦性が変化する。例えば、厚さが薄いと、上面には小さな塊が密集したモフォロジーで、厚くなるにつれて塊が大きくなっていく。この上に第１シリコン含有部６１を積層させた後、第６層５６を成長させる。第６層５６のＧａＮは、始め島状成長し、次第に横方向成長が進む。そして、やがて島同士が一体化し、平坦化する。島同士の一体化がスムーズである場合には、転位が減少する。一方、島のファセット面がずれていたり、島サイズがバラバラだと、反対に転位は増加する。
本願発明者等は、第５層５５の上面の状態と、第６層５６が平坦化するまでの第６層５６の厚さと、の間に、関係があることを見出した。
図１６（ｂ）は、第５層５５の厚さｔ５と、ＧａＮが平坦化するのに必要な第６層５６の厚さｔ６と、の関係を表している。例えば、第５層５５の厚さｔ５が薄いと、島状ＧａＮのサイズは小さく、島同士が密集する。このため、平坦化に必要な厚さｔ６は、薄くなる。一方、第５層５５の厚さｔ５が厚いと、島状ＧａＮのサイズは大きく、島同士が離れる。このため、平坦化に必要な厚さｔ６は、厚くなる。このように、第５層５５の厚さｔ５を調整することで、島状ＧａＮのサイズと平坦化に必要な第６層５６の厚さｔ６とを制御することができる。
クラックの対策を優先する場合には、第６層５６を薄くした方がよい。従って、第５層５５の厚さｔ５を薄くする。一方、転位密度を下げることが重要である場合には、第５層５５の厚さｔ５を厚くする。
図１７は、第１の実施形態に係る別の窒化物半導体ウェーハを模式的に表す断面図である。
図１７に表したように、窒化物半導体ウェーハ１１６は、第７層５７と第２シリコン含有部６２とをさらに含む。このように、第１及び第２の２つのシリコン含有部６１、６２を設けてもよい。これにより、例えば、転位密度をより低減させることができる。
第７層５７は、第１シリコン含有部６１と第６層５６との間に設けられる。第７層５７は、例えば、Ａｌｘ７Ｇａ１−ｘ７Ｎ（０≦ｘ７＜ｘ５）を含む。第７層５７は、例えば、ＧａＮ層である。より詳しくは、第７層５７は、島状成長させたＧａＮ層である。第７層５７の厚さは、例えば、２００ｎｍ（１００ｎｍ以上３００ｎｍ以下）である。
第２シリコン含有部６２は、第６層５６と第７層５７との間に設けられる。この例では、例えば、第１シリコン含有部６１が第５層５５に接し、第７層５７が第１シリコン含有部６１に接し、第２シリコン含有部６２が第７層５７に接し、第６層５６が、第２シリコン含有部６２に接する。
第２シリコン含有部６２は、シリコンを含む。第２シリコン含有部６２は、例えば、ＳｉＮを含む。第２シリコン含有部６２の材料、厚さ及びシリコンの濃度などは、第１シリコン含有部６１と実質的に同じとすることができる。従って、これらについての説明は省略する。
この例において、第１シリコン含有部６１は、例えば、第７層５７の一部としてもよい。すなわち、第７層５７は、第５層５５との界面付近にシリコンの濃度の高い領域を含んでもよい。第２シリコン含有部６２は、第７層５７の一部としてもよい。すなわち、第７層５７は、第６層５６との界面付近にシリコンの濃度の高い領域を含んでもよい。第２シリコン含有部６２は、第６層５６の一部としてもよい。すなわち、第６層５６は、第７層５７との界面付近にシリコンの濃度の高い領域を含んでもよい。
窒化物半導体ウェーハ１１６の製造においては、例えば、図１５（ｆ）に関して説明したように第１シリコン含有部６１を形成した後、サセプタの温度を１０７０℃に上げる。そして、約２００ｎｍのＧａＮ層を第７層５７として第１シリコン含有部６１の上に形成する。このとき、ＧａＮは、島状成長する。
第７層５７の形成の後、サセプタの温度を１０７０℃にしたまま２８０ｍｌ（ｌｉｔｅｒ／ｍｉｎｕｔｅ）の流量のＳｉＨ４を６０秒間反応炉内に供給する。これにより、第７層５７の上に第２シリコン含有部６２を形成する。
第２シリコン含有部６２の形成の後、サセプタの温度を１１６０℃に上げる。そして、約１．８μｍのＧａＮ層を第６層５６として第２シリコン含有部６２の上に形成する。
以上により、窒化物半導体ウェーハ１１６が完成する。
図１８は、第１の実施形態に係る別の窒化物半導体ウェーハの特性を表すグラフ図である。
図１８は、第２シリコン含有部６２の堆積時間ＤＴ２と、第６層５６の刃状成分の転位密度Ｎｅ６と、の関係を表す。図１８の縦軸は、第６層５６の刃状成分の転位密度Ｎｅ６（ｃｍ−２）であり、図１８の横軸は、第２シリコン含有部６２の堆積時間ＤＴ２（秒）である。
図１８に表したように、堆積時間ＤＴ２が５０秒以上６０秒以下の範囲で転位密度Ｎｅ６が減少した。８０秒以上の場合、転位密度Ｎｅ６のバラツキが大きく、また、第６層５６の上面の平坦性が悪化した。なお、堆積時間ＤＴ２と第２シリコン含有部６２の厚さとの関係は、線形的であると考えた。すなわち、堆積時間ＤＴ２が５０秒のときに、第２シリコン含有部６２の厚さが１／３原子層分となる。
また、第２シリコン含有部６２を設けない場合（ＤＴ２＝０秒）では、第２シリコン含有部６２を設けた場合（ＤＴ２＞０秒）に比べて、転位密度Ｎｅ６が多かった。よって、各シリコン含有部６１、６２を設けることは、転位密度Ｎｅ６の減少に有効である。
窒化物半導体ウェーハ１１６では、例えば、実質的に均一な厚さの第１シリコン含有部６２（例えばＳｉＮ）を第５層５５の上に設けることができる。これにより、例えば、第７層５７がＧａＮ層である場合に、結晶の大きさと結晶軸の向きとを実質的に揃えた状態でＧａＮ層を島状成長させることができる。
窒化物半導体ウェーハ１１６の断面をＳＥＭ（Scanning Electron Microscope）で観察すると、大きさの揃った島状成長のＧａＮ層と第２シリコン含有部６２（ＳｉＮ）とが観察された。第１シリコン含有部６１は、ＳＥＭの解像度に対して十分に小さい。このため、第１シリコン含有部６１をＳＥＭで観察することはできなかった。島状成長のＧａＮ層の各島の形状は、例えば、三角錐状や台形状である。各島は、面内（第１シリコン含有部６１の上面）におおよそ均一に分布していた。また、島々の高さ（Ｚ軸方向の長さ）は、３００ｎｍから７００ｎｍのものが多かった。
例えば、大きさが不均一で、結晶軸の向きが揃っていないＧａＮの島同士が一体化すると、平坦性が悪く、転位密度も減少しない。また、島同士がうまく一体化しなかった界面部分には、ピットや転位が発生し、クラックの原因となる。
これに対して、窒化物半導体ウェーハ１１６では、例えば、結晶の大きさと結晶軸の向きとを揃えた状態で、比較的大きいＧａＮの島（例えば、Ｚ軸方向の長さが５００ｎｍ以上、Ｘ−Ｙ平面に平行な方向の長さが７００ｎｍ以上の島）が形成される。これにより、窒化物半導体ウェーハ１１６では、島同士が一体化したときに、転位が減少するものと考えられる。
第２シリコン含有部６２の堆積時間ＤＴ２は、第１シリコン含有部６１の堆積時間ＤＴ１よりも短い。第２シリコン含有部６２は、例えば、島状成長のＧａＮの上部及び側面に堆積され、島の形を整える。第２シリコン含有部６２の堆積時間ＤＴ２は、例えば、５０秒（例えば、４０秒以上１２０秒以下）である。堆積時間ＤＴ２が長すぎると、例えば、ＧａＮの島がエッチングされすぎて形状が不均一になってしまう。一方、堆積時間ＤＴ２が短すぎると、例えば、ＧａＮの島の形を整えることができず、転位を減らす効果が小さくなる。このように、バッファ部ＢＵと、２つのシリコン含有部６１、６２と、を組み合わせることで、比較的薄い膜厚で平坦性がよく、転位密度の低い第６層５６（例えばＧａＮ層）を形成することが可能となる。
図１９（ａ）及び図１９（ｂ）は、第１の実施形態に係る別の窒化物半導体ウェーハを模式的に表す断面図である。
図１９（ａ）に表したように、窒化物半導体ウェーハ１１４ａは、窒化物半導体ウェーハ１１４の上に機能層１０ｓを設けたものである。
図１９（ｂ）に表したように、窒化物半導体ウェーハ１１６ａは、窒化物半導体ウェーハ１１６の上に機能層１０ｓを設けたものである。
第１シリコン含有部６１や第２シリコン含有部６２を設けた場合においても、機能層１０ｓは、例えば、第６層５６の上に設けられる。
窒化物半導体ウェーハ１１４ａ及び窒化物半導体ウェーハ１１６ａにおいても、機能層１０ｓは、例えば、第１半導体層１０と、第２半導体層２０と、発光層３０と、積層部３２と、を含む。例えば、第６層５６を第１半導体層１０としてもよい。すなわち、第６層５６は、機能層１０ｓの一部としもよい。
（第２の実施の形態）
図２０は、第２の実施形態に係る窒化物半導体素子を模式的に表す断面図である。
図２０に表したように、本実施形態に係る窒化物半導体素子２１０は、機能層１０ｓを備える。
窒化物半導体素子２１０は、窒化物半導体ウェーハ１１０によって製造される。機能層１０ｓは、下地層５０の上に形成される。下地層５０は、例えば、基板と、第１層５１〜第６層５６と、を含む。基板４０、第１層５１〜第６層５６及び機能層１０ｓに関しては、第１の実施形態に関して説明したものを適用することができる。
これにより、機能層１０ｓのクラックを抑制した窒化物半導体素子２１０が提供される。
なお、窒化物半導体素子２１０では、製造過程において、下地層５０の一部が除去される場合がある。例えば、基板４０が除去され、第１層５１〜第５層５５が残っている場合がある。例えば、基板４０、第１層５１〜第５層５５、及び、第６層５６の一部が除去され、第６層５６の別の一部が残っている場合がある。または、下地層５０の全部が除去される場合もある。すなわち、窒化物半導体素子２１０において、下地層５０は、省略可能である。
（第３の実施形態）
図２１は、第３の実施形態に係る窒化物半導体ウェーハの製造方法を例示するフローチャート図である。
図２１に表したように、実施形態に係る窒化物半導体ウェーハの製造方法は、第１層５１を形成するステップＳ１１０と、第２層５２を形成するステップＳ１２０と、第３層５３を形成するステップＳ１３０と、第４層５４を形成するステップＳ１４０と、第５層５５を形成するステップＳ１５０と、第６層５６を形成するステップＳ１６０と、を含む。
ステップＳ１１０では、例えば、図１５（ａ）に関して説明した処理を実施する。ステップＳ１２０では、例えば、図１５（ｂ）に関して説明した処理を実施する。ステップＳ１３０では、例えば、図１５（ｃ）に関して説明した処理を実施する。ステップＳ１４０では、例えば、図１５（ｄ）に関して説明した処理を実施する。ステップＳ１５０では、例えば、図１５（ｅ）に関して説明した処理を実施する。ステップＳ１６０では、例えば、図１５（ｇ）に関して説明した処理を実施する。
これにより、第６層５６のクラックを抑制した窒化物半導体ウェーハが製造される。
実施形態において、半導体層の成長には、例えば、有機金属気相堆積（Metal-Organic Chemical Vapor Deposition: ＭＯＣＶＤ）法、有機金属気相成長（Metal-Organic Vapor Phase Epitaxy：ＭＯＶＰＥ）法、分子線エピタキシー（Molecular Beam Epitaxy：ＭＢＥ）法、及び、ハライド気相エピタキシー法（ＨＶＰＥ）法などを用いることができる。
例えば、ＭＯＣＶＤ法またはＭＯＶＰＥ法を用いた場合では、各半導体層の形成の際の原料には、以下を用いることができる。Ｇａの原料として、例えばＴＭＧａ（トリメチルガリウム）及びＴＥＧａ（トリエチルガリウム）を用いることができる。Ｉｎの原料として、例えば、ＴＭＩｎ（トリメチルインジウム）及びＴＥＩｎ（トリエチルインジウム）などを用いることができる。Ａｌの原料として、例えば、ＴＭＡｌ（トリメチルアルミニウム）などを用いることができる。Ｎの原料として、例えば、ＮＨ３（アンモニア）、ＭＭＨｙ（モノメチルヒドラジン）及びＤＭＨｙ（ジメチルヒドラジン）などを用いることができる。Ｓｉの原料としては、ＳｉＨ４（モノシラン）、Ｓｉ２Ｈ６（ジシラン）などを用いることができる。
実施形態によれば、クラックを抑制した窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法が提供される。
なお、本明細書において「窒化物半導体」とは、ＢｘＩｎｙＡｌｚＧａ１−ｘ−ｙ−ｚＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。本願明細書において、「上に設けられる」状態は、直接接して設けられる状態の他に、間に他の要素が挿入されて設けられる状態も含む。「積層される」状態は、互いに接して重ねられる状態の他に、間に他の要素が挿入されて重ねられる状態も含む。「対向する」状態は、直接的に面する状態の他に、間に他の要素が挿入されて面する状態も含む。本願明細書において、「電気的に接続」には、直接接触して接続される場合の他に、他の導電性部材などを介して接続される場合も含む。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、窒化物半導体ウェーハ及び窒化物半導体素子に含まれる、基板、第１層〜第７層、第１シリコン含有部、第２シリコン含有部、機能層、及び、下地層などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法を基にして、当業者が適宜設計変更して実施し得る全ての窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…第１半導体層、 １０ｓ…機能層、 ２０…第２半導体層、 ３０…発光層、 ３２…積層部、 ３３…障壁層、 ３４…井戸層、 ３５…高バンドギャップエネルギー層、 ３６…低バンドギャップエネルギー層、 ４０…基板、 ４０ａ…上面、 ５０…下地層、 ５１…第１層、 ５２…第２層、 ５３…第３層、 ５４…第４層、 ５５…第５層、 ５６…第６層、 ５７…第７層、 ６１…第１シリコン含有部、 ６２…第２シリコン含有部、 １１０、１１２、１１４、１１４ａ、１１６、１１６ａ、ｒｅｆ１、ｒｅｆ２…窒化物半導体ウェーハ、 ２１０…窒化物半導体素子、 ＢＵ…バッファ部

Claims (17)

  1. シリコン基板と、
    前記シリコン基板の上に設けられ、Ａｌｘ１Ｇａ１−ｘ１Ｎ（０．８≦ｘ１≦１）で組成が一定の第１層と、
    前記第１層の上に設けられ、Ａｌｘ２Ｇａ１−ｘ２Ｎ（０．７≦ｘ２＜０．８）で組成が一定の第２層と、
    前記第２層の上に設けられ、Ａｌｘ３Ｇａ１−ｘ３Ｎ（０．４≦ｘ３≦０．６）で組成が一定の第３層と、
    前記第３層の上に設けられ、Ａｌｘ４Ｇａ１−ｘ４Ｎの第４層と、
    前記第４層の上に設けられ、Ａｌｘ５Ｇａ１−ｘ５Ｎ（０．１≦ｘ５≦０．２）で組成が一定の第５層と、
    前記第５層の上に設けられ、Ａｌｘ６Ｇａ１−ｘ６Ｎ（０≦ｘ６＜ｘ５）で組成が一定の第６層と、
    を備え、
    前記第２層は、前記第１層に接し、
    前記第３層は、前記第２層に接し、
    前記第４層は、前記第３層に接し、
    前記第５層は、前記第４層に接し、
    前記第６層は、前記第５層に接し、
    前記第４層の組成比ｘ４は、前記第３層から前記第５層に向かう第１方向において減少し、
    前記組成比ｘ４の最大値は、前記第３層の組成比ｘ３以下であり、
    前記組成比ｘ４の最小値は、前記第５層の組成比ｘ５以上である窒化物半導体ウェーハ。
  2. 前記第１層の前記第１方向の長さは、１５０ｎｍ以上２５０ｎｍ以下である請求項１記載の窒化物半導体ウェーハ。
  3. 前記第２層の前記第１方向の長さは、８０ｎｍ以上２００ｎｍ以下である請求項１または２に記載の窒化物半導体ウェーハ。
  4. 前記第３層の前記第１方向の長さは、８０ｎｍ以上２００ｎｍ以下である請求項１〜３のいずれか１つに記載の窒化物半導体ウェーハ。
  5. 前記第４層の前記第１方向の長さは、５００ｎｍ以上７００ｎｍ以下である請求項１〜４のいずれか１つに記載の窒化物半導体ウェーハ。
  6. 前記第５層の前記第１方向の長さは、１００ｎｍ以上２５０ｎｍ以下である請求項１〜５のいずれか１つに記載の窒化物半導体ウェーハ。
  7. 前記第２層の前記第１方向の長さと、前記第３層の前記第１方向の長さと、前記第４層の前記第１方向の長さと、前記第５層の前記第１方向の長さと、の和は、８００ｎｍ以上１２００ｎｍ以下である請求項１〜６のいずれか１つに記載の窒化物半導体ウェーハ。
  8. シリコン基板と、
    前記シリコン基板の上に設けられ、Ａｌ ｘ１ Ｇａ １−ｘ１ Ｎ（０．８≦ｘ１≦１）で組成が一定の第１層と、
    前記第１層の上に設けられ、Ａｌ ｘ２ Ｇａ １−ｘ２ Ｎ（０．７≦ｘ２＜０．８）で組成が一定の第２層と、
    前記第２層の上に設けられ、Ａｌ ｘ３ Ｇａ １−ｘ３ Ｎ（０．４≦ｘ３≦０．６）で組成が一定の第３層と、
    前記第３層の上に設けられ、Ａｌ ｘ４ Ｇａ １−ｘ４ Ｎの第４層と、
    前記第４層の上に設けられ、Ａｌ ｘ５ Ｇａ １−ｘ５ Ｎ（０．１≦ｘ５≦０．２）で組成が一定の第５層と、
    前記第５層の上に設けられ、Ａｌ ｘ６ Ｇａ １−ｘ６ Ｎ（０≦ｘ６＜ｘ５）で組成が一定の第６層と、
    前記第５層と前記第６層との間に設けられ、シリコンを含む第１シリコン含有部と、
    を備え、
    前記第２層は、前記第１層に接し、
    前記第３層は、前記第２層に接し、
    前記第４層は、前記第３層に接し、
    前記第５層は、前記第４層に接し、
    前記第１シリコン含有部は、前記第５層に接し、
    前記第６層は、前記第１シリコン含有部に接し、
    前記第４層の組成比ｘ４は、前記第３層から前記第５層に向かう第１方向において減少し、
    前記組成比ｘ４の最大値は、前記第３層の組成比ｘ３以下であり、
    前記組成比ｘ４の最小値は、前記第５層の組成比ｘ５以上である、窒化物半導体ウェーハ。
  9. シリコン基板と、
    前記シリコン基板の上に設けられ、Ａｌ ｘ１ Ｇａ １−ｘ１ Ｎ（０．８≦ｘ１≦１）で組成が一定の第１層と、
    前記第１層の上に設けられ、Ａｌ ｘ２ Ｇａ １−ｘ２ Ｎ（０．７≦ｘ２＜０．８）で組成が一定の第２層と、
    前記第２層の上に設けられ、Ａｌ ｘ３ Ｇａ １−ｘ３ Ｎ（０．４≦ｘ３≦０．６）で組成が一定の第３層と、
    前記第３層の上に設けられ、Ａｌ ｘ４ Ｇａ １−ｘ４ Ｎの第４層と、
    前記第４層の上に設けられ、Ａｌ ｘ５ Ｇａ １−ｘ５ Ｎ（０．１≦ｘ５≦０．２）で組成が一定の第５層と、
    前記第５層の上に設けられ、Ａｌ ｘ６ Ｇａ １−ｘ６ Ｎ（０≦ｘ６＜ｘ５）で組成が一定の第６層と、
    前記第５層と前記第６層との間に設けられ、シリコンを含む第１シリコン含有部と、
    前記第１シリコン含有部と前記第６層との間に設けられ、Ａｌｘ７Ｇａ１−ｘ７Ｎ（０≦ｘ７＜ｘ５）を含む第７層と、
    前記第６層と前記第７層との間に設けられ、シリコンを含む第２シリコン含有部と、
    を備え、
    前記第２層は、前記第１層に接し、
    前記第３層は、前記第２層に接し、
    前記第４層は、前記第３層に接し、
    前記第５層は、前記第４層に接し、
    前記第１シリコン含有部は、前記第５層に接し、
    前記第７層は、前記第１シリコン含有部に接し、
    前記第２シリコン含有部は、前記第７層に接し、
    前記第６層は、前記第２シリコン含有部に接し、
    前記第４層の組成比ｘ４は、前記第３層から前記第５層に向かう第１方向において減少し、
    前記組成比ｘ４の最大値は、前記第３層の組成比ｘ３以下であり、
    前記組成比ｘ４の最小値は、前記第５層の組成比ｘ５以上である、窒化物半導体ウェーハ。
  10. 前記組成比ｘ４の最大値は、前記第３層の組成比ｘ３と同じであり、
    前記組成比ｘ４の最小値は、前記第５層の組成比ｘ５と同じである請求項１〜９のいずれか１つに記載の窒化物半導体ウェーハ。
  11. 前記第６層の上に設けられ、窒化物半導体を含む機能層をさらに備えた請求項１〜１０のいずれか１つに記載の窒化物半導体ウェーハ。
  12. 前記機能層は、
    第１導電形の第１半導体層と、
    前記第１半導体層の上に設けられた発光層と、
    前記発光層の上に設けられ、第２導電形の第２半導体層と、
    を含む請求項１１記載の窒化物半導体ウェーハ。
  13. 前記発光層は、
    複数の障壁層と、
    複数の井戸層と、
    を含み、
    前記複数の障壁層と前記複数の井戸層とは、前記第１方向に交互に積層され、
    前記複数の障壁層のそれぞれのバンドギャップエネルギーは、前記複数の井戸層のそれぞれのバンドギャップエネルギーよりも大きい請求項１２記載の窒化物半導体ウェーハ。
  14. 前記機能層は、前記第１半導体層と前記発光層との間に設けられた積層部をさらに含み、
    前記積層部は、
    複数の高バンドギャップエネルギー層と、
    複数の低バンドギャップエネルギー層と、
    を含み、
    前記複数の高バンドギャップエネルギー層と前記複数の低バンドギャップエネルギー層とは、前記第１方向に交互に積層され、
    前記複数の低バンドギャップエネルギー層のそれぞれのバンドギャップエネルギーは、前記複数の高バンドギャップエネルギー層のそれぞれのバンドギャップエネルギーよりも低い請求項１２または１３に記載の窒化物半導体ウェーハ。
  15. 下地層の上に形成され、窒化物半導体を含む機能層を備え、
    前記下地層は、
    シリコン基板の上に形成され、Ａｌｘ１Ｇａ１−ｘ１Ｎ（０．８≦ｘ１≦１）で組成が一定の第１層と、
    前記第１層の上に形成され、Ａｌｘ２Ｇａ１−ｘ２Ｎ（０．７≦ｘ２＜０．８）で組成が一定の第２層と、
    前記第２層の上に形成され、Ａｌｘ３Ｇａ１−ｘ３Ｎ（０．４≦ｘ３≦０．６）で組成が一定の第３層と、
    前記第３層の上に形成され、Ａｌｘ４Ｇａ１−ｘ４Ｎの第４層と、
    前記第４層の上に形成され、Ａｌｘ５Ｇａ１−ｘ５Ｎ（０．１≦ｘ５≦０．２）で組成が一定の第５層と、
    前記第５層の上に形成され、Ａｌｘ６Ｇａ１−ｘ６Ｎ（０≦ｘ６＜ｘ５）で組成が一定の第６層と、
    を含み、
    前記第２層は、前記第１層に接し、
    前記第３層は、前記第２層に接し、
    前記第４層は、前記第３層に接し、
    前記第５層は、前記第４層に接し、
    前記第６層は、前記第５層に接し、
    前記第４層の組成比ｘ４は、前記第３層から前記第５層に向かう第１方向において減少し、
    前記組成比ｘ４の最大値は、前記第３層の組成比ｘ３以下であり、
    前記組成比ｘ４の最小値は、前記第５層の組成比ｘ５以上である窒化物半導体素子。
  16. シリコン基板の上に、Ａｌｘ１Ｇａ１−ｘ１Ｎ（０．８≦ｘ１≦１）で組成が一定の第１層を形成する工程と、
    前記第１層の上に、Ａｌｘ２Ｇａ１−ｘ２Ｎ（０．７≦ｘ２＜０．８）で組成が一定の第２層を形成する工程と、
    前記第２層の上に、Ａｌｘ３Ｇａ１−ｘ３Ｎ（０．４≦ｘ３≦０．６）で組成が一定の第３層を形成する工程と、
    前記第３層の上に、Ａｌｘ４Ｇａ１−ｘ４Ｎの第４層を形成する工程と、
    前記第４層の上に、Ａｌｘ５Ｇａ１−ｘ５Ｎ（０．１≦ｘ５≦０．２）で組成が一定の第５層を形成する工程と、
    前記第５層の上に、Ａｌｘ６Ｇａ１−ｘ６Ｎ（０≦ｘ６＜ｘ５）で組成が一定の第６層を形成する工程と、
    を備え、
    前記第２層は、前記第１層に接し、
    前記第３層は、前記第２層に接し、
    前記第４層は、前記第３層に接し、
    前記第５層は、前記第４層に接し、
    前記第６層は、前記第５層に接し、
    前記第４層を形成する前記工程は、前記第４層の組成比ｘ４を前記第３層から前記第５層に向かう第１方向において減少させ、前記組成比ｘ４の最大値を前記第３層の組成比ｘ３以下とし、前記組成比ｘ４の最小値を前記第５層の組成比ｘ５以上とすることを含む窒化物半導体ウェーハの製造方法。
  17. 前記Ａｌｘ１Ｇａ１−ｘ１Ｎの成長温度は、１０００℃以上１３００℃以下である請求項１６記載の窒化物半導体ウェーハの製造方法。
JP2013120863A 2013-06-07 2013-06-07 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法 Active JP6121806B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013120863A JP6121806B2 (ja) 2013-06-07 2013-06-07 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法
US14/175,199 US9184242B2 (en) 2013-06-07 2014-02-07 Nitride semiconductor wafer, nitride semiconductor element, and method for manufacturing nitride semiconductor wafer
US14/805,141 US9362115B2 (en) 2013-06-07 2015-07-21 Nitride semiconductor wafer, nitride semiconductor element, and method for manufacturing nitride semiconductor wafer
US15/142,473 US9472720B2 (en) 2013-06-07 2016-04-29 Nitride semiconductor wafer, nitride semiconductor element, and method for manufacturing nitride semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013120863A JP6121806B2 (ja) 2013-06-07 2013-06-07 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2014239149A JP2014239149A (ja) 2014-12-18
JP6121806B2 true JP6121806B2 (ja) 2017-04-26

Family

ID=52004737

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013120863A Active JP6121806B2 (ja) 2013-06-07 2013-06-07 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法

Country Status (2)

Country Link
US (3) US9184242B2 (ja)
JP (1) JP6121806B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014220407A (ja) * 2013-05-09 2014-11-20 ローム株式会社 窒化物半導体素子
EP2983195A1 (en) * 2014-08-04 2016-02-10 EpiGan NV Semiconductor structure comprising an active semiconductor layer of the iii-v type on a buffer layer stack and method for producing semiconductor structure
US9711683B2 (en) * 2014-09-26 2017-07-18 Epistar Corporation Semiconductor device and the method of manufacturing the same
JP6390472B2 (ja) * 2015-03-09 2018-09-19 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
US10937900B2 (en) * 2016-01-29 2021-03-02 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
JP2018101701A (ja) * 2016-12-20 2018-06-28 住友電工デバイス・イノベーション株式会社 半導体基板およびその製造方法
EP3451364B1 (en) * 2017-08-28 2020-02-26 Siltronic AG Heteroepitaxial wafer and method for producing a heteroepitaxial wafer
WO2019123763A1 (ja) * 2017-12-19 2019-06-27 株式会社Sumco Ｉｉｉ族窒化物半導体基板の製造方法
JP7296614B2 (ja) * 2018-10-10 2023-06-23 国立大学法人三重大学 窒化物半導体の製造方法、窒化物半導体、及び発光素子
KR20210045835A (ko) * 2019-10-17 2021-04-27 삼성전자주식회사 반도체 박막 구조체 및 이를 포함하는 전자 소자
TWI735212B (zh) * 2020-04-24 2021-08-01 環球晶圓股份有限公司 具有超晶格疊層體的磊晶結構
JP2023096570A (ja) * 2021-12-27 2023-07-07 国立研究開発法人産業技術総合研究所 化合物半導体基板

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3433038B2 (ja) * 1997-02-24 2003-08-04 株式会社東芝 半導体発光装置
JP2001230447A (ja) * 2000-02-16 2001-08-24 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP2003197962A (ja) 2001-12-25 2003-07-11 Sanyo Electric Co Ltd 光半導体素子
JP3968566B2 (ja) * 2002-03-26 2007-08-29 日立電線株式会社 窒化物半導体結晶の製造方法及び窒化物半導体ウエハ並びに窒化物半導体デバイス
JP3976723B2 (ja) 2003-10-30 2007-09-19 三洋電機株式会社 半導体素子およびその製造方法
US8575651B2 (en) 2005-04-11 2013-11-05 Cree, Inc. Devices having thick semi-insulating epitaxial gallium nitride layer
KR100756841B1 (ko) * 2006-03-13 2007-09-07 서울옵토디바이스주식회사 ＡｌｘＧａ１－ｘＮ 버퍼층을 갖는 발광 다이오드 및 이의제조 방법
US7825432B2 (en) 2007-03-09 2010-11-02 Cree, Inc. Nitride semiconductor structures with interlayer structures
US8362503B2 (en) 2007-03-09 2013-01-29 Cree, Inc. Thick nitride semiconductor structures with interlayer structures
JP5911727B2 (ja) 2011-05-16 2016-04-27 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
US8525194B2 (en) 2011-05-16 2013-09-03 Kabushiki Kaisha Toshiba Nitride semiconductor device, nitride semiconductor wafer and method for manufacturing nitride semiconductor layer
JP5804768B2 (ja) * 2011-05-17 2015-11-04 古河電気工業株式会社 半導体素子及びその製造方法
JP5665676B2 (ja) * 2011-07-11 2015-02-04 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物エピタキシャル基板およびその製造方法
JP5785103B2 (ja) * 2012-01-16 2015-09-24 シャープ株式会社 ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
KR20130141290A (ko) * 2012-06-15 2013-12-26 삼성전자주식회사 초격자 구조체 및 이를 포함한 반도체 소자
JP5421442B1 (ja) * 2012-09-26 2014-02-19 株式会社東芝 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法

Also Published As

Publication number Publication date
US9472720B2 (en) 2016-10-18
US20150325428A1 (en) 2015-11-12
JP2014239149A (ja) 2014-12-18
US20140361345A1 (en) 2014-12-11
US9184242B2 (en) 2015-11-10
US9362115B2 (en) 2016-06-07
US20160247968A1 (en) 2016-08-25

Similar Documents

Publication Publication Date Title
JP6121806B2 (ja) 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法
US8692287B2 (en) Nitride semiconductor device, nitride semiconductor wafer, and method for manufacturing nitride semiconductor layer
US10008571B2 (en) Semiconductor wafer, semiconductor device, and method for manufacturing nitride semiconductor layer
JP5296255B1 (ja) 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法
US8969891B2 (en) Nitride semiconductor device, nitride semiconductor wafer and method for manufacturing nitride semiconductor layer
JP6302254B2 (ja) 窒化物半導体素子、窒化物半導体ウェーハ、及び、窒化物半導体素子の製造方法
JP5911727B2 (ja) 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
JP6117010B2 (ja) 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法
JP2012204540A (ja) 半導体装置およびその製造方法
JP5460751B2 (ja) 半導体装置
JP2012243814A (ja) 半導体発光素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
JP5059205B2 (ja) ウェーハ及び結晶成長方法
JP6437083B2 (ja) 半導体ウェーハ及び半導体素子
JP4844596B2 (ja) Ｉｉｉ族窒化物系発光素子を作製する方法、及びエピタキシャルウエハを作製する方法
JP6264628B2 (ja) 半導体ウェーハ、半導体素子及び窒化物半導体層の製造方法
JP2014063988A (ja) 半導体ウェーハ、半導体素子及び窒化物半導体層の製造方法
JP5833202B2 (ja) 窒化物半導体素子及びウェーハ
JP5337272B2 (ja) 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
JP2014187388A (ja) 結晶積層構造体及び発光素子
JP2012244161A (ja) 半導体発光素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160318

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170330

R151 Written notification of patent or utility model registration

Ref document number: 6121806

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151