JP2018101701A - 半導体基板およびその製造方法 - Google Patents

半導体基板およびその製造方法 Download PDF

Info

Publication number
JP2018101701A
JP2018101701A JP2016246993A JP2016246993A JP2018101701A JP 2018101701 A JP2018101701 A JP 2018101701A JP 2016246993 A JP2016246993 A JP 2016246993A JP 2016246993 A JP2016246993 A JP 2016246993A JP 2018101701 A JP2018101701 A JP 2018101701A
Authority
JP
Japan
Prior art keywords
layer
nucleation layer
nucleation
growth
growing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016246993A
Other languages
English (en)
Inventor
一 松田
Hajime Matsuda
一 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Device Innovations Inc
Original Assignee
Sumitomo Electric Device Innovations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Device Innovations Inc filed Critical Sumitomo Electric Device Innovations Inc
Priority to JP2016246993A priority Critical patent/JP2018101701A/ja
Priority to US15/847,171 priority patent/US10840091B2/en
Publication of JP2018101701A publication Critical patent/JP2018101701A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Abstract

【課題】核生成層と窒化物半導体層との界面における結晶欠陥の発生およびリーク電流の増大を抑制すること。【解決手段】本発明は、ＭＯＣＶＤ法により、基板の上に窒化アルミニウムの第１核生成層を成長する工程と、ＭＯＣＶＤ法により、前記第１核生成層の上に窒化アルミニウムの第２核生成層を成長する工程と、ＭＯＣＶＤ法により、前記第２核生成層の上にＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＮ、ＡｌＩｎＮおよびＡｌＩｎＧａＮの何れかからなる窒化物半導体層を成長する工程と、を有し、前記窒化物半導体層の成長温度は前記第２核生成層の成長温度より低く、前記第２核生成層を成長する工程における前記ＭＯＣＶＤ法の窒素の原料ガスの流量は、前記第１核生成層を成長する工程における窒素の原料ガスの流量より多い半導体基板の製造方法である。【選択図】図６

Description

本件は半導体基板およびその製造方法に関する。
半導体基板は、例えば有機金属気相成長（ＭＯＣＶＤ：Metal Oxide Chemical Vapor Deposition）法を用いて、基板の上に半導体層をエピタキシャル成長することで形成される。こうした半導体基板にソース電極、ドレイン電極およびゲート電極を設けることで、電界効果トランジスタ（ＦＥＴ：Field Effect Transistor）が形成される。特許文献１および２には、基板の上に窒化アルミニウム（ＡｌＮ）層、窒化アルミニウムガリウム（ＡｌＧａＮ）層および窒化ガリウム（ＧａＮ）層を成長することが記載されている。また、特許文献２には、窒化物半導体層において窒素（Ｎ）抜けが発生すると、結晶性が低下し、ＦＥＴのリーク電流が増大することが記載されている。
特開２０１０−２２５７１０号公報 特開２０１３−４６８１号公報
ＡｌＮからなる核生成層の成長温度と、その上に成長する窒化物半導体層の成長温度とは異なる場合がある。この場合、核生成層の成長後、ＭＯＣＶＤ法の原料ガスの供給を停止し、基板の温度を変化させる。しかし温度変化が完了するまでの間、核生成層が高温環境下に置かれるため、核生成層の表面においてＮ抜けが発生する。これにより、核生成層と窒化物半導体層との界面に結晶欠陥が発生し、この結果リーク電流が増大する。
本願発明は、上記課題に鑑み、核生成層と窒化物半導体層との界面における結晶欠陥の発生およびリーク電流の増大を抑制することが可能な半導体基板およびその製造方法を提供することを目的とする。
本発明の一形態は、ＭＯＣＶＤ法により、基板の上に窒化アルミニウムの第１核生成層を成長する工程と、ＭＯＣＶＤ法により、前記第１核生成層の上に窒化アルミニウムの第２核生成層を成長する工程と、ＭＯＣＶＤ法により、前記第２核生成層の上にＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＮ、ＡｌＩｎＮおよびＡｌＩｎＧａＮの何れかからなる窒化物半導体層を成長する工程と、を有し、前記窒化物半導体層の成長温度は前記第２核生成層の成長温度より低く、前記第２核生成層を成長する工程における前記ＭＯＣＶＤ法の窒素の原料ガスの流量は、前記第１核生成層を成長する工程における窒素の原料ガスの流量より多い半導体基板の製造方法である。
本半導体基板およびその製造方法によれば、核生成層と窒化物半導体層との界面における結晶欠陥の発生およびリーク電流の増大を抑制することができる。
図１は半導体装置を例示する断面図である。 図２（ａ）および図２（ｂ）は半導体装置の作製方法を例示する断面図である。 図３はリーク電流の測定結果を示す図である。 図４は実施例１に係る半導体装置を例示する断面図である。 図５（ａ）から図５（ｃ）は半導体基板の製造方法を例示する断面図である。 図６（ａ）は成長温度との関係を示す図である。図６（ｂ）は第１核生成層および第２核生成層の成長工程におけるＮＨ３ガスの流量を示す図である。図６（ｃ）は実施例１の変形例におけるＮＨ３ガスの流量を示す図である。 図７（ａ）は実施例２におけるＴＭＡの流量を示す図である。図７（ｂ）は実施例２の変形例におけるＴＭＡの流量を示す図である。 図８は実施例３におけるＮＨ３ガスの流量を示す図である。
本発明の一形態は、（１）ＭＯＣＶＤ法により、基板の上に窒化アルミニウムの第１核生成層を成長する工程と、ＭＯＣＶＤ法により、前記第１核生成層の上に窒化アルミニウムの第２核生成層を成長する工程と、ＭＯＣＶＤ法により、前記第２核生成層の上にＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＮ、ＡｌＩｎＮおよびＡｌＩｎＧａＮの何れかからなる窒化物半導体層を成長する工程と、を有し、前記窒化物半導体層の成長温度は前記第２核生成層の成長温度より低く、前記第２核生成層を成長する工程における前記ＭＯＣＶＤ法の窒素の原料ガスの流量は、前記第１核生成層を成長する工程における窒素の原料ガスの流量より多い半導体基板の製造方法である。これにより、第２核生成層の窒素組成比が高くなる。このため、第２核生成層の成長工程と、窒化物半導体層の成長工程との間の温度変化の期間中、第２核生成層の表面から窒素が抜けても、その欠陥を補填することができる。したがって、窒素抜けに伴う結晶欠陥を抑制することができ、リーク電流を抑制することができる。また、第１核生成層の窒素組成比は第２核生成層より低いため、結晶性の高い窒化物半導体層を成長することができる。
（２）前記第２核生成層の成長温度と前記窒化物半導体層の成長温度との差は３０℃以上でもよい。第２核生成層と窒化物半導体層との成長温度が異なるため、第２核生成層の表面から窒素抜けが発生しやすい。第２核生成層が高い窒素組成比を有するため、結晶欠陥およびリーク電流を抑制することができる。
（３）前記第２核生成層を成長する工程の後、前記窒化物半導体層を成長する工程を開始するまで、前記ＭＯＣＶＤ法を行うＭＯＣＶＤ装置内に窒素の原料ガスを供給してもよい。これにより成長の停止中における第２核生成層の表面からの窒素抜けを効果的に抑制することができる。
（４）前記第１核生成層および前記第２核生成層のうち薄い方の成長工程におけるアルミニウムの原料ガスの流量は、前記第１核生成層および前記第２核生成層のうち厚い方の成長工程に比べて少なくてもよい。これにより成長レートを低下させることができ、厚さの制御性を向上することができる。
（５）前記第１核生成層の厚さは５ｎｍ以上でもよい。これにより結晶性の高い窒化物半導体層を成長することができる。
（６）前記窒化物半導体層は窒化ガリウム層、および前記窒化ガリウム層の上に設けられる電子供給層を含み、前記窒化ガリウム層の成長温度は前記第２核生成層の成長温度より低くてもよい。第２核生成層の成長後に温度変化を行うが、窒素抜けに伴う結晶欠陥を抑制することができ、リーク電流を抑制することができる。
（７）前記第２核生成層を成長する工程における前記ＭＯＣＶＤ法の窒素の原料ガスの流量は、前記第１核生成層を成長する工程における窒素の原料ガスの流量より５ｓｌｍ以上多いことが好ましい。これにより窒素抜けによる結晶欠陥を抑制することができる。
（８）基板と、前記基板の上に設けられ、窒化アルミニウムの第１核生成層と、前記第１核生成層の上に設けられ、第１核生成層よりも高い窒素組成比を有する、窒化アルミニウムの第２核生成層と、前記第２核生成層の上に設けられたＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＮ、ＡｌＩｎＮおよびＡｌＩｎＧａＮの何れかからなる窒化物半導体層と、を具備する半導体基板である。このため、第２核生成層の成長工程と、窒化物半導体層の成長工程との間の温度変化の期間中、第２核生成層の表面から窒素が抜けても、その欠陥を補填することができる。このため、窒素抜けに伴う結晶欠陥を抑制することができ、リーク電流を抑制することができる。また、第１核生成層の窒素組成比は第２核生成層より低いため、結晶性の高い窒化物半導体層を成長することができる。
（実験の説明）
まず課題を明らかにするために行った実験について説明する。
（サンプル）
図１は半導体装置９２を例示する断面図である。半導体装置９２は実験のサンプルとしたものであり、図１に示すように半導体基板９０、ソース電極１３、ドレイン電極１５およびゲート電極１７を備える高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）である。半導体基板９０は、順に積層された基板１０、核生成層１１、および窒化物半導体層１９を含む。窒化物半導体層１９は、窒化ガリウム（ＧａＮ）層１２、電子供給層１４および保護層１６を含む。核生成層１１は基板１０の上面に接触し、ＧａＮ層１２は核生成層１１の上面に接触する。電子供給層１４はＧａＮ層１２の上面に接触し、保護層１６は電子供給層１４の上面に接触する。保護層１６の上に、ソース電極１３、ドレイン電極１５およびゲート電極１７が設けられている。
基板１０は例えば炭化珪素（ＳｉＣ）などにより形成されている。核生成層１１は例えば厚さ１３ｎｍの窒化アルミニウム（ＡｌＮ）により形成されている。ＧａＮ層１２は例えば厚さ０．６μｍのアンドープのＧａＮなどにより形成されている。ＧａＮ層１２のうち下側はバッファ層１２ａとして機能する。ＧａＮ層１２の電子供給層１４との界面側は、電子が移動するチャネル層１２ｂとして機能する。保護層１６は例えば厚さ５ｎｍのｎ型ＧａＮなどにより形成されている。電子供給層１４は例えば厚さ２４ｎｍ、アルミニウム（Ａｌ）組成比が０．２２のｎ型窒化アルミニウムガリウム（ＡｌＧａＮ）などにより形成されている。
ソース電極１３およびドレイン電極１５は、例えば保護層１６に近い方から順にタンタル／アルミニウム／タンタル（Ｔａ／Ａｌ／Ｔａ）などの金属を積層したものである。ゲート電極１７は、保護層１６に近い方から順にニッケル／パラジウム／金／タンタル（Ｎｉ／Ｐｄ／Ａｕ／Ｔａ）を積層したものである。
（サンプルの作製方法）
表１に各層の成長条件を示す。ＴＭＡはトリメチルアルミニウム（Trimethyl Aluminum）、ＴＭＧはトリメチルガリウム（Trimethyl Gallium）、ＮＨ３はアンモニア、ＳｉＨ４はシランである。１Ｔｏｒｒ＝１３３．３Ｐａ、１ｓｃｃｍ＝１．６６７×１０−８ｍ３／ｓ、１ｓｌｍ＝１．６６７×１０−１１ｍ３／ｓである。
Figure 2018101701
図２（ａ）および図２（ｂ）は半導体装置９２の作製方法を例示する断面図である。基板１０をＭＯＣＶＤ装置に設置する。基板１０を設置した後、ＭＯＣＶＤ装置内の圧力を１００Ｔｏｒｒとし、水素（Ｈ２）ガスを供給し、基板１０の温度が１１４０℃の状態を２０分間保持する。その後、基板１０の温度を１１００℃まで低下させ、表１に示したように流量１３０ｓｃｃｍのＴＭＡおよび１５ｓｌｍのＮＨ３ガスを供給する。またＮＨ３の流量に対して４０ｐｐｍのＮ２ガスを添加する。ＭＯＣＶＤ法を行い、図２（ａ）に示したように、厚さ１３ｎｍのＡｌＮで形成される核生成層１１を成長する。
図２（ｂ）に示すように、核生成層１１の成長後、ＧａＮ層１２を成長する。具体的には、原料ガスの供給を止めることで、核生成層１１の成長を停止する。成長の停止中に基板１０の温度を１０６０℃まで低下させる。温度変化の後、流量５４ｓｃｃｍのＴＭＧおよび２０ｓｌｍのＮＨ３ガスを供給し、厚さ０．６μｍのＧａＮ層１２を成長する。さらに３０ｓｃｃｍのＴＭＧ、９０ｓｃｃｍのＴＭＡ、２０ｓｌｍのＮＨ３ガス、８．０ｓｃｃｍのシラン（ＳｉＨ４）を供給することで、厚さ２４ｎｍのＡｌＧａＮで形成される電子供給層１４を成長する。４３ｓｃｃｍのＴＭＧ、２０ｓｌｍのＮＨ３ガス、４０ｓｃｃｍのＳｉＨ４を供給することで、厚さ５ｎｍのＧａＮで形成される保護層１６を成長する。以上の工程で半導体基板９０が形成される。半導体基板９０の保護層１６の上面に、ソース電極１３、ドレイン電極１５およびゲート電極１７を形成することで、図１に示した半導体装置９２が形成される。
窒化物半導体層１９の成長レートは、原料ガスが基板１０に付着する速度と、基板１０に堆積した層から原料が昇華する速度により定まる。成長温度を低くすると昇華が抑制されるため成長レートは大きくなる。しかし成長レートが大きいと成長中の層の結晶欠陥を埋めることが難しく、層の中にピットが多くなる。一方、成長温度が高いほど基板１０に堆積した層から原料が昇華し、成長レートは小さくなる。これによりピットを埋めることができるが、昇華に伴いＮ抜けが発生する。この結果、例えばＧａなどＩＩＩ属元素に対してＮなどのＶ属元素の割合が少なくなり、組成がストイキオメトリからずれる。これにより層に結晶欠陥が生じ、アクセプタとなる空孔が増加するため、リーク電流が増大する。
そこで上記のサンプルでは、核生成層１１の成長温度を１１００℃、ＧａＮ層１２の成長温度を１０６０℃とすることで、成長レートを低下させピットの発生を抑制する。しかしこの場合、リーク電流が増大することがわかった。
（リーク電流）
核生成層１１とＧａＮ層１２との成長温度の差を変えた複数のサンプルを作製し、３端子リーク電流を比較した。ゲート電極１７にピンチオフ電圧を印加し、かつドレイン電極１５に５０Ｖの電圧をかけた際のリーク電流を測定した。
図３はリーク電流の測定結果を示す図である。横軸は核生成層１１とＧａＮ層１２との成長温度差、縦軸はリーク電流を示す。成長温度差とは、核生成層１１の成長温度からＧａＮ層１２の成長温度を引いた値である。成長温度差が大きいほどリーク電流は増加する。成長温度差が４５℃付近の場合におけるリーク電流は、成長温度差が３５℃未満の結果と比較して１０倍程度大きい。
リーク電流の増加の原因について説明する。図２（ａ）に示した核生成層１１の成長後、図２（ｂ）に示すＧａＮ層１２の成長を開始するまで、原料ガスの供給を停止し、かつ基板１０の温度を変化させる。このとき核生成層１１は例えば１０６０〜１１００℃の高温環境下に置かれる。このため、核生成層１１の表面からＮが抜け、このＮ抜けに起因して核生成層１１の表面に結晶欠陥が発生する。核生成層１１の上にＧａＮ層１２など窒化物半導体層１９を成長すると、これらの層にも結晶欠陥が発生する。この結果、空孔を含む窒化物半導体層１９が成長するため、リーク電流が増大する。成長温度差が大きいほど、温度変化には時間がかかり、核生成層１１は高温に長時間さらされる。このため図３に示したように、成長温度差が大きいほど結晶欠陥が多く発生し、リーク電流が増大すると考えられる。次に、本発明の実施例について説明する。
（半導体装置）
実施例１では、核生成層１１を２つに分け、上側の層のＮ組成比を高くする。図４は実施例１に係る半導体装置１１０を例示する断面図である。
図４に示すように、半導体装置１１０は、半導体基板１００、ソース電極１３、ドレイン電極１５およびゲート電極１７を備えるＨＥＭＴである。半導体基板１００は、基板１０、核生成層１１および窒化物半導体層１９を含み、窒化物半導体層１９は順に積層されたＧａＮ層１２、電子供給層１４および保護層１６を含む。核生成層１１は第１核生成層１１ａおよび第２核生成層１１ｂを含む。
第１核生成層１１ａは基板１０の上面に接触し、第２核生成層１１ｂは第１核生成層１１ａの上面に接触する。ＧａＮ層１２は第２核生成層１１ｂの上面に接触する。電子供給層１４はＧａＮ層１２の上面に接触し、保護層１６は電子供給層１４の上面に接触する。保護層１６の上に、ソース電極１３、ドレイン電極１５およびゲート電極１７が設けられている。
基板１０は例えばＳｉＣなどにより形成されている。第１核生成層１１ａは例えば厚さ１０ｎｍのＡｌＮにより形成され、第２核生成層１１ｂは例えば厚さ３ｎｍのＡｌＮにより形成されている。第１核生成層１１ａは例えばストイキオメトリな組成を有する。第２核生成層１１ｂは非ストイキオメトリな組成を有する。
ＧａＮ層１２は例えば厚さ０．６μｍのアンドープのＧａＮなどにより形成されている。ＧａＮ層１２のうち下側はバッファ層１２ａとして機能する。ＧａＮ層１２の電子供給層１４との界面側は、電子が移動するチャネル層１２ｂとして機能する。保護層１６は例えば厚さ５ｎｍのｎ型ＧａＮなどにより形成されている。電子供給層１４は例えば厚さ２４ｎｍ、Ａｌ組成比が０．２２のｎ型ＡｌＧａＮなどにより形成されている。
ソース電極１３およびドレイン電極１５は、例えば保護層１６に近い方から順に厚さ６ｎｍのＴａ層、厚さ３００ｎｍのＡｌ層、および厚さ６ｎｍのＴａ層を積層したものである。ゲート電極１７は、保護層１６に近い方から順に厚さ６０ｎｍのＮｉ層、厚さ４０ｎｍのＰｄ層、厚さ３５０ｎｍのＡｕ層、および厚さ１０ｎｍのＴａ層を積層したものである。
（半導体装置の製造方法）
表２に実施例１における各層の成長条件を示す。
Figure 2018101701
 表２に示すように、第１核生成層１１ａおよび第２核生成層１１ｂの成長圧力は１００Ｔｏｒｒ、成長温度は１１００℃とする。第１核生成層１１ａの成長においては、ＴＭＡの流量を１３０ｓｃｃｍ、ＮＨ３の流量を１５ｓｌｍとする。第２核生成層１１ｂの成長においてはＮＨ３の流量を２０ｓｌｍに増やす。他の条件は表１と同じである。
図５（ａ）から図５（ｃ）は半導体基板１００の製造方法を例示する断面図である。図２（ａ）および図２（ｂ）において説明したものと同じ構成は説明を省略する。図６（ａ）は成長温度との関係を示す図であり、横軸は時間、縦軸は成長温度を示す。図６（ｂ）は第１核生成層１１ａおよび第２核生成層１１ｂの成長工程におけるＮＨ３ガスの流量を示す図である。横軸は時間、縦軸は流量を示す。図６（ａ）および図６（ｂ）において層を成長する期間は斜線で示す。斜線のない期間は成長の中断している領域である。
表２および図６（ａ）に示すように、基板１０の温度を１１００℃とする。表２および図６（ｂ）に示すように１５ｓｌｍのＮＨ３ガスを供給し、また表２に示すように流量１３０ｓｃｃｍのＴＭＡを供給する。図６（ａ）および図６（ｂ）の時間ｔ１〜ｔ２の間に、図５（ａ）に示す厚さ１０ｎｍのＡｌＮで形成される第１核生成層１１ａを基板１０の表面に接して成長する。
図６（ａ）のｔ２〜ｔ３に示すように、第１核生成層１１ａの成長後、基板１０の温度は１１００℃に維持する。図６（ｂ）のｔ２に示すようにＮＨ３の流量を２０ｓｌｍに増加させる。ＮＨ３の流量の増加に伴いＮ２ガスの流量も増加させる。ｔ２〜ｔ３においてはＴＭＡの供給を停止し、ｔ３から１３０ｓｃｃｍのＴＭＡの供給を行うことで、第２核生成層１１ｂの成長を開始する。すなわち第２核生成層１１ｂの成長工程においては、原料ガスのＩＩＩ／Ｖ比を小さくする。これにより、図５（ｂ）および図６（ａ）のｔ３〜ｔ４に示すように第２核生成層１１ｂを第１核生成層１１ａの表面に接して成長する。
図６（ａ）のｔ４〜ｔ５の間に基板１０の温度を１０６０℃に低下させる。このとき図６（ｂ）に示すようにＮＨ３の供給は停止し、またＴＭＡの供給も停止する。一方、層の成長の停止中もＮ２の供給は継続する。図６（ｂ）のｔ５〜ｔ６に示すようにＮＨ３の流量を２０ｓｌｍとし、また表２に示した原料ガスを供給することにより、図５（ｃ）に示すようにＧａＮ層１２を成長する。さらに図６（ａ）の時間ｔ７〜ｔ８においてＡｌＧａＮからなる電子供給層１４を成長し、ｔ９〜ｔ１０においてＧａＮからなる保護層１６を成長する。なお、窒化物半導体層１９（ＧａＮ層１２、電子供給層１４および保護層１６）の成長においてもＮ２ガスを供給する。以上の工程により半導体基板１００を形成する。保護層１６の上にソース電極１３、ドレイン電極１５およびゲート電極１７を形成することで、図４に示した半導体装置１１０を形成する。なお、半導体基板１００を水分などから保護するため、保護層１６の上に例えば窒化シリコン（ＳｉＮ）膜などの絶縁膜を設けてもよい。また、電子供給層１４上に保護層１６を設けなくてもよい。その場合には、電子供給層１４上にソース電極１３、ドレイン電極１５およびゲート電極１７を形成することで、半導体装置１１０を形成してもよい。
実施例１によれば、第２核生成層１１ｂの成長において、窒素原料ガスであるＮＨ３の流量を増大させる。これにより第２核生成層１１ｂのＮ組成比が第１核生成層１１ａよりも高くなる。ＧａＮ層１２の成長温度は核生成層１１の成長温度より低いため、核生成層１１の成長後、ＧａＮ層１２の成長前に、基板１０の温度を変化させる。このとき基板１０が高温環境下に放置されるため、第２核生成層１１ｂの表面でＮ抜けが発生する恐れがある。第２核生成層１１ｂのＮ組成比が第１核生成層１１ａよりも高いため、第２核生成層１１ｂにＮ抜けが発生してもＮが補填され、結晶欠陥が抑制される。また、第２核生成層１１ｂの上に成長する窒化物半導体層１９の結晶欠陥も抑制される。したがってリーク電流を低減することができる。
第１核生成層１１ａおよび第２核生成層１１ｂの両方の成長工程においてＮＨ３流量を増加させ、Ｎ組成比を高めることもできる。しかし核生成層１１全体がＮ組成比の高い、ストイキオメトリから外れた組成を有すると、核生成層１１の上の窒化物半導体層１９の成長モードが変化する。これにより窒化物半導体層１９の結晶性が変化し、ＦＥＴの閾値電圧など半導体装置１１０の特性が変わってしまう。成長モードの変化を抑制するために、基板１０の直上に形成する第１核生成層１１ａは、第２核生成層１１ｂに比べてストイキオメトリに近い組成を有し、そのＮ組成比は第２核生成層１１ｂよりも小さいことが好ましい。そこで、第１核生成層１１ａを成長する工程におけるＮＨ３の流量を、第２核生成層１１ｂを成長する工程より少なくする。これにより窒化物半導体層１９の成長モードの変化を抑制し、所望の特性を得ることができる。
核生成層１１においてピットの発生を抑制するため、核生成層１１の成長温度は例えば１１００℃以上など高くすることが好ましい。ＧａＮ層１２におけるＮ抜けを抑制するために、ＧａＮ層１２の成長温度は核生成層１１の成長温度より低いことが好ましく、例えば１０６０℃とする。各層の成長温度は変更可能であり、核生成層１１とＧａＮ層１２との成長温度の差は３０℃以上、４０℃以上、４５℃以上、５０℃以上などとすることができる。核生成層１１とＧａＮ層１２との成長温度が異なるため、核生成層１１の成長後に温度変化を行う。第２核生成層１１ｂとＧａＮ層１２との成長温度の差が大きくなるほど温度変化に時間がかかる。温度差が例えば３０℃以上の場合、温度の変化により時間がかかる（図６（ａ）のｔ４〜ｔ５が長くなる）。このため第２核生成層１１ｂの表面からＮ抜けが発生しやすい。実施例１によれば、第２核生成層１１ｂのＮ組成比が高いため、第２核生成層１１ｂ表面における結晶欠陥の発生は抑制される。
第２核生成層１１ｂの成長工程におけるＮＨ３の流量は例えば２０ｓｌｍ以上、２５ｓｌｍ以上、３０ｓｌｍ以上とすることが好ましい。これによりＮ抜けによる結晶欠陥の発生を抑制することができる。成長温度の差が大きいほど、第２核生成層１１ｂの成長工程におけるＮＨ３ガスの流量を増加させ、Ｎ組成比を高めることが好ましい。好ましくは、第２核生成層１１ｂの成長工程におけるＮＨ３の流量は、第１核生成層１１ａの成長工程におけるＮＨ３の流量に比べて５ｓｌｍ以上がよい。これにより、Ｎ抜けによる結晶欠陥の発生を抑制することができる。
結晶性の高い窒化物半導体層１９をエピタキシャル成長するためには、窒化物半導体層１９と基板１０との格子不整合を抑制すればよい。このため、第１核生成層１１ａはストイキオメトリまたはそれに近い組成を有し、かつある程度の厚さを有することが好ましい。第１核生成層１１ａの厚さは例えば５ｎｍ以上であることが好ましく、８ｎｍ以上、または１０ｎｍ以上としてもよい。また、Ｎ抜けに起因するピットの少ない表面の上に窒化物半導体層１９を成長することが好ましい。したがって、第２核生成層１１ｂの厚さは例えば３ｎｍ以上であることが好ましく、例えば５ｎｍ以上、１０ｎｍ以上としてもよい。第１核生成層１１ａが第２核生成層１１ｂより厚くてもよいし、薄くてもよい。結晶性の高いＧａＮ層１２および電子供給層１４を成長することで、ＨＥＭＴの飽和電流および閾値電圧など特性が改善する。
図６（ｂ）に示すように、第１核生成層１１ａの成長後から第２核生成層１１ｂの成長開始までの間（ｔ２〜ｔ３）もＮＨ３ガスを供給することが好ましい。また、図６（ａ）に示すように、第１核生成層１１ａと第２核生成層１１ｂとで成長温度は等しいことが好ましい。第１核生成層１１ａの成長後、一旦ＴＭＡの供給を停止し、ＮＨ３ガスの流量が安定後、ＴＭＡの供給を開始し、第２核生成層１１ｂの成長を開始する。温度変化をしなくてよいため、ｔ２〜ｔ３を短くし、Ｎ抜けを抑制することができる。
実施例１の変形例について説明する。図６（ｃ）は実施例１の変形例におけるＮＨ３ガスの流量を示す図である。図６（ｃ）に示すように、第２核生成層１１ｂを成長する工程の後、ＧａＮ層１２の成長工程を開始するまで（ｔ４〜ｔ５の間）Ｎの原料ガスであるＮＨ３ガスの供給を継続する。これにより成長の停止中に第２核生成層１１ｂの表面からのＮ抜けを効果的に抑制することができる。
実施例２は第２核生成層１１ｂの成長においてＡｌの原料ガス（ＴＭＡ）の流量を減少させる例である。実施例１と同様の構成については説明を省略する。半導体装置の構成は実施例１と同じである。
（半導体装置の製造方法）
表３に実施例２における各層の成長条件を示す。
Figure 2018101701
 表３に示すように、第１核生成層１１ａおよび第２核生成層１１ｂの成長圧力および成長温度は同じである。また実施例２においても、表３および図６（ｂ）に示すように第１核生成層１１ａの成長工程ではＮＨ３流量を１５ｓｌｍ、第２核生成層１１ｂの成長工程では２０ｓｌｍとする。
図７（ａ）は実施例２におけるＴＭＡの流量を示す図である。横軸は時間、縦軸は流量を示す。図７（ａ）のｔ１〜ｔ２および表３に示すように、第１核生成層１１ａの成長工程においては、ＴＭＡの流量を１３０ｓｃｃｍとする。図７（ａ）のｔ３〜ｔ４および表３に示すように、第２核生成層１１ｂの成長工程においてはＴＭＡの流量を８０ｓｃｃｍに減らす。また図６（ｂ）のｔ１〜ｔ２および表３に示すように、第１核生成層１１ａの成長工程においてはＮＨ３の流量を１５ｓｌｍとし、図６（ｂ）のｔ３〜ｔ４および表３に示すように第２核生成層１１ｂの成長工程においてはＮＨ３の流量を２０ｓｌｍに増やす。これにより図５（ａ）〜図５（ｃ）に示したように半導体装置を形成する。
実施例２によれば、実施例１と同様に、ＮＨ３ガスの流量を増加させることで、第２核生成層１１ｂのＮ組成比を高める。これにより、リーク電流を低減することができる。また第２核生成層１１ｂの成長工程においては、第１核生成層１１ａの成長工程に比較して、ＴＭＡの流量が小さいため、第２核生成層１１ｂの成長レートが第１核生成層１１ａより低くなる。これにより、第２核生成層１１ｂの厚さの制御性が向上する。例えば３ｎｍのような薄い第２核生成層１１ｂを精度高く、かつ一様な厚さで成長することができる。
実施例２の変形例について説明する。図７（ｂ）は実施例２の変形例におけるＴＭＡの流量を示す図である。第１核生成層１１ａが第２核生成層１１ｂよりも薄い場合、図７（ｂ）に示すように、第１核生成層１１ａの成長工程におけるＴＭＡの流量を第２核生成層１１ｂの成長工程よりも減少させ、例えば８０ｓｃｃｍとしてもよい。つまり第１核生成層１１ａおよび第２核生成層１１ｂのうち薄い方の成長工程において、厚い方の成長工程に比べ、ＴＭＡの流量を小さくする。これにより厚さの制御性が向上する。
実施例３はＮＨ３ガスの流量を連続的に増加させる例である。実施例１と同様の構成については説明を省略する。図８は実施例３におけるＮＨ３ガスの流量を示す図である。図８に示すように、第２核生成層１１ｂの成長を開始する時間ｔ３から終了する時間ｔ４にかけて、ＮＨ３ガスの流量を１５ｓｌｍから２０ｓｌｍへと連続的に変化させる。これにより第１核生成層１１ａと比較してＮ組成比の高い第２核生成層１１ｂを成長することができる。したがって実施例３によれば、Ｎ抜けによる結晶欠陥を抑制し、リーク電流を抑制することができる。また、上述のように、連続的に変化させることにより、第１核生成層１１ａと第２核生成層１１ｂとの界面に遷移層が形成される。これにより、第２核生成層１１ｂの結晶欠陥を抑制することができる。
実施例１〜３において、原料ガスの種類および流量は変更可能である。例えばＮＨ３ガスの流量は１５〜２０ｓｌｍより大きい、または小さくてもよい。第１核生成層１１ａの成長工程における流量は１５ｓｌｍ以下でもよい。第２核生成層１１ｂの成長工程における流量は２０ｓｌｍ以上でもよく、第１核生成層１１ａの成長工程における流量より大きければよい。これにより、第２核生成層１１ｂのＮ濃度が高くなり、第２核生成層１１ｂの成長後からＧａＮ層１２の成長開始まで（ｔ４〜ｔ５の期間）において、Ｎ抜けによる結晶欠陥を抑制できればよい。また、Ｎ原料ガスはＮＨ３以外のガスでもよい。Ａｌ原料ガスはＴＭＡ以外に例えばトリエチルアルミニウム（ＴＥＡ：Triethylaluminium）などでもよい。
実施例１〜３において、半導体装置の耐湿性向上のため、窒化物半導体層１９の上に絶縁膜を設けてもよい。絶縁膜は例えば窒化シリコン（ＳｉＮ）、酸化シリコン（ＳｉＯ）、酸窒化（ＳｉＯＮ）などの絶縁体により形成される。
実施例１〜３に係る半導体基板にはＦＥＴ以外のトランジスタ、およびトランジスタ以外の半導体素子を形成してもよい。半導体基板にソース電極１３、ドレイン電極１５およびゲート電極１７以外の電極などを形成してもよい。
窒化物半導体層１９は、窒素（Ｎ）を含む半導体層であり、ＧａＮおよびＡｌＧａＮ以外に、例えば窒化インジウムガリウム（ＩｎＧａＮ）、窒化インジウム（ＩｎＮ）、窒化アルミニウムインジウム（ＡｌＩｎＮ）、および窒化アルミニウムインジウムガリウム（ＡｌＩｎＧａＮ）などを含んでもよい。基板１０はＳｉＣの他、シリコン（Ｓｉ）、サファイア、ＧａＮなどにより形成されてもよい。
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
（付記１）
ＭＯＣＶＤ法により、基板の上に窒化アルミニウムの第１核生成層を成長する工程と、
ＭＯＣＶＤ法により、前記第１核生成層の上に窒化アルミニウムの第２核生成層を成長する工程と、
ＭＯＣＶＤ法により、前記第２核生成層の上にＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＮ、ＡｌＩｎＮおよびＡｌＩｎＧａＮの何れかからなる窒化物半導体層を成長する工程と、を有し、
前記窒化物半導体層の成長温度は前記第２核生成層の成長温度より低く、
前記第２核生成層を成長する工程における前記ＭＯＣＶＤ法の窒素の原料ガスの流量は、前記第１核生成層を成長する工程における窒素の原料ガスの流量より多い半導体基板の製造方法。
（付記２）
前記第２核生成層の成長温度と前記窒化物半導体層の成長温度との差は３０℃以上である付記１に記載の半導体基板の製造方法。
（付記３）
前記第２核生成層を成長する工程の後、前記窒化物半導体層を成長する工程を開始するまで、前記ＭＯＣＶＤ法を行うＭＯＣＶＤ装置内に窒素の原料ガスを供給する付記１に記載の半導体基板の製造方法。
（付記４）
前記第１核生成層および前記第２核生成層のうち薄い方の成長工程におけるアルミニウムの原料ガスの流量は、前記第１核生成層および前記第２核生成層のうち厚い方の成長工程に比べて少ない付記１に記載の半導体基板の製造方法。
（付記５）
前記第１核生成層の厚さは５ｎｍ以上である付記１に記載の半導体基板の製造方法。
（付記６）
前記窒化物半導体層は窒化ガリウム層、および前記窒化ガリウム層の上に設けられる電子供給層を含み、
前記窒化ガリウム層の成長温度は前記第２核生成層の成長温度より低い付記１に記載の半導体基板の製造方法。
（付記７）
前記第２核生成層を成長する工程における前記ＭＯＣＶＤ法の窒素の原料ガスの流量は、前記第１核生成層を成長する工程における窒素の原料ガスの流量より５ｓｌｍ以上多い付記１に記載の半導体基板の製造方法。
（付記８）
前記窒素の原料ガスはアンモニアである付記１に記載の半導体基板の製造方法。
（付記９）
アルミニウムの原料ガスはトリメチルアルミニウムまたはトリエチルアルミニウムである付記１に記載の半導体基板の製造方法。
（付記１０）
基板と、
前記基板の上に設けられ、窒化アルミニウムの第１核生成層と、
前記第１核生成層の上に設けられ、第１核生成層よりも高い窒素組成比を有する、窒化アルミニウムの第２核生成層と、
前記第２核生成層の上に設けられたＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＮ、ＡｌＩｎＮおよびＡｌＩｎＧａＮの何れかからなる窒化物半導体層と、を具備する半導体基板。
（付記１１）
前記第１核生成層は前記第２核生成層よりもストイキオメトリに近い組成を有する付記１０に記載の半導体基板。
１０ 基板
１１ 核生成層
１１ａ 第１核生成層
１１ｂ 第２核生成層
１２ ＧａＮ層
１３ ソース電極
１４ 電子供給層
１５ ドレイン電極
１６ 保護層
１７ ゲート電極
１９ 窒化物半導体層
９０、１００ 半導体基板
９２、１１０ 半導体装置

Claims (8)

  1. ＭＯＣＶＤ法により、基板の上に窒化アルミニウムの第１核生成層を成長する工程と、
    ＭＯＣＶＤ法により、前記第１核生成層の上に窒化アルミニウムの第２核生成層を成長する工程と、
    ＭＯＣＶＤ法により、前記第２核生成層の上にＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＮ、ＡｌＩｎＮおよびＡｌＩｎＧａＮの何れかからなる窒化物半導体層を成長する工程と、を有し、
    前記窒化物半導体層の成長温度は前記第２核生成層の成長温度より低く、
    前記第２核生成層を成長する工程における前記ＭＯＣＶＤ法の窒素の原料ガスの流量は、前記第１核生成層を成長する工程における窒素の原料ガスの流量より多い半導体基板の製造方法。
  2. 前記第２核生成層の成長温度と前記窒化物半導体層の成長温度との差は３０℃以上である請求項１に記載の半導体基板の製造方法。
  3. 前記第２核生成層を成長する工程の後、前記窒化物半導体層を成長する工程を開始するまで、前記ＭＯＣＶＤ法を行うＭＯＣＶＤ装置内に窒素の原料ガスを供給する請求項１または２に記載の半導体基板の製造方法。
  4. 前記第１核生成層および前記第２核生成層のうち薄い方の成長工程におけるアルミニウムの原料ガスの流量は、前記第１核生成層および前記第２核生成層のうち厚い方の成長工程に比べて少ない請求項１から３のいずれか一項に記載の半導体基板の製造方法。
  5. 前記第１核生成層の厚さは５ｎｍ以上である請求項１から４のいずれか一項に記載の半導体基板の製造方法。
  6. 前記窒化物半導体層は窒化ガリウム層、および前記窒化ガリウム層の上に設けられる電子供給層を含み、
    前記窒化ガリウム層の成長温度は前記第２核生成層の成長温度より低い請求項１から５のいずれか一項に記載の半導体基板の製造方法。
  7. 前記第２核生成層を成長する工程における前記ＭＯＣＶＤ法の窒素の原料ガスの流量は、前記第１核生成層を成長する工程における窒素の原料ガスの流量より５ｓｌｍ以上多い請求項１から６のいずれか一項に記載の半導体基板の製造方法。
  8. 基板と、
    前記基板の上に設けられ、窒化アルミニウムの第１核生成層と、
    前記第１核生成層の上に設けられ、第１核生成層よりも高い窒素組成比を有する、窒化アルミニウムの第２核生成層と、
    前記第２核生成層の上に設けられたＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＮ、ＡｌＩｎＮおよびＡｌＩｎＧａＮの何れかからなる窒化物半導体層と、を具備する半導体基板。
JP2016246993A 2016-12-20 2016-12-20 半導体基板およびその製造方法 Pending JP2018101701A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016246993A JP2018101701A (ja) 2016-12-20 2016-12-20 半導体基板およびその製造方法
US15/847,171 US10840091B2 (en) 2016-12-20 2017-12-19 Process of forming epitaxial substrate and semiconductor device provided on the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016246993A JP2018101701A (ja) 2016-12-20 2016-12-20 半導体基板およびその製造方法

Publications (1)

Publication Number Publication Date
JP2018101701A true JP2018101701A (ja) 2018-06-28

Family

ID=62562706

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016246993A Pending JP2018101701A (ja) 2016-12-20 2016-12-20 半導体基板およびその製造方法

Country Status (2)

Country Link
US (1) US10840091B2 (ja)
JP (1) JP2018101701A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11469304B2 (en) 2020-01-27 2022-10-11 Kabushiki Kaisha Toshiba Semiconductor device, method for manufacturing semiconductor device, and manufacturing apparatus of semiconductor device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4231335A1 (en) * 2022-02-16 2023-08-23 Siltronic AG A heteroepitaxial wafer for the deposition of gallium nitride
EP4239658A1 (en) * 2022-03-03 2023-09-06 Siltronic AG A method for manufacturing a substrate wafer for building group iii-v devices thereon and a substrate wafer for building group iii-v devices thereon

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031588A (ja) * 1998-07-08 2000-01-28 Toshiba Corp 半導体素子
JP2005032823A (ja) * 2003-07-08 2005-02-03 Hitachi Cable Ltd 電界効果トランジスタ用エピタキシャルウェハの製造方法
WO2008012877A1 (fr) * 2006-07-26 2008-01-31 Fujitsu Limited DISPOSITIF À SEMI-CONDUCTEURS COMPOSÉ EMPLOYANT UN SUBSTRAT DE SiC ET PROCÉDÉ POUR PRODUIRE CELUI-CI
WO2011104969A1 (ja) * 2010-02-24 2011-09-01 独立行政法人理化学研究所 窒化物半導体多重量子障壁を有する発光素子及びその製造方法
JP2013201398A (ja) * 2012-03-26 2013-10-03 Fujitsu Ltd 半導体装置、窒化物半導体結晶、半導体装置の製造方法及び窒化物半導体結晶の製造方法
JP2014513035A (ja) * 2011-07-25 2014-05-29 東芝テクノセンター株式会社 半導体装置およびその製造方法
JP2014239149A (ja) * 2013-06-07 2014-12-18 株式会社東芝 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法
JP2015192026A (ja) * 2014-03-28 2015-11-02 住友電気工業株式会社 半導体装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5787104A (en) 1995-01-19 1998-07-28 Matsushita Electric Industrial Co., Ltd. Semiconductor light emitting element and method for fabricating the same
JP4189386B2 (ja) 2005-01-27 2008-12-03 ローム株式会社 窒化物半導体結晶層の成長方法および窒化物半導体発光素子の製法
SG124417A1 (en) * 2005-02-02 2006-08-30 Agency Science Tech & Res Method and structure for fabricating III-V nitridelayers on silicon substrates
EP2090680A4 (en) * 2006-10-20 2011-08-17 Panasonic Elec Works Co Ltd SAPHIRSUBSTRATE, NITRIDE-SEMICONDUCTOR LUMINESCENE ELEMENT USING THE SAPPHIRE SUBSTRATE AND METHOD FOR PRODUCING THE NITRIDE-SULPHIDE-LUMINESCENZEL MEMBER
JP4531071B2 (ja) * 2007-02-20 2010-08-25 富士通株式会社 化合物半導体装置
JP5112370B2 (ja) 2009-03-23 2013-01-09 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
JP2013004681A (ja) 2011-06-15 2013-01-07 Mitsubishi Electric Corp 窒化物半導体装置の製造方法
KR20150007350A (ko) * 2012-06-15 2015-01-20 오를리콘 어드벤스드 테크놀로지스 아크티엔게젤샤프트 Iii족 질화물 반도체 필름을 증착하는 방법
JP6190582B2 (ja) * 2012-10-26 2017-08-30 古河電気工業株式会社 窒化物半導体装置の製造方法
JP6669559B2 (ja) 2016-03-30 2020-03-18 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031588A (ja) * 1998-07-08 2000-01-28 Toshiba Corp 半導体素子
JP2005032823A (ja) * 2003-07-08 2005-02-03 Hitachi Cable Ltd 電界効果トランジスタ用エピタキシャルウェハの製造方法
WO2008012877A1 (fr) * 2006-07-26 2008-01-31 Fujitsu Limited DISPOSITIF À SEMI-CONDUCTEURS COMPOSÉ EMPLOYANT UN SUBSTRAT DE SiC ET PROCÉDÉ POUR PRODUIRE CELUI-CI
WO2011104969A1 (ja) * 2010-02-24 2011-09-01 独立行政法人理化学研究所 窒化物半導体多重量子障壁を有する発光素子及びその製造方法
JP2014513035A (ja) * 2011-07-25 2014-05-29 東芝テクノセンター株式会社 半導体装置およびその製造方法
JP2013201398A (ja) * 2012-03-26 2013-10-03 Fujitsu Ltd 半導体装置、窒化物半導体結晶、半導体装置の製造方法及び窒化物半導体結晶の製造方法
JP2014239149A (ja) * 2013-06-07 2014-12-18 株式会社東芝 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法
JP2015192026A (ja) * 2014-03-28 2015-11-02 住友電気工業株式会社 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11469304B2 (en) 2020-01-27 2022-10-11 Kabushiki Kaisha Toshiba Semiconductor device, method for manufacturing semiconductor device, and manufacturing apparatus of semiconductor device
US11757006B2 (en) 2020-01-27 2023-09-12 Kabushiki Kaisha Toshiba Semiconductor device, method for manufacturing semiconductor device, and manufacturing apparatus of semiconductor device

Also Published As

Publication number Publication date
US10840091B2 (en) 2020-11-17
US20180174824A1 (en) 2018-06-21

Similar Documents

Publication Publication Date Title
US9355843B2 (en) Semiconductor device and method of manufacturing the same
JP5634681B2 (ja) 半導体素子
JP5788296B2 (ja) 窒化物半導体基板及びその製造方法
CN111406306B (zh) 半导体装置的制造方法、半导体装置
JP2010232297A (ja) 半導体装置
JP2016207748A (ja) 半導体装置の製造方法および半導体装置
JP2019110344A (ja) 窒化物半導体装置および窒化物半導体基板
JP2011023677A (ja) 化合物半導体エピタキシャルウェハおよびその製造方法
US7947578B2 (en) Method for fabricating semiconductor device
JP2018101701A (ja) 半導体基板およびその製造方法
JP6173493B2 (ja) 半導体素子用のエピタキシャル基板およびその製造方法
JP6760556B2 (ja) 半導体基板の製造方法
CN108231556B (zh) Iii-v族氮化物半导体外延片的制造方法
WO2015115126A1 (ja) 窒化物半導体積層体およびその製造方法並びに窒化物半導体装置
JP6519920B2 (ja) 半導体基板の製造方法、及び半導体装置の製造方法
JP2014136658A (ja) Ｉｉｉ族窒化物半導体エピタキシャルウェハおよびその製造方法
JP2012256706A (ja) 半導体装置
JP6848584B2 (ja) 窒化物半導体層の成長方法
JP4329984B2 (ja) Ｉｉｉ−ｖ族窒化物半導体の層構造体、その製造方法
JP6819009B2 (ja) 半導体基板の製造方法
JP5778318B2 (ja) 半導体装置
JP7201571B2 (ja) 窒化物半導体基板および窒化物半導体装置
JP5614130B2 (ja) 半導体装置の製造方法
JP2024015770A (ja) 半導体装置
JP2024015771A (ja) 半導体装置

Legal Events

Date Code Title Description
A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20191021

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200825

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210302