JP6669559B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP6669559B2
JP6669559B2 JP2016068017A JP2016068017A JP6669559B2 JP 6669559 B2 JP6669559 B2 JP 6669559B2 JP 2016068017 A JP2016068017 A JP 2016068017A JP 2016068017 A JP2016068017 A JP 2016068017A JP 6669559 B2 JP6669559 B2 JP 6669559B2
Authority
JP
Japan
Prior art keywords
nitride semiconductor
semiconductor layer
layer
film
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016068017A
Other languages
English (en)
Other versions
JP2017183482A (ja
Inventor
宮本　広信
広信 宮本
岡本　康宏
康宏 岡本
宏 川口
宏 川口
中山　達峰
達峰 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2016068017A priority Critical patent/JP6669559B2/ja
Priority to CN201710147483.1A priority patent/CN107275397B/zh
Priority to US15/463,320 priority patent/US10243070B2/en
Priority to TW106109425A priority patent/TW201737395A/zh
Publication of JP2017183482A publication Critical patent/JP2017183482A/ja
Application granted granted Critical
Publication of JP6669559B2 publication Critical patent/JP6669559B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/432—Heterojunction gate for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、半導体装置に関し、例えば、窒化物半導体を用いた半導体装置に好適に利用できるものである。
ＧａＮ系窒化物半導体は、ＳｉやＧａＡｓに比べてワイドバンドギャップで、高い電子移動度を有するため、高耐圧、高出力、高周波用途でのトランジスタへの応用が期待されており、近年、盛んに開発が進められている。このようなトランジスタの中でも、ノーマリオフ特性を有するトランジスタは有用であり、ノーマリオフ特性を持たせるための構造が検討されている。
例えば、特許文献１（国際公開第２０１０／０６４７０６号）には、実用的な正のゲート電圧でオンし、高速動作が可能な、III族窒化物半導体層を用いたＭＩＳ型電界効果トランジスタが開示されている。
また、特許文献２（特開２０１４−１４６７４４号公報）には、メサ型のキャップ層（ｐ型のＧａＮまたはＡｌＧａＮ）を有し、キャップ層とゲート電極とがショットキー接続されている高電子移動度トランジスタが開示されている。
国際公開第２０１０／０６４７０６号 特開２０１４−１４６７４４号公報
本発明者は、窒化物半導体を用いた半導体装置の研究開発に従事しており、半導体装置の特性向上について、鋭意検討している。ノーマリオフ特性を持たせるためのトランジスタの構造（メサ型ＭＯＳ構造）について検討している。
しかしながら、後述するように、信頼性試験においてゲート絶縁膜の特性劣化が確認された（比較例参照）。特に、ゲート絶縁膜の膜厚（ｄ）が、メサ部の膜厚（ｔ）より小さい場合に、ゲート絶縁膜の特性劣化が顕著であった。
この原因を調査したところメサ部の加工エッジ、ゲート電極の両端（下端の突起部、ソース電極側、ドレイン電極側の両方）で、電界が集中してゲート絶縁膜が劣化することが判明した。なお、この現象は、上記特許文献２で開示されているオン抵抗が増加する現象と全く異なるものであるが、オン抵抗の増加に対する対策も必要なものである。
このような課題を解決し、ゲート絶縁膜の耐圧向上やオン抵抗の低減などの素子特性の向上を図ることができる半導体装置の開発が望まれる。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される実施の形態のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本願において開示される一実施の形態に示される半導体装置は、第１窒化物半導体層よりなるバッファ層と、第２窒化物半導体層よりなるチャネル層と、第３窒化物半導体層よりなる電子供給層とが順次積層され、この上に形成されたメサ型の第４窒化物半導体層よりなるキャップ層を有する。そして、キャップ層の一方の側に形成されたソース電極と、他方の側に形成されたドレイン電極と、キャップ層上にゲート絶縁膜を介して形成されたゲート電極とを有する。キャップ層とゲート電極とはゲート絶縁膜で分離されており、キャップ層は、ドレイン電極側の端部およびソース電極側の端部においてその膜厚が徐々に減少している。
本願において開示される一実施の形態に示される半導体装置の製造方法は、窒化物半導体層よりなるキャップ層をメサ型に加工する工程を有し、この工程は、窒化物半導体層をエッチングする工程と、窒化物半導体層に熱処理を施す工程と、を有する。そして、上記熱処理により、窒化物半導体層の側面がテーパ形状となる。
本願において開示される、以下に示す代表的な実施の形態に示される半導体装置によれば、半導体装置の特性を向上させることができる。
本願において開示される、以下に示す代表的な実施の形態に示される半導体装置の製造方法によれば、特性の良好な半導体装置を製造することができる。
実施の形態１の半導体装置の構成を示す断面図である。 実施の形態１の半導体装置のゲート絶縁膜の近傍の構成を示す断面図である。 実施の形態１の半導体装置のゲート絶縁膜の近傍の構成を示す断面図である。 比較例の半導体装置の構成を示す断面図である。 比較例の半導体装置のゲート絶縁膜の近傍の構成を示す断面図である。 比較例の半導体装置のゲート絶縁膜の近傍の構成を示す断面図である。 実施の形態１の半導体装置の製造工程を示す断面図である。 実施の形態１の半導体装置の製造工程を示す断面図である。 実施の形態１の半導体装置の製造工程を示す断面図である。 実施の形態１の半導体装置の製造工程を示す断面図である。 実施の形態１の半導体装置の製造工程を示す断面図である。 実施の形態１の半導体装置の製造工程を示す断面図である。 実施の形態１の半導体装置の製造工程を示す断面図である。 実施の形態１の半導体装置の製造工程を示す断面図である。 実施の形態１の半導体装置の製造工程を示す断面図である。 実施の形態２の半導体装置の構成を示す断面図である。 実施の形態２の半導体装置の製造工程を示す断面図である。 実施の形態２の半導体装置の製造工程を示す断面図である。 実施の形態２の半導体装置の製造工程を示す断面図である。 実施の形態２の半導体装置の製造工程を示す断面図である。 実施の形態２の半導体装置の製造工程を示す断面図である。 実施の形態２の半導体装置の製造工程を示す断面図である。 実施の形態２の半導体装置の製造工程を示す断面図である。 実施の形態２の半導体装置の製造工程を示す断面図である。 実施の形態２の半導体装置の製造工程を示す断面図である。 実施の形態３の半導体装置の構成を示す断面図である。 実施の形態３の半導体装置のゲート絶縁膜の近傍の構成を示す断面図である。 実施の形態３の半導体装置のゲート絶縁膜の近傍の構成を示す断面図である。 実施の形態３の半導体装置の製造工程を示す断面図である。 実施の形態３の半導体装置の製造工程を示す断面図である。 実施の形態３の半導体装置の製造工程を示す断面図である。 実施の形態３の半導体装置の製造工程を示す断面図である。 実施の形態３の半導体装置の製造工程を示す断面図である。 実施の形態３の半導体装置の製造工程を示す断面図である。 実施の形態３の半導体装置の製造工程を示す断面図である。 実施の形態４の半導体装置の構成を示す断面図である。 実施の形態４の半導体装置の製造工程を示す断面図である。 実施の形態４の半導体装置の製造工程を示す断面図である。 実施の形態４の半導体装置の製造工程を示す断面図である。 実施の形態５の半導体装置の構成を示す断面図である。 実施の形態５の半導体装置のゲート絶縁膜の近傍の構成を示す断面図である。 実施の形態６の半導体装置の構成を示す断面図である。 実施の形態６の半導体装置のゲート絶縁膜の近傍の構成を示す断面図である。 実施の形態６の半導体装置のゲート絶縁膜の近傍の構成を示す断面図である。 実施の形態６の半導体装置の製造工程を示す断面図である。 実施の形態６の半導体装置の製造工程を示す断面図である。 実施の形態６の半導体装置の製造工程を示す断面図である。 実施の形態６の半導体装置の製造工程を示す断面図である。 実施の形態６の半導体装置の製造工程を示す断面図である。 実施の形態６の半導体装置の製造工程を示す断面図である。 実施の形態６の半導体装置の他の構成を示す断面図である。 実施の形態７の応用例１の半導体装置の構成を示す断面図である。 実施の形態７の応用例１の半導体装置の他の構成を示す断面図である。 実施の形態７の応用例２の半導体装置の構成を示す断面図である。 実施の形態７の応用例２の半導体装置の他の構成を示す断面図である。 実施の形態１、実施の形態３および比較例の半導体装置のＴＤＤＢ評価結果を示すグラフである。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、応用例、詳細説明、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数等（個数、数値、量、範囲等を含む）についても同様である。
以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一または関連する符号を付し、その繰り返しの説明は省略する。また、複数の類似の部材（部位）が存在する場合には、総称の符号に記号を追加し個別または特定の部位を示す場合がある。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。
また、断面図において、各部位の大きさは実デバイスと対応するものではなく、図面を分かりやすくするため、特定の部位を相対的に大きく表示する場合がある。
（実施の形態１）
以下、図面を参照しながら本実施の形態の半導体装置について詳細に説明する。
［構造説明］
図１は、本実施の形態の半導体装置の構成を示す断面図である。図１に示す半導体装置は、窒化物半導体を用いた電界効果トランジスタ（FET；Field Effect Transistor）である。また、高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）とも呼ばれる。
本実施の形態の半導体装置においては、基板ＳＵＢ上に、高抵抗バッファ層ＢＵＦが設けられている。なお、基板ＳＵＢ上に、核生成層を設けた後、その上に高抵抗バッファ層ＢＵＦを形成してもよい。
基板ＳＵＢとしては、例えば、（１１１）面が露出しているシリコン（Ｓｉ）からなる半導体基板を用いることができる。基板ＳＵＢとしては、上記シリコンの他、ＳｉＣやサファイアなどからなる基板を用いてもよい。また、ＧａＮからなる基板を用いてもよく、この場合、核生成層を省略してもよい。
核生成層は、窒化物半導体層からなる。核生成層としては、例えば、窒化アルミニウム（ＡｌＮ）層を用いることができる。高抵抗バッファ層ＢＵＦは、窒化物半導体に対し深い準位を形成する不純物を添加した１層もしくは複数層の窒化物半導体層からなる。例えば、複数層の窒化物半導体層からなる超格子構造体（超格子層ともいう）として、窒化ガリウム（ＧａＮ）層と窒化アルミニウム（ＡｌＮ）層との積層膜（ＡｌＮ／ＧａＮ膜）を、繰り返し積層した超格子構造体を高抵抗バッファ層ＢＵＦとして用いることができる。
なお、通常、基板ＳＵＢ上の窒化物半導体層（ＩＩＩ−Ｖ族の化合物半導体層）は、すべてＩＩＩ族元素面成長で形成する。
高抵抗バッファ層ＢＵＦ上には、第１の窒化物半導体層Ｓ１、第２の窒化物半導体層Ｓ２および第３の窒化物半導体層Ｓ３が順次形成されている。そして、第３の窒化物半導体層Ｓ３の中央部上には、第４の窒化物半導体層Ｓ４が形成されている。
第２の窒化物半導体層Ｓ２は、第１の窒化物半導体層Ｓ１と電子親和力が等しいか、または、第１の窒化物半導体層Ｓ１より電子親和力が大きい（Ｓ１≦Ｓ２）。
第３の窒化物半導体層Ｓ３は、第１の窒化物半導体層Ｓ１より電子親和力が小さい（Ｓ１＞Ｓ３）。
第４の窒化物半導体層Ｓ４は、メサ型（メサ形状、凸状、ライン状）であり、その側面は、テーパ形状（順テーパ形状）となっている。このメサ型の第４の窒化物半導体層（メサ部ともいう）Ｓ４の側面のテーパ角（傾斜角、θ１）は、メサ部の側面の外側の角度であって、第３の窒化物半導体層Ｓ３の表面と、第４の窒化物半導体層Ｓ４の側面とのなす角である。別の言い方をすれば、メサ部（Ｓ４）と後述する表面保護膜ＰＲＯとの間から露出している第３の窒化物半導体層Ｓ３の表面と、第４の窒化物半導体層Ｓ４の側面とのなす角である。メサ部の側面のテーパ角（θ１）は、１２０度以上である。
第４の窒化物半導体層Ｓ４は、第２の窒化物半導体層Ｓ２と電子親和力が等しいか、または、第２の窒化物半導体層Ｓ２より電子親和力が大きい（Ｓ４≧Ｓ２）。
第１の窒化物半導体層Ｓ１は、バッファ層とも呼ばれ、例えば、ＡｌＧａＮよりなる。また、第２の窒化物半導体層Ｓ２は、チャネル層とも呼ばれ、例えば、ＩｎＧａＮよりなる。また、第３の窒化物半導体層Ｓ３は、電子供給層とも呼ばれ、例えば、ＡｌＧａＮよりなる。但し、第１の窒化物半導体層Ｓ１よりＡｌ組成が大きい。また、メサ型の第４の窒化物半導体層Ｓ４は、キャップ層とも呼ばれ、例えば、ＩｎＧａＮよりなる。但し、第２の窒化物半導体層Ｓ２とＩｎ組成が等しいかあるいは大きい。
また、メサ型の第４の窒化物半導体層（キャップ層）Ｓ４上には、ゲート絶縁膜ＧＩを介してゲート電極ＧＥが形成されている。別の言い方をすれば、ゲート絶縁膜ＧＩは、メサ型の第４の窒化物半導体層（キャップ層）Ｓ４を覆うように形成されている。即ち、ゲート絶縁膜ＧＩのＸ方向の長さ（ドレイン電極からソース電極へ電流が流れる方向、即ち、ゲート長方向の長さ）は、メサ型の第４の窒化物半導体層（キャップ層）Ｓ４のＸ方向の長さより大きい。このため、メサ型の第４の窒化物半導体層（キャップ層）Ｓ４とゲート電極ＧＥとは、ゲート絶縁膜ＧＩにより分離されている。また、ゲート絶縁膜ＧＩは、メサ型の第４の窒化物半導体層（キャップ層）Ｓ４の両側の側面と上面の上に形成されている。そして、メサ型の第４の窒化物半導体層（キャップ層）Ｓ４の形状に対応するように、ゲート絶縁膜ＧＩの表面に凹凸が生じる。ゲート電極ＧＥは、ゲート絶縁膜ＧＩ上に形成されている。ここでは、ゲート電極ＧＥのＸ方向の長さとゲート絶縁膜ＧＩのＸ方向の長さは同じである。
また、第３の窒化物半導体層（電子供給層）Ｓ３上であって、メサ型の第４の窒化物半導体層（キャップ層）Ｓ４の両側には、表面保護膜（保護絶縁膜、絶縁膜）ＰＲＯが形成されている。ゲート絶縁膜ＧＩおよびゲート電極ＧＥの積層体は、メサ型の第４の窒化物半導体層（キャップ層）Ｓ４を覆うように形成され、さらに、表面保護膜ＰＲＯとオーバーラップするように形成されている。別の言い方をすれば、ゲート絶縁膜ＧＩおよびゲート電極ＧＥの積層体は、ドレイン電極の側に形成された表面保護膜ＰＲＯ上からソース電極の側に形成された表面保護膜ＰＲＯ上まで延在している。このように、ゲート絶縁膜ＧＩと表面保護膜ＰＲＯとの重なり領域を設けることで、ゲート電極から２次元電子ガスまでの距離が離れ、加わる電界強度が低減できゲート絶縁膜の信頼性が向上する。
ゲート電極ＧＥおよび表面保護膜ＰＲＯ上には、層間絶縁膜ＩＬ１が形成されている。
また、第３の窒化物半導体層（電子供給層）Ｓ３上であって、メサ型の第４の窒化物半導体層（キャップ層）Ｓ４の両側には、ソース電極ＳＥおよびドレイン電極ＤＥが形成されている。例えば、表面保護膜ＰＲＯおよび層間絶縁膜ＩＬ１の積層膜中には、コンタクトホールが形成され、このコンタクトホールの内部および上部には、ソース電極ＳＥおよびドレイン電極ＤＥが配置される。
このように、本実施の形態の半導体装置によれば、メサ型の第４の窒化物半導体層（キャップ層）Ｓ４の上面および側面を覆うようにゲート絶縁膜ＧＩを形成し、メサ型の第４の窒化物半導体層（キャップ層）Ｓ４の側面をテーパ形状としたので、ＴＤＤＢ寿命の向上効果を奏する。また、オン抵抗の変動の抑制効果を奏する。
図２および図３は、本実施の形態の半導体装置のゲート絶縁膜の近傍の構成を示す断面図である。図２（Ａ）は、第４の窒化物半導体層（キャップ層）Ｓ４のドレイン電極側の端部近傍の拡大図であり、図２（Ｂ）は、第４の窒化物半導体層（キャップ層）Ｓ４のソース電極側の端部近傍の拡大図である。
図４は、比較例の半導体装置の構成を示す断面図である。図５および図６は、比較例の半導体装置のゲート絶縁膜の近傍の構成を示す断面図である。図５（Ａ）は、第４の窒化物半導体層（キャップ層）Ｓ４のドレイン電極側の端部近傍の拡大図であり、図５（Ｂ）は、第４の窒化物半導体層（キャップ層）Ｓ４のソース電極側の端部近傍の拡大図である。
（ＴＤＤＢ寿命の向上効果）
例えば、図１および図２に示す本実施の形態の半導体装置において、ソース電極ＳＥの電位を０Ｖ、ドレイン電極ＤＥの電位を０Ｖ、ゲート電極ＧＥの電位を定格電圧である＋２０Ｖとした場合、２次元電子ガス２ＤＥＧの電位はソース電極ＳＥおよびドレイン電極ＤＥの電位である０Ｖとなる。したがって、ゲート電極ＧＥの直下においては、ゲート電極ＧＥと２次元電子ガス２ＤＥＧとの間において、垂直方法に、ゲート電極ＧＥに印加した電圧（２０Ｖ）が加わる。この際、本実施の形態においては、メサ型の第４の窒化物半導体層（キャップ層）Ｓ４の側面の上方および下方において、角部（図中の破線の丸部）が鈍角となり、メサ型の第４の窒化物半導体層（キャップ層）Ｓ４の側面に沿って形成されるゲート絶縁膜ＧＩに対する電界集中が緩和される。
これに対し、図４および図５に示す比較例の半導体装置においては、第４の窒化物半導体層（キャップ層）Ｓ４の側面がほぼ垂直となっているため、第４の窒化物半導体層（キャップ層）Ｓ４の側面の上方および下方において、角部（図中の破線の丸部）が鋭角となり、第４の窒化物半導体層（キャップ層）Ｓ４の側面に沿って形成されるゲート絶縁膜ＧＩに対し局所的に電界が集中する。このため、比較例においては、ゲート絶縁膜ＧＩの劣化が激しく、ＴＤＤＢ寿命が低下する。特に、第４の窒化物半導体層（キャップ層）Ｓ４の膜厚（ｄ）対してゲート絶縁膜ＧＩの膜厚（ｔ）が、ｄ＞ｔの関係にある場合、ゲート絶縁膜ＧＩの劣化が顕著であった。このため、比較例においては、本実施の形態のＴＤＤＢ寿命より短くなる。
図５６は、実施の形態１、実施の形態３および比較例の半導体装置のＴＤＤＢ（Time Dependent Dielectric Breakdown）評価結果を示すグラフである。横軸は、時間（Ｔｉｍｅ）であり、縦軸（左側）は、累積故障率［％］であり、縦軸（右側）は、累積故障率（Ｆ）の関数である。Ｅ１は、実施の形態１の場合を、Ｐは、比較例の場合を示す。なお、Ｅ２は、後述する実施の形態３の場合を示す。本実施の形態の場合（Ｅ１）は、比較例の場合（Ｐ）より、プロットの傾きが急峻である。これより、本実施の形態の場合（Ｅ１）は、比較例の場合（Ｐ）より、ゲート絶縁膜の絶縁破壊分布のばらつきが小さいことが分かる。このように、本実施の形態においては、ＴＤＤＢ寿命の向上効果を奏することが、データからも裏付けられた。
（オン抵抗の変動の抑制効果）
例えば、図１および図３に示す本実施の形態の半導体装置において、ゲート電極ＧＥの電位を０Ｖとし、オフ状態とした場合において、ソース電極ＳＥの電位とドレイン電極ＤＥの電位との間に、４００Ｖの電位差が生じた場合、即ち、このような高電圧が印加された場合について考える。このような場合において、本実施の形態の場合には、メサ型の第４の窒化物半導体層（キャップ層）Ｓ４の側面がテーパ形状となっているため、ドレイン電極ＤＥ側の第３の窒化物半導体層（電子供給層）Ｓ３中の電界強度は緩和される。このため、第３の窒化物半導体層（電子供給層）Ｓ３および第２の窒化物半導体層（チャネル層）Ｓ２への電子の注入が抑制される（図中の破線の丸部）。これによって、電子の注入によって発生する電流狭さくが抑制されるため、ゲート電極ＧＥの電圧が０Ｖから１０Ｖとなり、トランジスタがオフ状態からオン状態となる場合において、トランジスタのオン抵抗の劣化を抑制することができる。
これに対し、図４および図６に示す比較例の半導体装置においては、第３の窒化物半導体層（電子供給層）Ｓ３および第２の窒化物半導体層（チャネル層）Ｓ２への電子の注入が多いため、トランジスタのオン抵抗の劣化を抑制することができない（図中の破線の丸部）。
例えば、ゲート電極ＧＥの電位を０Ｖとし、ソース電極ＳＥとドレイン電極ＤＥとの間の電位差を４００Ｖとした場合、その前後の抵抗値の増加量は、比較例の場合は、２．０倍であるのに対して、本実施の形態の半導体装置の場合は、１．２倍であった。このように、本実施の形態においては、オン抵抗の変動を抑制することが、データからも裏付けられた。
［製法説明］
次いで、図７〜図１５を参照しながら、本実施の形態の半導体装置の製造方法を説明するとともに、当該半導体装置の構成をより明確にする。図７〜図１５は、本実施の形態の半導体装置の製造工程を示す断面図である。
図７に示すように、基板ＳＵＢ上に、核生成層（図示せず）を形成した後、その上に高抵抗バッファ層ＢＵＦを形成する。基板ＳＵＢとして、例えば、（１１１）面が露出しているシリコン（Ｓｉ）からなる半導体基板を用い、その上部に、核生成層として、例えば、窒化アルミニウム（ＡｌＮ）層を、有機金属気相成長（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）法などを用いて、２００ｎｍ程度エピタキシャル成長させる。
なお、基板ＳＵＢとしては、上記シリコンの他、ＳｉＣやサファイアなどからなる基板を用いてもよい。また、ＧａＮからなる基板を用いてもよく、この場合、核生成層を省略してもよい。なお、通常、核生成層およびこの核生成層以降の窒化物半導体層（ＩＩＩ−Ｖ族の化合物半導体層）は、すべてＩＩＩ族元素面成長（即ち、本件の場合、ガリウム面成長あるいはアルミ面成長）で形成する。
次いで、核生成層上に、高抵抗バッファ層ＢＵＦとして、窒化ガリウム（ＧａＮ）層と窒化アルミニウム（ＡｌＮ）層との積層膜（ＡｌＮ／ＧａＮ膜）を、繰り返し積層した超格子構造体を形成する。例えば、２０ｎｍ程度の膜厚の窒化ガリウム（ＧａＮ）層と、５ｎｍ程度の膜厚の窒化アルミニウム（ＡｌＮ）層とを、交互に有機金属気相成長法などを用いてエピタキシャル成長させる。例えば、上記積層膜を４０層形成する。この超格子構造体上に、高抵抗バッファ層ＢＵＦの一部として、例えば、ＡｌＧａＮ層を、有機金属気相成長法などを用いてエピタキシャル成長させる。ＡｌＧａＮ層の膜厚は、例えば、１μｍ程度である。
次いで、高抵抗バッファ層ＢＵＦ上に、第１の窒化物半導体層（バッファ層）Ｓ１として、ＡｌＧａＮ層を有機金属気相成長法などを用いて、１０００ｎｍ程度エピタキシャル成長させる。ＡｌＧａＮ層の構成元素比については、例えば、ＡｌＸＧａ１−ＸＮとする場合に、Ｘを０以上０．１以下（０≦Ｘ≦０．１）とする。
次いで、第１の窒化物半導体層Ｓ１上に、第２の窒化物半導体層（チャネル層）Ｓ２として、ＩｎＧａＮ層を有機金属気相成長法などを用いて、５０ｎｍ程度エピタキシャル成長させる。ＩｎＧａＮ層の構成元素比については、例えば、ＩｎＹＧａ１−ＹＮとする場合に、Ｙを０以上０．０５以下（０≦Ｙ≦０．０５）とする。
次いで、第２の窒化物半導体層Ｓ２上に、第３の窒化物半導体層（電子供給層）Ｓ３として、ＡｌＧａＮ層を有機金属気相成長法などを用いて、２０ｎｍ程度エピタキシャル成長させる。ＡｌＧａＮ層の構成元素比については、例えば、ＡｌＺＧａ１−ＺＮとする場合に、ＺをＸより大きく０．４未満（Ｘ＜Ｚ＜０．４）とする。
次いで、第３の窒化物半導体層Ｓ３上に、第４の窒化物半導体層（キャップ層）Ｓ４として、ＩｎＧａＮ層を有機金属気相成長法などを用いて、１００ｎｍ程度エピタキシャル成長させる。ＩｎＧａＮ層の構成元素比については、例えば、ＩｎαＧａ１−αＮとする場合に、αをＹ以上０．０５未満（Ｙ≦α＜０．０５）とする。
第１〜第４の窒化物半導体層Ｓ１〜Ｓ４は、例えば、キャリアガスと原料ガスを、装置内に導入しながら、層を成長させる。原料ガスには、窒化物半導体層（ここでは、ＡｌＧａＮ層やＩｎＧａＮ層）の構成元素を含むガスを用いる。例えば、ＡｌＧａＮ層の成膜の際には、Ａｌ、Ｇａ、Ｎの原料ガスとして、トリメチルアルミニウム（ＴＭＡｌ）、トリメチルガリウム（ＴＭＧ）、アンモニアをそれぞれ用いる。また、例えば、ＩｎＧａＮ層の成膜の際には、Ｉｎ、Ｇａ、Ｎの原料ガスとして、トリメチルインジウム（ＴＭＩ）、トリメチルガリウム（ＴＭＧ）、アンモニアをそれぞれ用いる。このように、エピタキシャル成長法によれば、原料ガスの流量を調整することで、各層の構成元素比を容易に、また、精度よく調整することができる。また、エピタキシャル成長法によれば、原料ガスを切り換えることで、異なる元素構成の層を容易に連続して成膜することができる。
次いで、図８に示すように、第４の窒化物半導体層Ｓ４上に、絶縁膜ＩＦ１として窒化シリコン膜をプラズマＣＶＤ法などを用いて１００ｎｍ程度堆積させる。
次いで、図９に示すように、フォトリソグラフィおよびエッチング技術を用いて、絶縁膜ＩＦ１を加工する。即ち、絶縁膜ＩＦ１上にフォトレジスト膜（図示せず）を形成し、メサ型の第４の窒化物半導体層（キャップ層）Ｓ４の形成領域にのみ、フォトレジスト膜を残存させる。次いで、このフォトレジスト膜をマスクとして、絶縁膜ＩＦ１をエッチングする。この後、フォトレジスト膜を除去する。
次いで、図１０に示すように、絶縁膜ＩＦ１をマスクとして、第４の窒化物半導体層Ｓ４をエッチングする（図１０）。例えば、塩素系ガスを用いたドライエッチングにより第４の窒化物半導体層Ｓ４を加工する。このように、所望の形状の膜をマスクとして、下層の膜をエッチングすることをパターニングという。なお、塩素系ガスにフッ素系ガスを加えると第３の窒化物半導体層Ｓ３と第４の窒化物半導体層Ｓ４のエッチング選択比が大きくなり、エッチングの制御性が向上する。
次いで、熱処理を施すことにより、第４の窒化物半導体層Ｓ４の側面をテーパ形状とする。例えば、熱処理として、窒素雰囲気中、６００℃、１０分程度の熱処理を行う。例えば、上記ドライエッチング後におけるテーパ角（８０〜９０度）が、上記熱処理後においては、１２０度程度のテーパ角となる。
ここでは、第４の窒化物半導体層Ｓ４の側面のテーパ加工工程として、熱処理を行ったが、ウエットエッチングを行ってもよい。即ち、熱処理に代えてウエットエッチングを行うことにより、第４の窒化物半導体層Ｓ４の側面をテーパ形状とする。例えば、アルカリ系のエッチング液（例えば、ＫＨＯ、ＴＭＡＨ（水酸化テトラメチルアンモニウム）など）と接触させる。例えば、エッチング液の温度は６０℃、エッチング時間（接触時間）は１０分程度である。例えば、上記ドライエッチング後におけるテーパ角（８０〜９０度）が、上記ウエットエッチング後においては、１３０〜１７０度程度のテーパ角となる。ウエットエッチングは、ドライエッチングと比較し、結晶面が出やすいため、ウエットエッチングにより、側面をテーパ形状とすることができる。
このように、ドライエッチングと熱処理、ドライエッチングとウエットエッチングの２工程により、第４の窒化物半導体層Ｓ４を加工してもよい。さらに、等方性の成分が大きいドライエッチングにより第４の窒化物半導体層Ｓ４をパターニングするとともに、側面をテーパ形状としてもよい。ドライエッチングの際、等方性の成分を大きくするためには、基板バイアスを小さくする、また、放電圧力を高くするなどの手法がある。
また、ウエットエッチングや等方性の高いドライエッチング後の第４の窒化物半導体層Ｓ４の側面においては、(１０−１２)ｒ面や（１１−２３）ｎ面が露出しやすい。これらの面のテーパ角は、１３０度〜１６０度程度となる。このように、エッチングによるテーパ加工は、本実施の形態で好ましいとされるテーパ角に近くなる。
次いで、図１１に示すように、メサ型の第４の窒化物半導体層Ｓ４上の絶縁膜ＩＦ１を除去する。例えば、絶縁膜ＩＦ１をドライエッチングまたはウエットエッチングにより除去する。
次いで、メサ型の第４の窒化物半導体層（キャップ層）Ｓ４および第３の窒化物半導体層（電子供給層）Ｓ３上に、表面保護膜ＰＲＯを形成する。例えば、表面保護膜ＰＲＯとして窒化シリコン膜をプラズマＣＶＤ法などを用いて１００ｎｍ程度堆積させる。表面保護膜ＰＲＯとしては、窒化シリコン膜（ＳｉＮ膜）の他、酸化シリコン膜（ＳｉＯ２膜）、酸窒化シリコン膜（ＳｉＯＮ膜）、酸化アルミニウム膜（Ａｌ２Ｏ３膜）などを用いてもよい。これらの絶縁膜の形成方法に制限はないが、例えば、上記酸化シリコン膜は、熱ＣＶＤ法により形成することができる。また、上記酸化アルミニウム膜は、例えば、ＡＬＤ（Atomic Layer Deposition）法により形成することができる。
次いで、メサ型の第４の窒化物半導体層（キャップ層）Ｓ４上の表面保護膜ＰＲＯを除去する。例えば、メサ型の第４の窒化物半導体層（キャップ層）Ｓ４の上方に開口部を有するフォトレジスト膜（図示せず）をマスクとして、メサ型の第４の窒化物半導体層（キャップ層）Ｓ４上とその両側の第３の窒化物半導体層（電子供給層）Ｓ３の一部の領域上の表面保護膜ＰＲＯをエッチングする（図１２）。これにより、メサ型の第４の窒化物半導体層（キャップ層）Ｓ４上とその両側の第３の窒化物半導体層（電子供給層）Ｓ３の一部が露出する。このように、メサ型の第４の窒化物半導体層（キャップ層）Ｓ４と、図中右側（ドレイン電極の側）の表面保護膜ＰＲＯとは、離間して配置され、これらの間から第３の窒化物半導体層（電子供給層）Ｓ３が露出する。また、メサ型の第４の窒化物半導体層（キャップ層）Ｓ４と、図中左側（ソース電極の側）の表面保護膜ＰＲＯとは、離間して配置され、これらの間から第３の窒化物半導体層（電子供給層）Ｓ３が露出する。次いで、上記フォトレジスト膜を除去する。
次いで、図１３に示すように、メサ型の第４の窒化物半導体層（キャップ層）Ｓ４上に、ゲート絶縁膜ＧＩを介してゲート電極ＧＥを形成する。例えば、メサ型の第４の窒化物半導体層（キャップ層）Ｓ４上とその両側の第３の窒化物半導体層（電子供給層）Ｓ３の露出部を含む表面保護膜ＰＲＯ上に、ゲート絶縁膜ＧＩとして、酸化アルミニウム膜（Ａｌ２Ｏ３膜）をＡＬＤ法などを用いて５０ｎｍ程度の膜厚で堆積する。
このゲート絶縁膜ＧＩとしては、酸化アルミニウム膜の他、酸化シリコン膜や、酸化シリコン膜よりも誘電率の高い高誘電率膜を用いてもよい。高誘電率膜として、ＳｉＮ膜、ＳｉＯＮ膜（酸窒化シリコン膜）、ＺｒＯ２膜（酸化ジルコニウム膜）、ＨｆＯ２膜（酸化ハフニウム膜）、ハフニウムアルミネート膜、ＨｆＯＮ膜（ハフニウムオキシナイトライド膜）、ＨｆＳｉＯ膜（ハフニウムシリケート膜）、ＨｆＳｉＯＮ膜（ハフニウムシリコンオキシナイトライド膜）、ＨｆＡｌＯ膜のようなハフニウム系絶縁膜を用いてもよい。
次いで、例えば、ゲート絶縁膜ＧＩ上に、導電性膜（ゲート電極ＧＥの構成材料）として、例えば、ＴｉＮ（窒化チタン）膜を、スパッタリング法などを用いて２００ｎｍ程度の膜厚で堆積する。ゲート電極ＧＥの構成材料や膜厚は適宜調整可能である。ゲート電極ＧＥとして、ＴｉＮの他、ＢまたはＰなどのドーパントを添加した多結晶シリコンを用いてもよい。また、Ｔｉ、Ａｌ、Ｎｉ、Ｐｔ、Ａｕ、およびこれらのＳｉ化合物や、Ｎ化合物を用いてもよい。また、これらの材料膜を積層した多層膜を用いてもよい。
次いで、フォトリソグラフィ技術を用いて、ゲート電極形成領域にフォトレジスト膜（図示せず）を形成し、このフォトレジスト膜をマスクとして、ＴｉＮ膜をエッチングすることによりゲート電極ＧＥを形成する。例えば、Ｃｌ２を主成分とするガスを用いたドライエッチングによりＴｉＮ膜をエッチングする。この後、フォトレジスト膜を除去する。Ｃｌ２のような塩素系ガスに代えて、フッ素系ガスを用いてもよい。また、塩素系ガスとフッ素系ガスの混合ガスを用いてもよい。次いで、ゲート電極（ＴｉＮ膜）ＧＥの下層の酸化アルミニウム膜をエッチングする。例えば、ＢＣｌ３を主成分とするガスを用いたドライエッチングにより酸化アルミニウム膜をエッチングする。次いで、上記フォトレジスト膜を除去する。なお、このゲート電極ＧＥおよびゲート絶縁膜ＧＩの加工の際、ゲート電極ＧＥおよびゲート絶縁膜ＧＩの積層膜の端部が、表面保護膜ＰＲＯと重なるように加工する。即ち、ゲート電極ＧＥおよびゲート絶縁膜ＧＩの積層膜は、前述したメサ型の第４の窒化物半導体層（キャップ層）Ｓ４上とその両側の第３の窒化物半導体層（電子供給層）Ｓ３の露出部を覆うように形成される。
次いで、図１４に示すように、ゲート電極ＧＥおよび表面保護膜ＰＲＯ上に、層間絶縁膜ＩＬ１を形成する。例えば、層間絶縁膜ＩＬ１として、酸化シリコン膜をＣＶＤ法などを用いて２μｍ程度堆積する。酸化シリコン膜としては、オルトケイ酸テトラエチル（Tetraethyl orthosilicate）を原料としても用いた、いわゆるＴＥＯＳ膜を用いてもよい。次いで、フォトリソグラフィおよびエッチング技術を用いて、層間絶縁膜ＩＬ１中に、コンタクトホールを形成する。例えば、層間絶縁膜ＩＬ１上に、ソース電極接続領域およびドレイン電極接続領域にそれぞれ開口部を有するフォトレジスト膜（図示せず）を形成する。次いで、このフォトレジスト膜をマスクとして、層間絶縁膜ＩＬ１および表面保護膜ＰＲＯをエッチングすることにより、コンタクトホールを形成する。例えば、ＳＦ６を主成分とするガス（フッ素系ガス）を用いたドライエッチングにより、層間絶縁膜ＩＬ１をエッチングする。これにより、ゲート電極ＧＥの両側に位置するソース電極接続領域およびドレイン電極接続領の第３の窒化物半導体層（電子供給層）Ｓ３が露出する。
次いで、図１５に示すように、このコンタクトホール中および層間絶縁膜ＩＬ１上に、ソース電極ＳＥおよびドレイン電極ＤＥを形成する。例えば、コンタクトホール内を含む層間絶縁膜ＩＬ１上に導電性膜を形成する。例えば、導電性膜として、Ａｌ／Ｔｉ膜を形成する。例えば、コンタクトホール内を含む層間絶縁膜ＩＬ１上に、Ｔｉ膜を、スパッタリング法などを用いて２０ｎｍ程度の膜厚で形成し、さらに、その上に、Ａｌ膜をスパッタリング法などを用いて２μｍ程度の膜厚で形成する。次いで、熱処理を施す。例えば、５００℃、３０分間の熱処理を行う。これにより、導電性膜（Ａｌ／Ｔｉ膜）とその下層の層との間のオーミックコンタクトを取ることができる。
次いで、ソース電極ＳＥ、ドレイン電極ＤＥの形成領域にフォトレジスト膜（図示せず）を形成し、このフォトレジスト膜（図示せず）をマスクとして、導電性膜（Ａｌ／Ｔｉ膜）をエッチングする。例えば、Ｃｌ２を主成分とするガスを用いたドライエッチングにより、導電性膜（Ａｌ／Ｔｉ膜）をエッチングする。
このソース電極ＳＥおよびドレイン電極ＤＥを構成する導電性膜の構成材料や膜厚は適宜調整可能である。このような導電性膜としては、窒化物半導体層とオーミック接触する材料を用いることが好ましい。
この後、ソース電極ＳＥ、ドレイン電極ＤＥ上を含む層間絶縁膜ＩＬ１上に、絶縁膜を形成し、さらに、上層の配線を形成してもよい。また、最上層配線上には、絶縁膜よりなる保護膜を形成してもよい。
以上の工程により、本実施の形態の半導体装置を形成することができる。なお、上記工程は、一例であり、上記工程以外の工程により、本実施の形態の半導体装置を製造してもよい。
（実施の形態２）
上記実施の形態１においては、ゲート電極ＧＥやソース電極ＳＥおよびドレイン電極ＤＥを、いわゆるフォトリソグラフィおよびエッチング技術を用いて形成したが、これらの電極をいわゆるリフトオフ法により形成してもよい。
［構造説明］
図１６は、本実施の形態の半導体装置の構成を示す断面図である。ソース電極ＳＥおよびドレイン電極ＤＥ以外の構成は、実施の形態１（図１）に示す半導体装置と、同様である。
本実施の形態においては、第４の窒化物半導体層（キャップ層）Ｓ４上には、ゲート絶縁膜ＧＩを介してゲート電極ＧＥが形成され、第４の窒化物半導体層（キャップ層）Ｓ４の両側には、表面保護膜ＰＲＯが形成されている。そして、第３の窒化物半導体層（電子供給層）Ｓ３上であって、第４の窒化物半導体層（キャップ層）Ｓ４の両側には、ソース電極ＳＥおよびドレイン電極ＤＥが形成されている。例えば、ソース電極ＳＥおよびドレイン電極ＤＥの形成領域の表面保護膜ＰＲＯが除去されており、第３の窒化物半導体層（電子供給層）Ｓ３が露出している。この露出した第３の窒化物半導体層（電子供給層）Ｓ３上に、ソース電極ＳＥおよびドレイン電極ＤＥが形成されている。
このように、本実施の形態の半導体装置は、実施の形態１の場合と製造工程が異なるため、ゲート電極ＧＥのＸ方向の長さよりゲート絶縁膜ＧＩのＸ方向の長さが大きい点、および、ソース電極ＳＥおよびドレイン電極ＤＥが、層間絶縁膜中に配置されていない点で、実施の形態１の半導体装置と異なる。
但し、本実施の形態の半導体装置においても、第４の窒化物半導体層（キャップ層）Ｓ４の上面および側面を覆うようにゲート絶縁膜ＧＩを形成し、第４の窒化物半導体層（キャップ層）Ｓ４の側面をテーパ形状としたので、実施の形態１において詳細に説明したように、ＴＤＤＢ寿命の向上効果を奏する。また、オン抵抗の変動の抑制効果を奏する。
［製法説明］
次いで、図１７〜図２５を参照しながら、本実施の形態の半導体装置の製造方法を説明するとともに、当該半導体装置の構成をより明確にする。図１７〜図２５は、本実施の形態の半導体装置の製造工程を示す断面図である。
例えば、実施の形態１の場合と同様にして、基板ＳＵＢ上に、核生成層（図示せず）、高抵抗バッファ層ＢＵＦ、第１の窒化物半導体層（バッファ層）Ｓ１、第２の窒化物半導体層（チャネル層）Ｓ２、第３の窒化物半導体層（電子供給層）Ｓ３を順次形成する。
次いで、実施の形態１の場合と同様にして、第３の窒化物半導体層Ｓ３上に、第４の窒化物半導体層（キャップ層）Ｓ４を形成した後、フォトリソグラフィおよびエッチング技術等を用いて、第４の窒化物半導体層（キャップ層）Ｓ４をメサ型に加工する。例えば、実施の形態１と同様に、絶縁膜ＩＦ１をマスクとして、第４の窒化物半導体層（キャップ層）Ｓ４をエッチングした後、熱処理を施す（図１７）。次いで、絶縁膜ＩＦ１を除去する（図１８）。このようにして、実施の形態１において詳細に説明した、側面がテーパ形状の第４の窒化物半導体層（キャップ層）Ｓ４を形成することができる。
次いで、実施の形態１の場合と同様にして、メサ型の第４の窒化物半導体層（キャップ層）Ｓ４および第３の窒化物半導体層（電子供給層）Ｓ３上に、表面保護膜ＰＲＯを形成する。次いで、メサ型の第４の窒化物半導体層（キャップ層）Ｓ４上の表面保護膜ＰＲＯを除去する（図１９）。
次いで、図２０に示すように、メサ型の第４の窒化物半導体層（キャップ層）Ｓ４上に、ゲート絶縁膜ＧＩを形成する。例えば、メサ型の第４の窒化物半導体層（キャップ層）Ｓ４上とその両側の第３の窒化物半導体層（電子供給層）Ｓ３の露出部を含む表面保護膜ＰＲＯ上に、ゲート絶縁膜ＧＩとして、酸化アルミニウム膜（Ａｌ２Ｏ３膜）をＡＬＤ法などを用いて堆積する。
次いで、図２１、図２２に示すように、ゲート絶縁膜ＧＩ上にゲート電極ＧＥを形成する。ゲート電極ＧＥは、例えば、リフトオフ法を用いて形成することができる。例えば、図２１に示すように、ゲート絶縁膜ＧＩおよび表面保護膜ＰＲＯ上にフォトレジスト膜ＰＲ１を形成し、露光・現像（フォトリソグラフィ）することにより、ゲート電極ＧＥの形成領域上のフォトレジスト膜ＰＲ１を除去する。
次いで、フォトレジスト膜ＰＲ１上を含むゲート絶縁膜ＧＩ上に、金属膜ＭＬ１を形成する。これにより、ゲート電極ＧＥの形成領域においては、ゲート絶縁膜ＧＩ上に、直接、金属膜ＭＬ１が形成される。一方、その他の領域では、フォトレジスト膜ＰＲ１上に金属膜ＭＬ１が形成される。金属膜ＭＬ１は、例えば、ニッケル（Ｎｉ）膜と、ニッケル膜上に形成された金（Ａｕ）膜との積層膜（Ｎｉ／Ａｕ膜）により構成される。金属膜ＭＬ１を構成する各膜は、例えば、真空蒸着法を用いて形成することができる。
次いで、フォトレジスト膜ＰＲ１を除去する。この際、フォトレジスト膜ＰＲ１上に形成されている金属膜ＭＬ１もフォトレジスト膜ＰＲ１とともに除去され、ゲート絶縁膜ＧＩ上にのみ金属膜ＭＬ１（ゲート電極ＧＥ）が残存する（図２２）。
次いで、図２３に示すように、ソース電極ＳＥおよびドレイン電極ＤＥの形成領域の表面保護膜ＰＲＯをエッチングにより除去する。これにより、ゲート電極ＧＥの両側の第３の窒化物半導体層（電子供給層）Ｓ３が露出する。
次いで、図２４、図２５に示すように、ソース電極ＳＥおよびドレイン電極ＤＥを形成する。ソース電極ＳＥおよびドレイン電極ＤＥは、例えば、リフトオフ法を用いて形成することができる。例えば、図２４に示すように、ゲート電極ＧＥ、表面保護膜ＰＲＯおよび第３の窒化物半導体層（電子供給層）Ｓ３の露出部上にフォトレジスト膜ＰＲ２を形成し、露光・現像（フォトリソグラフィ）することにより、第３の窒化物半導体層（電子供給層）Ｓ３の露出部上のフォトレジスト膜ＰＲ２を除去する。
次いで、フォトレジスト膜ＰＲ２および第３の窒化物半導体層（電子供給層）Ｓ３の露出部上に、金属膜ＭＬ２を形成する。これにより、第３の窒化物半導体層（電子供給層）Ｓ３の露出部上においては、直接、金属膜ＭＬ２が形成される。一方、その他の領域では、フォトレジスト膜ＰＲ２上に金属膜ＭＬ２が形成される。金属膜ＭＬ２は、例えば、チタン（Ｔｉ）膜と、チタン膜上に形成されたアルミニウム（Ａｌ）膜との積層膜（Ｔｉ／Ａｌ膜）により構成される。金属膜ＭＬ２を構成する各膜は、例えば、真空蒸着法を用いて形成することができる。
次いで、フォトレジスト膜ＰＲ２を除去する。この際、フォトレジスト膜ＰＲ２上に形成されている金属膜ＭＬ２もフォトレジスト膜ＰＲ２とともに除去され、第３の窒化物半導体層（電子供給層）Ｓ３の露出部上にのみ金属膜ＭＬ２（ソース電極ＳＥ、ドレイン電極ＤＥ）が残存する（図２５）。次いで、熱処理（例えば、５００℃、１０分程度）を施す。これにより、ソース電極ＳＥおよびドレイン電極ＤＥを構成する金属膜と、下層の半導体との電気的接続を図ることができる。
以上の工程により、本実施の形態の半導体装置を形成することができる。また、ゲート形成工程（図２１〜図２３）と、ソース、ドレイン電極形成工程（図２４、図２５）および上記熱処理工程と、の順番を入れ替えてもよい。なお、上記工程は、一例であり、上記工程以外の工程により、本実施の形態の半導体装置を製造してもよい。
（実施の形態３）
本実施の形態においては、表面保護膜ＰＲＯのメサ型の第４の窒化物半導体層（キャップ層）Ｓ４側の端部の側面を、テーパ形状とする。
［構造説明］
図２６は、本実施の形態の半導体装置の構成を示す断面図である。表面保護膜ＰＲＯのメサ型の第４の窒化物半導体層（キャップ層）Ｓ４側の端部の側面形状以外の構成は、実施の形態１（図１）に示す半導体装置と、同様である。図２７および図２８は、本実施の形態の半導体装置のゲート絶縁膜の近傍の構成を示す断面図である。図２７は、ソース電極の表面保護膜ＰＲＯの端部近傍の拡大図であり、図２８は、ドレイン電極の表面保護膜ＰＲＯの端部近傍の拡大図である。
本実施の形態においては、第４の窒化物半導体層（キャップ層）Ｓ４上には、ゲート絶縁膜ＧＩを介してゲート電極ＧＥが形成され、第４の窒化物半導体層（キャップ層）Ｓ４の両側には、表面保護膜ＰＲＯが形成されている。そして、第３の窒化物半導体層（電子供給層）Ｓ３上であって、第４の窒化物半導体層（キャップ層）Ｓ４の両側には、ソース電極ＳＥおよびドレイン電極ＤＥが形成されている。例えば、ソース電極ＳＥおよびドレイン電極ＤＥの形成領域の表面保護膜ＰＲＯが除去されており、第３の窒化物半導体層（電子供給層）Ｓ３が露出している。この露出した第３の窒化物半導体層（電子供給層）Ｓ３上に、ソース電極ＳＥおよびドレイン電極ＤＥが形成されている。
ここで、本実施の形態においては、図２６〜図２８の破線の丸部に示すように、表面保護膜ＰＲＯのメサ型の第４の窒化物半導体層（キャップ層）Ｓ４側の端部の側面がテーパ形状となっている。別の言い方をすれば、ゲート絶縁膜ＧＩと表面保護膜ＰＲＯとの重なり領域に配置される表面保護膜ＰＲＯの端部（側面）がテーパ形状となっている。このため、この部分（破線の丸部）の電界集中が緩和され、ゲート絶縁膜ＧＩの特性劣化を抑制することができる。第３の窒化物半導体層Ｓ３の表面と、表面保護膜ＰＲＯの側面とのなす角（テーパ角、θ２）は、９０度より大きく、より好ましくは１２０度以上である。
例えば、本実施の形態の半導体装置（図２６）において、ソース電極ＳＥの電位を０Ｖ、ドレイン電極ＤＥの電位を０Ｖ、ゲート電極ＧＥの電位を定格電圧である＋２０Ｖとした場合、２次元電子ガス（２ＤＥＧ）の電位はソース電極ＳＥおよびドレイン電極ＤＥの電位である０Ｖとなる。したがって、ゲート電極ＧＥの直下においては、ゲート電極ＧＥと２次元電子ガス（２ＤＥＧ）との間において、垂直方法に、ゲート電極ＧＥに印加した電圧（２０Ｖ）が加わる。この際、本実施の形態においては、ゲート電極ＧＥの近傍の表面保護膜ＰＲＯの側面がテーパ形状となっているため、ゲート絶縁膜ＧＩに対する電界集中が緩和され、その特性劣化を抑制することができる。
もちろん、本実施の形態の半導体装置においても、第４の窒化物半導体層（キャップ層）Ｓ４の上面および側面を覆うようにゲート絶縁膜ＧＩを形成し、第４の窒化物半導体層（キャップ層）Ｓ４の側面をテーパ形状としたので、ＴＤＤＢ寿命をさらに向上させることができる。前述した図５６に示すように、本実施の形態の場合（Ｅ２）は、比較例の場合（Ｐ）、第１の実施の形態（Ｅ１）より、プロットの傾きが急峻であり、ゲート絶縁膜の絶縁破壊分布のばらつきが小さい。このように、本実施の形態によって、ＴＤＤＢ寿命のさらなる向上効果が、データからも裏付けられている。また、オン抵抗の変動の抑制効果を奏する。
［製法説明］
次いで、図２９〜図３５を参照しながら、本実施の形態の半導体装置の製造方法を説明するとともに、当該半導体装置の構成をより明確にする。図２９〜図３５は、本実施の形態の半導体装置の製造工程を示す断面図である。
例えば、実施の形態１の場合と同様にして、基板ＳＵＢ上に、核生成層（図示せず）、高抵抗バッファ層ＢＵＦ、第１の窒化物半導体層（バッファ層）Ｓ１、第２の窒化物半導体層（チャネル層）Ｓ２、第３の窒化物半導体層（電子供給層）Ｓ３を順次形成する。
次いで、実施の形態１の場合と同様にして、第３の窒化物半導体層Ｓ３上に、第４の窒化物半導体層（キャップ層）Ｓ４を形成した後、フォトリソグラフィおよびエッチング技術等を用いて、第４の窒化物半導体層（キャップ層）Ｓ４をメサ型に加工する。例えば、実施の形態１と同様に、絶縁膜ＩＦ１を、メサ型の第４の窒化物半導体層（キャップ層）Ｓ４の形成領域にのみ残存させる（図２９）。次いで、絶縁膜ＩＦ１をマスクとして、第４の窒化物半導体層（キャップ層）Ｓ４をエッチングした後、熱処理を施す（図３０）。次いで、絶縁膜ＩＦ１を除去する（図３１）。このようにして、実施の形態１において詳細に説明した、側面がテーパ形状の第４の窒化物半導体層（キャップ層）Ｓ４を形成することができる。
次いで、図３２に示すように、メサ型の第４の窒化物半導体層（キャップ層）Ｓ４および第３の窒化物半導体層（電子供給層）Ｓ３上に、表面保護膜ＰＲＯを形成し、メサ型の第４の窒化物半導体層（キャップ層）Ｓ４上の表面保護膜ＰＲＯを除去する。
例えば、表面保護膜ＰＲＯとして窒化シリコン膜をプラズマＣＶＤ法などを用いて１００ｎｍ程度堆積させる。表面保護膜ＰＲＯとしては、窒化シリコン膜（ＳｉＮ膜）の他、酸化シリコン膜（ＳｉＯ２膜）、酸窒化シリコン膜（ＳｉＯＮ膜）、酸化アルミニウム膜（Ａｌ２Ｏ３膜）などを用いてもよい。これらの絶縁膜の形成方法に制限はないが、例えば、上記酸化シリコン膜は、熱ＣＶＤ法により形成することができる。また、上記酸化アルミニウム膜は、例えば、ＡＬＤ法により形成することができる。
次いで、メサ型の第４の窒化物半導体層（キャップ層）Ｓ４の上方に開口部を有するフォトレジスト膜（図示せず）をマスクとして、メサ型の第４の窒化物半導体層（キャップ層）Ｓ４上とその両側の第３の窒化物半導体層（電子供給層）Ｓ３の一部の領域上の表面保護膜ＰＲＯをエッチングする。例えば、フッ素系ガスを用いたドライエッチングにより表面保護膜ＰＲＯをエッチングする。このドライエッチングの際、等方性の成分を大きくする。例えば、基板バイアスを小さくする、また、放電圧力を高くするなどの手法がある。このように、等方性のドライエッチングにより、表面保護膜ＰＲＯの側面をテーパ形状とすることができる。等方性のドライエッチング代えてウエットエッチングを行ってもよい。例えば、フッ化水素酸（ＨＦ）やバファードフッ酸（ＢＨＦ）等を用いたウエットエッチングにより表面保護膜ＰＲＯをエッチングする。バファードフッ酸は、フッ化水素酸とフッ化アンモニウムを含有する薬液である。次いで、上記フォトレジスト膜を除去する。
上記エッチング工程により、第３の窒化物半導体層Ｓ３の表面と、表面保護膜ＰＲＯの側面とのなす角（テーパ角、θ２）を、９０度より大きく、より好ましくは１２０度以上とすることができる。
次いで、実施の形態１の場合と同様にして、メサ型の第４の窒化物半導体層（キャップ層）Ｓ４上に、ゲート絶縁膜ＧＩを介してゲート電極ＧＥを形成する（図３３）。次いで、ゲート電極ＧＥおよび表面保護膜ＰＲＯ上に、層間絶縁膜ＩＬ１を形成し、ソース電極接続領域およびドレイン電極接続領の層間絶縁膜ＩＬ１および表面保護膜ＰＲＯをエッチングすることにより、コンタクトホールを形成する（図３４）。次いで、コンタクトホール中を含む層間絶縁膜ＩＬ１上に、ソース電極ＳＥおよびドレイン電極ＤＥを形成する（図３５）。
以上の工程により、本実施の形態の半導体装置を形成することができる。なお、上記工程は、一例であり、上記工程以外の工程により、本実施の形態の半導体装置を製造してもよい。
（実施の形態４）
上記実施の形態３においては、ゲート電極ＧＥやソース電極ＳＥおよびドレイン電極ＤＥを、いわゆるフォトリソグラフィおよびエッチング技術を用いて形成したが、これらの電極をいわゆるリフトオフ法により形成してもよい。
［構造説明］
図３６は、本実施の形態の半導体装置の構成を示す断面図である。ソース電極ＳＥおよびドレイン電極ＤＥ以外の構成は、実施の形態３（図２６）に示す半導体装置と、同様である。
本実施の形態においては、第４の窒化物半導体層（キャップ層）Ｓ４上には、ゲート絶縁膜ＧＩを介してゲート電極ＧＥが形成され、第４の窒化物半導体層（キャップ層）Ｓ４の両側には、表面保護膜ＰＲＯが形成されている。そして、第３の窒化物半導体層（電子供給層）Ｓ３上であって、第４の窒化物半導体層（キャップ層）Ｓ４の両側には、ソース電極ＳＥおよびドレイン電極ＤＥが形成されている。例えば、ソース電極ＳＥおよびドレイン電極ＤＥの形成領域の表面保護膜ＰＲＯが除去されており、第３の窒化物半導体層（電子供給層）Ｓ３が露出している。この露出した第３の窒化物半導体層（電子供給層）Ｓ３上に、ソース電極ＳＥおよびドレイン電極ＤＥが形成されている。
このように、本実施の形態の半導体装置においても、第４の窒化物半導体層（キャップ層）Ｓ４の上面および側面を覆うようにゲート絶縁膜ＧＩを形成し、第４の窒化物半導体層（キャップ層）Ｓ４の側面をテーパ形状としたので、実施の形態１において詳細に説明したように、ＴＤＤＢ寿命の向上効果を奏する。また、オン抵抗の変動の抑制効果を奏する。
また、表面保護膜ＰＲＯのメサ型の第４の窒化物半導体層（キャップ層）Ｓ４側の端部の側面をテーパ形状としたので、実施の形態３において詳細に説明したように、上記側面部において電界集中が緩和され、ゲート絶縁膜ＧＩの特性劣化を抑制することができる。
［製法説明］
次いで、図３７〜図３９を参照しながら、本実施の形態の半導体装置の製造方法を説明するとともに、当該半導体装置の構成をより明確にする。図３７〜図３９は、本実施の形態の半導体装置の製造工程を示す断面図である。
例えば、実施の形態１の場合と同様にして、基板ＳＵＢ上に、核生成層（図示せず）、高抵抗バッファ層ＢＵＦ、第１の窒化物半導体層（バッファ層）Ｓ１、第２の窒化物半導体層（チャネル層）Ｓ２、第３の窒化物半導体層（電子供給層）Ｓ３を順次形成する。
次いで、実施の形態１の場合と同様にして、第３の窒化物半導体層Ｓ３上に、第４の窒化物半導体層（キャップ層）Ｓ４を形成した後、フォトリソグラフィおよびエッチング技術等を用いて、第４の窒化物半導体層（キャップ層）Ｓ４をメサ型に加工する。例えば、実施の形態１と同様に、絶縁膜ＩＦ１をマスクとして、第４の窒化物半導体層（キャップ層）Ｓ４をエッチングした後、熱処理を施す。これにより、実施の形態１において詳細に説明した、側面がテーパ形状の第４の窒化物半導体層（キャップ層）Ｓ４を形成することができる。
次いで、実施の形態３の場合と同様にして、メサ型の第４の窒化物半導体層（キャップ層）Ｓ４および第３の窒化物半導体層（電子供給層）Ｓ３上に、表面保護膜ＰＲＯを形成し、メサ型の第４の窒化物半導体層（キャップ層）Ｓ４上の表面保護膜ＰＲＯをエッチングする。このエッチングにより、実施の形態３において詳細に説明した、表面保護膜ＰＲＯの側面をテーパ形状とすることができる。
次いで、図３７に示すように、メサ型の第４の窒化物半導体層（キャップ層）Ｓ４上に、ゲート絶縁膜ＧＩとして、酸化アルミニウム膜をＡＬＤ法などを用いて形成し、さらに、ゲート絶縁膜ＧＩ上にゲート電極ＧＥを、実施の形態３の場合と同様にリフトオフ法を用いて形成する。次いで、図３８に示すように、ソース電極ＳＥおよびドレイン電極ＤＥの形成領域の表面保護膜ＰＲＯをエッチングにより除去する。これにより、ゲート電極ＧＥの両側の第３の窒化物半導体層（電子供給層）Ｓ３が露出する。次いで、図３９に示すように、ソース電極ＳＥおよびドレイン電極ＤＥを、実施の形態３の場合と同様にリフトオフ法を用いて形成する。
以上の工程により、本実施の形態の半導体装置を形成することができる。なお、上記工程は、一例であり、上記工程以外の工程により、本実施の形態の半導体装置を製造してもよい。
（実施の形態５）
本実施の形態においては、ゲート絶縁膜ＧＩの膜厚を厚くする。
［構造説明］
図４０は、本実施の形態の半導体装置の構成を示す断面図である。第４の窒化物半導体層（キャップ層）Ｓ４の形状およびゲート絶縁膜ＧＩの膜厚以外の構成は、実施の形態１（図１）に示す半導体装置と、同様である。図４１は、本実施の形態の半導体装置のゲート絶縁膜の近傍の構成を示す断面図である。
図４０に示すように、本実施の形態においては、第４の窒化物半導体層（キャップ層）Ｓ４の断面形状は、実施の形態１（図１）のような台形状ではなく、略長方形状である。よって、第３の窒化物半導体層Ｓ３の表面と、第４の窒化物半導体層Ｓ４の側面とのなす角（テーパ角、θ３）は、９０度程度である。
このように、第４の窒化物半導体層Ｓ４の側面をテーパ形状とせず、ゲート絶縁膜ＧＩの膜厚を大きくすることで（ｄ＞ｔ）、ゲート絶縁膜ＧＩに対する電界集中を緩和してもよい（図４１）。ゲート絶縁膜ＧＩの膜厚（ｄ）は、第４の窒化物半導体層Ｓ４の膜厚（ｔ）の１．５倍以上が好ましく（ｄ≧１．５ｔ）、２倍以上がより好ましい（ｄ≧２ｔ）。このゲート絶縁膜ＧＩの膜厚（ｄ）は、第４の窒化物半導体層Ｓ４上の膜厚を言う。
このように、ゲート絶縁膜ＧＩの膜厚を大きくすることで、第４の窒化物半導体層Ｓ４の角部（側面上部、部分ａ）に対向するゲート絶縁膜ＧＩの段差部（部分ｂ）が鋭角になることを抑制することができる。例えば、上記段差部（ソース電極側、ドレイン電極側の双方）において、その側面（ラウンド化している場合は接線）と、第３の窒化物半導体層Ｓ３の表面とのなす角（テーパ角、θ４）は、９０度より大きくなる。このため、ゲート絶縁膜ＧＩに対する電界集中を緩和し、ゲート絶縁膜ＧＩの特性劣化を抑制することができる。
［製法説明］
本実施の形態の半導体装置は、実施の形態１の場合と同様の工程により形成することができる。但し、絶縁膜（ＩＦ１）をマスクとして、第４の窒化物半導体層Ｓ４を加工する際、異方性のドライエッチングを行い、第４の窒化物半導体層Ｓ４の側面を略垂直形状としてもよい。また、第４の窒化物半導体層Ｓ４の加工の後、ゲート絶縁膜ＧＩを形成する際、その膜厚が、第４の窒化物半導体層Ｓ４の膜厚（ｔ）の１．５倍以上、より好ましくは２倍以上となるよう、調整すればよい。
（実施の形態６）
実施の形態１（図１）においては、第４の窒化物半導体層Ｓ４の側面をテーパ形状としたが、第４の窒化物半導体層Ｓ４の側面を階段状としてもよい。即ち、第４の窒化物半導体層Ｓ４は、その両端部においてその膜厚が徐々に（段々と）減少していればよく、その形状は、テーパ形状でも階段状でもよい。別の言い方をすれば、第４の窒化物半導体層Ｓ４は、その端に向かってその膜厚が小さくなっていればよい。
［構造説明］
図４２は、本実施の形態の半導体装置の構成を示す断面図である。第４の窒化物半導体層（キャップ層）Ｓ４の両端部の形状以外の構成は、実施の形態１（図１）に示す半導体装置と、同様である。図４３および図４４は、本実施の形態の半導体装置のゲート絶縁膜の近傍の構成を示す断面図である。図４３は、第４の窒化物半導体層（キャップ層）Ｓ４のドレイン電極側の端部近傍の拡大図であり、図４４は、第４の窒化物半導体層（キャップ層）Ｓ４のドレイン電極側の端部近傍の拡大図である。
図４２〜４４に示すように、本実施の形態の半導体装置においては、第４の窒化物半導体層（キャップ層）Ｓ４の端部において、第１膜厚部（厚膜部）と第２膜厚部（薄膜部）とを有する。第２膜厚部（薄膜部）は、第１膜厚部（厚膜部）の外側に配置されている。第１膜厚部の膜厚（ｔ１）は、第２膜厚部の膜厚（ｔ２）より大きい（ｔ１＞ｔ２）。例えば、第２膜厚部の膜厚（ｔ２）は、第１膜厚部の膜厚（ｔ１）の１／２程度である。具体的に、ｔ１を１００ｎｍ程度、ｔ２を５０ｎｍ程度とすることができる。
このように、本実施の形態の半導体装置においても、第４の窒化物半導体層（キャップ層）Ｓ４を覆うようにゲート絶縁膜ＧＩを形成し、第４の窒化物半導体層（キャップ層）Ｓ４の端部（側面）を２段以上の階段状としたので、ＴＤＤＢ寿命の向上効果を奏する。また、オン抵抗の変動の抑制効果を奏する。
例えば、本実施の形態の半導体装置において、ソース電極ＳＥの電位を０Ｖ、ドレイン電極ＤＥの電位を０Ｖ、ゲート電極ＧＥの電位を定格電圧である＋２０Ｖとした場合、２次元電子ガス（２ＤＥＧ）の電位はソース電極ＳＥおよびドレイン電極ＤＥの電位である０Ｖとなる。したがって、ゲート電極ＧＥの直下においては、ゲート電極ＧＥと２次元電子ガス（２ＤＥＧ）との間において、垂直方法に、ゲート電極ＧＥに印加した電圧（２０Ｖ）が加わる。この際、本実施の形態においては、第４の窒化物半導体層（キャップ層）Ｓ４の端部において、段差の小さい角部が２か所に分散して配置されるため、第４の窒化物半導体層（キャップ層）Ｓ４の端部に沿って形成されるゲート絶縁膜ＧＩに対する電界集中が緩和される（図４３の破線の丸部）。
また、例えば、本実施の形態の半導体装置において、ゲート電極ＧＥの電位を０Ｖとし、オフ状態とした場合において、ソース電極ＳＥの電位とドレイン電極ＤＥの電位との間に、４００Ｖの電位差が生じた場合、即ち、このような高電圧が印加された場合について考える。このような場合において、本実施の形態の場合には、第４の窒化物半導体層（キャップ層）Ｓ４の端部が２段以上の階段状となっているため、ドレイン電極ＤＥ側の第３の窒化物半導体層（電子供給層）Ｓ３中の電界集中部が２か所に分散され、ぞれぞれの場所の電界強度が緩和される。このため、第３の窒化物半導体層（電子供給層）Ｓ３および第２の窒化物半導体層（チャネル層）Ｓ２への電子の注入が抑制される。これによって、電子の注入によって発生する電流狭さくが抑制されるため、ゲート電極ＧＥの電圧が０Ｖから１０Ｖとなり、トランジスタがオフ状態からオン状態となる場合において、トランジスタのオン抵抗の劣化を抑制することができる。
［製法説明］
次いで、図４５〜図５０を参照しながら、本実施の形態の半導体装置の製造方法を説明するとともに、当該半導体装置の構成をより明確にする。図４５〜図５０は、本実施の形態の半導体装置の製造工程を示す断面図である。
例えば、実施の形態１の場合と同様にして、基板ＳＵＢ上に、核生成層（図示せず）、高抵抗バッファ層ＢＵＦ、第１の窒化物半導体層（バッファ層）Ｓ１、第２の窒化物半導体層（チャネル層）Ｓ２、第３の窒化物半導体層（電子供給層）Ｓ３を順次形成する。
次いで、第３の窒化物半導体層Ｓ３上に、第４の窒化物半導体層（キャップ層）Ｓ４として、ＧａＮ層を有機金属気相成長法などを用いて、１００ｎｍ程度エピタキシャル成長させる。
次いで、第４の窒化物半導体層（キャップ層）Ｓ４上に、マスクとなる絶縁膜ＩＦ１を形成する（図４５）。
次いで、図４６に示すように、絶縁膜ＩＦ１をマスクとして、第４の窒化物半導体層Ｓ４をハーフエッチングする。例えば、塩素系ガスを用いたドライエッチングにより第４の窒化物半導体層Ｓ４をその表面から１／２の膜厚分だけエッチングする。
次いで、絶縁膜ＩＦ１をエッチングし、一回り小さい絶縁膜ＩＦ２とする（図４７）。なお、絶縁膜ＩＦ１を除去し、所望の大きさの絶縁膜ＩＦ２を形成し直してもよい。この工程により、Ｘ方向の長さが、絶縁膜ＩＦ１（Ｌ１）より小さいＬ２である絶縁膜ＩＦ２を形成することができる。絶縁膜ＩＦ１のＸ方向の長さ（Ｌ１）は、例えば、４μｍ程度であり、絶縁膜ＩＦ２のＸ方向の長さ（Ｌ２）は、例えば、２μｍ程度である。
次いで、図４８に示すように、絶縁膜ＩＦ２をマスクとして、第４の窒化物半導体層Ｓ４を第３の窒化物半導体層（電子供給層）Ｓ３が露出するまで完全エッチングする。
上記第４の窒化物半導体層Ｓ４のハーフエッチングおよび完全エッチングにおいては、例えば、塩素系ガスを用いた異方性のドライエッチングを行う。この２回のエッチング工程により、第４の窒化物半導体層（キャップ層）Ｓ４の両端部に、２段以上の階段状部（第１膜厚部および第２膜厚部）を形成することができる。
なお、本実施の形態においては、２回のエッチング工程を例に説明したが、マスクとなる絶縁膜を徐々に小さくし、３回以上のエッチングを行うことにより、３段以上の階段状部を形成してもよい。この後、第４の窒化物半導体層Ｓ４上の絶縁膜ＩＦ２を除去する（図４９）。
次いで、図５０に示すように、第４の窒化物半導体層（キャップ層）Ｓ４および第３の窒化物半導体層（電子供給層）Ｓ３上に、表面保護膜ＰＲＯを形成し、第４の窒化物半導体層（キャップ層）Ｓ４上の表面保護膜ＰＲＯをエッチングにより除去する。このエッチングにより、実施の形態３において詳細に説明した、表面保護膜ＰＲＯの側面をテーパ形状としてもよい。
次いで、実施の形態１の場合と同様にして、第４の窒化物半導体層（キャップ層）Ｓ４上に、ゲート絶縁膜ＧＩを介してゲート電極ＧＥを形成し、さらに、層間絶縁膜ＩＬ１を形成した後、ソース電極ＳＥおよびドレイン電極ＤＥを形成する（図４２参照）。
以上の工程により、本実施の形態の半導体装置を形成することができる。なお、上記工程は、一例であり、上記工程以外の工程により、本実施の形態の半導体装置を製造してもよい。
また、上記工程においては、ゲート電極ＧＥやソース電極ＳＥおよびドレイン電極ＤＥを、いわゆるフォトリソグラフィおよびエッチング技術を用いて形成したが、実施の形態２で説明したように、これらの電極をいわゆるリフトオフ法により形成してもよい。
図５１は、本実施の形態の半導体装置の他の構成を示す断面図である。ソース電極ＳＥおよびドレイン電極ＤＥ以外の構成は、図４２に示す半導体装置と、同様である。
本実施の形態においては、第４の窒化物半導体層（キャップ層）Ｓ４上には、ゲート絶縁膜ＧＩを介してゲート電極ＧＥが形成され、第４の窒化物半導体層（キャップ層）Ｓ４の両側には、表面保護膜ＰＲＯが形成されている。そして、第３の窒化物半導体層（電子供給層）Ｓ３上であって、第４の窒化物半導体層（キャップ層）Ｓ４の両側には、ソース電極ＳＥおよびドレイン電極ＤＥが形成されている。例えば、ソース電極ＳＥおよびドレイン電極ＤＥの形成領域の表面保護膜ＰＲＯが除去されており、第３の窒化物半導体層（電子供給層）Ｓ３が露出している。この露出した第３の窒化物半導体層（電子供給層）Ｓ３上に、ソース電極ＳＥおよびドレイン電極ＤＥが形成されている。
上記ゲート電極ＧＥ、ソース電極ＳＥおよびドレイン電極ＤＥは、実施の形態２の場合と同様にして、リフトオフ法により形成することができる。
（実施の形態７）
上記実施の形態においては、第４の窒化物半導体層Ｓ４の両端部の形状を左右でほぼ対称となるように構成したが、第４の窒化物半導体層Ｓ４の両端部の形状をソース電極側とドレイン電極側とで異なるものとしてもよい。
（応用例１）
図５２は、本実施の形態の応用例１の半導体装置の構成を示す断面図である。実施の形態６（図４２）においては、第４の窒化物半導体層（キャップ層）Ｓ４の両端部の第２膜厚部の大きさを同程度としたが、それぞれのＸ方向の長さを変えてもよい。
図５２に示すように、本実施の形態の半導体装置においては、第４の窒化物半導体層（キャップ層）Ｓ４のドレイン電極ＤＥ側の端部の第２膜厚部（膜厚ｔ２の部分）のＸ方向の長さＬｄが、ソース電極ＳＥ側の端部の第２膜厚部（膜厚ｔ２の部分）のＸ方向の長さＬｓより大きい（Ｌｄ＞Ｌｓ、図中の破線の丸部参照）。ここでの“Ｘ方向の長さ”は、ゲート長方向の長さを言う。
メサ型の第４の窒化物半導体層（キャップ層）Ｓ４のドレイン電極側の第２膜厚部（膜厚ｔ２の部分）のＸ方向の長さＬｄが長くなっているため、第２膜厚部下の２次元電子ガス（２ＤＥＧ）の密度が低下し、極端な電位の変化が緩和される。言い換えれば、等電圧線の密度が緩和され、局所的な電界の集中がさらに緩和される。なお、本応用例においても、ゲート電極ＧＥやソース電極ＳＥおよびドレイン電極ＤＥを、リフトオフ法により形成してもよい。図５３は、本実施の形態の応用例１の半導体装置の他の構成を示す断面図である。
本実施の形態の半導体装置は、実施の形態６の場合と同様の工程により形成することができる。例えば、第４の窒化物半導体層（キャップ層）Ｓ４の加工については、以下の工程を例示することができる。例えば、第１膜厚部（膜厚ｔ１の部分）の形成領域に絶縁膜絶縁膜（ＩＦ１）を形成し、これをマスクとして、第４の窒化物半導体層Ｓ４をハーフエッチングした後、絶縁膜（ＩＦ１）を除去する。次いで、第１膜厚部（膜厚ｔ１の部分）および第２膜厚部（膜厚ｔ２の部分）の形成領域に絶縁膜（ＩＦ２）を形成し、これをマスクとして、第４の窒化物半導体層Ｓ４を完全エッチングした後、絶縁膜（ＩＦ２）を除去する。
（応用例２）
図５４は、本実施の形態の応用例２の半導体装置の構成を示す断面図である。実施の形態１（図１）においては、第４の窒化物半導体層（キャップ層）Ｓ４の両側面のテーパ形状を同様の形状としたが、それぞれの形状を変えてもよい。
図５４に示すように、本実施の形態の半導体装置においては、第４の窒化物半導体層（キャップ層）Ｓ４のドレイン電極ＤＥ側のテーパ部のＸ方向の長さＬｄが、ソース電極ＳＥ側のテーパ部のＸ方向の長さＬｓより大きい（Ｌｄ＞Ｌｓ、図中の破線の丸部参照）。“テーパ部のＸ方向の長さ”とは、第１膜厚部（膜厚ｔ１の部分）の端部から第４の窒化物半導体層（キャップ層）Ｓ４の端部までの距離を言う。別の言い方をすれば、ドレイン電極ＤＥ側の側面の上面から見たゲート長方向の長さは、ソース電極ＳＥ側の側面の上面から見たゲート長方向の長さより大きい。このように、ドレイン電極ＤＥ側の側面の傾斜を緩やかとしてもよい。この場合、ドレイン電極側の側面のテーパ角は、ソース電極側の側面のテーパ角より大きくなる。
メサ型の第４の窒化物半導体層（キャップ層）Ｓ４のドレイン電極側のテーパ部のＸ方向の長さが大きくなっているため、テーパ部下の２次元電子ガス（２ＤＥＧ）の密度はテーパ部の厚さの増加にともなって低下し、極端な電位の変化が緩和される。言い換えれば、等電圧線の密度が緩和され、局所的な電界の集中が応用例１よりさらに緩和される。本実施の形態の半導体装置は、実施の形態６の場合と同様の工程により形成することができる。例えば、異なるエッチング条件で、ドレイン電極ＤＥ側の側面とソース電極ＳＥ側の側面を形成してもよい。
なお、本応用例においても、ゲート電極ＧＥやソース電極ＳＥおよびドレイン電極ＤＥを、リフトオフ法により形成してもよい。図５５は、本実施の形態の応用例２の半導体装置の他の構成を示す断面図である。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
２ＤＥＧ ２次元電子ガス
ＤＥ ドレイン電極
ＧＥ ゲート電極
ＧＩ ゲート絶縁膜
ＩＦ１ 絶縁膜
ＩＦ２ 絶縁膜
ＩＬ１ 層間絶縁膜
ＭＬ１ 金属膜
ＭＬ２ 金属膜
ＰＲ１ フォトレジスト膜
ＰＲ２ フォトレジスト膜
ＰＲＯ 表面保護膜
Ｓ１ 第１の窒化物半導体層（バッファ層）
Ｓ２ 第２の窒化物半導体層（チャネル層）
Ｓ３ 第３の窒化物半導体層（電子供給層）
Ｓ４ 第４の窒化物半導体層（キャップ層）
ＳＥ ソース電極
ＳＵＢ 基板

Claims (8)

  1. 第１窒化物半導体層と、
    前記第１窒化物半導体層上に形成された第２窒化物半導体層と、
    前記第２窒化物半導体層上に形成された第３窒化物半導体層と、
    前記第３窒化物半導体層上に形成されたメサ型の第４窒化物半導体層と、
    前記第３窒化物半導体層上で、かつ、前記第４窒化物半導体層の一方の側に形成されたソース電極と、
    前記第３窒化物半導体層上で、かつ、前記第４窒化物半導体層の他方の側に形成されたドレイン電極と、
    前記第４窒化物半導体層を覆うゲート絶縁膜と、
    前記ゲート絶縁膜上に形成されたゲート電極と、
    を有し、
    前記第２窒化物半導体層の電子親和力は、前記第１窒化物半導体層の電子親和力以上であり、
    前記第３窒化物半導体層の電子親和力は、前記第１窒化物半導体層の電子親和力より小さく、
    前記第４窒化物半導体層の電子親和力は、前記第２窒化物半導体層の電子親和力以上であり、
    前記第４窒化物半導体層と前記ゲート電極とは前記ゲート絶縁膜で分離されており、
    前記第４窒化物半導体層は、前記ドレイン電極側の端部においてその膜厚が徐々に減少しており、
    前記第４窒化物半導体層は、前記ソース電極側の端部においてその膜厚が徐々に減少しており、
    前記メサ型の前記第４窒化物半導体層は、前記ドレイン電極側の端部に、第１膜厚部と第２膜厚部とを有し、
    前記第２膜厚部は、前記第１膜厚部より外側に配置され、
    前記第２膜厚部の膜厚は、前記第１膜厚部の膜厚より小さい、半導体装置。
  2. 請求項１記載の半導体装置において、
    前記メサ型の前記第４窒化物半導体層は、前記ソース電極側の端部に、第３膜厚部と第４膜厚部とを有し、
    前記第４膜厚部は、前記第３膜厚部より外側に配置され、
    前記第４膜厚部の膜厚は、前記第３膜厚部の膜厚より小さい、半導体装置。
  3. 請求項２記載の半導体装置において、
    前記第２膜厚部のゲート長方向の長さは、前記第４膜厚部のゲート長方向の長さより大きい、半導体装置。
  4. 請求項２記載の半導体装置において、
    前記第３窒化物半導体層上で、かつ、前記第４窒化物半導体層の前記ドレイン電極側に形成された第１絶縁膜と、
    前記第３窒化物半導体層上で、かつ、前記第４窒化物半導体層の前記ソース電極側に形成された第２絶縁膜と、を有する、半導体装置。
  5. 請求項４記載の半導体装置において、
    前記ゲート絶縁膜は、前記第１絶縁膜上から前記第２絶縁膜上まで延在している、半導体装置。
  6. 請求項５記載の半導体装置において、
    前記第１絶縁膜の前記ゲート絶縁膜と重なる側の側面はテーパ形状である、半導体装置。
  7. 請求項６記載の半導体装置において、
    前記第２絶縁膜の前記ゲート絶縁膜と重なる側の側面はテーパ形状である、半導体装置。
  8. （ａ）第１窒化物半導体層上に、第２窒化物半導体層を形成する工程、
    （ｂ）前記第２窒化物半導体層上に、第３窒化物半導体層を形成する工程、
    （ｃ）前記第３窒化物半導体層上に、第４窒化物半導体層を形成する工程、
    （ｄ）前記第４窒化物半導体層をメサ型に加工する工程、
    （ｅ）前記メサ型の前記第４窒化物半導体層上にゲート絶縁膜を介してゲート電極を形成する工程、を有し、
    前記（ｄ）工程は、
    （ｄ１）前記第４窒化物半導体層をエッチングする工程、
    （ｄ２）前記（ｄ１）工程の後、前記第４窒化物半導体層に熱処理を施す工程、を有し、
    前記（ｄ２）工程により、前記第４窒化物半導体層の側面がテーパ形状となる、半導体装置の製造方法。
JP2016068017A 2016-03-30 2016-03-30 半導体装置および半導体装置の製造方法 Active JP6669559B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016068017A JP6669559B2 (ja) 2016-03-30 2016-03-30 半導体装置および半導体装置の製造方法
CN201710147483.1A CN107275397B (zh) 2016-03-30 2017-03-13 半导体器件以及半导体器件的制造方法
US15/463,320 US10243070B2 (en) 2016-03-30 2017-03-20 Semiconductor device and method for manufacturing the same
TW106109425A TW201737395A (zh) 2016-03-30 2017-03-22 半導體裝置及半導體裝置的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016068017A JP6669559B2 (ja) 2016-03-30 2016-03-30 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2017183482A JP2017183482A (ja) 2017-10-05
JP6669559B2 true JP6669559B2 (ja) 2020-03-18

Family

ID=59959875

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016068017A Active JP6669559B2 (ja) 2016-03-30 2016-03-30 半導体装置および半導体装置の製造方法

Country Status (4)

Country Link
US (1) US10243070B2 (ja)
JP (1) JP6669559B2 (ja)
CN (1) CN107275397B (ja)
TW (1) TW201737395A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6760556B2 (ja) * 2016-11-30 2020-09-23 住友電工デバイス・イノベーション株式会社 半導体基板の製造方法
JP2018101701A (ja) 2016-12-20 2018-06-28 住友電工デバイス・イノベーション株式会社 半導体基板およびその製造方法
JP2018121001A (ja) * 2017-01-27 2018-08-02 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP2018200932A (ja) * 2017-05-26 2018-12-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
US10998434B2 (en) 2017-12-22 2021-05-04 Vanguard International Semiconductor Corporation Semiconductor device and method for forming the same
JP7022592B2 (ja) * 2018-01-11 2022-02-18 株式会社ジャパンディスプレイ 表示装置
JP7369725B2 (ja) * 2019-02-01 2023-10-26 ローム株式会社 窒化物半導体装置
CN114520263A (zh) * 2020-11-19 2022-05-20 联华电子股份有限公司 半导体装置及半导体装置的制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010118556A (ja) * 2008-11-13 2010-05-27 Furukawa Electric Co Ltd:The 半導体装置および半導体装置の製造方法
WO2010064706A1 (ja) * 2008-12-04 2010-06-10 日本電気株式会社 半導体装置
CN102938413B (zh) * 2012-11-21 2015-05-27 西安电子科技大学 AlGaN/GaN异质结增强型器件及其制作方法
JP6161910B2 (ja) * 2013-01-30 2017-07-12 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
TW201737395A (zh) 2017-10-16
CN107275397B (zh) 2021-11-19
JP2017183482A (ja) 2017-10-05
US10243070B2 (en) 2019-03-26
US20170288046A1 (en) 2017-10-05
CN107275397A (zh) 2017-10-20

Similar Documents

Publication Publication Date Title
JP6669559B2 (ja) 半導体装置および半導体装置の製造方法
US9590071B2 (en) Manufacturing method of semiconductor device and semiconductor device
US8207574B2 (en) Semiconductor device and method for manufacturing the same
US9876093B2 (en) High electron mobility transistor and method of forming the same
JP6356009B2 (ja) 半導体装置
US8546848B2 (en) Nitride semiconductor device
US20110316048A1 (en) Semiconductor device and method for fabricating the same
US10199476B2 (en) Semiconductor device and manufacturing method of semiconductor device
TWI716494B (zh) 半導體結構及其製造方法
US20220416072A1 (en) Nitride semiconductor device and method of manufacturing the same
JP2011198837A (ja) 半導体装置およびその製造方法
US10937900B2 (en) Semiconductor structure and manufacturing method thereof
KR20150020105A (ko) 반도체 장치 및 반도체 장치의 제조 방법
US10541321B2 (en) Manufacturing method of semiconductor device
US10461159B2 (en) Method of manufacturing semiconductor device and the semiconductor device
US20150349107A1 (en) Semiconductor device and manufacturing method thereof
TWI509797B (zh) 化合物半導體裝置及其製造方法
CN109148574B (zh) 半导体装置和制造半导体装置的方法
JP2009239144A (ja) 窒化ガリウム系化合物半導体からなる半導体素子及びその製造方法
JP2008172085A (ja) 窒化物半導体装置及びその製造方法
JP2018174196A (ja) 半導体装置および半導体装置の製造方法
US11935947B2 (en) Enhancement mode high electron mobility transistor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181015

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191001

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200227

R150 Certificate of patent or registration of utility model

Ref document number: 6669559

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150