JP5788296B2 - 窒化物半導体基板及びその製造方法 - Google Patents

窒化物半導体基板及びその製造方法 Download PDF

Info

Publication number
JP5788296B2
JP5788296B2 JP2011248155A JP2011248155A JP5788296B2 JP 5788296 B2 JP5788296 B2 JP 5788296B2 JP 2011248155 A JP2011248155 A JP 2011248155A JP 2011248155 A JP2011248155 A JP 2011248155A JP 5788296 B2 JP5788296 B2 JP 5788296B2
Authority
JP
Japan
Prior art keywords
layer
nitride semiconductor
semiconductor substrate
electron transit
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011248155A
Other languages
English (en)
Other versions
JP2013008938A (ja
JP2013008938A5 (ja
Inventor
吉田 晃
晃 吉田
小宮山 純
純 小宮山
阿部 芳久
芳久 阿部
大石 浩司
浩司 大石
健一 江里口
健一 江里口
鈴木 俊一
俊一 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Coorstek KK
Original Assignee
Covalent Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Covalent Materials Corp filed Critical Covalent Materials Corp
Priority to JP2011248155A priority Critical patent/JP5788296B2/ja
Priority to US13/352,987 priority patent/US8785942B2/en
Priority to DE102012201917A priority patent/DE102012201917A1/de
Publication of JP2013008938A publication Critical patent/JP2013008938A/ja
Publication of JP2013008938A5 publication Critical patent/JP2013008938A5/ja
Application granted granted Critical
Publication of JP5788296B2 publication Critical patent/JP5788296B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02496Layer structure
    • H01L21/02505Layer structure consisting of more than two layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds

Description

本発明は、高速かつ高耐圧電子デバイスとして好適な窒化物半導体用の窒化物半導体基板に関する。
窒化ガリウム(GaN)や窒化アルミニウム(AlN)等の窒化物半導体は、高い電子移動度や高い耐熱性等の優れた特性を持ち、例えば、高電子移動度トランジスタ(HEMT:High Electron Mobility Transistor)や、ヘテロ接合電界効果トランジスタ(HFET:Heterojunction Field Effect Transistor)等に好適に適用できる。
特に、窒化物半導体を用いたノーマリーオフ型のHEMT構造における各種電気特性の向上への要求が高まってきており、その対応として、いくつかの技術が知られている。
例えば、特許文献1には、GaN系電界効果トランジスタにおいて、GaNのバッファー層中の残留キャリアの伝導によるリーク電流成分を低減し、トランジスタのピンチオフ特性を向上させるために、GaNバッファー層と、GaNあるいはInGaNとGaNを組み合わせたチャンネル層と、AlGaN層とが、サファイア基板又はSiC基板上に順次形成されたヘテロ構造のGaNバッファー層中にAlGaN層を設け、該AlGaN層におけるAlN組成比を表面のAlGaN層のAlN組成比よりも小さくする、という技術が開示されている。
また、特許文献2には、しきい電圧の制御が可能なエンハンスメント形の動作を得ることを目的として、結晶方位の+c方向にAlxGa1-xN層、GaN層、AlyGa1-yN層の順に積層されており、x≧yにすることにより空乏化しているダブルヘテロ構造からなるチャンネルをゲート部に有することを特徴とする窒化物半導体電界効果トランジスタという技術が開示されている。
さらに、特許文献3には、電流コラプスを抑制することができる電界効果トランジスタとして、第1の窒化物半導体からなる第1の窒化物半導体層と、第1の窒化物半導体層の上に形成されて、第1の窒化物半導体よりもバンドギャップの大きな第2の窒化物半導体からなる第2の窒化物半導体層とを備え、第1の窒化物半導体層は、貫通転位密度が積層方向に増大する領域を有しているHEMT構造が開示されている。
特開2001−196575号公報 特開2008−010803号公報 特開2010−123899号公報
ところで、近年、ノーマリーオフ型のヘテロ接合電界効果トランジスタにおいて、しきい値電圧の向上と電流コラプスの改善に対する要求が高くなりつつある。
しかし、特許文献1に記載の技術は、ピンチオフ特性の向上に有効といえるが、しきい値電圧と電流コラプスの改善という点では、必ずしも十分ではなかった。
また、特許文献2に記載の技術では、しきい値電圧の制御が可能としているが、さらに高いしきい値電圧を得るという要求に対して、十分対応できているとは言えなかった。
そして、特許文献3に記載の技術でも、電流コラプスを抑制することは可能であるが、しきい値電圧の向上という点では、やはり十分とは言えなかった。
本発明は、このような技術的課題に鑑みてなされたものであり、より高いしきい値電圧と電流コラプス改善を両立できる、ノーマリーオフ型の高耐圧デバイスに好適な窒化物半導体基板及びその製造方法を提供することを目的とする。
本発明に係る窒化物半導体基板は、基板と、前記基板の一主面上に形成されるバッファー層と、前記バッファー層上に形成される中間層と、前記中間層上に形成される電子走行層と、前記電子走行層上に形成される電子供給層とを含む窒化物半導体基板であって、前記中間層が、厚さ200nm以上1500nm以下、炭素濃度5×1016atoms/cm3以上1×1018atoms/cm3以下のAlxGa1-xN(0.05≦x≦0.24)、AlGaN(002)面におけるX線ロッキングカーブの半値幅が450秒以下であり、前記電子走行層が、厚さ5nm以上200nm以下のAlyGa1-yN(0≦y≦0.04)であることを特徴とする。
このような構成をとることで、より高いしきい値電圧と電流コラプス改善を両立できる、ノーマリーオフ型の高耐圧デバイスに好適な窒化物半導体基板とすることができる。
また、本発明に係る窒化物半導体基板は、前記中間層と前記電子走行層との間、及び、前記電子走行層と前記電子供給層との間に、それぞれ、AlNスペーサー層が介在していることが好ましい。
さらに、前記バッファー層は、初期バッファー層と、前記初期バッファー層上に形成される周期堆積層からなり、前記初期バッファー層は、AlN層とAlGa1-zN(0≦z≦1)層がこの順で積層され、前記周期堆積層は、GaN層とAlN層がこの順で複数回繰り返し積層され、さらにGaN層が形成されてなる1組の複合層が複数組積層されていることが好ましい。
そして、本発明に係る窒化物半導体基板の好適な製造方法は、気相成長法を用いて窒化物半導体基板を製造する方法において、前記バッファー層上に前記中間層を形成する際の温度を970℃以上1250℃以下とすることを特徴とする。
本発明に係る窒化物半導体基板は、バッファー層と電子走行層との間に、中間層で具備する。これにより、より高いしきい値電圧と電流コラプス改善を両立できる、ノーマリーオフ型の高耐圧デバイスに好適な窒化物半導体基板を提供することができる。
本発明の一態様に係る窒化物半導体基板を断面から見た概念図。 本発明の他の一態様に係る窒化物半導体基板を断面から見た概念図。
以下、本発明の実施形態について、図面をもとに詳細に説明する。
図1は、本発明の一態様に係る窒化物半導体基板を断面から見た概念図である。
本発明に係る窒化物半導体基板10は、基板1と、前記基板1の一主面上に形成されるバッファー層2と、バッファー層2上に形成される中間層3と、中間層3上に形成される電子走行層4と、電子走行層4上に形成される電子供給層5とを含む窒化物半導体基板10であって、中間層3が厚さ200nm以上1500nm以下、炭素濃度5×1016atoms/cm3以上1×1018atoms/cm3以下のAlxGa1-xN(0.05≦x≦0.24)であり、電子走行層4が厚さ5nm以上200nm以下のAlyGa1-yN(0≦y≦0.04)である。
基板1は、窒化物半導体を形成する下地基板として、公知の技術で製造された各種の単結晶材料を用いることができる。例えば、シリコン(Si)、炭化ケイ素(SiC)、サファイア(Al23)、窒化ガリウム(GaN)が挙げられる。
基板1は、Si単結晶基板が容易に入手できる点で好適であり、例えば、チョクラルスキー法(CZ法)やフローティングゾーン法(FZ法)で製造された単結晶や、あるいは、気相成長法や貼り合わせ法等の各種製法で作製された基板が適用できる。さらに、窒化物半導体基板へ及ぼす特性を考慮して、Si単結晶基板の厚さや面状態、基板中に含まれる酸素、窒素、炭素、リンやホウ素等のドーパント、各種結晶欠陥における濃度や分布を、適宜制御した上で用いてもよい。
基板1の一主面上には、バッファー層2が形成される。基板1にSi単結晶を適用した場合、Siと窒化物半導体では、格子定数、熱膨張係数が異なる。これにより、窒化物半導体基板10に大きな反りやクラック、スリップ等の結晶欠陥が発生する。これらを抑えるため、デバイスを形成する窒化物半導体層との間に、バッファー層2を設ける。
バッファー層2の構造や材料は、作製する窒化物半導体基板10の用途や要求仕様に基づいて、適宜最適なものを選択してよい。本発明においては、例えば、各種の窒化物半導体でもよく、あるいは、高い基板特性を容易に得られることから、Alを含む窒化物半導体を少なくとも1層以上含む窒化物半導体の積層構造でもよい。
バッファー層2の構造は、AlN層とAlzGa1-zN(0≦z≦1)層がこの順で積層された初期バッファー層と、前記初期バッファー層上に形成される周期堆積層からなることが特に好ましい。前記周期堆積層は、GaN層とAlN層がこの順で複数回繰り返し積層され、さらにGaN層が形成されてなる1組の複合層が複数組積層された構成を備えているものである。
バッファー層2上には、特性を改善する働きをする中間層が形成され、この中間層3上には電子走行層4が、さらにその上に電子供給層5が形成されている。この構造は、公知のHEMT等の基板構造に準ずるものである。このようにして、本発明の一態様に係る窒化物半導体基板10が形成される。
中間層3は、厚さ200nm以上1500nm以下、炭素濃度5×1016atoms/cm3以上1×1018atoms/cm3以下のAlxGa1-xN(0.05≦x≦0.24)である。
一般に、しきい値電圧を向上させる方法として、このバッファー層2と電子走行層4との間に形成される中間層3における伝導帯と、フェルミ準位とのエネルギー差を大きくすることが考えられる。これには、中間層3内の電子の密度を減らす必要があり、その一例として、中間層3内の欠陥の発生を抑制する方法が挙げられる。
中間層3としてAlxGa1-xNを用いた場合、ノーマリーオフ化には、ある程度の膜厚が必要になる。ところで、AlxGa1-xN自体は、気相成長法で成膜する際において欠陥の入りやすい材料である。このため、成膜された層内に含有される電子が増え、フェルミ準位が高くなる。さらに、膜厚を厚くすると、成膜された層内に含有される電子量も、これに比例して増加するため、しきい値電圧の向上が見込めない。
そこで、本発明においては、中間層3の厚さは、200nm以上1500nm以下とした。好ましくは、800nm以上1200nm以下である。
200nm未満では、本発明の効果がみられる程度の電子量とするには、著しく膜厚が不足しているので好ましくない。一方、1500nmを超えると、耐圧が低下してしまうため、これも好ましくない。
中間層3における炭素濃度は、5×1016atoms/cm3以上1×1018atoms/cm3以下が好ましく、より好ましくは1×1017atoms/cm3以上5×1017atoms/cm3以下である。
ここで、炭素濃度は、広がり抵抗(SR)測定法や二次イオン質量分析(SIMS)法等の公知の濃度測定方法を用いて、基板の厚さ方向に沿って測定したときの平均値を用いている。また、特に断らない限り、基板の一主面における中央1点の測定値で代表するが、必要に応じて、基板の一主面における多点を測定した値を用いてもよい。
炭素が中間層3に適度に含有されていることにより、欠陥によるフェルミ準位の上昇を抑え、直上に形成される電子走行層4の伝導帯を引上げる効果がある。
しかしながら、5×1016atoms/cm3より低い炭素濃度では、伝導帯引上げ効果が十分に得られず、逆に、1×1018atoms/cm3より高い濃度では、高炭素濃度によるコラプス特性低下の影響が懸念されるため、いずれも好ましくない。
なお、好ましくは、本発明の中間層3は、AlGaN(002)面におけるX線ロッキングカーブの半値幅が600秒以下である。X線ロッキングカーブの半値幅が600秒を超えていると、中間層3の結晶性が低いことにより、しきい値の向上が阻害される懸念がある。
そして、中間層3におけるAlxGa1-xNのxは、0.05以上0.24以下が好ましく、0.15以上0.23以下がさらに好ましい。
AlxGa1-xNのxが小さい、すなわち、Alが少なすぎると、しきい値電圧のシフト量が小さくなるため好ましくない。一方、Alが多すぎると、コラプス特性が悪化するため、これも好ましくない。
なお、中間層3は、組成AlxGa1-xNの単層のみならず、Alの組成xの値が異なる複数のAlxGa1-xN層からなる多層構造でもよい。さらに、Alの濃度が、厚さ方向に対して一様に増加又は減少して変化する構造でもよい。
中間層3の直上に位置する電子走行層4は、厚さ5nm以上200nm以下のAlyGa1-yN(0≦y≦0.04)である。
電子走行層4の厚さは、5nm以上200nm以下が好ましく、さらに好ましくは、10nm以上150nm以下である。
電子走行層4の厚さが5nm未満では、全体に均一に成膜することが困難なほど薄い膜であり、膜厚が不均一になることによる特性劣化が懸念され好ましくない。一方、200nmを超えると、伝導帯引上げ効果が十分に得られず、しきい値電圧の向上効果が低減してしまうため、これも好ましくない。
また、電子走行層4のAl組成は、AlyGa1-yNとした場合において、yを0以上0.04以下とすることが好ましく、さらに好適には、y=0のGaNである。Alが多いと、電子移動度の低下が懸念されるため、好ましくない。
なお、電子走行層4の炭素濃度は、特に限定されないが、5×1016atoms/cm3以上1×1018atoms/cm3以下が好ましく、より好ましくは1×1017atoms/cm3以上5×1017atoms/cm3以下である。
炭素が高濃度であると、欠陥によるフェルミ準位の上昇を抑え、一例として電子走行層4として形成されるGaN層の伝導帯を引上げる効果がある。
しかしながら、5×1016atoms/cm3より低い炭素濃度では、欠陥によるフェルミ準位の上昇抑制と電子走行層として形成されるGaN層の伝導帯引上げ効果が十分に得られず、好ましくない。一方、1×1018atoms/cm3より高い濃度では、高炭素濃度によるコラプス特性低下の影響が懸念されるため、これも好ましくない。
そして、電子走行層4上には、電子供給層5が形成される。本発明の一態様に係る窒化物半導体基板において、電子供給層5は、ノーマリーオフ型のHEMT構造を有する各種の材料と組成の層を用いて形成してもよい。電子供給層5の材料としては、窒化物半導体が好適であり、一例として任意のAl組成を有するAlGaNが適用される。
このように、本発明の一態様に係る窒化物半導体基板10は、中間層3の膜厚、炭素濃度と、これに接する電子走行層4の膜厚、組成との最適な組み合わせからなるものである。そして、これにより、従来では見られなかった高いしきい値電圧を達成することを可能としている。
図2に、本発明の他の一態様に係る窒化物半導体基板を断面から見た概念図を示す。図2に示すように、本発明の他の一態様に係る窒化物半導体基板10においては、さらに、中間層3と電子走行層4との間、及び、電子走行層4と電子供給層5との間に、それぞれ、AlNスペーサー層6が介在してもよい。
AlNスペーサー層6は、主にしきい値電圧のシフト増大の効果を呈する。本発明では、電子走行層4の直下に中間層3が存在する状態で、電子走行層4を挟むようにしてAlNスペーサー層6が存在することで、より一層しきい値電圧のシフト増大の効果が発揮される。
なお、AlNスペーサー層6の膜厚は、好ましくは0.2nm以上2nm以下である。0.2nm未満では、膜厚制御性が悪化するので好ましくないが、2nmを超えると、電子移動度が悪化する懸念があり、こちらも好ましくない。
ここで、AlNスペーサー層6は、中間層3と電子走行層4との間、及び、電子走行層4と電子供給層5との間に、それぞれ、介在していることが好ましい。片方だけでは、十分なしきい値電圧のシフト増大の効果が得られないおそれがあるからである。
そして、本発明に係る窒化物半導体基板10の好適な製造方法は、気相成長法を用いて、基板1の一主面上にバッファー層2を形成する工程と、バッファー層2上に中間層3を形成する工程と、中間層3上に電子走行層4を形成する工程と、電子走行層4上に電子供給層5を形成する工程とを含み、前記中間層3を形成する際の温度を970℃以上1250℃以下とする。
窒化物半導体基板10は、Si基板等の一主面上に、気相成長法によって、順次バッファー層2、中間層3、電子走行層4、電子供給層5が形成される。気相成長法は、半導体基板の製造において通常用いられる、広く公知の方法が適用できるが、好適には、有機金属気相成長(MOCVD)法が用いられる。
中間層3は、その結晶性と膜厚、さらには炭素濃度を最適化することにより、顕著なしきい値向上が得られる。特に、結晶性の制御は、気相成長法を適用した場合において、その成膜温度で精密に制御することが可能である。
なお、炭素濃度を最適化する方法も、気相成長法、特にMOCVD法を用いた場合は、炭素源がMOCVD法で用いられる原料中に含まれるため、成長温度や原料供給流量、成長時間等を精密に制御することにより調整することができる。
中間層3の成膜温度が970℃未満では、必要な結晶性が得られず好ましくない。一方、1250℃を超えると、均一な成長速度が得られず、膜厚均一性の劣化やAl濃度制御性悪化の影響が顕著となるため、こちらも好ましくない。好適には、980℃以上1030℃以下である。
なお、中間層3以外の各層の成長温度については、格別限定することを要せず、要求される窒化物半導体基板の特性に合わせて適宜調整してよい。
本発明の一態様に係る窒化物半導体基板10において、基板1、バッファー層2、中間層3、電子走行層4、電子供給層5は、必要最小限の構成要素である。必要に応じて、あるいは、各種の特性を付加する目的で、基板1とバッファー層2の間、あるいは、電子供給層5上に、好適には各種の窒化物半導体からなる層が、1層あるいは多層、追加されていてもよい。
以上のように、本発明によれば、より高いしきい値電圧と電流コラプス改善を両立できる、ノーマリーオフ型の高耐圧デバイスに好適な窒化物半導体基板と、その好適な製造方法を提供することができる。
また、本発明に係る窒化物半導体基板10は、しきい値電圧向上という効果を、従来よりも少ない層数の構成と、成長温度制御という簡易かつ精密な制御が可能な手法との組み合わせにより達成することが可能である点でも、優位であると言える。
以下、本発明の好ましい実施形態を実施例に基づき説明するが、本発明はこの実施例により限定されるものではない。
(実験1)
図1に示すような層構造を備えた窒化物半導体基板10を、以下の工程により作製した。共通する製造方法として、直径3インチ、ドーパントタイプn型、厚さ625μm、面方位(100)のSi単結晶からなる基板1をMOCVD装置にセットし、窒化物半導体の原料として、トリメチルガリウム(TMG)、トリメチルアルミニウム(TMA)、アンモニア(NH3)、メタン(CH4)を用い、形成する層に応じてこれらの原料を適宜使い分け、気相成長温度を1000℃にして、各層を形成した。なお、各層の組成及び厚さの調整は、各原料の選定、流量、圧力及び供給時間の調整により行った。
基板1上に、厚さ20nmで炭素濃度5×1019atoms/cm3のAlN単結晶層を形成し、続けて、厚さ80nmで炭素濃度5×1019atoms/cm3のAl0.2Ga0.8N単結晶層を積層させ、これらを同様の工程にて交互に繰り返し、各10層、合計20層積層させてバッファー層2を形成した。
このバッファー層2上に、気相成長温度1000℃、厚さ1000nm、組成AlxGa1-xN(x=0.20)、炭素濃度1×1017atoms/cm3の単層からなる中間層3を、続けて、厚さ100nmで炭素濃度1×1017atoms/cm3のGaN単結晶層の電子走行層4を形成した。さらに、厚さ30nmで炭素濃度5×1017atoms/cm3のAl0.25Ga0.75N単結晶による電子供給層5を形成した。このようにして、試料1の窒化物半導体基板10を得た。
また、比較のため、中間層3として、気相成長温度900℃、厚さ1000nmかつ組成AlxGa1-xN(x=0)で炭素濃度1×1017atoms/cm3の単層からなる窒化物半導体層を堆積し、それ以外は試料1と同様に作製し、これを試料2とした。
試料1と試料2の窒化物半導体基板10について、それぞれ、しきい値電圧及び電流コラプスを比較した。下記表1に作製条件と評価結果を示す。
しきい値電圧の測定は、それぞれ作製した窒化物半導体基板10の電子供給層5上に、リセスゲートのショットキー電極(Ni/Au)及びソース・ドレインとしてオーミック電極(Ti/Al)の電極形成及び素子分離を行い、電界効果型トランジスタのデバイスを形成後、室温にてカーブトレーサーによるI−V測定を行うことで実施した。そして、しきい値電圧については、試料2を0Vとしてこれを基準としたときに、どのくらいシフトしたかを電圧値として表した。
電流コラプス改善の評価は、電極間にストレス電圧を印加した前後の電流測定によるコラプス測定を用いた。また、炭素濃度はSIMS法にて基板主面中央1点を評価した。
結果として、試料1のしきい値電圧のシフト値は、3.0Vとなった。これより、本発明の構成を有すると、従来よりしきい値電圧が向上することが確認できた。また、電流コラプス改善効果も、試料2に比べて、試料1の方がより改善されていることがわかる。
(実験2)
中間層3のAl組成、膜厚、炭素濃度、電子走行層4の膜厚、炭素濃度を変更し、これ以外は試料1に準ずる窒化物半導体基板10を作製し、評価を行った。
下記表1に作製条件と評価結果を示す。なお、備考欄に、前述の2つの評価項目以外の特性で、何らかの変化が見られたものについて記載した。また、参考として、一部の試料について、X線ロッキングカーブ半値幅を記載した。
耐圧については、カーブトレーサーを用いて評価し、試料1の耐圧値を基準として、1μmあたり150V以上の場合は良好、それ以下の場合は低下、と判断した。
また、電流コラプスについても、試料1と比較して、ストレス電圧印加後の電流値が印加前の半分以上の場合は良好、それ以下の場合は低下、と判断した。
(実験3)
バッファー層2を以下に示すような構成とし、これ以外は試料1に準ずる窒化物半導体基板10を作製し、試料30とした。
試料30のバッファー層2は、初期バッファー層と周期堆積層とにより構成した。まず、初期バッファー層として、厚さ100nmでAlN単結晶層と厚さ200nmでAl0.1Ga0.9N単結晶層を積層させた。次いで、周期堆積層として、厚さ25nmでGaN単結晶層を形成し、続けて、厚さ5nmでAlN単結晶層を積層させ、これらを同様の工程にて交互に繰り返し、各6層、合計12層積層させた後、さらに、厚さ220nmでGaN層を形成し、これらを1組とした複合層を、6組繰り返し積層した。
また、試料30において、Si単結晶からなる基板1を面方位(100)から(111)に変更し、それ以外は試料30と同様にして窒化物半導体基板10を作製し、試料31とした。
さらに、バッファー層2の構成を試料30と同様にし、それ以外は試料2に準ずる窒化物半導体基板10を作製し、試料32とした。
試料30,31の窒化物半導体基板10について、試料32を基準として、しきい値電圧、電流コラプス及び耐圧を比較した。下記表1に作製条件と評価結果を示す。
Figure 0005788296
表1の結果から、本発明の好ましい実施範囲においては、しきい値電圧、電流コラプスの改善、さらには耐圧のいずれ、良好な特性が得られた。
一方、本発明の好ましい実施範囲を外れたものは、しきい値電圧、電流コラプスの改善、さらには耐圧のいずれかの少なくとも一部で、特性的にやや劣るものが見られた。
なお、試料24は、上記の各特性は良好であったが、デバイスの抵抗が増加した。
また、試料30と試料31で特性に差が見られなかったことから、Si単結晶からなる基板1の面方位の違いによる窒化物半導体基板10の特性への影響はないことが確認された。
(実験4)
中間層3の成膜温度を変更し、これ以外は試料1に準ずる窒化物半導体基板10を作製して、評価を行った。表2に作製条件と評価結果を示す。
Figure 0005788296
表2の結果より、本発明の範囲外にある場合は、特に低温側において、本発明の実施範囲と比べて、しきい値電圧に明らかな差がみられることがわかる。また、電流コラプス及び耐圧でも多少の差が見られた。
(実験5)
試料1の窒化物半導体基板10に対して、厚さ1nmのAlNスペーサー層6を、図2に示す位置に介在させた。AlNは、試料1の製造過程中で連続して成膜し、成長温度は1000℃とした。
この基板を、試料1と同様の評価を行ったところ、しきい値電圧のシフトが4.5Vであった。このことから、試料1よりも、しきい値電圧のシフトの点で、より優れていることがわかる。
本発明に係る窒化物半導体基板は、大電流制御のインバータや、高速かつ高耐圧電子デバイスとして好適な窒化物半導体に用いられる、窒化物半導体基板として好適である。
1 基板
2 バッファー層
3 中間層
4 電子走行層
5 電子供給層
6 AlNスペーサー層
10 窒化物半導体基板

Claims (4)

  1. 基板と、前記基板の一主面上に形成されるバッファー層と、前記バッファー層上に形成される中間層と、前記中間層上に形成される電子走行層と、前記電子走行層上に形成される電子供給層とを含む窒化物半導体基板であって、
    前記中間層が、厚さ200nm以上1500nm以下、炭素濃度5×1016atoms/cm3以上1×1018atoms/cm3以下のAlxGa1-xN(0.05≦x≦0.24)、AlGaN(002)面におけるX線ロッキングカーブの半値幅が450秒以下であり、前記電子走行層が、厚さ5nm以上200nm以下のAlyGa1-yN(0≦y≦0.04)であることを特徴とする窒化物半導体基板。
  2. 前記中間層と前記電子走行層との間、及び、前記電子走行層と前記電子供給層との間に、それぞれ、AlNスペーサー層が介在していることを特徴とする請求項1記載の窒化物半導体基板。
  3. 前記バッファー層が、初期バッファー層と、前記初期バッファー層上に形成される周期堆積層からなり、
    前記初期バッファー層は、AlN層とAlzGa1-zN(0≦z≦1)層がこの順で積層され、
    前記周期堆積層は、GaN層とAlN層がこの順で複数回繰り返し積層され、さらにGaN層が形成されてなる1組の複合層が複数組積層されていることを特徴とする請求項1又は2に記載の窒化物半導体基板。
  4. 気相成長法を用いて請求項1〜3のいずれか1項に記載の窒化物半導体基板を製造する方法において、前記バッファー層上に前記中間層を形成する際の温度を970℃以上1250℃以下とすることを特徴とする窒化物半導体基板の製造方法。
JP2011248155A 2011-02-22 2011-11-14 窒化物半導体基板及びその製造方法 Active JP5788296B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011248155A JP5788296B2 (ja) 2011-02-22 2011-11-14 窒化物半導体基板及びその製造方法
US13/352,987 US8785942B2 (en) 2011-02-22 2012-01-18 Nitride semiconductor substrate and method of manufacturing the same
DE102012201917A DE102012201917A1 (de) 2011-02-22 2012-02-09 Nitrid-Halbleitersubstrat und Verfahren zu dessen Herstellung

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2011035291 2011-02-22
JP2011035291 2011-02-22
JP2011099031 2011-04-27
JP2011099031 2011-04-27
JP2011117552 2011-05-26
JP2011117552 2011-05-26
JP2011248155A JP5788296B2 (ja) 2011-02-22 2011-11-14 窒化物半導体基板及びその製造方法

Publications (3)

Publication Number Publication Date
JP2013008938A JP2013008938A (ja) 2013-01-10
JP2013008938A5 JP2013008938A5 (ja) 2014-05-15
JP5788296B2 true JP5788296B2 (ja) 2015-09-30

Family

ID=46605163

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011248155A Active JP5788296B2 (ja) 2011-02-22 2011-11-14 窒化物半導体基板及びその製造方法

Country Status (3)

Country Link
US (1) US8785942B2 (ja)
JP (1) JP5788296B2 (ja)
DE (1) DE102012201917A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018092689A1 (ja) 2016-11-18 2018-05-24 エア・ウォーター株式会社 化合物半導体基板の製造方法および化合物半導体基板

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5787417B2 (ja) * 2013-05-14 2015-09-30 コバレントマテリアル株式会社 窒化物半導体基板
JP2015060987A (ja) * 2013-09-19 2015-03-30 富士通株式会社 半導体装置及び半導体装置の製造方法
JP6287629B2 (ja) * 2014-06-26 2018-03-07 日亜化学工業株式会社 ヘテロ接合電界効果トランジスタ
US9608103B2 (en) 2014-10-02 2017-03-28 Toshiba Corporation High electron mobility transistor with periodically carbon doped gallium nitride
JP6668597B2 (ja) * 2015-03-10 2020-03-18 住友電気工業株式会社 高電子移動度トランジスタ及び高電子移動度トランジスタの製造方法
JP6660631B2 (ja) * 2015-08-10 2020-03-11 ローム株式会社 窒化物半導体デバイス
JP6465785B2 (ja) * 2015-10-14 2019-02-06 クアーズテック株式会社 化合物半導体基板
CN112820773A (zh) * 2019-11-18 2021-05-18 联华电子股份有限公司 一种高电子迁移率晶体管

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3393602B2 (ja) 2000-01-13 2003-04-07 松下電器産業株式会社 半導体装置
JP4117535B2 (ja) * 2001-11-30 2008-07-16 信越半導体株式会社 化合物半導体素子
US7485512B2 (en) * 2005-06-08 2009-02-03 Cree, Inc. Method of manufacturing an adaptive AIGaN buffer layer
JP5064824B2 (ja) * 2006-02-20 2012-10-31 古河電気工業株式会社 半導体素子
JP5274245B2 (ja) * 2006-04-10 2013-08-28 富士通株式会社 化合物半導体構造とその製造方法
JP5334149B2 (ja) 2006-06-02 2013-11-06 独立行政法人産業技術総合研究所 窒化物半導体電界効果トランジスタ
JP5396068B2 (ja) * 2008-11-12 2014-01-22 シャープ株式会社 電界効果型トランジスタ
JP2010123899A (ja) 2008-11-21 2010-06-03 Panasonic Corp 電界効果トランジスタ
JP5133927B2 (ja) * 2009-03-26 2013-01-30 コバレントマテリアル株式会社 化合物半導体基板
JP5810518B2 (ja) * 2010-12-03 2015-11-11 富士通株式会社 化合物半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018092689A1 (ja) 2016-11-18 2018-05-24 エア・ウォーター株式会社 化合物半導体基板の製造方法および化合物半導体基板

Also Published As

Publication number Publication date
US20120211763A1 (en) 2012-08-23
US8785942B2 (en) 2014-07-22
JP2013008938A (ja) 2013-01-10
DE102012201917A1 (de) 2012-08-23

Similar Documents

Publication Publication Date Title
JP5788296B2 (ja) 窒化物半導体基板及びその製造方法
US8426893B2 (en) Epitaxial substrate for electronic device and method of producing the same
JP5785103B2 (ja) ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
JP5634681B2 (ja) 半導体素子
JP5787417B2 (ja) 窒化物半導体基板
WO2011099097A1 (ja) 窒化物半導体装置及びその製造方法
JP5912383B2 (ja) 窒化物半導体基板
JP6220982B2 (ja) 窒化物半導体積層体の製造方法
WO2019106843A1 (ja) 半導体装置の製造方法、半導体装置
US10332975B2 (en) Epitaxial substrate for semiconductor device and method for manufacturing same
JP2006004970A (ja) 窒化物半導体薄膜の作製方法
JP5824814B2 (ja) 半導体ウエーハ及び半導体素子及びその製造方法
JP2015070091A (ja) Iii族窒化物半導体基板
JP6815278B2 (ja) 窒化物半導体積層物、半導体装置、窒化物半導体積層物の製造方法および半導体装置の製造方法
JP2018101701A (ja) 半導体基板およびその製造方法
JP2013145782A (ja) ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
JP2015103665A (ja) 窒化物半導体エピタキシャルウエハおよび窒化物半導体
JP2016219690A (ja) 13族窒化物半導体基板
JP7458904B2 (ja) 窒化物半導体基板
US20160118486A1 (en) Semiconductor device
JP2011258782A (ja) 窒化物半導体基板
JP7054730B2 (ja) 窒化物半導体積層物、半導体装置、および窒化物半導体積層物の製造方法
CN210073765U (zh) 一种AlGaN双异质结高阻缓冲层外延结构
JP7220647B2 (ja) 窒化物半導体基板及びその製造方法
JPWO2016031334A1 (ja) 窒化物半導体および窒化物半導体の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140331

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140331

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20141201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150603

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150727

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150729

R150 Certificate of patent or registration of utility model

Ref document number: 5788296

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350