JP4117535B2 - 化合物半導体素子 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は化合物半導体素子に関し、特に半導体ヘテロ接合を用いた高速電界効果型トランジスタ等に適用される化合物半導体素子に関する。
【０００２】
【従来の技術】
近年、高周波用等に普及している高速半導体デバイスに、ＨＥＭＴ（High Electron Mobility Transistor）がある。ＨＥＭＴは、ＧａＡｓ／ＡｌＧａＡｓヘテロ接合を用いたものが実用化されており、その優れたマイクロ波・ミリ波特性により、衛星放送用受信器等の低雑音かつ高速の電界効果トランジスタ（ＦＥＴ：Field Effect Transistor）として広く使用されている。その要部は、具体的には、ｎ型にドープされたＡｌＧａＡｓ電子供給層にノンドープのＧａＡｓチャネル層（ｉ−ＧａＡｓ層）をヘテロ接合した半導体多層構造である。ＧａＡｓはＡｌＧａＡｓよりも電気陰性度が高いため、ｎ型ＡｌＧａＡｓ電子供給層からｉ−ＧａＡｓチャネル層へ電子の一部が流入し、そのヘテロ接合界面よりもｉ−ＧａＡｓチャネル層側に逆三角形のポテンシャル井戸が形成される。このポテンシャル井戸内において電子はドナー不純物と空間的に分離された形で閉じ込められ、不純物散乱の影響を受け難い二次元電子ガス（以下、本明細書では「２ＤＥＧ」と記載する）層を形成する。その結果、ｉ−ＧａＡｓチャネル層内の電子は、ヘテロ接合界面に沿って非常に高い電子移動度を示し、高速電界効果型トランジスタが実現できる
【０００３】
他方、近年では、ＧａＡｓ系化合物に代えてＧａＮ系化合物を用いたＨＥＭＴ（以下、ＧａＮ系ＨＥＭＴという）が、次世代型の高速ＦＥＴとして注目されている。ＧａＮ系化合物はバンドギャップが広く、電子有効質量から見積もられる飽和電子移動度も高いことから、より大出力で高耐圧かつ高温動作可能な高周波デバイスを実現できる可能性があり、研究が重ねられている。ＧａＮ系化合物を用いたＨＥＭＴ構造としては、ｎ型にドープしたＡｌＧａＮ電子供給層に、ＧａＮあるいはＩｎＧａＮチャネル層をヘテロ接合したものが多く試みられている。チャネル層は不純物による電子散乱の影響がなるべく生じないように、ノンドープの化合物半導体により構成される。この場合、これにヘテロ接合される電子供給層には比較的多量のｎ型ドーパントが添加されているから、層成長時等において電子供給層側からチャネル層に不純物拡散することを防止するとともに、チャネル層を不純物から空間的に分離するために、薄いノンドープのＡｌＧａＮ層がスペーサ層として挿入されることが多い。これにより、チャネル層とのヘテロ接合界面に沿ったキャリアの移動が不純物により散乱されにくくなり、ひいてはキャリアの移動度が向上するので、デバイスの高出力化のみならず、動作速度や周波数特性の向上も期待できる。
【０００４】
【発明が解決しようとする課題】
しかしながら、ＧａＮ系ＨＥＭＴにおいては、これまでのところ、満足の行く高出力特性が工業的には実現されるには至っていない。本発明の課題は、チャネル層と電子供給層との間にスペーサ層が挿入されたＧａＮ系の化合物半導体素子において、より大出力化を図ることができ、また、動作速度あるいは周波数特性の改善を可能とする素子構造を提供することにある。
【０００５】
【課題を解決するための手段及び作用・効果】
上記の課題を解決するために、本発明の化合物半導体素子は、各々Ｇａを必須とするＩＩＩ族元素の窒化物からなる電子供給層と、スペーサ層と、チャネル層とがこの順序にて格子整合形態で接合された構造を有し、スペーサ層がＡｌＧａＮ層からなるとともに、当該スペーサ層の、チャネル層と接する領域（以下、境界領域ともいう）のＡｌＮ混晶比を、残余の領域よりも高くとともに、スペーサ層は、厚さ方向においてチャネル層と接する一部区間がＡｌＮ層とされていることを特徴とする。このような構造を採用することにより、素子の大出力化を有効に図ることが可能となる。
【０００６】
電子供給層とチャネル層との間にスペーサ層を配置する場合、チャネル層側に２ＤＥＧ層を形成するためのヘテロ接合は、実質的にはスペーサ層とチャネル層との間に形成される。素子の大出力化を図るには、図２に示すように、ヘテロ接合部に形成される三角ポテンシャルをなるべく深くして電子閉じ込め効果を高め、形成される２ＤＥＧ層の電子濃度を増加させることが重要である。
【０００７】
三角ポテンシャルを深くするためには、スペーサ層側の伝導帯底エネルギーレベルＥｃの値を高くすることが必要であり、具体的にはスペーサ層をなすＡｌＧａＮ混晶のＡｌＮ混晶比を増加させて、バンドギャップエネルギーを大きくすることが重要である。他方、ヘテロ接合により生ずる電気的な分極を大きくし、三角ポテンシャルをより深く狭くして電子の閉じ込め効果を高めることも、２ＤＥＧ層の電子濃度を増加させる上で有効である。このような分極に寄与する効果は、大きく分けて２つあり、１つはスペーサ層をなす材料自体が有する自発分極であり、他方はピエゾ効果（圧電効果）によるものである。半導体ヘテロ接合においては、格子定数の相違する半導体を接合したときの格子整合歪に基づく弾性応力場が、ピエゾ電界発生の要因となる。
【０００８】
従って、ヘテロ接合によりチャネル層側に作りつけられる電界ε0は、大まかには自発分極電界ε１とピエゾ電界ε２との和によって表され（すなわち、ε0＝ε１＋ε２）、該ε0が大きいほど三角ポテンシャルをより深くする上で有利となる。自発分極電界ε１を大きくするには、使用する化合物半導体の誘電率を高めることが必要であるが、ＡｌＧａＮ混晶からなるスペーサ層の場合、そのＡｌＮ混晶比を高めることが有効である。他方、ピエゾ電界ε２を増加させるには、ヘテロ接合による格子整合歪を増加させる必要がある。スペーサ層を構成するＡｌＧａＮ混晶は、ＡｌＮ混晶比を増加させることにより格子定数が縮小する。他方、チャネル層は、スペーサ層よりもＥｃを小さくする必要があることから、スペーサ層よりも必ずＡｌＮ混晶比の小さいもの（例えばＡｌＮを含有しないＧａＮやＩｎＧａＮ）で構成される。従って、スペーサ層のＡｌＮ混晶比を増加させることは、チャネル層との間の格子定数差が拡張することを意味し、格子整合歪の増大ひいてはピエゾ電界ε２の増加に寄与する。
【０００９】
図３は、ε１（破線）、ε２（一点鎖線）及びε0（＝ε１＋ε２）（実線）が、ＡｌＮ混晶比によりどのように変化するかをごく概念的に図示したものである。理論計算によると、あるＡｌＮ混晶比まではε１とε２とは単調に増加し、特にピエゾ電界ε２のほうが自発分極電界ε１よりも、ε0（ひいては２ＤＥＧ層中の電子濃度Ｎｓ）に対する寄与が大きく、ＡｌＮ混晶比依存性も大きくなることがわかっている。従って、ＡｌＮ混晶比をなるべく大きくすることが、一見有利であるように思われる。
【００１０】
しかしながら、ＡｌＮ混晶比がある限界値ａrを超えて大きくなった場合、スペーサ層とチャネル層との格子定数差が大きくなりすぎ、ミスフィット転位が導入されて格子緩和を生ずる。その結果、格子緩和に伴う応力解放により、一点鎖線にて示すピエゾ電界ε２の寄与が限界値ａrにおいて急減して、ε0が却って低下してしまうことにつながる。従って、ＡｌＧａＮスペーサ層の全体に渡ってＡｌＮ混晶比を増大させる方法では、格子緩和が生じないように、ＡｌＮ混晶比はａr以下の比較的小さな値（例えばＡｌ_ａＧａ_１−ａＮにおいてａ＝０．１５〜０．２５程度）に留めざるを得ない。
【００１１】
そこで、本発明では、ＡｌＧａＮスペーサ層の全体ではなく、２ＤＥＧ層に対するピエゾ電界効果が最も顕著に期待できる、チャネル層との境界領域のＡｌＮ混晶比を、残余の領域に対し選択的に高くすることで、この問題の解決を図った。すなわちスペーサ層の全体ではなく、境界領域についてのみＡｌＮ混晶比を高めること、すなわち格子緩和が生じない程度の厚さに留めつつＡｌＮ混晶比を高めることにより、チャネル層に対するピエゾ電界印加効果を大幅に増加させることができる。また、境界領域のＡｌＮ混晶比が高くなることで、スペーサ層側のＥｃが上昇し、伝導体不連続値をより大きくすることができるので自発分極効果も高められる。これらのことにより、スペーサ層を一様な組成で構成する図２（ｂ）と比較して、図２（ａ）に示すように、チャネル層側に三角ポテンシャルをより深くかつ狭く形成することができ、２ＤＥＧ層中の電子濃度の増大ひいては素子の高出力化を図ることができる。
【００１２】
上記本発明の化合物半導体素子においては、スペーサ層とのヘテロ接合界面に沿ってチャネル層内に２ＤＥＧ層が形成される。ここで、スペーサ層のヘテロ接合界面を含む領域が、ＡｌＧａＮのような混晶化合物にて構成されていると、該混晶化合物による合金散乱の影響を受けて、２ＤＥＧ層内のキャリアの移動度が低下しやすくなる。そこで、スペーサ層の、厚さ方向においてチャネル層と接する一部区間をＡｌＮ層とすれば、上記の合金散乱の影響が効果的に抑制され、２ＤＥＧ層内のキャリアの移動度を大幅に高めることができる。その結果、素子の高出力化ばかりでなく、動作速度の向上や高周波特性の改善も期待できる。
【００１３】
ただし、スペーサ層においてＡｌＮ層の厚さが過度に大きくなると、既に説明した格子緩和の問題を生じ、２ＤＥＧ層の電子濃度が低下することにつながる。この観点から、ＡｌＮ層の厚さは、望ましくはスペーサ層の残余の領域の厚さよりも小さくするのがよく、さらに望ましくは、数原子層（例えば２〜１０原子層程度）程度の厚さとするのがよい。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態を添付の図面により説明する。
図１は、本発明の電界効果トランジスタの一例であるＨＥＭＴ１の積層構造を模式的に示すものである。該ＨＥＭＴ１は、ＳｉＣあるいはサファイアからなる単結晶基板１０１上に、ＧａＮからなるバッファ層１０２を介して、素子層１０３をヘテロエピタキシャル成長法により形成したものである。具体的には、周知の気相成長法、例えばＭＯＶＰＥ（Metalorganic Vapor Phase Epitaxy: 有機金属気相エピタキシャル成長）法が用いられる。
【００１５】
素子層１０３は、バッファ層１０２に近い側から、ノンドープのＧａＮチャネル層１１９、ノンドープのＡｌＧａＮスペーサ層１０５、Ｓｉ等によりｎ型にドープされたＡｌＧａＮ電子供給層１１０、電極とのコンタクト層として機能するｎ型ＧａＮ層１１１がこの順序にて積層されたものである。そして、ｎ型ＧａＮ層１１１上には、ドレイン電極１０６、ソース電極１０７が形成され、ｎ型ＧａＮ層１１１の非形成領域に露出するｎ型ＡｌＧａＮ層１１０にゲート電極１０８が形成されている。ドレイン電極１０６とソース電極１０７とはｎ型ＧａＮ層１１１との間でオーミック接合を形成する金属（例えばＴｉ／Ａｌ）により、ゲート電極１０８はｎ型ＡｌＧａＮ電子供給層１１０との間でショットキー（Schottky）接合を形成する金属（例えばＰｄ／Ａｕ）により、それぞれ構成されている。ＡｌＧａＮスペーサ層１０５は、ｎ型ＡｌＧａＮ電子供給層１１０を成長する際に、すでに形成されているＧａＮチャネル層１１９にｎ型ドーパントであるＳｉ等の不純物が拡散することを防止するためのものである。
【００１６】
ＡｌＧａＮスペーサ層１０５とＧａＮチャネル層１１９との間には、両者の電子親和力の相違から、それらのヘテロ接合界面よりもＧａＮチャネル層１１９側に三角ポテンシャルが形成される。この三角ポテンシャル内において電子は、ドナー不純物（電子供給層１１０内のＳｉ）と空間的に分離された形で閉じ込められて２ＤＥＧ層を形成する。そして、ドレイン電極１０６とソース電極１０７との間に電圧を印加し、ゲート電極１０８でその電流値を制御しながら、ドレイン電極１０６とソース電極１０７との間でＧａＮチャネル層１１９を経由した通電を行う。
【００１７】
図１のＨＥＭＴ１においては、ＡｌＧａＮ電子供給層１１０のＡｌＮ混晶比が、例えば０．１５〜０．２５に調整されている。また、ＡｌＧａＮスペーサ層１０５がＡｌＧａＮ電子供給層１１０と隣接する部分は、ＡｌＧａＮ電子供給層１１０と同じＡｌＮ混晶比ｙを有するＡｌ_ｙＧａ_１−ｙＮ層１０５ｂとされている。他方、ＡｌＧａＮスペーサ層１０５がＧａＮチャネル層１１９と隣接する部分（境界領域）は、前記したＡｌ_ｙＧａ_１−ｙＮ層１０５ｂよりもＡｌＮ混晶比ｘが高い、Ａｌ_ｘＧａ_１−ｘＮ層１０５ａとされている。
【００１８】
このように、ＡｌＧａＮスペーサ層１０５の全体ではなく、境界領域をなすＡｌ_ｘＧａ_１−ｘＮ層１０５ａのみ選択的にＡｌＮ混晶比ｘを高めることにより、ＡｌＧａＮスペーサ層１０５の格子緩和を防止でき、ＧａＮチャネル層１１９に対してより大きなピエゾ電界を印加できるほか、自発分極効果も高めることができる。また、ＧａＮチャネル層１１９との接触側においてＡｌＧａＮスペーサ層１０５のＥｃを高くでき、伝導体不連続値をより大きくすることもできる。従って、図２（ａ）に示すように、ＧａＮチャネル層１１９に形成される三角ポテンシャルをより深くかつ狭く形成することができ、２ＤＥＧ層における電子閉じ込め効果が高められるので、２ＤＥＧ層内の電子濃度（シートキャリア濃度として測定可能である）Ｎｓが顕著に改善されて、より大きな電流を低損失にて流すことができる。
【００１９】
スペーサ層１０５は、チャネル層１１９との接合側においてＡｌＮ混晶比が０．３以上とされていることが、チャネル層１１９に対するピエゾ電界効果をより顕著なものとし、ひいては２ＤＥＧ層における電子閉じ込め効果を高める観点において望ましい。すなわち、図１のＨＥＭＴ１においては、Ａｌ_ｘＧａ_１−ｘＮ層１０５ａのＡｌＮ混晶比ｘが０．３以上となっていることが望ましい。他方、上記ＡｌＮ混晶比は、スペーサ層１０５の格子緩和が生じないようにその上限値を定める。なお、図１に一点鎖線で示すように、スペーサ層１０５のチャネル層１１９とのヘテロ接合界面を含む領域に、数原子層程度のＡｌＮ層１０５ｃを形成しておくと、スペーサ層１０５による２ＤＥＧ層中のキャリアへの合金散乱の影響を軽減することができ、ひいては２ＤＥＧ層内のキャリアの移動度を向上させることができる。
【００２０】
また、スペーサ層１０５は、チャネル層１１９との接合側においてＡｌＮ混晶比が０．３以上となっている領域（以下、高ＡｌＮ混晶比領域という）の厚さｔ１が１ｎｍ以上５０ｎｍ以下とされていることが望ましい。該厚さが１ｎｍ未満では高ＡｌＮ混晶比領域の体積が不足し、ピエゾ電界効果の向上が十分に期待できなくなる。他方、該厚さｔ１が５０ｎｍを超えた場合は、高ＡｌＮ混晶比領域の格子緩和が進行しやすくなり、ピエゾ電界効果の向上が同様に期待できなくなる。図１のＨＥＭＴ１においては、高ＡｌＮ混晶比領域の厚さｔ１は、Ａｌ_ｘＧａ_１−ｘＮ層１０５ａの厚さに相当する。
【００２１】
また、スペーサ層１０５の全体の厚さｔ_０は、１００ｎｍ以下に調整することが望ましい。ｔ_０が１００ｎｍを超えると、スペーサ層１０５を形成することによる、ソース／ドレイン間の直列抵抗が過度に大きくなり、大電流を流すことが却って困難となったり、あるいは素子の発熱が過剰となったりするなどの不具合につながる。
【００２２】
なお、図１のＨＥＭＴ１においては、図４（ａ）に示すように、電子供給層１１０側からチャネル層１１９側に向けて、スペーサ層１０５内のＡｌＮ混晶比を１段階（ｙ→ｘ）にて階段状に変化させる組成プロファイルを採用していたが、本発明はこれに限られるものではない。例えば、図４（ｂ）に示すように、電子供給層１１０側からチャネル層１１９側に向けて、ＡｌＮ混晶比を複数段階に増加させてもよいし、（ｃ）に示すように、ＡｌＮ混晶比を連続的に増加させてもよい。このようにすれば、スペーサ層１０５の格子緩和が一層生じにくくなり、チャネル層１１９との接合側におけるＡｌＮ混晶比をさらに高めることが可能となる。なお、図中には、ＡｌＮ混晶比が０．３以上となる領域の厚さｔ１を表示している。また、図４（ｃ）においては、スペーサ層１０５の厚さ方向における中間位置までＡｌＮ混晶比を一定とし、その後ＡｌＮ混晶比を連続的に増加させているが、スペーサ層１０５の全厚さに渡って、ＡｌＮ混晶比を連続的に増加させるようにしてもよい。
【００２３】
以下、本発明の化合物半導体素子の変形例について説明する。
図５のＨＥＭＴ２においては、チャネル層１１９を、ＧａＮに代えてＩｎＧａＮ混晶により構成している。ＩｎＧａＮは電子の有効質量がＧａＮより小さく、電子移動度の向上ひいては素子の高速化に寄与する。ただし、ＩｎＧａＮ混晶の組成をＩｎ_ｚＧａ_１−ｚＮにより表したとき、ＩｎＮ混晶比ｚが増加するにつれて格子定数が増大し、ＩｎＮ混晶比ｚが過度に大きくなると、ＡｌＧａＮスペーサ層１０５の格子緩和がより生じやすくなるので、ｚの値はそのような不具合が生じない範囲にて設定する。
【００２４】
次に、図６のＨＥＭＴ３においては、チャネル層１１９に対しＡｌＧａＮスペーサ層１０５と反対側（つまり基板１０１に近い側）に、別のノンドープのＡｌＧａＮ層（以下、ＡｌＧａＮ接続層という）１２０を形成した例である。ＡｌＧａＮ接続層１２０は、ＡｌＧａＮスペーサ層１０５と同様にチャネル層１１９に対するピエゾ電界印加効果を有していることから、２ＤＥＧ層がより深く狭くなり、電子閉じ込め効果をさらに改善できる。本実施形態では、ＡｌＧａＮ接続層１２０以降の各層の格子緩和防止あるいは結晶性改善を図るために、バッファ層１０２とＡｌＧａＮ接続層１２０との間に、ノンドープのＧａＮ結晶性改善層１０４を挿入している。なお、図６のＨＥＭＴ３は、ＡｌＧａＮスペーサ層１０５にのみＡｌＮ混晶比を高めたＡｌ_ｘＧａ_１−ｘＮ層１０５ａを形成しているが、図７のＨＥＭＴ４のように、ＡｌＧａＮ接続層１２０側にもＡｌＮ混晶比を高めたＡｌ_ｘＧａ_１−ｘＮ層１２０ａを形成することが可能である。
【００２５】
また、図８のＨＥＭＴ５においては、チャネル層１１９の両側にＡｌＧａＮスペーサ層１０５，１０５と、ＡｌＧａＮ電子供給層１１０，１１０とを形成している。この構造によると、チャネル層１１９の両面に２ＤＥＧ層が形成される結果、図１のように片面のみに２ＤＥＧ層を形成する構成と比較して、通電可能な電流値をさらに増大することができ、より大出力の素子を実現できる。なお、本実施形態においては、ＡｌＮ混晶比を高めたＡｌ_ｘＧａ_１−ｘＮ層１０５ａを、２つのＡｌＧａＮスペーサ層１０５，１０５の双方に形成している。また、下側のＡｌＧａＮ電子供給層１１０以降に係る各層の格子緩和防止あるいは結晶性改善を図るために、バッファ層１０２とＡｌＧａＮ電子供給層１１０との間に、ノンドープのＧａＮ結晶性改善層１０４を挿入している。
【図面の簡単な説明】
【図１】本発明の化合物半導体素子の一実施形態を示す模式図。
【図２】図１のヘテロ接合部のバンド構造を、従来の素子と対比して示す模式図。
【図３】スペーサ層のＡｌＮ混晶比と、自発分極電解及びピエゾ電界との関係を模式的に示す図。
【図４】スペーサ層内のＡｌＮ混晶比プロファイルを、いくつかの変形例とともに示す図。
【図５】本発明の化合物半導体素子の、第一の変形例を示す模式図。
【図６】同じく第二の変形例を示す模式図。
【図７】同じく第三の変形例を示す模式図。
【図８】同じく第四の変形例を示す模式図。
【符号の説明】
１，２，３，４，５ ＨＥＭＴ（化合物半導体素子）
１０５ ＡｌＧａＮスペーサ層
１０５ｃ ＡｌＮ層
１１０ ＡｌＧａＮ電子供給層
１１９ チャネル層

Claims (5)

1. 各々Ｇａを必須とするＩＩＩ族元素の窒化物からなる電子供給層と、スペーサ層と、チャネル層とがこの順序にて格子整合形態で接合された構造を有し、前記スペーサ層がＡｌＧａＮ層からなるとともに、当該スペーサ層の前記チャネル層と接する領域のＡｌＮ混晶比を、残余の領域よりも高くするとともに、
   前記スペーサ層は、厚さ方向において前記チャネル層と接する一部区間がＡｌＮ層とされていることを特徴とする化合物半導体素子。
2. 前記スペーサ層は、前記チャネル層との接合側においてＡｌＮ混晶比が０．３以上とされてなることを特徴とする請求項１記載の化合物半導体素子。
3. 前記スペーサ層は、前記チャネル層との接合側においてＡｌＮ混晶比が０．３以上となっている領域の厚さが１ｎｍ以上５０ｎｍ以下とされていることを特徴とする請求項２記載の化合物半導体素子。
4. 前記スペーサ層において、前記ＡｌＮ層の厚さが、該スペーサ層の残余の領域の厚さよりも小さいことを特徴とする請求項１記載の化合物半導体素子。
5. 前記電子供給層がｎ型ＡｌＧａＮ層からなり、前記スペーサ層がノンドープのＡｌＧａＮ層からなり、前記チャネル層がＧａＮ層又はＩｎＧａＮ層からなることを特徴とする請求項１ないし４のいずれか１項に記載の化合物半導体素子。

Images