JP2003229439A - 化合物半導体素子 - Google Patents
化合物半導体素子Info
- Publication number
- JP2003229439A JP2003229439A JP2002190006A JP2002190006A JP2003229439A JP 2003229439 A JP2003229439 A JP 2003229439A JP 2002190006 A JP2002190006 A JP 2002190006A JP 2002190006 A JP2002190006 A JP 2002190006A JP 2003229439 A JP2003229439 A JP 2003229439A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- mixed crystal
- algan
- crystal ratio
- aln
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【課題】 ＧａＮ系の化合物半導体素子において、２Ｄ
ＥＧ層中の電子濃度を有効に高めることができ、大出力
化を可能とする素子構造を提供する。 【解決手段】 ＨＥＭＴ１は、ＡｌＧａＮ電子供給層１
１０のＡｌＮ混晶比が、０．１５〜０．２５に調整され
る。また、ＡｌＧａＮスペーサ層１０５がＡｌＧａＮ電
子供給層１１０と隣接する部分は、ＡｌＧａＮ電子供給
層１１０と同じＡｌＮ混晶比ｙを有するＡｌｙＧａ
１−ｙＮ層１０５ｂとされる。他方、ＡｌＧａＮスペー
サ層１０５がＧａＮチャネル層１１９と隣接する部分
は、ＡｌｙＧａ１ −ｙＮ層１０５ｂよりもＡｌＮ混晶比
ｘが高い、ＡｌｘＧａ１−ｘＮ層１０５ａ（例えばｘ≧
０．３）とされる。ＡｌＧａＮスペーサ層１０５の全体
ではなく、ＧａＮチャネル層１１９との境界領域をなす
ＡｌｘＧａ１−ｘＮ層１０５ａのみ選択的にＡｌＮ混晶
比ｘを高めることにより、ＡｌＧａＮスペーサ層１０５
の格子緩和を防止でき、ＧａＮチャネル層１１９に大き
なピエゾ電界を印加できる。
ＥＧ層中の電子濃度を有効に高めることができ、大出力
化を可能とする素子構造を提供する。 【解決手段】 ＨＥＭＴ１は、ＡｌＧａＮ電子供給層１
１０のＡｌＮ混晶比が、０．１５〜０．２５に調整され
る。また、ＡｌＧａＮスペーサ層１０５がＡｌＧａＮ電
子供給層１１０と隣接する部分は、ＡｌＧａＮ電子供給
層１１０と同じＡｌＮ混晶比ｙを有するＡｌｙＧａ
１−ｙＮ層１０５ｂとされる。他方、ＡｌＧａＮスペー
サ層１０５がＧａＮチャネル層１１９と隣接する部分
は、ＡｌｙＧａ１ −ｙＮ層１０５ｂよりもＡｌＮ混晶比
ｘが高い、ＡｌｘＧａ１−ｘＮ層１０５ａ（例えばｘ≧
０．３）とされる。ＡｌＧａＮスペーサ層１０５の全体
ではなく、ＧａＮチャネル層１１９との境界領域をなす
ＡｌｘＧａ１−ｘＮ層１０５ａのみ選択的にＡｌＮ混晶
比ｘを高めることにより、ＡｌＧａＮスペーサ層１０５
の格子緩和を防止でき、ＧａＮチャネル層１１９に大き
なピエゾ電界を印加できる。
Description
【０００１】
【発明の属する技術分野】本発明は化合物半導体素子に
関し、特に半導体ヘテロ接合を用いた高速電界効果型ト
ランジスタ等に適用される化合物半導体素子に関する。
関し、特に半導体ヘテロ接合を用いた高速電界効果型ト
ランジスタ等に適用される化合物半導体素子に関する。
【０００２】
【従来の技術】近年、高周波用等に普及している高速半
導体デバイスに、ＨＥＭＴ（High Electron Mobility T
ransistor）がある。ＨＥＭＴは、ＧａＡｓ／ＡｌＧａ
Ａｓヘテロ接合を用いたものが実用化されており、その
優れたマイクロ波・ミリ波特性により、衛星放送用受信
器等の低雑音かつ高速の電界効果トランジスタ（ＦＥ
Ｔ：Field Effect Transistor）として広く使用されて
いる。その要部は、具体的には、ｎ型にドープされたＡ
ｌＧａＡｓ電子供給層にノンドープのＧａＡｓチャネル
層（ｉ−ＧａＡｓ層）をヘテロ接合した半導体多層構造
である。ＧａＡｓはＡｌＧａＡｓよりも電気陰性度が高
いため、ｎ型ＡｌＧａＡｓ電子供給層からｉ−ＧａＡｓ
チャネル層へ電子の一部が流入し、そのヘテロ接合界面
よりもｉ−ＧａＡｓチャネル層側に逆三角形のポテンシ
ャル井戸が形成される。このポテンシャル井戸内におい
て電子はドナー不純物と空間的に分離された形で閉じ込
められ、不純物散乱の影響を受け難い二次元電子ガス
（以下、本明細書では「２ＤＥＧ」と記載する）層を形
成する。その結果、ｉ−ＧａＡｓチャネル層内の電子
は、ヘテロ接合界面に沿って非常に高い電子移動度を示
し、高速電界効果型トランジスタが実現できる
導体デバイスに、ＨＥＭＴ（High Electron Mobility T
ransistor）がある。ＨＥＭＴは、ＧａＡｓ／ＡｌＧａ
Ａｓヘテロ接合を用いたものが実用化されており、その
優れたマイクロ波・ミリ波特性により、衛星放送用受信
器等の低雑音かつ高速の電界効果トランジスタ（ＦＥ
Ｔ：Field Effect Transistor）として広く使用されて
いる。その要部は、具体的には、ｎ型にドープされたＡ
ｌＧａＡｓ電子供給層にノンドープのＧａＡｓチャネル
層（ｉ−ＧａＡｓ層）をヘテロ接合した半導体多層構造
である。ＧａＡｓはＡｌＧａＡｓよりも電気陰性度が高
いため、ｎ型ＡｌＧａＡｓ電子供給層からｉ−ＧａＡｓ
チャネル層へ電子の一部が流入し、そのヘテロ接合界面
よりもｉ−ＧａＡｓチャネル層側に逆三角形のポテンシ
ャル井戸が形成される。このポテンシャル井戸内におい
て電子はドナー不純物と空間的に分離された形で閉じ込
められ、不純物散乱の影響を受け難い二次元電子ガス
（以下、本明細書では「２ＤＥＧ」と記載する）層を形
成する。その結果、ｉ−ＧａＡｓチャネル層内の電子
は、ヘテロ接合界面に沿って非常に高い電子移動度を示
し、高速電界効果型トランジスタが実現できる
【０００３】他方、近年では、ＧａＡｓ系化合物に代え
てＧａＮ系化合物を用いたＨＥＭＴ（以下、ＧａＮ系Ｈ
ＥＭＴという）が、次世代型の高速ＦＥＴとして注目さ
れている。ＧａＮ系化合物はバンドギャップが広く、電
子有効質量から見積もられる飽和電子移動度も高いこと
から、より大出力で高耐圧かつ高温動作可能な高周波デ
バイスを実現できる可能性があり、研究が重ねられてい
る。ＧａＮ系化合物を用いたＨＥＭＴ構造としては、ｎ
型にドープしたＡｌＧａＮ電子供給層に、ＧａＮあるい
はＩｎＧａＮチャネル層をヘテロ接合したものが多く試
みられている。チャネル層は不純物による電子散乱の影
響がなるべく生じないように、ノンドープの化合物半導
体により構成される。この場合、これにヘテロ接合され
る電子供給層には比較的多量のｎ型ドーパントが添加さ
れているから、層成長時等において電子供給層側からチ
ャネル層に不純物拡散することを防止するとともに、チ
ャネル層を不純物から空間的に分離するために、薄いノ
ンドープのＡｌＧａＮ層がスペーサ層として挿入される
ことが多い。これにより、チャネル層とのヘテロ接合界
面に沿ったキャリアの移動が不純物により散乱されにく
くなり、ひいてはキャリアの移動度が向上するので、デ
バイスの高出力化のみならず、動作速度や周波数特性の
向上も期待できる。
てＧａＮ系化合物を用いたＨＥＭＴ（以下、ＧａＮ系Ｈ
ＥＭＴという）が、次世代型の高速ＦＥＴとして注目さ
れている。ＧａＮ系化合物はバンドギャップが広く、電
子有効質量から見積もられる飽和電子移動度も高いこと
から、より大出力で高耐圧かつ高温動作可能な高周波デ
バイスを実現できる可能性があり、研究が重ねられてい
る。ＧａＮ系化合物を用いたＨＥＭＴ構造としては、ｎ
型にドープしたＡｌＧａＮ電子供給層に、ＧａＮあるい
はＩｎＧａＮチャネル層をヘテロ接合したものが多く試
みられている。チャネル層は不純物による電子散乱の影
響がなるべく生じないように、ノンドープの化合物半導
体により構成される。この場合、これにヘテロ接合され
る電子供給層には比較的多量のｎ型ドーパントが添加さ
れているから、層成長時等において電子供給層側からチ
ャネル層に不純物拡散することを防止するとともに、チ
ャネル層を不純物から空間的に分離するために、薄いノ
ンドープのＡｌＧａＮ層がスペーサ層として挿入される
ことが多い。これにより、チャネル層とのヘテロ接合界
面に沿ったキャリアの移動が不純物により散乱されにく
くなり、ひいてはキャリアの移動度が向上するので、デ
バイスの高出力化のみならず、動作速度や周波数特性の
向上も期待できる。
【０００４】
【発明が解決しようとする課題】しかしながら、ＧａＮ
系ＨＥＭＴにおいては、これまでのところ、満足の行く
高出力特性が工業的には実現されるには至っていない。
本発明の課題は、チャネル層と電子供給層との間にスペ
ーサ層が挿入されたＧａＮ系の化合物半導体素子におい
て、より大出力化を図ることができ、また、動作速度あ
るいは周波数特性の改善を可能とする素子構造を提供す
ることにある。
系ＨＥＭＴにおいては、これまでのところ、満足の行く
高出力特性が工業的には実現されるには至っていない。
本発明の課題は、チャネル層と電子供給層との間にスペ
ーサ層が挿入されたＧａＮ系の化合物半導体素子におい
て、より大出力化を図ることができ、また、動作速度あ
るいは周波数特性の改善を可能とする素子構造を提供す
ることにある。
【０００５】
【課題を解決するための手段及び作用・効果】上記の課
題を解決するために、本発明の化合物半導体素子は、各
々Ｇａを必須とするＩＩＩ族元素の窒化物からなる電子
供給層と、スペーサ層と、チャネル層とがこの順序にて
格子整合形態で接合された構造を有し、スペーサ層がＡ
ｌＧａＮ層からなるとともに、当該スペーサ層の、チャ
ネル層と接する領域（以下、境界領域ともいう）のＡｌ
Ｎ混晶比を、残余の領域よりも高くしたことを特徴とす
る。このような構造を採用することにより、素子の大出
力化を有効に図ることが可能となる。
題を解決するために、本発明の化合物半導体素子は、各
々Ｇａを必須とするＩＩＩ族元素の窒化物からなる電子
供給層と、スペーサ層と、チャネル層とがこの順序にて
格子整合形態で接合された構造を有し、スペーサ層がＡ
ｌＧａＮ層からなるとともに、当該スペーサ層の、チャ
ネル層と接する領域（以下、境界領域ともいう）のＡｌ
Ｎ混晶比を、残余の領域よりも高くしたことを特徴とす
る。このような構造を採用することにより、素子の大出
力化を有効に図ることが可能となる。
【０００６】電子供給層とチャネル層との間にスペーサ
層を配置する場合、チャネル層側に２ＤＥＧ層を形成す
るためのヘテロ接合は、実質的にはスペーサ層とチャネ
ル層との間に形成される。素子の大出力化を図るには、
図２に示すように、ヘテロ接合部に形成される三角ポテ
ンシャルをなるべく深くして電子閉じ込め効果を高め、
形成される２ＤＥＧ層の電子濃度を増加させることが重
要である。
層を配置する場合、チャネル層側に２ＤＥＧ層を形成す
るためのヘテロ接合は、実質的にはスペーサ層とチャネ
ル層との間に形成される。素子の大出力化を図るには、
図２に示すように、ヘテロ接合部に形成される三角ポテ
ンシャルをなるべく深くして電子閉じ込め効果を高め、
形成される２ＤＥＧ層の電子濃度を増加させることが重
要である。
【０００７】三角ポテンシャルを深くするためには、ス
ペーサ層側の伝導帯底エネルギーレベルＥｃの値を高く
することが必要であり、具体的にはスペーサ層をなすＡ
ｌＧａＮ混晶のＡｌＮ混晶比を増加させて、バンドギャ
ップエネルギーを大きくすることが重要である。他方、
ヘテロ接合により生ずる電気的な分極を大きくし、三角
ポテンシャルをより深く狭くして電子の閉じ込め効果を
高めることも、２ＤＥＧ層の電子濃度を増加させる上で
有効である。このような分極に寄与する効果は、大きく
分けて２つあり、１つはスペーサ層をなす材料自体が有
する自発分極であり、他方はピエゾ効果（圧電効果）に
よるものである。半導体ヘテロ接合においては、格子定
数の相違する半導体を接合したときの格子整合歪に基づ
く弾性応力場が、ピエゾ電界発生の要因となる。
ペーサ層側の伝導帯底エネルギーレベルＥｃの値を高く
することが必要であり、具体的にはスペーサ層をなすＡ
ｌＧａＮ混晶のＡｌＮ混晶比を増加させて、バンドギャ
ップエネルギーを大きくすることが重要である。他方、
ヘテロ接合により生ずる電気的な分極を大きくし、三角
ポテンシャルをより深く狭くして電子の閉じ込め効果を
高めることも、２ＤＥＧ層の電子濃度を増加させる上で
有効である。このような分極に寄与する効果は、大きく
分けて２つあり、１つはスペーサ層をなす材料自体が有
する自発分極であり、他方はピエゾ効果（圧電効果）に
よるものである。半導体ヘテロ接合においては、格子定
数の相違する半導体を接合したときの格子整合歪に基づ
く弾性応力場が、ピエゾ電界発生の要因となる。
【０００８】従って、ヘテロ接合によりチャネル層側に
作りつけられる電界ε0は、大まかには自発分極電界ε
１とピエゾ電界ε２との和によって表され（すなわち、
ε0＝ε１＋ε２）、該ε0が大きいほど三角ポテンシャ
ルをより深くする上で有利となる。自発分極電界ε１を
大きくするには、使用する化合物半導体の誘電率を高め
ることが必要であるが、ＡｌＧａＮ混晶からなるスペー
サ層の場合、そのＡｌＮ混晶比を高めることが有効であ
る。他方、ピエゾ電界ε２を増加させるには、ヘテロ接
合による格子整合歪を増加させる必要がある。スペーサ
層を構成するＡｌＧａＮ混晶は、ＡｌＮ混晶比を増加さ
せることにより格子定数が縮小する。他方、チャネル層
は、スペーサ層よりもＥｃを小さくする必要があること
から、スペーサ層よりも必ずＡｌＮ混晶比の小さいもの
（例えばＡｌＮを含有しないＧａＮやＩｎＧａＮ）で構
成される。従って、スペーサ層のＡｌＮ混晶比を増加さ
せることは、チャネル層との間の格子定数差が拡張する
ことを意味し、格子整合歪の増大ひいてはピエゾ電界ε
２の増加に寄与する。
作りつけられる電界ε0は、大まかには自発分極電界ε
１とピエゾ電界ε２との和によって表され（すなわち、
ε0＝ε１＋ε２）、該ε0が大きいほど三角ポテンシャ
ルをより深くする上で有利となる。自発分極電界ε１を
大きくするには、使用する化合物半導体の誘電率を高め
ることが必要であるが、ＡｌＧａＮ混晶からなるスペー
サ層の場合、そのＡｌＮ混晶比を高めることが有効であ
る。他方、ピエゾ電界ε２を増加させるには、ヘテロ接
合による格子整合歪を増加させる必要がある。スペーサ
層を構成するＡｌＧａＮ混晶は、ＡｌＮ混晶比を増加さ
せることにより格子定数が縮小する。他方、チャネル層
は、スペーサ層よりもＥｃを小さくする必要があること
から、スペーサ層よりも必ずＡｌＮ混晶比の小さいもの
（例えばＡｌＮを含有しないＧａＮやＩｎＧａＮ）で構
成される。従って、スペーサ層のＡｌＮ混晶比を増加さ
せることは、チャネル層との間の格子定数差が拡張する
ことを意味し、格子整合歪の増大ひいてはピエゾ電界ε
２の増加に寄与する。
【０００９】図３は、ε１（破線）、ε２（一点鎖線）
及びε0（＝ε１＋ε２）（実線）が、ＡｌＮ混晶比に
よりどのように変化するかをごく概念的に図示したもの
である。理論計算によると、あるＡｌＮ混晶比まではε
１とε２とは単調に増加し、特にピエゾ電界ε２のほう
が自発分極電界ε１よりも、ε0（ひいては２ＤＥＧ層
中の電子濃度Ｎｓ）に対する寄与が大きく、ＡｌＮ混晶
比依存性も大きくなることがわかっている。従って、Ａ
ｌＮ混晶比をなるべく大きくすることが、一見有利であ
るように思われる。
及びε0（＝ε１＋ε２）（実線）が、ＡｌＮ混晶比に
よりどのように変化するかをごく概念的に図示したもの
である。理論計算によると、あるＡｌＮ混晶比まではε
１とε２とは単調に増加し、特にピエゾ電界ε２のほう
が自発分極電界ε１よりも、ε0（ひいては２ＤＥＧ層
中の電子濃度Ｎｓ）に対する寄与が大きく、ＡｌＮ混晶
比依存性も大きくなることがわかっている。従って、Ａ
ｌＮ混晶比をなるべく大きくすることが、一見有利であ
るように思われる。
【００１０】しかしながら、ＡｌＮ混晶比がある限界値
ａrを超えて大きくなった場合、スペーサ層とチャネル
層との格子定数差が大きくなりすぎ、ミスフィット転位
が導入されて格子緩和を生ずる。その結果、格子緩和に
伴う応力解放により、一点鎖線にて示すピエゾ電界ε２
の寄与が限界値ａrにおいて急減して、ε0が却って低下
してしまうことにつながる。従って、ＡｌＧａＮスペー
サ層の全体に渡ってＡｌＮ混晶比を増大させる方法で
は、格子緩和が生じないように、ＡｌＮ混晶比はａr以
下の比較的小さな値（例えばＡｌａＧａ１−ａＮにおい
てａ＝０．１５〜０．２５程度）に留めざるを得ない。
ａrを超えて大きくなった場合、スペーサ層とチャネル
層との格子定数差が大きくなりすぎ、ミスフィット転位
が導入されて格子緩和を生ずる。その結果、格子緩和に
伴う応力解放により、一点鎖線にて示すピエゾ電界ε２
の寄与が限界値ａrにおいて急減して、ε0が却って低下
してしまうことにつながる。従って、ＡｌＧａＮスペー
サ層の全体に渡ってＡｌＮ混晶比を増大させる方法で
は、格子緩和が生じないように、ＡｌＮ混晶比はａr以
下の比較的小さな値（例えばＡｌａＧａ１−ａＮにおい
てａ＝０．１５〜０．２５程度）に留めざるを得ない。
【００１１】そこで、本発明では、ＡｌＧａＮスペーサ
層の全体ではなく、２ＤＥＧ層に対するピエゾ電界効果
が最も顕著に期待できる、チャネル層との境界領域のＡ
ｌＮ混晶比を、残余の領域に対し選択的に高くすること
で、この問題の解決を図った。すなわちスペーサ層の全
体ではなく、境界領域についてのみＡｌＮ混晶比を高め
ること、すなわち格子緩和が生じない程度の厚さに留め
つつＡｌＮ混晶比を高めることにより、チャネル層に対
するピエゾ電界印加効果を大幅に増加させることができ
る。また、境界領域のＡｌＮ混晶比が高くなることで、
スペーサ層側のＥｃが上昇し、伝導体不連続値をより大
きくすることができるので自発分極効果も高められる。
これらのことにより、スペーサ層を一様な組成で構成す
る図２（ｂ）と比較して、図２（ａ）に示すように、チ
ャネル層側に三角ポテンシャルをより深くかつ狭く形成
することができ、２ＤＥＧ層中の電子濃度の増大ひいて
は素子の高出力化を図ることができる。
層の全体ではなく、２ＤＥＧ層に対するピエゾ電界効果
が最も顕著に期待できる、チャネル層との境界領域のＡ
ｌＮ混晶比を、残余の領域に対し選択的に高くすること
で、この問題の解決を図った。すなわちスペーサ層の全
体ではなく、境界領域についてのみＡｌＮ混晶比を高め
ること、すなわち格子緩和が生じない程度の厚さに留め
つつＡｌＮ混晶比を高めることにより、チャネル層に対
するピエゾ電界印加効果を大幅に増加させることができ
る。また、境界領域のＡｌＮ混晶比が高くなることで、
スペーサ層側のＥｃが上昇し、伝導体不連続値をより大
きくすることができるので自発分極効果も高められる。
これらのことにより、スペーサ層を一様な組成で構成す
る図２（ｂ）と比較して、図２（ａ）に示すように、チ
ャネル層側に三角ポテンシャルをより深くかつ狭く形成
することができ、２ＤＥＧ層中の電子濃度の増大ひいて
は素子の高出力化を図ることができる。
【００１２】上記本発明の化合物半導体素子において
は、スペーサ層とのヘテロ接合界面に沿ってチャネル層
内に２ＤＥＧ層が形成される。ここで、スペーサ層のヘ
テロ接合界面を含む領域が、ＡｌＧａＮのような混晶化
合物にて構成されていると、該混晶化合物による合金散
乱の影響を受けて、２ＤＥＧ層内のキャリアの移動度が
低下しやすくなる。そこで、スペーサ層の、厚さ方向に
おいてチャネル層と接する一部区間をＡｌＮ層とすれ
ば、上記の合金散乱の影響が効果的に抑制され、２ＤＥ
Ｇ層内のキャリアの移動度を大幅に高めることができ
る。その結果、素子の高出力化ばかりでなく、動作速度
の向上や高周波特性の改善も期待できる。
は、スペーサ層とのヘテロ接合界面に沿ってチャネル層
内に２ＤＥＧ層が形成される。ここで、スペーサ層のヘ
テロ接合界面を含む領域が、ＡｌＧａＮのような混晶化
合物にて構成されていると、該混晶化合物による合金散
乱の影響を受けて、２ＤＥＧ層内のキャリアの移動度が
低下しやすくなる。そこで、スペーサ層の、厚さ方向に
おいてチャネル層と接する一部区間をＡｌＮ層とすれ
ば、上記の合金散乱の影響が効果的に抑制され、２ＤＥ
Ｇ層内のキャリアの移動度を大幅に高めることができ
る。その結果、素子の高出力化ばかりでなく、動作速度
の向上や高周波特性の改善も期待できる。
【００１３】ただし、スペーサ層においてＡｌＮ層の厚
さが過度に大きくなると、既に説明した格子緩和の問題
を生じ、２ＤＥＧ層の電子濃度が低下することにつなが
る。この観点から、ＡｌＮ層の厚さは、望ましくはスペ
ーサ層の残余の領域の厚さよりも小さくするのがよく、
さらに望ましくは、数原子層（例えば２〜１０原子層程
度）程度の厚さとするのがよい。
さが過度に大きくなると、既に説明した格子緩和の問題
を生じ、２ＤＥＧ層の電子濃度が低下することにつなが
る。この観点から、ＡｌＮ層の厚さは、望ましくはスペ
ーサ層の残余の領域の厚さよりも小さくするのがよく、
さらに望ましくは、数原子層（例えば２〜１０原子層程
度）程度の厚さとするのがよい。
【００１４】
【発明の実施の形態】以下、本発明の実施の形態を添付
の図面により説明する。図１は、本発明の電界効果トラ
ンジスタの一例であるＨＥＭＴ１の積層構造を模式的に
示すものである。該ＨＥＭＴ１は、ＳｉＣあるいはサフ
ァイアからなる単結晶基板１０１上に、ＧａＮからなる
バッファ層１０２を介して、素子層１０３をヘテロエピ
タキシャル成長法により形成したものである。具体的に
は、周知の気相成長法、例えばＭＯＶＰＥ（Metalorgan
ic Vapor Phase Epitaxy: 有機金属気相エピタキシャル
成長）法が用いられる。
の図面により説明する。図１は、本発明の電界効果トラ
ンジスタの一例であるＨＥＭＴ１の積層構造を模式的に
示すものである。該ＨＥＭＴ１は、ＳｉＣあるいはサフ
ァイアからなる単結晶基板１０１上に、ＧａＮからなる
バッファ層１０２を介して、素子層１０３をヘテロエピ
タキシャル成長法により形成したものである。具体的に
は、周知の気相成長法、例えばＭＯＶＰＥ（Metalorgan
ic Vapor Phase Epitaxy: 有機金属気相エピタキシャル
成長）法が用いられる。
【００１５】素子層１０３は、バッファ層１０２に近い
側から、ノンドープのＧａＮチャネル層１１９、ノンド
ープのＡｌＧａＮスペーサ層１０５、Ｓｉ等によりｎ型
にドープされたＡｌＧａＮ電子供給層１１０、電極との
コンタクト層として機能するｎ型ＧａＮ層１１１がこの
順序にて積層されたものである。そして、ｎ型ＧａＮ層
１１１上には、ドレイン電極１０６、ソース電極１０７
が形成され、ｎ型ＧａＮ層１１１の非形成領域に露出す
るｎ型ＡｌＧａＮ層１１０にゲート電極１０８が形成さ
れている。ドレイン電極１０６とソース電極１０７とは
ｎ型ＧａＮ層１１１との間でオーミック接合を形成する
金属（例えばＴｉ／Ａｌ）により、ゲート電極１０８は
ｎ型ＡｌＧａＮ電子供給層１１０との間でショットキー
（Schottky）接合を形成する金属（例えばＰｄ／Ａｕ）
により、それぞれ構成されている。ＡｌＧａＮスペーサ
層１０５は、ｎ型ＡｌＧａＮ電子供給層１１０を成長す
る際に、すでに形成されているＧａＮチャネル層１１９
にｎ型ドーパントであるＳｉ等の不純物が拡散すること
を防止するためのものである。
側から、ノンドープのＧａＮチャネル層１１９、ノンド
ープのＡｌＧａＮスペーサ層１０５、Ｓｉ等によりｎ型
にドープされたＡｌＧａＮ電子供給層１１０、電極との
コンタクト層として機能するｎ型ＧａＮ層１１１がこの
順序にて積層されたものである。そして、ｎ型ＧａＮ層
１１１上には、ドレイン電極１０６、ソース電極１０７
が形成され、ｎ型ＧａＮ層１１１の非形成領域に露出す
るｎ型ＡｌＧａＮ層１１０にゲート電極１０８が形成さ
れている。ドレイン電極１０６とソース電極１０７とは
ｎ型ＧａＮ層１１１との間でオーミック接合を形成する
金属（例えばＴｉ／Ａｌ）により、ゲート電極１０８は
ｎ型ＡｌＧａＮ電子供給層１１０との間でショットキー
（Schottky）接合を形成する金属（例えばＰｄ／Ａｕ）
により、それぞれ構成されている。ＡｌＧａＮスペーサ
層１０５は、ｎ型ＡｌＧａＮ電子供給層１１０を成長す
る際に、すでに形成されているＧａＮチャネル層１１９
にｎ型ドーパントであるＳｉ等の不純物が拡散すること
を防止するためのものである。
【００１６】ＡｌＧａＮスペーサ層１０５とＧａＮチャ
ネル層１１９との間には、両者の電子親和力の相違か
ら、それらのヘテロ接合界面よりもＧａＮチャネル層１
１９側に三角ポテンシャルが形成される。この三角ポテ
ンシャル内において電子は、ドナー不純物（電子供給層
１１０内のＳｉ）と空間的に分離された形で閉じ込めら
れて２ＤＥＧ層を形成する。そして、ドレイン電極１０
６とソース電極１０７との間に電圧を印加し、ゲート電
極１０８でその電流値を制御しながら、ドレイン電極１
０６とソース電極１０７との間でＧａＮチャネル層１１
９を経由した通電を行う。
ネル層１１９との間には、両者の電子親和力の相違か
ら、それらのヘテロ接合界面よりもＧａＮチャネル層１
１９側に三角ポテンシャルが形成される。この三角ポテ
ンシャル内において電子は、ドナー不純物（電子供給層
１１０内のＳｉ）と空間的に分離された形で閉じ込めら
れて２ＤＥＧ層を形成する。そして、ドレイン電極１０
６とソース電極１０７との間に電圧を印加し、ゲート電
極１０８でその電流値を制御しながら、ドレイン電極１
０６とソース電極１０７との間でＧａＮチャネル層１１
９を経由した通電を行う。
【００１７】図１のＨＥＭＴ１においては、ＡｌＧａＮ
電子供給層１１０のＡｌＮ混晶比が、例えば０．１５〜
０．２５に調整されている。また、ＡｌＧａＮスペーサ
層１０５がＡｌＧａＮ電子供給層１１０と隣接する部分
は、ＡｌＧａＮ電子供給層１１０と同じＡｌＮ混晶比ｙ
を有するＡｌｙＧａ１−ｙＮ層１０５ｂとされている。
他方、ＡｌＧａＮスペーサ層１０５がＧａＮチャネル層
１１９と隣接する部分（境界領域）は、前記したＡｌｙ
Ｇａ１−ｙＮ層１０５ｂよりもＡｌＮ混晶比ｘが高い、
ＡｌｘＧａ１−ｘＮ層１０５ａとされている。
電子供給層１１０のＡｌＮ混晶比が、例えば０．１５〜
０．２５に調整されている。また、ＡｌＧａＮスペーサ
層１０５がＡｌＧａＮ電子供給層１１０と隣接する部分
は、ＡｌＧａＮ電子供給層１１０と同じＡｌＮ混晶比ｙ
を有するＡｌｙＧａ１−ｙＮ層１０５ｂとされている。
他方、ＡｌＧａＮスペーサ層１０５がＧａＮチャネル層
１１９と隣接する部分（境界領域）は、前記したＡｌｙ
Ｇａ１−ｙＮ層１０５ｂよりもＡｌＮ混晶比ｘが高い、
ＡｌｘＧａ１−ｘＮ層１０５ａとされている。
【００１８】このように、ＡｌＧａＮスペーサ層１０５
の全体ではなく、境界領域をなすＡｌｘＧａ１−ｘＮ層
１０５ａのみ選択的にＡｌＮ混晶比ｘを高めることによ
り、ＡｌＧａＮスペーサ層１０５の格子緩和を防止で
き、ＧａＮチャネル層１１９に対してより大きなピエゾ
電界を印加できるほか、自発分極効果も高めることがで
きる。また、ＧａＮチャネル層１１９との接触側におい
てＡｌＧａＮスペーサ層１０５のＥｃを高くでき、伝導
体不連続値をより大きくすることもできる。従って、図
２（ａ）に示すように、ＧａＮチャネル層１１９に形成
される三角ポテンシャルをより深くかつ狭く形成するこ
とができ、２ＤＥＧ層における電子閉じ込め効果が高め
られるので、２ＤＥＧ層内の電子濃度（シートキャリア
濃度として測定可能である）Ｎｓが顕著に改善されて、
より大きな電流を低損失にて流すことができる。
の全体ではなく、境界領域をなすＡｌｘＧａ１−ｘＮ層
１０５ａのみ選択的にＡｌＮ混晶比ｘを高めることによ
り、ＡｌＧａＮスペーサ層１０５の格子緩和を防止で
き、ＧａＮチャネル層１１９に対してより大きなピエゾ
電界を印加できるほか、自発分極効果も高めることがで
きる。また、ＧａＮチャネル層１１９との接触側におい
てＡｌＧａＮスペーサ層１０５のＥｃを高くでき、伝導
体不連続値をより大きくすることもできる。従って、図
２（ａ）に示すように、ＧａＮチャネル層１１９に形成
される三角ポテンシャルをより深くかつ狭く形成するこ
とができ、２ＤＥＧ層における電子閉じ込め効果が高め
られるので、２ＤＥＧ層内の電子濃度（シートキャリア
濃度として測定可能である）Ｎｓが顕著に改善されて、
より大きな電流を低損失にて流すことができる。
【００１９】スペーサ層１０５は、チャネル層１１９と
の接合側においてＡｌＮ混晶比が０．３以上とされてい
ることが、チャネル層１１９に対するピエゾ電界効果を
より顕著なものとし、ひいては２ＤＥＧ層における電子
閉じ込め効果を高める観点において望ましい。すなわ
ち、図１のＨＥＭＴ１においては、ＡｌｘＧａ１−ｘＮ
層１０５ａのＡｌＮ混晶比ｘが０．３以上となっている
ことが望ましい。他方、上記ＡｌＮ混晶比は、スペーサ
層１０５の格子緩和が生じないようにその上限値を定め
る。なお、図１に一点鎖線で示すように、スペーサ層１
０５のチャネル層１１９とのヘテロ接合界面を含む領域
に、数原子層程度のＡｌＮ層１０５ｃを形成しておく
と、スペーサ層１０５による２ＤＥＧ層中のキャリアへ
の合金散乱の影響を軽減することができ、ひいては２Ｄ
ＥＧ層内のキャリアの移動度を向上させることができ
る。
の接合側においてＡｌＮ混晶比が０．３以上とされてい
ることが、チャネル層１１９に対するピエゾ電界効果を
より顕著なものとし、ひいては２ＤＥＧ層における電子
閉じ込め効果を高める観点において望ましい。すなわ
ち、図１のＨＥＭＴ１においては、ＡｌｘＧａ１−ｘＮ
層１０５ａのＡｌＮ混晶比ｘが０．３以上となっている
ことが望ましい。他方、上記ＡｌＮ混晶比は、スペーサ
層１０５の格子緩和が生じないようにその上限値を定め
る。なお、図１に一点鎖線で示すように、スペーサ層１
０５のチャネル層１１９とのヘテロ接合界面を含む領域
に、数原子層程度のＡｌＮ層１０５ｃを形成しておく
と、スペーサ層１０５による２ＤＥＧ層中のキャリアへ
の合金散乱の影響を軽減することができ、ひいては２Ｄ
ＥＧ層内のキャリアの移動度を向上させることができ
る。
【００２０】また、スペーサ層１０５は、チャネル層１
１９との接合側においてＡｌＮ混晶比が０．３以上とな
っている領域（以下、高ＡｌＮ混晶比領域という）の厚
さｔ１が１ｎｍ以上５０ｎｍ以下とされていることが望
ましい。該厚さが１ｎｍ未満では高ＡｌＮ混晶比領域の
体積が不足し、ピエゾ電界効果の向上が十分に期待でき
なくなる。他方、該厚さｔ１が５０ｎｍを超えた場合
は、高ＡｌＮ混晶比領域の格子緩和が進行しやすくな
り、ピエゾ電界効果の向上が同様に期待できなくなる。
図１のＨＥＭＴ１においては、高ＡｌＮ混晶比領域の厚
さｔ１は、ＡｌｘＧａ１−ｘＮ層１０５ａの厚さに相当
する。
１９との接合側においてＡｌＮ混晶比が０．３以上とな
っている領域（以下、高ＡｌＮ混晶比領域という）の厚
さｔ１が１ｎｍ以上５０ｎｍ以下とされていることが望
ましい。該厚さが１ｎｍ未満では高ＡｌＮ混晶比領域の
体積が不足し、ピエゾ電界効果の向上が十分に期待でき
なくなる。他方、該厚さｔ１が５０ｎｍを超えた場合
は、高ＡｌＮ混晶比領域の格子緩和が進行しやすくな
り、ピエゾ電界効果の向上が同様に期待できなくなる。
図１のＨＥＭＴ１においては、高ＡｌＮ混晶比領域の厚
さｔ１は、ＡｌｘＧａ１−ｘＮ層１０５ａの厚さに相当
する。
【００２１】また、スペーサ層１０５の全体の厚さｔ０
は、１００ｎｍ以下に調整することが望ましい。ｔ０が
１００ｎｍを超えると、スペーサ層１０５を形成するこ
とによる、ソース／ドレイン間の直列抵抗が過度に大き
くなり、大電流を流すことが却って困難となったり、あ
るいは素子の発熱が過剰となったりするなどの不具合に
つながる。
は、１００ｎｍ以下に調整することが望ましい。ｔ０が
１００ｎｍを超えると、スペーサ層１０５を形成するこ
とによる、ソース／ドレイン間の直列抵抗が過度に大き
くなり、大電流を流すことが却って困難となったり、あ
るいは素子の発熱が過剰となったりするなどの不具合に
つながる。
【００２２】なお、図１のＨＥＭＴ１においては、図４
（ａ）に示すように、電子供給層１１０側からチャネル
層１１９側に向けて、スペーサ層１０５内のＡｌＮ混晶
比を１段階（ｙ→ｘ）にて階段状に変化させる組成プロ
ファイルを採用していたが、本発明はこれに限られるも
のではない。例えば、図４（ｂ）に示すように、電子供
給層１１０側からチャネル層１１９側に向けて、ＡｌＮ
混晶比を複数段階に増加させてもよいし、（ｃ）に示す
ように、ＡｌＮ混晶比を連続的に増加させてもよい。こ
のようにすれば、スペーサ層１０５の格子緩和が一層生
じにくくなり、チャネル層１１９との接合側におけるＡ
ｌＮ混晶比をさらに高めることが可能となる。なお、図
中には、ＡｌＮ混晶比が０．３以上となる領域の厚さｔ
１を表示している。また、図４（ｃ）においては、スペ
ーサ層１０５の厚さ方向における中間位置までＡｌＮ混
晶比を一定とし、その後ＡｌＮ混晶比を連続的に増加さ
せているが、スペーサ層１０５の全厚さに渡って、Ａｌ
Ｎ混晶比を連続的に増加させるようにしてもよい。
（ａ）に示すように、電子供給層１１０側からチャネル
層１１９側に向けて、スペーサ層１０５内のＡｌＮ混晶
比を１段階（ｙ→ｘ）にて階段状に変化させる組成プロ
ファイルを採用していたが、本発明はこれに限られるも
のではない。例えば、図４（ｂ）に示すように、電子供
給層１１０側からチャネル層１１９側に向けて、ＡｌＮ
混晶比を複数段階に増加させてもよいし、（ｃ）に示す
ように、ＡｌＮ混晶比を連続的に増加させてもよい。こ
のようにすれば、スペーサ層１０５の格子緩和が一層生
じにくくなり、チャネル層１１９との接合側におけるＡ
ｌＮ混晶比をさらに高めることが可能となる。なお、図
中には、ＡｌＮ混晶比が０．３以上となる領域の厚さｔ
１を表示している。また、図４（ｃ）においては、スペ
ーサ層１０５の厚さ方向における中間位置までＡｌＮ混
晶比を一定とし、その後ＡｌＮ混晶比を連続的に増加さ
せているが、スペーサ層１０５の全厚さに渡って、Ａｌ
Ｎ混晶比を連続的に増加させるようにしてもよい。
【００２３】以下、本発明の化合物半導体素子の変形例
について説明する。図５のＨＥＭＴ２においては、チャ
ネル層１１９を、ＧａＮに代えてＩｎＧａＮ混晶により
構成している。ＩｎＧａＮは電子の有効質量がＧａＮよ
り小さく、電子移動度の向上ひいては素子の高速化に寄
与する。ただし、ＩｎＧａＮ混晶の組成をＩｎｚＧａ
１−ｚＮにより表したとき、ＩｎＮ混晶比ｚが増加する
につれて格子定数が増大し、ＩｎＮ混晶比ｚが過度に大
きくなると、ＡｌＧａＮスペーサ層１０５の格子緩和が
より生じやすくなるので、ｚの値はそのような不具合が
生じない範囲にて設定する。
について説明する。図５のＨＥＭＴ２においては、チャ
ネル層１１９を、ＧａＮに代えてＩｎＧａＮ混晶により
構成している。ＩｎＧａＮは電子の有効質量がＧａＮよ
り小さく、電子移動度の向上ひいては素子の高速化に寄
与する。ただし、ＩｎＧａＮ混晶の組成をＩｎｚＧａ
１−ｚＮにより表したとき、ＩｎＮ混晶比ｚが増加する
につれて格子定数が増大し、ＩｎＮ混晶比ｚが過度に大
きくなると、ＡｌＧａＮスペーサ層１０５の格子緩和が
より生じやすくなるので、ｚの値はそのような不具合が
生じない範囲にて設定する。
【００２４】次に、図６のＨＥＭＴ３においては、チャ
ネル層１１９に対しＡｌＧａＮスペーサ層１０５と反対
側（つまり基板１０１に近い側）に、別のノンドープの
ＡｌＧａＮ層（以下、ＡｌＧａＮ接続層という）１２０
を形成した例である。ＡｌＧａＮ接続層１２０は、Ａｌ
ＧａＮスペーサ層１０５と同様にチャネル層１１９に対
するピエゾ電界印加効果を有していることから、２ＤＥ
Ｇ層がより深く狭くなり、電子閉じ込め効果をさらに改
善できる。本実施形態では、ＡｌＧａＮ接続層１２０以
降の各層の格子緩和防止あるいは結晶性改善を図るため
に、バッファ層１０２とＡｌＧａＮ接続層１２０との間
に、ノンドープのＧａＮ結晶性改善層１０４を挿入して
いる。なお、図６のＨＥＭＴ３は、ＡｌＧａＮスペーサ
層１０５にのみＡｌＮ混晶比を高めたＡｌｘＧａ１−ｘ
Ｎ層１０５ａを形成しているが、図７のＨＥＭＴ４のよ
うに、ＡｌＧａＮ接続層１２０側にもＡｌＮ混晶比を高
めたＡｌｘＧａ１−ｘＮ層１２０ａを形成することが可
能である。
ネル層１１９に対しＡｌＧａＮスペーサ層１０５と反対
側（つまり基板１０１に近い側）に、別のノンドープの
ＡｌＧａＮ層（以下、ＡｌＧａＮ接続層という）１２０
を形成した例である。ＡｌＧａＮ接続層１２０は、Ａｌ
ＧａＮスペーサ層１０５と同様にチャネル層１１９に対
するピエゾ電界印加効果を有していることから、２ＤＥ
Ｇ層がより深く狭くなり、電子閉じ込め効果をさらに改
善できる。本実施形態では、ＡｌＧａＮ接続層１２０以
降の各層の格子緩和防止あるいは結晶性改善を図るため
に、バッファ層１０２とＡｌＧａＮ接続層１２０との間
に、ノンドープのＧａＮ結晶性改善層１０４を挿入して
いる。なお、図６のＨＥＭＴ３は、ＡｌＧａＮスペーサ
層１０５にのみＡｌＮ混晶比を高めたＡｌｘＧａ１−ｘ
Ｎ層１０５ａを形成しているが、図７のＨＥＭＴ４のよ
うに、ＡｌＧａＮ接続層１２０側にもＡｌＮ混晶比を高
めたＡｌｘＧａ１−ｘＮ層１２０ａを形成することが可
能である。
【００２５】また、図８のＨＥＭＴ５においては、チャ
ネル層１１９の両側にＡｌＧａＮスペーサ層１０５，１
０５と、ＡｌＧａＮ電子供給層１１０，１１０とを形成
している。この構造によると、チャネル層１１９の両面
に２ＤＥＧ層が形成される結果、図１のように片面のみ
に２ＤＥＧ層を形成する構成と比較して、通電可能な電
流値をさらに増大することができ、より大出力の素子を
実現できる。なお、本実施形態においては、ＡｌＮ混晶
比を高めたＡｌｘＧａ１−ｘＮ層１０５ａを、２つのＡ
ｌＧａＮスペーサ層１０５，１０５の双方に形成してい
る。また、下側のＡｌＧａＮ電子供給層１１０以降に係
る各層の格子緩和防止あるいは結晶性改善を図るため
に、バッファ層１０２とＡｌＧａＮ電子供給層１１０と
の間に、ノンドープのＧａＮ結晶性改善層１０４を挿入
している。
ネル層１１９の両側にＡｌＧａＮスペーサ層１０５，１
０５と、ＡｌＧａＮ電子供給層１１０，１１０とを形成
している。この構造によると、チャネル層１１９の両面
に２ＤＥＧ層が形成される結果、図１のように片面のみ
に２ＤＥＧ層を形成する構成と比較して、通電可能な電
流値をさらに増大することができ、より大出力の素子を
実現できる。なお、本実施形態においては、ＡｌＮ混晶
比を高めたＡｌｘＧａ１−ｘＮ層１０５ａを、２つのＡ
ｌＧａＮスペーサ層１０５，１０５の双方に形成してい
る。また、下側のＡｌＧａＮ電子供給層１１０以降に係
る各層の格子緩和防止あるいは結晶性改善を図るため
に、バッファ層１０２とＡｌＧａＮ電子供給層１１０と
の間に、ノンドープのＧａＮ結晶性改善層１０４を挿入
している。
【図１】本発明の化合物半導体素子の一実施形態を示す
模式図。
模式図。
【図２】図１のヘテロ接合部のバンド構造を、従来の素
子と対比して示す模式図。
子と対比して示す模式図。
【図３】スペーサ層のＡｌＮ混晶比と、自発分極電解及
びピエゾ電界との関係を模式的に示す図。
びピエゾ電界との関係を模式的に示す図。
【図４】スペーサ層内のＡｌＮ混晶比プロファイルを、
いくつかの変形例とともに示す図。
いくつかの変形例とともに示す図。
【図５】本発明の化合物半導体素子の、第一の変形例を
示す模式図。
示す模式図。
【図６】同じく第二の変形例を示す模式図。
【図７】同じく第三の変形例を示す模式図。
【図８】同じく第四の変形例を示す模式図。
１，２，３，４，５ ＨＥＭＴ（化合物半導体素子）
１０５ ＡｌＧａＮスペーサ層
１０５ｃ ＡｌＮ層
１１０ ＡｌＧａＮ電子供給層
１１９ チャネル層
Claims (6)
- 【請求項１】 各々Ｇａを必須とするＩＩＩ族元素の窒
化物からなる電子供給層と、スペーサ層と、チャネル層
とがこの順序にて格子整合形態で接合された構造を有
し、前記スペーサ層がＡｌＧａＮ層からなるとともに、
当該スペーサ層の前記チャネル層と接する領域のＡｌＮ
混晶比を、残余の領域よりも高くしたことを特徴とする
化合物半導体素子。 - 【請求項２】 前記スペーサ層は、前記チャネル層との
接合側においてＡｌＮ混晶比が０．３以上とされてなる
ことを特徴とする請求項１記載の化合物半導体素子。 - 【請求項３】 前記スペーサ層は、前記チャネル層との
接合側においてＡｌＮ混晶比が０．３以上となっている
領域の厚さが１ｎｍ以上５０ｎｍ以下とされていること
を特徴とする請求項２記載の化合物半導体素子。 - 【請求項４】 前記スペーサ層は、厚さ方向において前
記チャネル層と接する一部区間がＡｌＮ層とされている
ことを特徴とする請求項１ないし３のいずれか１項に記
載の化合物半導体素子。 - 【請求項５】 前記スペーサ層において、前記ＡｌＮ層
の厚さが、該スペーサ層の残余の領域の厚さよりも小さ
いことを特徴とする請求項４記載の化合物半導体素子。 - 【請求項６】 前記電子供給層がｎ型ＡｌＧａＮ層から
なり、前記スペーサ層がノンドープのＡｌＧａＮ層から
なり、前記チャネル層がＧａＮ層又はＩｎＧａＮ層から
なることを特徴とする請求項１ないし５のいずれか１項
に記載の化合物半導体素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002190006A JP4117535B2 (ja) | 2001-11-30 | 2002-06-28 | 化合物半導体素子 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001365988 | 2001-11-30 | ||
| JP2001-365988 | 2001-11-30 | ||
| JP2002190006A JP4117535B2 (ja) | 2001-11-30 | 2002-06-28 | 化合物半導体素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003229439A true JP2003229439A (ja) | 2003-08-15 |
| JP4117535B2 JP4117535B2 (ja) | 2008-07-16 |
Family
ID=27759520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002190006A Expired - Fee Related JP4117535B2 (ja) | 2001-11-30 | 2002-06-28 | 化合物半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4117535B2 (ja) |
Cited By (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005183733A (ja) * | 2003-12-19 | 2005-07-07 | Furukawa Electric Co Ltd:The | 高電子移動度トランジスタ |
| JP2005183551A (ja) * | 2003-12-17 | 2005-07-07 | Nec Corp | 半導体装置、電界効果トランジスタおよび電界効果トランジスタの製造方法 |
| JP2005235935A (ja) * | 2004-02-18 | 2005-09-02 | Furukawa Electric Co Ltd:The | 高電子移動度トランジスタ |
| JP2005277358A (ja) * | 2004-03-26 | 2005-10-06 | Ngk Insulators Ltd | 半導体積層構造、トランジスタ素子、およびトランジスタ素子の製造方法 |
| JP2005277047A (ja) * | 2004-03-24 | 2005-10-06 | Ngk Insulators Ltd | 半導体積層構造およびトランジスタ素子 |
| JP2005317843A (ja) * | 2004-04-30 | 2005-11-10 | Furukawa Electric Co Ltd:The | ＧａＮ系半導体装置 |
| JP2006093400A (ja) * | 2004-09-24 | 2006-04-06 | Ngk Insulators Ltd | 半導体積層構造およびｈｅｍｔ素子 |
| JP2006108679A (ja) * | 2004-10-01 | 2006-04-20 | Internatl Rectifier Corp | 電流検出電極を有するｉｉｉ族窒化物半導体装置 |
| JP2006134935A (ja) * | 2004-11-02 | 2006-05-25 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2006286942A (ja) * | 2005-03-31 | 2006-10-19 | Eudyna Devices Inc | 半導体装置及びその製造方法 |
| JP2007088252A (ja) * | 2005-09-22 | 2007-04-05 | Toyoda Gosei Co Ltd | 電界効果トランジスタ |
| WO2007091383A1 (ja) * | 2006-02-10 | 2007-08-16 | Nec Corporation | 半導体装置 |
| JP2007208178A (ja) * | 2006-02-06 | 2007-08-16 | National Institute Of Advanced Industrial & Technology | コンデンサ |
| JP2008140812A (ja) * | 2006-11-30 | 2008-06-19 | Oki Electric Ind Co Ltd | ＧａＮ系高電子移動度電界効果トランジスタ |
| JP2008166640A (ja) * | 2007-01-04 | 2008-07-17 | Sharp Corp | 整流素子とそれを含む電力変換装置 |
| JP2008211089A (ja) * | 2007-02-27 | 2008-09-11 | Fujitsu Ltd | 化合物半導体装置及びそれを用いたドハティ増幅器 |
| CN100452322C (zh) * | 2006-01-18 | 2009-01-14 | 中国科学院半导体研究所 | 碳化硅衬底氮化镓高电子迁移率晶体管及制作方法 |
| US7521707B2 (en) | 2005-03-22 | 2009-04-21 | Eudyna Devices Inc. | Semiconductor device having GaN-based semiconductor layer |
| JP2010124000A (ja) * | 2010-03-08 | 2010-06-03 | Toyota Motor Corp | 半導体装置とその製造方法 |
| JP2011054845A (ja) * | 2009-09-03 | 2011-03-17 | Panasonic Corp | 窒化物半導体装置 |
| CN102005471A (zh) * | 2009-08-28 | 2011-04-06 | 日本碍子株式会社 | 半导体元件用外延基板、半导体元件及半导体元件用外延基板的制作方法 |
| JP2011086967A (ja) * | 2011-01-31 | 2011-04-28 | Ngk Insulators Ltd | トランジスタ素子 |
| JP2012019186A (ja) * | 2010-07-07 | 2012-01-26 | Samsung Electro-Mechanics Co Ltd | 窒化物系半導体素子及びその製造方法 |
| US8178900B2 (en) | 2005-03-30 | 2012-05-15 | Eudyna Devices Inc. | Semiconductor device having GaN-based semiconductor layer and select composition ratio insulating film |
| JP2012164994A (ja) * | 2003-09-09 | 2012-08-30 | Regents Of The Univ Of California | シングルゲートまたはマルチゲートフィールドプレート製造 |
| JP2012238861A (ja) * | 2004-01-22 | 2012-12-06 | Cree Inc | ダイアモンド基板上炭化珪素並びに関連するデバイス及び方法 |
| JP2013008938A (ja) * | 2011-02-22 | 2013-01-10 | Covalent Materials Corp | 窒化物半導体基板及びその製造方法 |
| JP2013504889A (ja) * | 2009-09-15 | 2013-02-07 | フラウンホッファー−ゲゼルシャフト ツァ フェルダールング デァ アンゲヴァンテン フォアシュンク エー．ファオ | 半導体構造 |
| CN103531626A (zh) * | 2013-10-30 | 2014-01-22 | 江苏新广联科技股份有限公司 | 基于二维电子气的可调式恒流管 |
| WO2016051935A1 (ja) * | 2014-10-03 | 2016-04-07 | 日本碍子株式会社 | 半導体素子用のエピタキシャル基板およびその製造方法 |
| JP2018093170A (ja) * | 2016-11-30 | 2018-06-14 | クアーズテック株式会社 | 窒化物半導体基板 |
| US10559679B2 (en) | 2017-09-06 | 2020-02-11 | Coorstek Kk | Nitride semiconductor epitaxial substrate |
| US10600901B2 (en) | 2015-06-03 | 2020-03-24 | Fujitsu Limited | Compound semiconductor device and manufacturing method thereof |
| WO2024018892A1 (ja) * | 2022-07-22 | 2024-01-25 | ローム株式会社 | 半導体装置およびその製造方法 |
-
2002
- 2002-06-28 JP JP2002190006A patent/JP4117535B2/ja not_active Expired - Fee Related
Cited By (50)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012164994A (ja) * | 2003-09-09 | 2012-08-30 | Regents Of The Univ Of California | シングルゲートまたはマルチゲートフィールドプレート製造 |
| JP2005183551A (ja) * | 2003-12-17 | 2005-07-07 | Nec Corp | 半導体装置、電界効果トランジスタおよび電界効果トランジスタの製造方法 |
| JP2005183733A (ja) * | 2003-12-19 | 2005-07-07 | Furukawa Electric Co Ltd:The | 高電子移動度トランジスタ |
| JP2012238861A (ja) * | 2004-01-22 | 2012-12-06 | Cree Inc | ダイアモンド基板上炭化珪素並びに関連するデバイス及び方法 |
| JP4728582B2 (ja) * | 2004-02-18 | 2011-07-20 | 古河電気工業株式会社 | 高電子移動度トランジスタ |
| JP2005235935A (ja) * | 2004-02-18 | 2005-09-02 | Furukawa Electric Co Ltd:The | 高電子移動度トランジスタ |
| JP2005277047A (ja) * | 2004-03-24 | 2005-10-06 | Ngk Insulators Ltd | 半導体積層構造およびトランジスタ素子 |
| JP4642366B2 (ja) * | 2004-03-26 | 2011-03-02 | 日本碍子株式会社 | 半導体積層構造、トランジスタ素子、およびトランジスタ素子の製造方法 |
| JP2005277358A (ja) * | 2004-03-26 | 2005-10-06 | Ngk Insulators Ltd | 半導体積層構造、トランジスタ素子、およびトランジスタ素子の製造方法 |
| JP2005317843A (ja) * | 2004-04-30 | 2005-11-10 | Furukawa Electric Co Ltd:The | ＧａＮ系半導体装置 |
| JP2006093400A (ja) * | 2004-09-24 | 2006-04-06 | Ngk Insulators Ltd | 半導体積層構造およびｈｅｍｔ素子 |
| JP2006108679A (ja) * | 2004-10-01 | 2006-04-20 | Internatl Rectifier Corp | 電流検出電極を有するｉｉｉ族窒化物半導体装置 |
| US7288803B2 (en) | 2004-10-01 | 2007-10-30 | International Rectifier Corporation | III-nitride power semiconductor device with a current sense electrode |
| JP2006134935A (ja) * | 2004-11-02 | 2006-05-25 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US7521707B2 (en) | 2005-03-22 | 2009-04-21 | Eudyna Devices Inc. | Semiconductor device having GaN-based semiconductor layer |
| US8178900B2 (en) | 2005-03-30 | 2012-05-15 | Eudyna Devices Inc. | Semiconductor device having GaN-based semiconductor layer and select composition ratio insulating film |
| JP2006286942A (ja) * | 2005-03-31 | 2006-10-19 | Eudyna Devices Inc | 半導体装置及びその製造方法 |
| JP2007088252A (ja) * | 2005-09-22 | 2007-04-05 | Toyoda Gosei Co Ltd | 電界効果トランジスタ |
| CN100452322C (zh) * | 2006-01-18 | 2009-01-14 | 中国科学院半导体研究所 | 碳化硅衬底氮化镓高电子迁移率晶体管及制作方法 |
| JP2007208178A (ja) * | 2006-02-06 | 2007-08-16 | National Institute Of Advanced Industrial & Technology | コンデンサ |
| EP1983563A1 (en) * | 2006-02-10 | 2008-10-22 | NEC Corporation | Semiconductor device |
| JPWO2007091383A1 (ja) * | 2006-02-10 | 2009-07-02 | 日本電気株式会社 | 半導体装置 |
| EP1983563A4 (en) * | 2006-02-10 | 2009-07-29 | Nec Corp | SEMICONDUCTOR COMPONENT |
| JP5163129B2 (ja) * | 2006-02-10 | 2013-03-13 | 日本電気株式会社 | 半導体装置 |
| WO2007091383A1 (ja) * | 2006-02-10 | 2007-08-16 | Nec Corporation | 半導体装置 |
| JP2008140812A (ja) * | 2006-11-30 | 2008-06-19 | Oki Electric Ind Co Ltd | ＧａＮ系高電子移動度電界効果トランジスタ |
| JP2008166640A (ja) * | 2007-01-04 | 2008-07-17 | Sharp Corp | 整流素子とそれを含む電力変換装置 |
| US7777251B2 (en) | 2007-02-27 | 2010-08-17 | Fujitsu Limited | Compound semiconductor device and doherty amplifier using compound semiconductor device |
| US7663162B2 (en) | 2007-02-27 | 2010-02-16 | Fujitsu Limited | Compound semiconductor device and doherty amplifier using compound semiconductor device |
| JP2008211089A (ja) * | 2007-02-27 | 2008-09-11 | Fujitsu Ltd | 化合物半導体装置及びそれを用いたドハティ増幅器 |
| EP2290696A3 (en) * | 2009-08-28 | 2012-09-12 | NGK Insulators, Ltd. | Epitaxial substrate for semiconductor device, semiconductor device, and method of manufacturing epitaxial substrate for semiconductor device |
| US8378386B2 (en) | 2009-08-28 | 2013-02-19 | Ngk Insulators, Ltd. | Epitaxial substrate for semiconductor device, semiconductor device, and method of manufacturing epitaxial substrate for semiconductor device |
| CN102005471A (zh) * | 2009-08-28 | 2011-04-06 | 日本碍子株式会社 | 半导体元件用外延基板、半导体元件及半导体元件用外延基板的制作方法 |
| US8884333B2 (en) | 2009-09-03 | 2014-11-11 | Panasonic Corporation | Nitride semiconductor device |
| JP2011054845A (ja) * | 2009-09-03 | 2011-03-17 | Panasonic Corp | 窒化物半導体装置 |
| US8748941B2 (en) | 2009-09-03 | 2014-06-10 | Panasonic Corporation | Nitride semiconductor device having reduced interface leakage currents |
| JP2013504889A (ja) * | 2009-09-15 | 2013-02-07 | フラウンホッファー−ゲゼルシャフト ツァ フェルダールング デァ アンゲヴァンテン フォアシュンク エー．ファオ | 半導体構造 |
| US8872233B2 (en) | 2009-09-15 | 2014-10-28 | Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. | Semiconductor structure |
| JP2010124000A (ja) * | 2010-03-08 | 2010-06-03 | Toyota Motor Corp | 半導体装置とその製造方法 |
| JP2012019186A (ja) * | 2010-07-07 | 2012-01-26 | Samsung Electro-Mechanics Co Ltd | 窒化物系半導体素子及びその製造方法 |
| JP2011086967A (ja) * | 2011-01-31 | 2011-04-28 | Ngk Insulators Ltd | トランジスタ素子 |
| JP2013008938A (ja) * | 2011-02-22 | 2013-01-10 | Covalent Materials Corp | 窒化物半導体基板及びその製造方法 |
| CN103531626A (zh) * | 2013-10-30 | 2014-01-22 | 江苏新广联科技股份有限公司 | 基于二维电子气的可调式恒流管 |
| WO2016051935A1 (ja) * | 2014-10-03 | 2016-04-07 | 日本碍子株式会社 | 半導体素子用のエピタキシャル基板およびその製造方法 |
| JPWO2016051935A1 (ja) * | 2014-10-03 | 2017-04-27 | 日本碍子株式会社 | 半導体素子用のエピタキシャル基板およびその製造方法 |
| US10332975B2 (en) | 2014-10-03 | 2019-06-25 | Ngk Insulators, Ltd. | Epitaxial substrate for semiconductor device and method for manufacturing same |
| US10600901B2 (en) | 2015-06-03 | 2020-03-24 | Fujitsu Limited | Compound semiconductor device and manufacturing method thereof |
| JP2018093170A (ja) * | 2016-11-30 | 2018-06-14 | クアーズテック株式会社 | 窒化物半導体基板 |
| US10559679B2 (en) | 2017-09-06 | 2020-02-11 | Coorstek Kk | Nitride semiconductor epitaxial substrate |
| WO2024018892A1 (ja) * | 2022-07-22 | 2024-01-25 | ローム株式会社 | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4117535B2 (ja) | 2008-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4117535B2 (ja) | 化合物半導体素子 | |
| JP6371986B2 (ja) | 窒化物半導体構造物 | |
| JP4221697B2 (ja) | 半導体装置 | |
| TWI429076B (zh) | 二元第iii族-氮化物基高電子移動性電晶體及其製造方法 | |
| KR101497725B1 (ko) | 공핍형 ＧａＮ 기반 ＦＥＴ를 이용하는 캐스코드 회로 | |
| US20180097072A1 (en) | Group III-V Device Structure with Variable Impurity Concentration | |
| US6429467B1 (en) | Heterojunction field effect transistor | |
| JP4744109B2 (ja) | 半導体装置とその製造方法 | |
| JP5160791B2 (ja) | 電荷移動誘起エネルギー障壁を有する窒化物へテロ接合トランジスタおよびその製造方法 | |
| US6531718B2 (en) | Semiconductor device | |
| JP4705481B2 (ja) | 窒化物半導体装置 | |
| US7687828B2 (en) | Field-effect transistor | |
| EP2747145B1 (en) | Field-effect transistor | |
| JP2004260114A (ja) | 化合物半導体素子 | |
| US20060244010A1 (en) | Aluminum free group III-nitride based high electron mobility transistors and methods of fabricating same | |
| KR101092467B1 (ko) | 인헨스먼트 노말리 오프 질화물 반도체 소자 및 그 제조방법 | |
| JP2005509274A (ja) | バリア／スペーサ層を有するｉｉｉ族窒化物系の高電子移動度トランジスタ（ｈｅｍｔ） | |
| CN103094336A (zh) | 半导体器件 | |
| US7821030B2 (en) | Semiconductor device and method for manufacturing the same | |
| US20130207078A1 (en) | InGaN-Based Double Heterostructure Field Effect Transistor and Method of Forming the Same | |
| JP4728582B2 (ja) | 高電子移動度トランジスタ | |
| US20060054929A1 (en) | Semiconductor device | |
| JP2003133332A (ja) | 化合物半導体素子 | |
| JP6096523B2 (ja) | 半導体装置とその製造方法 | |
| WO2024040465A1 (en) | Nitride-based semiconductor device and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050111 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080107 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080304 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080327 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080409 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4117535 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120502 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130502 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140502 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |