JP2008166640A - 整流素子とそれを含む電力変換装置 - Google Patents
整流素子とそれを含む電力変換装置 Download PDFInfo
- Publication number
- JP2008166640A JP2008166640A JP2007000151A JP2007000151A JP2008166640A JP 2008166640 A JP2008166640 A JP 2008166640A JP 2007000151 A JP2007000151 A JP 2007000151A JP 2007000151 A JP2007000151 A JP 2007000151A JP 2008166640 A JP2008166640 A JP 2008166640A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- layer
- anode electrode
- electrode
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
【課題】逆方向リーク電流を小さくして耐圧を向上しつつオン電圧を低減させ得る整流素子を提供する。
【解決手段】整流素子は、半導体層(2)に接して形成されたアノード電極(5)およびカソード電極(6)と、半導体層上に絶縁膜(8)を介して形成されたゲート電極(7)とを含み、アノード電極とゲート電極とが互いに電気的に接続されていることを特徴としている。
【選択図】図1
【解決手段】整流素子は、半導体層(2)に接して形成されたアノード電極(5)およびカソード電極(6)と、半導体層上に絶縁膜(8)を介して形成されたゲート電極(7)とを含み、アノード電極とゲート電極とが互いに電気的に接続されていることを特徴としている。
【選択図】図1
Description
本発明は整流素子とそれを含む電力変換装置に関し、特に、オン電圧が低くかつ耐圧の高い大電力用途に好適な整流素子とそれを含む電力変換装置に関する。
窒化物半導体材料を用いた半導体素子は、その材料が本質的に持つ特性から、高耐圧で大電流動作が可能な電力用素子として有望視されている。なかでも、低いオン電圧を実現できる整流素子として、ショットキー接合を利用した整流素子が注目されている。
図12は、窒化物半導体を利用した従来の整流素子の一例の主要部分を説明するための模式的断面図である。なお、本願の図面において、長さ、幅、厚さなどは図面の明瞭化と簡略化のために適宜に変更されており、実際の寸法関係を表してはいない。また、図面における同一の参照符号は、同一部分または相当部分を表している。
この図12の整流素子は、基板101、バッファ層111、第1の半導体層121、この第1半導体層に比べて広い禁制帯幅を有する第2の半導体層122、コンタクト層104、第1のアノード電極107、第2のアノード電極105、およびカソード電極106を含んでいる。
第1半導体層121と第2半導体層122とのヘテロ接合界面の第1半導体層121側には2次元電子ガスが存在し、チャネル層(図示せず)が形成されている。第1アノード電極107と第2アノード電極105とは電気的に接続されており、共同して複合アノード電極を形成している。第1アノード電極107および第2アノード電極105は、第2半導体層122とショットキー接合を形成している。ここで、第1アノード電極107におけるショットキー障壁の高さは、第2アノード電極105に比べて高く設定されている。他方、カソード電極106は、コンタクト層104を介して第1半導体層121内に形成されたチャネル層とオーム性接触している。
このような整流素子において、複合アノード電極107、105に順方向電圧を印加すれば、ショットキー障壁の低い第2アノード電極105が先に機能して電流が流れ、さらに順方向電圧を増加していけば、ショットキー障壁の高い第1アノード電極107が機能して電流が更に流れる。このように、ショットキー障壁の高い第1アノード電極107に加えてショットキー障壁の低い第2アノード電極105を設けることによって、その第2アノード電極を含まない場合に比べて、整流素子の順方向動作時の立ち上がり電圧が低くなり、すなわちその整流素子のオン電圧を低くすることができる。
他方、図12の整流素子に逆方向電圧を印加すれば、アノード電極107、105直下の半導体層において空乏層が広がる。このとき、ショットキー障壁の高い第1アノード電極107直下で先に空乏層が広がり、電流経路がピンチオフされて電流が遮断される。このように、ショットキー障壁の低い第2アノード電極に加えてショットキー障壁の高い第1アノード電極107を設けることによって、その第1アノード電極107を含まない場合に比べて、整流素子の逆方向リーク電流を小さくすることができる。
以上のように、複合アノード電極107、105を設けることによってオン電圧が低くかつ逆方向リーク電流の小さい窒化物半導体整流素子に関する技術が、例えば特許文献1の特開2005−317843号公報に開示されている。
特開2005−317843号公報
上述のような従来技術では、整流素子の逆方向リーク電流を小さくすることができるものの、ショットキー接合を利用しているので、そのリーク電流の低減には限界がある。そこで、さらにリーク電流を低減させて耐圧を向上させることのできる整流素子の実現が望まれている。
したがって、上述のような従来技術に鑑みて、本発明は、逆方向リーク電流を小さくして耐圧を向上させ得る整流素子を提供することを目的としている。
本発明は、逆方向リーク電流を小さくし耐圧を向上しつつ、オン電圧を低減させ得る整流素子を提供することをも目的としている。
本発明は、そのように改善された整流素子を用いることによって、低損失で高効率動作が可能な電力変換装置を提供することをも目的としている。
本発明による整流素子は、半導体層に接して形成されたアノード電極およびカソード電極と、半導体層上に絶縁膜を介して形成されたゲート電極とを含み、アノード電極とゲート電極とが互いに電気的に接続されていることを特徴としている。
なお、アノード電極は半導体層とオーム性接触していることが好ましい。また、アノード電極とゲート電極とは同じ材料で形成することもできる。
半導体層は、GaN、AlGaN、AlN、SiC、およびZnOのいずれかの層を含むことができる。また、半導体層は、チャネル層として作用し得る第1の半導体層と、この第1半導体層に比べて広い禁制帯幅を有していて第1半導体層に対して障壁層として作用する層を含んでなる第2の半導体層とを含むことができる。その場合、第1半導体層はInxGa1-xN(0≦x≦1)で形成し、第2半導体層はAlyGa1-yN(0≦y≦1)で形成することができる。また、第1半導体層はAlxGa1-xN(0≦x≦1)で形成し、第2半導体層はAlyGa1-yN(0<x<y≦1)で形成してもよい。さらに、ゲート電極は、第2半導体層上に絶縁膜を介して形成され得る。半導体層はゲート電極下の領域においてフッ素を含んで形成されてもよい。
以上のような整流素子を利用することによって、低損失で高効率動作が可能な電力変換装置を得ることができる。
以上のような本発明によれば、絶縁膜を介してゲート電極でチャネル層の制御を行うことによって、逆方向バイアス印加時に流れる逆方向リーク電流を低減させることができ、耐圧の高い整流素子を得ることができる。また、アノード電極とチャネル層とをオーミック接触させることによって、高い耐圧とともに低いオン電圧を有する整流素子を得ることもできる。
さらに、本発明による整流素子を利用することによって、その整流素子が順方向動作する際に生じる内部電圧降下を低減させることができ、低損失で高効率動作が可能な電力変換装置を提供することもできる。
(実施形態1)
図1は、本発明の実施形態1による整流素子の積層構成を模式的な断面図で示している。この整流素子は、基板1、半導体層2、不純物導入層3、コンタクト層4、アノード電極5、カソード電極6、ゲート電極7、および絶縁膜8を含んでいる。
図1は、本発明の実施形態1による整流素子の積層構成を模式的な断面図で示している。この整流素子は、基板1、半導体層2、不純物導入層3、コンタクト層4、アノード電極5、カソード電極6、ゲート電極7、および絶縁膜8を含んでいる。
本実施形態1において、基板1はSiC、半導体層2はp−GaN、不純物導入層3はイオン注入等によってSi等のn型ドーパントが導入されたn−GaN層、コンタクト層4はイオン注入等によって高濃度にn型ドーピングされたn+−GaN層、アノード電極5およびカソード電極6はTi/Al、ゲート電極7はAl、そして絶縁膜8はTiO2で形成されている。
ゲート電極7はアノード電極5と絶縁膜8の上に形成されており、すなわちゲート電極7とアノード電極5は電気的に接続されている。ここで、図1ではゲート電極7がアノード電極5に覆い被さるように形成される構造によって電気的に接続されているが、逆にアノード電極5がゲート電極7に覆い被さるように形成される構造や、ゲート電極とアノード電極が直接には接触せずに他の配線電極等を介して電気的に接続される構造などによって接続されてもよく、またゲート電極とアノード電極とが同じ材料で形成されて共通化された構造にしてもよい。このようなゲート電極とアノード電極との関係は、以下に述べられる他の種々の実施形態およびそれらの変形例においても同様である。
アノード電極5およびカソード電極6は、コンタクト層4を介して半導体層2とオーム性接触している。ゲート電極7直下の一部の領域からドレイン電極6下のコンタクト層4までの間においては、半導体層2中にn型ドーピングされた不純物導入層3が形成され、これはチャネル層として作用する。
このような図1の整流素子において、アノード電極5に順方向バイアス電圧を印加すれば、アノード電極5と電気的に接続されているゲート電極7下の絶縁膜8下に存在するp−GaN層2内に電子が発生して反転層が形成され、それがチャネル層として作用することによってアノード電極5からカソード電極6へ電流が流れる。
他方、アノード電極5に逆方向バイアス電圧を印加すれば、ゲート電極7近くのp−GaN層2と不純物導入層3からなるゲート・ドレイン間のチャネル層が空乏化されて電流が遮断される。このように、本発明による図1の整流素子では、絶縁膜8を介してゲート電極7でチャネル層を制御することによって整流動作を実現する。
逆方向バイアス電圧を印加した場合、従来技術による図12の整流素子では、第1アノード電極107のドレイン電極側端部近くにおいて半導体層122内の電界強度が最も高くなり、第1アノード電極107と半導体層122とのショットキー接合を介して逆方向リーク電流が流れる。他方、本実施形態1においては、逆方向バイアス電圧を印加すれば、ゲート電極7のドレイン電極側端部近くにおいて半導体層2内の電界強度が最も高くなるが、図1に示すようにゲート電極7と半導体層2との間に絶縁膜8が存在するので、ショットキー接合を利用する従来技術と比較して、逆方向リーク電流を大幅に低減させることができ、その結果として整流素子の耐圧を向上させることができる。
以上のように、本実施形態1においては、絶縁膜8を介してゲート電極7でチャネル層の制御を行うことによって、逆方向バイアス印加時に流れる逆方向リーク電流を低減させることができ、耐圧の高い整流素子を得ることができる。
図2は、図1の整流素子の一変形例を模式的な断面図で示している。この変形例では、半導体層2aがn−GaNで形成されている。また、不純物導入層3aは、半導体層2a上に再成長等によって形成されたp−GaN層である。
図2の変形例では、アノード電極5がゲート電極7上に覆い被さるように形成されて電気的に接続されている。また、ゲート・ドレイン間のチャネル層の一部はn−GaN層である半導体層2aにより構成されており、不純物導入層3aはゲート電極7下の領域内にp−GaN層を形成するために設けている。
この図2の整流素子において、アノード電極5に順方向バイアス電圧を印加すれば、アノード電極5と電気的に接続されているゲート電極7下の絶縁膜8下に存在する不純物導入層3aであるp−GaN層内に電子が発生して反転層が形成され、これがチャネル層として作用することによってアノード電極5からカソード電極6へ電流が流れる。
他方、アノード電極5に逆方向バイアス電圧を印加すれば、ゲート電極7近くのp−GaN層3aおよびn−GaN層2aの一部が空乏化することによって電流が遮断される。
このように、図2の変形例においても、図1の場合と同様に、絶縁膜8を介してゲート電極7でチャネル層の制御を行うことによって、逆方向バイアス印加時に流れる逆方向リーク電流を低減させることができ、耐圧の高い整流素子を得ることができる。
図3は、図1の整流素子のもう一つの変形例を模式的な断面図で示している。この変形例では、基板1aがn−SiCで、半導体層2aがn−GaNであり、そして、不純物導入層3aは半導体層2a上に再成長等によって形成されたp−GaN層である。図3の変形例では、ゲート電極7がアノード電極5と共通化され、同じTi/Alにて形成されている。これによって、整流素子を作成するプロセスを簡略化することができる。このとき、共通化された電極のうちで、コンタクト層4に接触している部分がアノード電極5として作用し、また絶縁膜8に接している部分がゲート電極7として作用する。なお、カソード電極6は、導電性のn−SiC基板1aの裏面に形成されている。
このような図3の整流素子の動作は図2の変形例と同様であるが、図3の整流素子ではカソード電極6がn−SiC基板1aの裏面に形成されているので、順方向バイアス電圧印加時における電流は、コンタクト層4から絶縁膜8下のp−GaN層3a内に形成されるチャネル層を介してn−GaN層2aまで横方向に流れた後に、SiC基板1aへ向かって縦方向に流れる。
以上のように、図3の変形例においても、図1の場合と同様に、絶縁膜8を介してゲート電極7でチャネル層の制御を行うことにより、逆方向バイアス印加時に流れる逆方向リーク電流を低減させることができ、耐圧の高い整流素子を得ることができる。
なお、上述の実施形態1およびその変形例では半導体層の材料としてGaNを用いた例が説明されたが、Si、GaAs、SiCなどの他の半導体材料を用いた整流素子においても本発明の効果を同様に得ることができる。ただし、オン電圧が低くかつ耐圧の高い大電力用途に好適な整流素子を実現するには、GaN、AlGaN、AlN、SiC、ZnOなどの禁制帯幅の広い半導体材料を用いることが望ましい。
また、上述の実施形態1およびその変形例ではアノード電極5と半導体層とはコンタクト層4を介してオーム性接触を形成しているが、アノード電極5はショットキー接合を形成していてもかまわない。このことは、以下の種々の実施形態およびその変形例においても同様である。しかしながら、整流素子を順方向動作させる時の内部電圧降下が小さいことが望ましいので、アノード電極5と半導体層はオーム性接触を形成していることが望ましい。
(実施形態2)
図4は、本発明の実施形態2による整流素子の積層構造を示す模式的断面図である。この図4の整流素子は、図1に比べて、バッファ層11、第1の半導体層21、およびその第1半導体層に比べて広い禁制帯幅を有する第2の半導体層22を含んでいることが特徴的である。
図4は、本発明の実施形態2による整流素子の積層構造を示す模式的断面図である。この図4の整流素子は、図1に比べて、バッファ層11、第1の半導体層21、およびその第1半導体層に比べて広い禁制帯幅を有する第2の半導体層22を含んでいることが特徴的である。
図4の整流素子において、基板1bはサファイア、バッファ層11はAlN、第1半導体層21はアンドープGaN、第2半導体層22はアンドープAlGaN、不純物導入層3はイオン注入等によってSi等のn型のドーパントが導入されたn−AlGaN/n−GaN層、コンタクト層4はイオン注入等によって高濃度にn型ドーピングされたn+−AlGaN/n+−GaN層、アノード電極5およびカソード電極6はTi/Al、ゲート電極7はNi/Au、そして絶縁膜8はSiN/SiO2の重ね膜である。
バッファ層11および半導体層21、22は、面方位が(1−102)面であるサファイア基板1b上に形成されている。このことによって、GaN層21とAlGaN層22のヘテロ接合界面において分極電界が生じず、ゲート電圧0Vにおいてゲート電極7下のヘテロ接合界面に2次元電子ガスがほとんど存在しない状態を可能にしている。ゲート電極7はアノード電極5および絶縁膜8の上に形成されており、ゲート電極7とアノード電極5は電気的に接続されている。アノード電極5およびカソード電極6はコンタクト層4を介して第1半導体層21内に形成されたチャネル層とオーム性接触している。ゲート電極7直下の一部の領域からドレイン電極6下のコンタクト層4までの間において、GaN層21とAlGaN層22とのヘテロ接合界面近傍にn型ドーピングされた不純物導入層3が形成され、これはチャネル層として作用する。
図4の整流素子において、アノード電極5に順方向バイアス電圧を印加すれば、アノード電極5と電気的に接続されているゲート電極7下において絶縁膜8下のヘテロ接合界面に2次元電子ガスが発生してチャネル層が形成され、アノード電極5からカソード電極6へ電流が流れる。このとき、アノード電極5はコンタクト層4を介してチャネル層とオーム性接触していることから、ショットキー接合を利用する従来技術と比較して、整流素子のオン電圧をより小さくすることが可能となる。また、第1半導体層よりも禁制帯幅の広い第2半導体層を用いてヘテロ接合界面の第1半導体層側にチャネル層が形成されることから、絶縁膜8から離れた場所にチャネル層が形成され、図1の整流素子と比較して、絶縁膜8と半導体層との界面における界面準位の影響を受けにくく、順方向バイアス印加時における電流がより流れやすくなる。
なお、図4の本実施形態2では第1半導体層21としてGaNを用いて第2半導体層22としてAlGaNを用いているが、第1半導体層21としてInxGa1-xN(0≦x≦1)を用いてもよく、また第1半導体層21としてAlxGa1-xNを用いて第2半導体層22としてAlyGa1-yN(0<x<y≦1)を用いるなどの他の構成を採用することも可能である。
他方、アノード電極5に逆方向バイアス電圧を印加すれば、ゲート電極7近くのヘテロ接合界面に形成されたチャネル層および不純物導入層3であるゲート・ドレイン間のチャネル層が空乏化されて電流が遮断される。このように本発明による図4の整流素子では、絶縁膜8を介してゲート電極7でチャネル層を制御することによって整流動作を実現する。
逆方向バイアス電圧を印加した場合、ゲート電極7のドレイン電極側端部近くにおいて半導体層22内の電界強度が最も高くなるが、図4の整流素子ではゲート電極7と半導体層22との間に絶縁膜8が存在するので、ショットキー接合を利用する従来技術と比較して、逆方向リーク電流を大幅に低減することができ、その結果として整流素子の耐圧を向上させることができる。
以上のように、本実施形態2によれば、絶縁膜8を介してゲート電極7によってチャネル層の制御を行うことによって、逆方向バイアス印加時に流れる逆方向リーク電流を低減させることができ、整流素子の耐圧を高めることができる。また、アノード電極5とチャネル層とがオーミック接触していることによって、オン電圧の低い整流素子が得られる。
図5は、本実施形態2における図4の整流素子の一変形例を示す模式的な断面図である。この変形例では、第1の半導体層21aはp−GaNであり、バッファ層11および半導体層21a、22は面方位が(0001)面であるサファイア基板1c上に形成されている。また、絶縁膜8は、半導体層22の一部を除去することにより半導体層21aおよび半導体層22に接して形成されており、その上にゲート電極7が形成されている。
この図5の整流素子において、アノード電極5に順方向バイアス電圧を印加すれば、アノード電極5と電気的に接続されているゲート電極7下の絶縁膜8下に存在するp−GaN層21a内に電子が発生して反転層が形成され、それによってチャネル層が形成されてアノード電極5からカソード電極6へ電流が流れる。
他方、アノード電極5に逆方向バイアス電圧を印加すれば、ゲート電極7近くのp−GaN層21aおよび不純物導入層3であるゲート・ドレイン間のチャネル層が空乏化されて電流が遮断される。
このように、図5の本変形例においても、図4の場合と同様に、絶縁膜8を介してゲート電極7でチャネル層の制御を行うことによって、逆方向バイアス印加時に流れる逆方向リーク電流を低減させることができ、耐圧の高い整流素子を得ることができる。
(実施形態3)
図6は、本発明の実施形態3による整流素子の積層構造を示す模式的な断面図である。
この整流素子において、基板1dはSi、バッファ層11はAlN、第1の半導体層21はアンドープGaN、第2の半導体層22はアンドープAlGaN/n−AlGaN/アンドープAlGaNの多層膜、不純物導入層3bはフッ素が導入された領域、コンタクト層4はイオン注入等によって高濃度にn型ドーピングされたn+−AlGaN/n+−GaN層、アノード電極5およびカソード電極6はTi/Al、ゲート電極7はNi/Au、そして絶縁膜8はSiN/SiO2の重ね膜で形成されている。
図6は、本発明の実施形態3による整流素子の積層構造を示す模式的な断面図である。
この整流素子において、基板1dはSi、バッファ層11はAlN、第1の半導体層21はアンドープGaN、第2の半導体層22はアンドープAlGaN/n−AlGaN/アンドープAlGaNの多層膜、不純物導入層3bはフッ素が導入された領域、コンタクト層4はイオン注入等によって高濃度にn型ドーピングされたn+−AlGaN/n+−GaN層、アノード電極5およびカソード電極6はTi/Al、ゲート電極7はNi/Au、そして絶縁膜8はSiN/SiO2の重ね膜で形成されている。
図6の整流素子においては、第1半導体層21と第2半導体層22のヘテロ接合界面には分極電界の影響によって2次元電子ガスが発生し、それによるチャネル層(図示せず)が形成されている。このとき、第2半導体層22として第1半導体層21に比べて禁制帯幅の広い半導体層を用い、ヘテロ接合界面の第1半導体層21側にチャネル層が形成されることから、絶縁膜8から離れた場所にチャネル層が形成される。したがって、本実施形態3の整流素子では、実施形態1に比較して、絶縁膜8と半導体層との界面に形成される界面準位の影響を受けにくく、順方向バイアス印加時における電流がより流れやすくなる。
なお、本実施形態3では第1半導体層21としてGaNを用いて第2半導体層22としてAlGaNを用いているが、第1半導体層21としてInGaNを用いてもよく、また第1半導体層21としてAlxGa1-xNを用いて第2半導体層22としてAlyGa1-yN(0<x<y≦1)を用いてもよい。
ゲート電極7はアノード電極5および絶縁膜8の上に形成されており、ゲート電極7とアノード電極5は電気的に接続されている。アノード電極5は、第2半導体層22とショットキー接合を形成している。カソード電極6はコンタクト層4を介して第1半導体層21内に形成されたチャネル層とオーム性接触している。ゲート電極7下の領域内において、第1半導体層21内および第2半導体層22内の一部にはフッ素導入領域3bが形成されている。フッ素は電気陰性度が大きくて負の電荷として作用するので、フッ素導入領域3bでは、チャネル層内の2次元電子ガスの濃度がフッ素の導入されていない領域に比べて低下している。ここでは、アノード電極5の電圧が0V以下においてフッ素導入領域3bにおけるチャネル層が空乏化する程度の濃度で、フッ素が導入されている。
このような図6の整流素子において、アノード電極5の電圧が0Vである場合には、フッ素導入領域3bによってゲート電極8直下のチャネル層が空乏化され、電流経路がピンチオフされて電流が遮断される。アノード電極5に順方向バイアス電圧を印加すれば、そのアノード電極5と電気的に接続されているゲート電極7の下方領域において、絶縁膜8下のフッ素導入領域内のヘテロ接合界面に2次元電子ガスが発生してチャネル層が形成されて、アノード電極5からカソード電極6へ電流が流れる。
他方、アノード電極5に逆方向バイアス電圧を印加すれば、絶縁膜8下のフッ素導入領域3b内およびゲート・ドレイン間のチャネル層が空乏化されて電流が遮断される。このように実施形態3による図6の整流素子においても、絶縁膜8を介してゲート電極7でチャネル層を制御することによって整流動作を実現することができる。
逆方向バイアス電圧を印加した場合、ゲート電極7のドレイン電極側端部近くにおいて半導体層22内の電界強度が最も高くなるが、図6の整流素子では、ゲート電極7と半導体層との間に絶縁膜8が存在するので、ショットキー接合を利用する従来技術と比較して、逆方向リーク電流を大幅に低減することができ、その結果として耐圧を向上させることができる。
以上のように、本実施形態3においても、絶縁膜8を介してゲート電極7でチャネル層の制御を行うことによって、逆方向バイアス印加時に流れる逆方向リーク電流を低減させることができ、耐圧の高い整流素子が得られる。
図7は、図6に示された実施形態3による整流素子の一変形例の積層構造を模式的な断面図で示している。この図7の変形例による整流素子は、図6の場合に比べて、アノード電極5がゲート電極7上に覆い被さるように形成されていることのみにおいて異なっている。
図8から図10は、図6に示された実施形態3による整流素子の更に他の変形例を模式的な断面図で示している。これらのいずれの変形例においても、アノード電極5は第1の半導体層21内に形成されたチャネル層とオーム性接触している。
図8の変形例においては、アノード電極5およびカソード電極6は、第2の半導体層22非常に薄い部分を介したトンネル電流機構によって、第1の半導体層21内に形成されたチャネル層とオーム性接触している。
図9の変形例においては、アノード電極5およびカソード電極6は、コンタクト層4を介して第1の半導体層21内に形成されたチャネル層とオーム性接触している。
図10の変形例においては、第2の半導体層22および第1の半導体層21の一部を除去した領域にアノード電極5およびカソード電極6を形成し、第1半導体層21の側方からチャネル層とオーム性接触している。
以上の変形例の他にオーミック接触の形成方法として、第2の半導体層および第1の半導体層の一部を除去した部分に高濃度にドーピングされたGaNやInGaNなどを再成長等によってコンタクト層を形成し、その上に電極を形成することでオーム性接触を形成する方法や、第2の半導体層および第1の半導体層は除去せず第2の半導体層上に電極を形成して熱処理による合金化によってオーム性接触を形成する方法などが可能である。
図7から図10における整流素子の動作は、基本的に図6の整流素子と同様であり、絶縁膜8を介してゲート電極7でチャネル層の制御を行うことによって、逆方向バイアス印加時に流れる逆方向リーク電流を低減させることができ、耐圧を改善させることができる。さらに、図8から図10の変形例では、絶縁膜8による逆方向リーク電流の低減および耐圧の向上とともに、アノード電極5とチャネル層とがオーミック接触していることによってオン電圧の低い整流素子を得ることができる。
(実施形態4)
図11は、本発明の実施形態4による電力変換装置である力率改善回路の主要部を示す回路図である。この電力変換装置は、交流電源31、整流素子であるダイオード32〜36、インダクタ37、電界効果トランジスタ38、キャパシタ39、および負荷抵抗40を含んでおり、整流素子32〜36には本発明による図8の整流素子を用いている。
図11は、本発明の実施形態4による電力変換装置である力率改善回路の主要部を示す回路図である。この電力変換装置は、交流電源31、整流素子であるダイオード32〜36、インダクタ37、電界効果トランジスタ38、キャパシタ39、および負荷抵抗40を含んでおり、整流素子32〜36には本発明による図8の整流素子を用いている。
電力変換装置である力率改善回路に用いられるダイオードに本発明による整流素子を用いれば、ダイオードが順方向動作する際の内部電圧降下を低減させることができるので、回路内部での損失が低減されて電力変換装置の効率が改善される。すなわち、本実施形態4では、低損失で高効率動作が可能な電力変換装置を得ることができる。
以上においては本発明が種々の実施形態およびそれらの変形例に基づいて具体的に説明されたが、本発明はそれらの実施形態や変形例に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々変更が可能であることは言うまでもない。
例えば、上述の実施形態や変形例ではバッファ層11としてGaNを用いたが、AlN、AlGaN、AlN/GaNなどの他のバッファ層を用いることもできる。
また、上述の実施形態や変形例では第1半導体層として1層のアンドープGaN層またはp−GaN層を用いたが、第1半導体層はn−GaN層であってもよく、またAlGaN、InGaN、またはGaN/AlGaN、InGaN/GaNなどの1層または多層のアンドープまたはドーピングされた半導体層を用いることもできる。
さらに、上述の実施形態や変形例では第2半導体層として1層のアンドープAlGaN層またはアンドープAlGaN/n−AlGaN/アンドープAlGaN多層膜を用いたが、ドーピングされたAlGaN層、Al組成やドーピング濃度の異なる複数のAlGaN層を含む多層AlGaN層、GaN/AlGaNもしくはInGaN/AlGaNなどの半導体層を含む多層半導体層のように1層または多層のアンドープまたはドーピングされた層からなる半導体層を用いてもよい。
さらに、上述の実施形態や変形例ではアノード電極5およびカソード電極6としてTi/Alを用いて説明したが、アノード電極とカソード電極は同じ電極材料によって構成される必要はなく、Ti/Au、Pt/Au、Ni/Au、W、WNx、WSixなどの電極材料を用いることもできる。
さらに、上述の実施形態や変形例ではゲート電極7としてAlおよびNi/Auを用いて説明したが、Ti/Al、Ti/Au、Pt/Au、Ni/Au、W、WNx、WSixなどの電極材料を用いることもできる。
さらに、上述の実施形態や変形例ではカソード電極6と半導体層とはオーム性接触を形成しているが、カソード電極はショットキー接合を形成する構成であってもかまわない。しかしながら、整流素子を順方向動作させた時の内部電圧降下の小さいことが望ましいので、カソード電極と半導体層はオーム性接を形成することが望ましい。
さらに、上述の実施形態や変形例では絶縁膜8としてTiO2およびSiN/SiO2重ね膜を説明したが、SiO2、SiN、Al2O3、HfO2、TaOx、MgO、Ga2O3、SiN/SiO2/SiN重ね膜等の絶縁膜を用いることもできる。
さらに、上述の実施形態では本発明の整流素子を力率改善回路に適用した例を示したが、インバータやコンバータ等のように他の電力変換装置に適用することもできる。
以上のような本発明によれば、高い耐圧とともに低いオン電圧を有する整流素子を提供することができ、また、そのような整流素子を利用することによって低損失で高効率動作が可能な電力変換装置を提供することができる。
1、1a、1b、1c、1d、101 基板、2、2a 半導体層、3、3a、3b 不純物導入層、4、104 コンタクト層、5、105、107 アノード電極、6、106 カソード電極、7 ゲート電極、8 絶縁膜、11、111 バッファ層、21、21a、121 第1の半導体層、22、122 第2の半導体層、31 交流電源、32〜36 整流素子、37 インダクタ、38 電界効果トランジスタ、39 キャパシタ、40 負荷抵抗。
Claims (10)
- 半導体層に接して形成されたアノード電極およびカソード電極と、前記半導体層上に絶縁膜を介して形成されたゲート電極とを含み、前記アノード電極と前記ゲート電極とが互いに電気的に接続されていることを特徴とする整流素子。
- 前記アノード電極は前記半導体層とオーム性接触していることを特徴とする請求項1に記載の整流素子。
- 前記アノード電極と前記ゲート電極とは同じ材料で形成されていることを特徴とする請求項1または2に記載の整流素子。
- 前記半導体層は、GaN、AlGaN、AlN、SiC、およびZnOのいずれかの層を含むことを特徴とする請求項1から3のいずれかに記載の整流素子。
- 前記半導体層は、チャネル層として作用し得る第1の半導体層と、この第1半導体層に比べて広い禁制帯幅を有していて前記第1半導体層に対して障壁層として作用する層を含んでなる第2の半導体層とを含むことを特徴とする請求項1から4のいずれかに記載の整流素子。
- 前記第1半導体層はInxGa1-xN(0≦x≦1)からなり、前記第2半導体層はAlyGa1-yN(0≦y≦1)からなることを特徴とする請求項5に記載の整流素子。
- 前記第1半導体層はAlxGa1-xN(0≦x≦1)からなり、前記第2半導体層はAlyGa1-yN(0<x<y≦1)からなることを特徴とする請求項5に記載の整流素子。
- 前記ゲート電極は、前記第2半導体層上に前記絶縁膜を介して形成されていることを特徴とする請求項5から7のいずれかに記載の整流素子。
- 前記半導体層は前記ゲート電極下の領域においてフッ素を含んでいることを特徴とする請求項1から8のいずれかに記載の整流素子。
- 請求項1から9のいずれかの整流素子を含むことを特徴とする電力変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007000151A JP2008166640A (ja) | 2007-01-04 | 2007-01-04 | 整流素子とそれを含む電力変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007000151A JP2008166640A (ja) | 2007-01-04 | 2007-01-04 | 整流素子とそれを含む電力変換装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008166640A true JP2008166640A (ja) | 2008-07-17 |
Family
ID=39695694
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007000151A Pending JP2008166640A (ja) | 2007-01-04 | 2007-01-04 | 整流素子とそれを含む電力変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008166640A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008277641A (ja) * | 2007-05-02 | 2008-11-13 | Toshiba Corp | 半導体装置 |
WO2012008074A1 (ja) * | 2010-07-16 | 2012-01-19 | パナソニック株式会社 | ダイオード |
US8283973B2 (en) | 2009-08-19 | 2012-10-09 | Panasonic Corporation | Semiconductor element, semiconductor device, and electric power converter |
US8410489B2 (en) | 2009-04-30 | 2013-04-02 | Panasonic Corporation | Semiconductor element, semiconductor device, and power converter |
JP2014078561A (ja) * | 2012-10-09 | 2014-05-01 | Rohm Co Ltd | 窒化物半導体ショットキバリアダイオード |
CN113948582A (zh) * | 2020-07-15 | 2022-01-18 | 广东致能科技有限公司 | 一种二极管及其制造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003229439A (ja) * | 2001-11-30 | 2003-08-15 | Shin Etsu Handotai Co Ltd | 化合物半導体素子 |
WO2005070007A2 (en) * | 2004-01-23 | 2005-08-04 | International Rectifier Corporation | Iii-nitride current control device and method of manufacture |
WO2006001369A1 (ja) * | 2004-06-24 | 2006-01-05 | Nec Corporation | 半導体装置 |
-
2007
- 2007-01-04 JP JP2007000151A patent/JP2008166640A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003229439A (ja) * | 2001-11-30 | 2003-08-15 | Shin Etsu Handotai Co Ltd | 化合物半導体素子 |
WO2005070007A2 (en) * | 2004-01-23 | 2005-08-04 | International Rectifier Corporation | Iii-nitride current control device and method of manufacture |
WO2006001369A1 (ja) * | 2004-06-24 | 2006-01-05 | Nec Corporation | 半導体装置 |
Non-Patent Citations (1)
Title |
---|
Y.CAI ET AL: "High-Performance Enhancement-Mode AlGaN/GaN HEMTs Using Fluoride-Based Plasma Treatment", IEEE ELECTRON DEVICE LETTERS, vol. 26, no. 7, JPN6012037510, July 2005 (2005-07-01), pages 435 - 437, XP011135432, ISSN: 0002284604, DOI: 10.1109/LED.2005.851122 * |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008277641A (ja) * | 2007-05-02 | 2008-11-13 | Toshiba Corp | 半導体装置 |
JP4695622B2 (ja) * | 2007-05-02 | 2011-06-08 | 株式会社東芝 | 半導体装置 |
US8390030B2 (en) | 2007-05-02 | 2013-03-05 | Kabushiki Kaisha Toshiba | Nitride semiconductor device |
US9029915B2 (en) | 2007-05-02 | 2015-05-12 | Kabushiki Kaisha Toshiba | Nitride semiconductor device |
US8410489B2 (en) | 2009-04-30 | 2013-04-02 | Panasonic Corporation | Semiconductor element, semiconductor device, and power converter |
US8933463B2 (en) | 2009-04-30 | 2015-01-13 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor element, semiconductor device, and power converter |
US8283973B2 (en) | 2009-08-19 | 2012-10-09 | Panasonic Corporation | Semiconductor element, semiconductor device, and electric power converter |
WO2012008074A1 (ja) * | 2010-07-16 | 2012-01-19 | パナソニック株式会社 | ダイオード |
US8809869B2 (en) | 2010-07-16 | 2014-08-19 | Panasonic Corporation | Diode with heterojunction of nitride semiconductor layers |
JP2014078561A (ja) * | 2012-10-09 | 2014-05-01 | Rohm Co Ltd | 窒化物半導体ショットキバリアダイオード |
CN113948582A (zh) * | 2020-07-15 | 2022-01-18 | 广东致能科技有限公司 | 一种二极管及其制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4775859B2 (ja) | 窒化物半導体装置とそれを含む電力変換装置 | |
JP4761319B2 (ja) | 窒化物半導体装置とそれを含む電力変換装置 | |
JP5589329B2 (ja) | Iii族窒化物半導体からなる半導体装置、電力変換装置 | |
JP4691060B2 (ja) | GaN系半導体素子 | |
US9029915B2 (en) | Nitride semiconductor device | |
JP2008172055A (ja) | 窒化物半導体装置及びそれを用いた電力変換装置 | |
US8890212B2 (en) | Normally-off high electron mobility transistor | |
EP1744371A1 (en) | GaN SEMICONDUCTOR DEVICE | |
JP5189771B2 (ja) | GaN系半導体素子 | |
JP2011071206A5 (ja) | ||
JP5645304B2 (ja) | ダイオード | |
JP2010135640A (ja) | 電界効果トランジスタ | |
JP2009009993A (ja) | 半導体装置 | |
JP6244557B2 (ja) | 窒化物半導体デバイス | |
JP2006222414A (ja) | 半導体装置 | |
JP2010067816A (ja) | 半導体装置 | |
JP2008277640A (ja) | 窒化物半導体素子 | |
JP2010206020A (ja) | 半導体装置 | |
JP2008016588A (ja) | GaN系半導体素子 | |
WO2012160757A1 (ja) | ショットキーダイオード | |
JP2008166639A (ja) | 整流素子およびそれを用いた電力変換装置 | |
JP2008166640A (ja) | 整流素子とそれを含む電力変換装置 | |
JP6343807B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
JP2009147264A (ja) | 窒化物半導体ヘテロ構造電界効果トランジスタ | |
JP2006286698A (ja) | 電子デバイス及び電力変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090218 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120713 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120724 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130108 |