CN113948582A - 一种二极管及其制造方法 - Google Patents
一种二极管及其制造方法 Download PDFInfo
- Publication number
- CN113948582A CN113948582A CN202010679823.7A CN202010679823A CN113948582A CN 113948582 A CN113948582 A CN 113948582A CN 202010679823 A CN202010679823 A CN 202010679823A CN 113948582 A CN113948582 A CN 113948582A
- Authority
- CN
- China
- Prior art keywords
- semiconductor layer
- electrode
- layer
- semiconductor
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 38
- 239000004065 semiconductor Substances 0.000 claims abstract description 352
- 239000000758 substrate Substances 0.000 claims abstract description 58
- 239000002800 charge carrier Substances 0.000 claims abstract description 40
- 239000007789 gas Substances 0.000 claims abstract description 40
- 239000000463 material Substances 0.000 claims description 43
- 239000012535 impurity Substances 0.000 claims description 13
- 150000002500 ions Chemical class 0.000 claims description 11
- 238000005468 ion implantation Methods 0.000 claims description 9
- 230000008859 change Effects 0.000 claims description 4
- 230000006911 nucleation Effects 0.000 description 24
- 238000010899 nucleation Methods 0.000 description 24
- 150000004767 nitrides Chemical class 0.000 description 16
- 238000000034 method Methods 0.000 description 15
- 230000008569 process Effects 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 8
- 238000002161 passivation Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 229910052593 corundum Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910001845 yogo sapphire Inorganic materials 0.000 description 3
- 229910002704 AlGaN Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000004075 alteration Effects 0.000 description 2
- BYFGZMCJNACEKR-UHFFFAOYSA-N aluminium(i) oxide Chemical compound [Al]O[Al] BYFGZMCJNACEKR-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000001965 increasing effect Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910017083 AlN Inorganic materials 0.000 description 1
- -1 GaAlLiO Inorganic materials 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910010093 LiAlO Inorganic materials 0.000 description 1
- 229910004541 SiN Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66136—PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
- H01L29/66204—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
- H01L29/66204—Diodes
- H01L29/66212—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本公开内容提供一种二极管及其制造方法。所述二极管包括衬底；在所述衬底上形成的第一半导体层；在所述第一半导体层上形成的第二半导体层；生成二维电荷载流子气的一界面；与所述二维电荷载流子气极性相反的第三半导体层；进行电气连接的第一电极和第二电极。所述二极管结构实现了具有低导通电阻、高耐压等优异特性。
Description
技术领域
本公开内容涉及半导体器件，具体而言，涉及一种二极管及其制造方法。
背景技术
二极管在半导体器件中有着重要的应用，例如其常用作开关和整流器等等，现有的技术中常见的二极管主要是基于PN结或肖特基结的二极管。对于PN结二极管而言，P型或N型半导体的迁移率由于受到掺杂离子的散射作用而降低，导致导通电阻的增加，进而对PN二极管的应用造成了很大限制；而对于肖特基结的二极管而言，则存在反向偏压较低、漏电流较大的问题。
为了解决现有的二极管存在的问题，本公开旨在提供一种新型的二极管结构，其通过综合考虑上述二极管类型的特点，解决或改善上述技术问题，实现了具有低导通电阻、高耐压等优异特性的二极管结构。
发明内容
在下文中将给出关于本公开内容的简要概述，以便提供关于本公开内容某些方面的基本理解。应当理解，此概述并不是关于本公开内容的穷举性概述。它并不是意图确定本公开内容的关键或重要部分，也不是意图限定本公开内容的范围。其目的仅仅是以简化的形式给出某些概念，以此作为稍后论述的更详细描述的前序。
根据本公开内容的一方面，提供了一种二极管，其包括：衬底；在所述衬底上形成的第一半导体层；在所述第一半导体层上形成的第二半导体层；生成二维电荷载流子气的一界面；衬底上形成的与所述二维电荷载流子气极性相反的第三半导体层；与二维电荷载流子气形成欧姆接触的第一电极，与所述第三半导体层形成欧姆接触或肖特基接触的第二电极，或者与所述第二半导体层形成肖特基接触的第二电极。
进一步的，其中：第一半导体层与所述第二半导体层之间的界面处形成二维电荷载流子气；在第一半导体层中形成的第三半导体层。
进一步的，其中所述第三半导体层可以直接接触所述第一半导体层的第一表面；或者所述第三半导体层与所述第一半导体层的第一表面间隔一厚度。
进一步的，其中在所述第一半导体层第一表面上形成的第三半导体材料层。
进一步的，其中在除所述第三半导体层外的所述第三半导体材料层中具有改变其局部性质的改性杂质离子。
进一步的，其中当所述第三半导体层为P-型半导体层时，所述改性杂质离子为Si或Ge；当所述第三半导体层N-型半导体层时，所述杂质离子为Mg。
进一步的，其中通过掺杂的N或Ar离子在所述第三半导体层周围形成共面的高阻或绝缘的区域。
进一步的，其中所述第三半导体层与所述第一半导体层共面形成。
进一步的，其中所述第三半导体层围绕所述第一半导体层的侧表面。
进一步的，其中所述第三半导体层被第一绝缘层围绕。
进一步的，其中在所述第三半导体层上和/或第一半导体层上形成第四半导体层，所述第四半导体层与所述第二半导体层之间的界面处形成二维电荷载流子气。
进一步的，其中二极管不加偏压的时候，第三半导体层与所述第二半导体层之间的区域存在二维电荷载流子气；或者，二极管不加偏压的时候，第三半导体层与所述第二半导体层之间的区域不存在二维电荷载流子气，但在二极管正偏的时候，所述区域存在二维电荷载流子气。
进一步的，其中通过对第三半导体层掺杂浓度的调整使得所述第三半导体层与所述二维电荷载流子气在投影上的接触长度大于0.1微米。
进一步的，其中在所述衬底和所述第一半导体层之间具有一成核层。
进一步的，其中在所述成核层和所述第一半导体层之间形成一缓冲层。
进一步的，其中在所述第二半导体层上形成一钝化层。
进一步的，其中所述第二电极包括下述任一种或多种组合限定：
在所述第三半导体层的上形成的所述第二电极；
在所述第三半导体层的侧面形成的所述第二电极；
所述第二电极具有两个子电极，其中在所述第三半导体层的上形成的第一和第二子电极，所述第一子电极与所述第三半导体层形成欧姆接触，所述第二子电极与所述二维电荷载流子气形成欧姆接触或肖特基接触；
所述第二电极具有两个子电极，其中在所述第三半导体层的侧表面形成的第一子电极，在所述第三半导体层的上形成的第二子电极，所述第一子电极与所述第三半导体层形成欧姆接触，所述第二子电极与所述二维电荷载流子气形成欧姆接触或肖特基接触。
进一步的，其中所述衬底还具有一衬底电极，所述第二电极与所述衬底电极电性连接。
根据本公开内容的另一方面，提供了一种二极管的制造方法，其包括：
提供一衬底；
在衬底上外延生长第一半导体层；
在所述第一半导体层上形成第二半导体层；
提供一产生二维电荷载流子气的界面；
在衬底上形成与所述二维电荷载流子气极性相反的第三半导体层；
形成与所述二维电荷载流子气欧姆接触的第一电极；形成与所述第三半导体层欧姆接触或肖特基接触的第二电极，或者形成与所述第二半导体层肖特基接触的第二电极。
进一步的，其中在所述第一半导体层中通过离子注入形成所述第三半导体层。
进一步的，其中在所述第一半导体层中形成一沟槽，通过外延工艺在所述沟槽内形成所述第三半导体层。
进一步的，其中在所述第一半导体层的第一表面上形成所述第三半导体材料层，然后通过离子注入在第三半导体材料层中注入改性杂质离子，改变其局部性质。
进一步的，其中当所述第三半导体层为P-型半导体层时，所述改性杂质离子为Si或Ge；当所述第三半导体层N-型半导体层时，所述改性杂质离子为Mg。
进一步的，其中所述杂质离子为N或Ar，使得部分所述第三半导体材料层变为高阻或绝缘态。
进一步的，其中在第一半导体层上侧向外延生长第三半导体材料层，形成与所述第一半导体层共面的所述第三半导体层。
进一步的，其中进一步沉积第一绝缘材料，形成与所述第一半导体层和所述第三半导体层共面的第一绝缘层。
进一步的，其中在所述衬底和所述第一半导体层之间形成一成核层。
进一步的，其中在所述衬底上形成具有开口的第三绝缘层，在所述开口中形成所述成核层；或者在所述衬底上形成所述成核层，再在其上形成具有开口的第三绝缘层以露出部分的所述成核层。
进一步的，其中在所述成核层上形成一缓冲层，再进一步形成所述第一半导体层。
进一步的，其中在形成所述第二半导体层之前，形成一第四半导体层。
进一步的，其中所述第二半导体层共形的形成在所述第四半导体层上。
进一步的，其中在所述第二半导体层上形成钝化层。
进一步的，其中所述第二电极包括下述任一种或多种组合限定：
在所述第三半导体层的上形成所述第二电极；
在所述第三半导体层的侧面形成所述第二电极；
所述第二电极具有两个子电极，其中在所述第三半导体层的上表面形成第一和第二子电极，所述第一子电极与所述第三半导体层形成欧姆接触，所述第二子电极与所述二维电荷载流子气形成欧姆接触或肖特基接触；
所述第二电极具有两个子电极，其中在所述第三半导体层的侧表面形成第一子电极，在所述第三半导体层的上表面形成第二子电极，所述第一子电极与所述第三半导体层形成欧姆接触，所述第二子电极与所述二维电荷载流子气形成欧姆接触或肖特基接触。
进一步的，其中在所述衬底上形成一衬底电极，所述第二电极与所述衬底电极电性连接。
根据本公开内容的另一方面，提供了一种电子设备，其包括上述任一项的二极管。
本公开内容的方案至少能有助于实现如下效果之一：所述二极管能够实现低导通电阻、高耐压，从而使得二极管具有良好的单向导通特性，在使用中更安全。
附图说明
参照附图下面说明本公开内容的具体内容，这将有助于更加容易地理解本公开内容的以上和其他目的、特点和优点。附图只是为了示出本公开内容的原理。在附图中不必依照比例绘制出单元的尺寸和相对位置。在附图中：
图1-8示出了根据第一实施方案的二极管及其制造方法的示意性剖视图；
图9-14示出了根据第二实施方案的二极管及其制造方法的示意性剖视图；
图15-18示出了根据第三实施方案的二极管及其制造方法的示意性剖视图；
图19-23示出了根据第四实施方案的二极管及其制造方法的示意性剖视图；
图24-28示出了根据第五实施方案的二极管及其制造方法的示意性剖视图；
图29-31示出了根据第六实施方案的二极管及其制造方法的示意性剖视图；
图32-34示出了根据第七实施方案的二极管及其制造方法的示意性剖视图；
图35示出了根据第八实施方案的二极管及其制造方法的示意性剖视图；
具体实施方式
在下文中将结合附图对本公开内容的示例性公开内容进行描述。为了清楚和简明起见，在说明书中并未描述实现本公开内容的所有特征。然而，应该了解，在开发任何这种实现本公开内容的过程中可以做出很多特定于本公开内容的决定，以便实现开发人员的具体目标，并且这些决定可能会随着本公开内容的不同而有所改变。
在此，还需要说明的是，为了避免因不必要的细节而模糊了本公开内容，在附图中仅仅示出了与根据本公开内容的方案密切相关的器件结构，而省略了与本公开内容关系不大的其他细节。
应理解的是，本公开内容并不会由于如下参照附图的描述而只限于所描述的实施形式。本公开内容中，在可行的情况下，不同实施方案之间的特征可替换或借用、以及在一个实施方案中可省略一个或多个特征。
在以下具体实施方案中可参照附图，附图形成了本公开内容的一部分并例示了示例性实施方案。此外，应理解的是，在不脱离所请求保护的主题的范围的情况下，可以利用其它实施方案并可以做出结构和/或逻辑改变。还应当指出，方向和参照(例如，上、下、顶部、底部、等等)仅用于帮助对附图中的特征的描述，并非在限制性意义上仅采用以下具体实施方案。
如在本公开内容的说明书和所附权利要求书中所使用的，除非上下文另外明确指示，单数形式“一”、“一个”和“所述”也包括复数形式。还将理解的是，如本文中所使用的术语“和/或”指代并包括相关联的列出的项中的一个或多个的任何和所有可能的组合。
第一实施方案
参照图1来描述根据第一实施方案的半导体器件及其制造方法。
具体地，第一实施方案的半导体器件为化合物半导体器件。进一步地，所述化合物半导体器件为包含氮化物半导体材料的化合物半导体器件，也称为氮化物半导体器件。所述氮化物半导体器件包括其中使用氮化物半导体材料的二极管。更进一步的，所述二极管是包含GaN半导体材料的GaN二极管。
如图1所示，在第一实施方案中，所述二极管，包括衬底100，所述衬底100的材质可以根据实际需要选取，本实施方案中并不限制衬底100的具体形式。可选的，所述衬底100可以是蓝宝石、ZnO、SiC、AlN、GaAs、LiAlO、GaAlLiO、GaN、Al2O3或单晶硅等；优选的，所述衬底100可以是(0001)面的Al2O3；更优选的，所述衬底100可以是(111)面的硅衬底100。在衬底100第一表面1001上形成的第一半导体层201，可选的，所述第一半导体层201为GaN层。进一步的，所述第一半导体层201为i-GaN或非故意掺杂GaN层。所述第一半导体层201具有与所述衬底100第一表面1001相对的第二表面2012及具有背离衬底100第一表面的第一表面2011。所述GaN层垂直于所述衬底100第一表面的方向为[0001]方向。
在所述第一半导体层201的第一表面上形成的第二半导体层202。第一半导体层201具有比第二半导体层202更小的禁带宽度，从而在第一半导体层201和第二半导体层202之间界面形成二维电荷载流子气，例如2DEG。所述第二半导体层202具有与所述第一半导体层201的第一表面2011相对的第二表面2022以及具有背离所述第一半导体层201第二表面2012的第一表面2021。可选的，所述第二半导体层202为AlN、AlGaN、InAlGaN、InAlN层等。
在所述第二半导体层202的第一表面上形成的一绝缘层300。所述绝缘层300可为钝化层，可选的所述钝化层材料为SiO2、SiN、Al2O3等。
在所述第一半导体层201内具有第三半导体层203，所述第三半导体层203为P-型第三半导体层，可选的，所述P-型第三半导体层203为P-型GaN。其中P-型GaN可以直接接触所述第二半导体层的第二表面，也可以与所述第二半导体层的第二表面间隔一定厚度，即可以在两者之间间隔一定的第一半导体材料。相应的，P-型GaN直接接触所述第二半导体层的第一表面时在所述第三半导体层203和所述第二半导体层202之间构成2DEG或电子沟道；或者P-型GaN与所述第二半导体层的第一表面间隔一定厚度时，在所述第一半导体层201和所述第二半导体层202之间构成2DEG或电子沟道。
所述第三半导体层203的设置，如其厚度，长度，宽度，P-型掺杂浓度的多少等可以通过器件参数设置以满足器件的实际功率需求即可。示例性的，第三半导体层的厚度可大于0.1微米，长度大于0.2微米，P-型杂质的掺杂浓度可以为1E+17/cm3-1E+20/cm3，其可以使得所述第三半导体层与所述第二半导体层构成的界面在不加偏压的情况下存在2DEG，也可以在不加偏压的时候由于所述第三半导体层的耗尽使得所述界面处不存在2DEG，但在所述正偏压的情况下所述界面处存在2DEG。
当不加偏压不存在2DEG的情况下，示例性的，可通过P型杂质的掺杂浓度的调整使得所述二维电子气与所述第三半导体层的接触长度(overlap)d大于0.1微米。
进一步的，所述第三半导体层203与所述第二半导体层的距离的设置、所述第三半导体层203的宽度以及所述第二半导体层的组分和厚度进行控制。所述第三半导体层沿着二维电荷载流子气流动方向的长度也可以精确控制，进而实现合适的长度尺寸。由于耗尽区的电阻通常相对较高，所以降低这部分的长度可以有效降低器件的导通电阻，也有利于缩小器件的尺寸、提高晶圆的面积利用率，但是也需指出太短的耗尽区可能导致器件反偏时出现较大的漏电流。
所述二极管还包括P电极构成的阳极401和N电极构成的阴极402。所述阴极402形成在第一半导体层201或第二半导体层202上，与2DEG形成欧姆接触。所述阳极401形成在所述第三半导体层203或其上的第二半导体层202上，与所述第三半导体层形成欧姆接触或者所述阳极401形成在所述第三半导体层203或其上的第二半导体层202上，与所述第三半导体层或第二半导体层形成肖特基接触。
进一步的，所述第三半导体层203落在所述衬底上的正投影的长度范围与所述阳极401沿所述方向正投影的长度范围大致相同。或者所述第三半导体层203落在所述衬底上的正投影的长度范围大于所述第二电极401沿所述方向正投影的长度范围部分。
当第三半导体层与所述阳极形成欧姆接触时，其中所述第三半导体层203与所述二维电荷载流子气(例如2DEG)构成PN结，当二维电荷载流子气为2DEG时，其具有类似于N型半导体的性质，在其与所述P-型第三半导体层的交界处构成类似于PN结的结构，由此构成PN晶体管基本结构。在正向导通时，所述阳极处于高电位，所述阴极处于低电位，电子从所述阴极流向所述第三半导体层/阳极。由于所述二维电荷载流子气在正向导通时参与电流导通，因此器件可以具有较低的导通电阻，同时，所述二维电荷载流子气与所述第三半导体层具有较大的接触面积，可以有效降低电流的富集和电场的尖峰分布。在反向偏压时，所述阳极处于低电位，所述阴极处于高电位，此时所述二维电荷载流子气被全部或部分耗尽，导致很低的漏电流。
现将参照图2-6来示例性描述用于制造第一实施方案的半导体器件的制造方法。
步骤100、提供一衬底100，衬底100材料的选取参见第一实施方案中的描述，在此不再赘述。
步骤200、在衬底100的第一表面上外延生长所述第一半导体层201。
步骤300、在所述第一半导体层201中通过离子注入形成所述第三半导体层203，所述第三半导体层的设置方式可以如第一实施方案一中所述，通过所述离子注入的能量的调整可以实现所述第三半导体层的第一表面与所述第一半导体层的第一表面的距离大小。
步骤400、在所述第一半导体层201上形成所述第二半导体202，从而在所述第二半导体层和所述第一半导体层的界面处感应出二维电荷载流子气。应当理解的是，所述第三半导体层可以耗尽或者不耗尽所述二维电荷载流子气，从而根据所述第三半导体层的第一表面与所述第二半导体层第一表面的距离，在所述第三半导体层的第一表面上方构成所述第三半导体层与所述第二半导体层接触而构成的界面；或者在所述第三半导体层的第一表面上方构成由所述第一半导体层和所述第二半导体层构成的界面。上述接触界面处可以在不加偏压的情况下存在二维电荷载流子气，或者在不加偏压的情况下不存在二维电荷载流子气，但在施加正偏压的情况下存在二维电荷载流子气。
步骤500、在所述第三半导体层203上形成一钝化层300。
步骤600、在所述钝化层300和所述第二半导体层202的相应位置形成开口进而分别形成所述阳极401和阴极402。
现将参照图7-8来示例性描述用于制造第一实施方案的半导体器件的另一制造方法。
所述制造方法与前述制造方法的区别仅在于：
步骤300：在所述第一半导体层201中对应于后续第二电极形成的位置处形成沟槽2013，通过外延工艺生长形成P-型氮化物半导体层，然后再通过平面化工艺,示例性的,通过化学机械抛光(CMP)工艺仅保留填充于槽内的P-型氮化物半导体层，构成所述的第三半导体层203。
第二实施方案
参照图9来描述根据第二实施方案的二极管。
第二实施方案与所述第一实施方案的区别在于，由第三半导体材料层构成的第三半导体层不形成在所述第一半导体层的内部，而是形成在所述第一半导体层的第一表面上。然后，在第三半导体材料层中形成局部改性的区域2031。
现将参照图10-14来示例性描述用于制造第二实施方案的二极管的制造方法。
所述制造方法与第一实施方案中的制造方法的区别在于：
步骤302、在所述第一半导体层201的第一表面上外延生长第三半导体材料层205。
步骤303、在所述第三半导体材料层205上形成一光刻掩膜，通过离子注入工艺注入N型杂质Si或Ge等，改变未被光刻掩膜覆盖的所述第三半导体材料层205的局部性质；或者通过离子注入工艺注入N或Ar等杂质，使得未被光刻掩膜覆盖的所述第三半导体材料层205变为高阻或绝缘态，去除所述光刻掩膜。进而构成包含所述第三半导体层203的结构。可选的，进一步通过退火等热处理的方法修复晶格，降低离子注入导致的损伤。
步骤400、在所述第三半导体材料层205上形成所述第二半导体层202。
上述制造方法可以形成均匀的第三半导体材料层，而通过离子注入掺杂将部分区域改性的方法也避免了涉及到多次的外延及CMP工艺，使得工艺简化，通过这种方法能实现仅在所需的区域存在有效的第三半导体层，第三半导体层不能在所述第三半导体材料层中设置的原因包括：会导致二维电荷载流子气部分或全部的耗尽，从而使得器件的导通电阻增加；其次，所述第三半导体层会非常靠近N电极，从而导致器件的耐击穿电压急剧降低。
第三实施方案
参照图15来描述根据第三实施方案的半导体器件。
第三实施方案与所述第一实施方案的区别在于，所述第三半导体层不形成在所述第一半导体层的内部，而是形成在所述第一半导体层的周边，且所述第三半导体层的第一表面与所述第一半导体层的第一表面共面。
进而，所述第二半导体层包覆所述第三半导体层的侧表面上，以及形成在所述第三半导体层和所述第一半导体层各自的第一表面上。
现将参照图16-18来示例性描述用于制造第三实施方案的半导体器件的制造方法。
步骤300、在所述第一半导体层201的表面和侧面上外延生长第三半导体材料层205，即进行P-型掺杂氮化物层的生长。在生长一定厚度的P-型掺杂氮化物层后，可以去除所述P-型氮化物半导体材料层上表面的部分或者可以去除所述P-型氮化物半导体材料层上表面的部分和所述第一半导体层201的部分第一区域以暴露第三半导体层203和所述第一半导体层201。
步骤400、在所述第三半导体层203和所述绝缘层310上形成所述第二半导体层202，所述第二半导体层202形成包覆所述第三半导体层的侧表面上，以及形成在所述第三半导体层和所述第一半导体层各自的第一表面上。
第四实施方案
参照图19-23来描述根据第四实施方案的二极管。
第四实施方案与所述第一实施方案的区别在于，所述第三半导体层不形成在所述第一半导体层的内部，而是形成在所述第一半导体层的周边，以及在所述第三半导体层的周边还形成有绝缘层310，且所述第三半导体层的第一表面、所述第一半导体层的第一表面和所述绝缘层310的第一表面共面。
进而，所述第二半导体层形成在所述绝缘层310、所述第三半导体层和所述第一半导体层各自的第一表面上。
所述绝缘层310的作用是用于填充由于相邻的半导体层外延结构之间可能存在的间隙，避免在器件表面存在较大的形貌。
现将参照图20-23来示例性描述用于制造第四实施方案的半导体器件的制造方法。
步骤300、在所述第一半导体层201的表面和侧面上外延生长第三半导体材料层205，即进行P-型掺杂氮化物层的生长。可以理解的是，可以在生长一定厚度的P-型掺杂氮化物层后，去除所述P-型氮化物半导体材料层上表面的部分或者可以去除所述P-型氮化物半导体材料层上表面的部分和所述第一半导体层201的部分第一区域以暴露第三半导体层203和所述第一半导体层201。进一步可以理解的是，也可以不进行暴露所述第一半导体层的平坦化工艺。
步骤301、沉积一绝缘层材料，以填充相邻结构之间可能存在的间隙，然后通过诸如平坦化等工艺在所述第三半导体层的周边形成与所述第三半导体层和第一半导体层第一表面共面的绝缘层310。
可以理解的是，也可以把去除氮化物半导体上的绝缘层310的步骤结合步骤300的去除所述P-型氮化物半导体材料层上表面的部分和所述第一半导体层201的部分第一区域以暴露第三半导体层203和所述第一半导体层201的步骤同时进行。
步骤400、在所述绝缘层、第三半导体材料层205和所述绝缘层310上形成所述第二半导体层202。
第五实施方案
参照图24-27来描述根据第五实施方案的二极管及其制造方法。
在所述第一至第四实施方案的基础上，在衬底100第一表面1001上与第一半导体层201之间形成具有镶嵌在绝缘层320中的成核层330。然后再以所述成核层330为核心进行所述第一半导体层的生长。
可以理解的是，也可以在衬底100第一表面1001上与第一半导体层201之间形成有一成核层，然后在所述成核层上再覆盖一绝缘层，对所述绝缘层进行开口暴露部分的成核层，然后再以所述成核层为核心进行所述第一半导体层的生长。
对于先形成具有镶嵌在绝缘层中的成核层或是先形成成核层再形成具有开口的绝缘层，其可采用本领域悉知的工艺方法进行，在此不再赘述。
应指出的是，对于材料为Al2O3的衬底而言，成核层在一定的工艺条件下，可以在所述露出的衬底上有选择性的生长，而不在所述绝缘层上生长。
然而对于硅衬底而言，通常需要采用AlN作为成核层而AlN的选择性比较差，从而除了在露出的硅衬底上形成成核材料外，在所述绝缘层上也会形成所述成核材料，进而可以在生长完成核层后，刻蚀/去除在所述绝缘层上的所述成核材料。
可以理解的是，对于硅衬底而言，可以通过生长条件的选择，使得AlN的生长选择性比较高，从而在所述绝缘层上的沉积很少，也就是说除了在所述露出的硅衬底上生长外，所述绝缘层上并没有明显的成核材料的生长。这时，也可以省略去除所述绝缘层上的成核材料的步骤。
进一步可以理解的是，还可以如图28所示在成核层上先形成一缓冲层，然后再进一步形成所述第一半导体层。所述缓冲层可以减少晶格常熟和热膨胀系数等差异，提高晶体质量，降低阳极与衬底之间的漏电流。缓冲层可以是AlN、GaN、AlGaN、InGaN、AlInN和AlGaInN中的一种或多种。
第六实施方案
图29-31来示例性描述根据第六实施方案的二极管及其制造方法。
在前述实施方案基础上，可以在形成所述第二半导体层之前，形成一第四半导体层，示例性的，所述第四半导体层可以是AlN层，用于降低由于所述第三半导体层中P-掺杂引起的迁移率下降效应。
所述第四半导体层可以覆盖在所述第一和第三半导体层上；所述第四半导体层可以覆盖在所述第三半导体层上；所述第四半导体层可以覆盖在所述第三半导体层和绝缘层310上，或者所述第四半导体层可以覆盖在所述第一半导体层、第三半导体和绝缘层320上。此外所述第四半导体层不仅可以覆盖在所述第一和第三半导体层上，还可以包覆所述第三半导体层的侧表面。
所述第二半导体层根据所述第四半导体层的形态对其进行全面的覆盖，即所述第二半导体层可以覆盖在所述第四半导体层的上表面，或者所述第二半导体层可以覆盖在所述第四半导体层的上表面和侧表面。
与实施方案一相类似，其中阴极402形成在第四半导体层上。所述阳极401与所述第三半导体层203形成欧姆接触或肖特基接触，或者所述阳极与所述第二半导体层形成肖特基接触，所述阴极402与所述二维电荷载流子气形成欧姆接触。
第七实施方案
参照图32-33来描述根据第七实施方案的二极管及其制造方法。
在前述实施方案的基础上，N电极构成的阴极402形成在所述第一半导体层的上方，P电极构成的阳极401形成在所述第三半导体层和所述第二半导体层的侧表面上。所述P电极与所述第三半导体层欧姆接触或肖特基接触。所述N电极与所述2DEG欧姆接触。
可替代的，所述N电极构成的阴极402形成在所述第一半导体层或势垒层也就是所述第二半导体层上方，P电极构成的阳极401形成在所述第三半导体层和所述第二半导体层的侧表面上。所述P电极与所述第三半导体层欧姆接触或肖特基接触，或者所述P电极与所述第二半导体层形成肖特基接触。所述N电极构成的阴极与所述2DEG欧姆接触。进一步的，在所述绝缘层上也可以设置一衬底电极403，所述P电极构成的阳极401可以与所述衬底电极403电连接。
其制造方法示例性如下。去除所述间隙上的所述第二半导体层202和所述绝缘体310，或者如图34所示去除所述间隙上的所述第二半导体层202、所述绝缘体310和所述绝缘层320，然后在暴露出的所述第二半导体层202、所述P-型GaN层203的侧壁上形成一阳极401，在所述第二半导体层上形成一阴极。或者如图32所示，在暴露出的所述第二半导体层202、所述P-型GaN层和所述绝缘层500的侧壁上形成一阳极401，在所述第二半导体层上形成一与2DEG欧姆接触的阴极。
进一步的，如图33所示，可以在所述衬底上形成所述一衬底电极，所述阳极可以与所述衬底电极相连接。所述阳极与所述P-型GaN层形成欧姆接触的材料与所述衬底电极与所述衬底形成欧姆接触的材料可以相同或不同。
第八实施方案
参照图35来描述根据第八实施方案的半导体器件及其制造方法。
在前述实施方案的基础上，N电极构成的阴极402形成在所述第一半导体层的上方，P电极构成的第一阳极4011形成在所述第三半导体层和所述第二半导体层的侧表面上。所述P电极与所述第三半导体层欧姆接触。N电极构成的第二阳极4012形成在所述第三半导体层上，N电极构成的第二阳极4012与所述2DEG欧姆接触，并与所述P电极共同构成阳极，N电极构成的第二阳极4012可以降低正向偏压时候的导通电阻。在反向偏置的情况下，通过设计合理的P型第三半导体长度和浓度，也可以获得较低的漏电流。
可替代的，所述P电极还可以形成在所述绝缘层320、所述第三半导体层和所述第二半导体层的侧表面上，进一步的，在所述绝缘层上也可以设置一衬底电极403，所述P电极构成的阳极可以与所述衬底电极403电连接。所述N电极构成的阴极402与所述2DEG欧姆接触。
可替代的，N电极构成的第二阳极4012形成在所述第三半导体层或所述第二半导体层的上方，与2DEG或第二半导体层构成肖特基接触。在器件正向偏置时，该第二阳极4012可有效降低器件的导通电阻。在反向偏置的情况下，该第二阳极4012电极与2DEG构成的肖特基结配合PN结可以获得较低的漏电流。
第九实施方案
一种电子设备，所述电子设备可以是稳压器、整流器、逆变器、充电器等等。所述电子设备包括上述实施方案中的任一种二极管，所述二极管构成了所述电子电力器件中的基本构成单元。
以上结合具体的实施方案对本公开内容进行了描述，但本领域技术人员应该清楚，这些描述都是示例性的，并不是对本公开内容的保护范围的限制。本领域技术人员可以根据本公开内容的精神和原理对本公开内容做出各种变型和修改，这些变型和修改也在本公开内容的范围内。
Claims (10)
1.一种二极管，其包括：
衬底；
在所述衬底上形成的第一半导体层；
在所述第一半导体层上形成的第二半导体层；
生成二维电荷载流子气的一界面；
衬底上形成的与所述二维电荷载流子气极性相反的第三半导体层；
与二维电荷载流子气形成欧姆接触的第一电极；
与所述第三半导体层形成欧姆接触或肖特基接触的第二电极；或者与所述第二半导体层形成肖特基接触的第二电极。
2.如权利要求1所述的二极管，其中：
所述第一半导体层与所述第二半导体层之间的界面处形成二维电荷载流子气；
在所述第一半导体层中形成的所述第三半导体层。
3.如权利要求1所述的二极管，其中在所述第一半导体层第一表面上形成的第三半导体材料层。
4.如权利要求3所述的二极管，其中在除所述第三半导体层外的所述第三半导体材料层中具有改变其局部性质的改性杂质离子。
5.如权利要求1-4中任一项所述的二极管，其中通过对所述第三半导体层掺杂浓度的调整使得所述第三半导体层与所述二维电荷载流子气在投影上的接触长度d大于0.1微米。
6.一种二极管的制造方法，其包括：
提供一衬底；
在所述衬底上外延生长第一半导体层；
在所述第一半导体层上形成第二半导体层；
提供一产生二维电荷载流子气的界面；
在所述衬底上形成与所述二维电荷载流子气极性相反的第三半导体层；
形成与所述二维电荷载流子气欧姆接触的第一电极；
形成与所述第三半导体层欧姆接触或肖特基接触的第二电极；或者形成与所述第二半导体层肖特基接触的第二电极。
7.如权利要求6所述的制造方法，其中在所述第一半导体层的第一表面上形成所述第三半导体材料层，然后通过离子注入在所述第三半导体材料层中注入改性杂质离子，改变其局部性质。
8.如权利要求6-7中任一项所述的制造方法，其中在形成所述第二半导体层之前，形成一第四半导体层。
9.如权利要求6-8所述的制造方法，其中所述第二电极包括下述任一种或多种组合限定：
在所述第三半导体层的上形成所述第二电极；
在所述第三半导体层的侧面形成所述第二电极；
所述第二电极具有两个子电极，其中在所述第三半导体层的上表面形成第一和第二子电极，所述第一子电极与所述第三半导体层形成欧姆接触，所述第二子电极与所述二维电荷载流子气形成欧姆接触或肖特基接触；
所述第二电极具有两个子电极，其中在所述第三半导体层的侧表面形成第一子电极，在所述第三半导体层的上表面形成第二子电极，所述第一子电极与所述第三半导体层形成欧姆接触，所述第二子电极与所述二维电荷载流子气形成欧姆接触或肖特基接触。
10.一种电子设备，其包括权利要求1-9中任一项的二极管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010679823.7A CN113948582A (zh) | 2020-07-15 | 2020-07-15 | 一种二极管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010679823.7A CN113948582A (zh) | 2020-07-15 | 2020-07-15 | 一种二极管及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113948582A true CN113948582A (zh) | 2022-01-18 |
Family
ID=79326094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010679823.7A Pending CN113948582A (zh) | 2020-07-15 | 2020-07-15 | 一种二极管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113948582A (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008166640A (ja) * | 2007-01-04 | 2008-07-17 | Sharp Corp | 整流素子とそれを含む電力変換装置 |
| US20110133251A1 (en) * | 2009-12-07 | 2011-06-09 | International Rectifier Corporation | Gated algan/gan heterojunction schottky device |
| CN103904134A (zh) * | 2014-03-25 | 2014-07-02 | 中国科学院半导体研究所 | 基于GaN基异质结构的二极管结构及制作方法 |
| US20150357456A1 (en) * | 2014-06-05 | 2015-12-10 | Nxp B.V. | Semiconductor heterojunction device |
| CN107039517A (zh) * | 2015-12-10 | 2017-08-11 | 安世有限公司 | 半导体装置和制作半导体装置的方法 |
| US20170358495A1 (en) * | 2016-06-14 | 2017-12-14 | Chih-Shu Huang | Epitaxial structure of ga-face group iii nitride, active device, and method for fabricating the same |
| CN110400848A (zh) * | 2019-04-12 | 2019-11-01 | 广东致能科技有限公司 | 一种肖特基二极管及其制造方法 |
-
2020
- 2020-07-15 CN CN202010679823.7A patent/CN113948582A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008166640A (ja) * | 2007-01-04 | 2008-07-17 | Sharp Corp | 整流素子とそれを含む電力変換装置 |
| US20110133251A1 (en) * | 2009-12-07 | 2011-06-09 | International Rectifier Corporation | Gated algan/gan heterojunction schottky device |
| CN103904134A (zh) * | 2014-03-25 | 2014-07-02 | 中国科学院半导体研究所 | 基于GaN基异质结构的二极管结构及制作方法 |
| US20150357456A1 (en) * | 2014-06-05 | 2015-12-10 | Nxp B.V. | Semiconductor heterojunction device |
| CN107039517A (zh) * | 2015-12-10 | 2017-08-11 | 安世有限公司 | 半导体装置和制作半导体装置的方法 |
| US20170358495A1 (en) * | 2016-06-14 | 2017-12-14 | Chih-Shu Huang | Epitaxial structure of ga-face group iii nitride, active device, and method for fabricating the same |
| CN110400848A (zh) * | 2019-04-12 | 2019-11-01 | 广东致能科技有限公司 | 一种肖特基二极管及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11342420B2 (en) | Heterojunction devices and methods for fabricating the same | |
| US8193562B2 (en) | Enhancement mode gallium nitride power devices | |
| JP5431667B2 (ja) | 窒化ガリウム半導体装置 | |
| US8390091B2 (en) | Semiconductor structure, an integrated circuit including a semiconductor structure and a method for manufacturing a semiconductor structure | |
| JP4974454B2 (ja) | 半導体装置 | |
| CN113130644B (zh) | 半导体器件以及制造半导体器件的方法 | |
| US20130240951A1 (en) | Gallium nitride superjunction devices | |
| US10256352B2 (en) | Structures for nitride vertical transistors | |
| US10784350B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| WO2018103269A1 (zh) | 一种肖特基势垒整流器 | |
| US11152498B2 (en) | Semiconductor device and method of manufacturing the same | |
| TWI732813B (zh) | 半導體裝置，電子部件，電子設備及用於製造半導體裝置之方法 | |
| US20230335631A1 (en) | Semiconductor device and manufacturing method therefor | |
| CN113892188B (zh) | 半导体器件及其制造方法 | |
| US20210384360A1 (en) | Enhancement-mode device and preparation method therefor | |
| JP2009054659A (ja) | 窒化ガリウム半導体装置の製造方法 | |
| CN211529957U (zh) | 一种半导体器件及电子装置 | |
| JP5270997B2 (ja) | Ｉｉｉ族窒化物系化合物半導体基板とその製造方法 | |
| CN113948582A (zh) | 一种二极管及其制造方法 | |
| CN114649410A (zh) | 沟槽型半导体器件及其制造方法 | |
| CN110676318A (zh) | 一种半导体器件及其制造方法 | |
| CN112447835A (zh) | 半导体器件及其制造方法 | |
| CN212033030U (zh) | 一种半导体器件及电子装置 | |
| WO2024000431A1 (zh) | 一种半导体器件及其制造方法 | |
| US20230108909A1 (en) | Semiconductor Device, Manufacturing Method and Electronic Equipment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |