CN211529957U

CN211529957U - 一种半导体器件及电子装置

Info

Publication number: CN211529957U
Application number: CN201921970210.8U
Authority: CN
Inventors: 黎子兰
Original assignee: Guangdong Zhineng Technology Co Ltd
Current assignee: Guangdong Zhineng Technology Co Ltd
Priority date: 2019-11-14
Filing date: 2019-11-14
Publication date: 2020-09-18
Anticipated expiration: 2029-11-14

Abstract

本公开内容提供一种半导体器件，所述器件包括衬底；在所述衬底上形成的第一绝缘层；在所述第一绝缘层上形成的第一半导体层；所述第一半导体层的侧表面与所述第一绝缘层的上表面斜相交；在所述第一半导体层的侧表面上形成的第二半导体层，在所述第二半导体层的侧表面上形成的第三半导体层，在所述第一至第三半导体层上形成的第四半导体层，所述第四半导体层与第一至第三半导体层的界面处形成二维电荷载流子气。本公开内容有助于实现如下效果之一：器件结构简单、工艺简单、成本低廉以及电性能优良。

Description

一种半导体器件及电子装置

技术领域

本公开内容涉及功率半导体器件领域，更具体而言，涉及一种具有高电子迁移率晶体管。

背景技术

III族氮化物半导体是一种重要的新型半导体材料，主要包括AlN、GaN、InN及这些材料的化合物如AlGaN、InGaN、AlInGaN等。利用所述III族氮化物半导体具有直接带隙、宽禁带、高击穿电场强度等优点，通过器件结构与工艺的优化设计，III族氮化物半导体在功率半导体领域拥有巨大前景。III族氮化物半导体的一个重要器件类型是高电子迁移率晶体管，开发具有高耐受电压、高功率和低导通电阻等高性能的高电子迁移率晶体管是期望的。

现有的高电子迁移率晶体管存在结构复杂，工艺复杂、成本高昂等问题，以及所述高电子迁移率晶体管中的结构，例如成核层可为条状的，在生长的过程中，这些条状结构容易存在一些豁口或者表面不平直现象；高电子迁移率晶体管外延的半导体层结构通常是层状的，容易存在内部应力过大等问题；并且这样的层状结构对于实现具有特定功能的器件结构是不利的。基于此，本公开内容提供一种新颖的半导体器件结构及其制造方法，旨在克服上述缺陷，提供结构简单、工艺简单、成本低廉以及电性能优良的半导体器件。

发明内容

在下文中将给出关于本公开内容的简要概述，以便提供关于本公开内容某些方面的基本理解。应当理解，此概述并不是关于本公开内容的穷举性概述。它并不是意图确定本公开内容的关键或重要部分，也不是意图限定本公开内容的范围。其目的仅仅是以简化的形式给出某些概念，以此作为稍后论述的更详细描述的前序。

根据本公开内容的一方面，提供了一种半导体器件，其包括：衬底；在所述衬底第一表面上形成的第一绝缘层；在所述第一绝缘层上形成开口露出部分的所述衬底；在所述开口露出的所述衬底上形成单晶成核层，在所述第一绝缘层上形成多晶或非晶成核材料；以所述单晶成核层为成核中心，侧向外延生长第一半导体层。

根据本公开内容的另一方面，提供了一种半导体器件，其包括：硅衬底；在所述硅衬底的第一表面上形成第一绝缘层；在所述第一绝缘层上形成开口露出部分的所述衬底；在所述开口对应的所述衬底上形成沟槽；在所述沟槽内形成单晶成核层；在所述第一绝缘层上形成多晶或非晶成核材料；以所述单晶成核层为成核中心，侧向外延生长第一半导体层。

进一步的，所述单晶成核层是单晶AlN，所述多晶或非晶成核材料是多晶或非晶AlN。

进一步的，所述第一绝缘层为SiO₂层或者Si₃N₄层。

进一步的，所述第一半导体层为氮化物半导体层。

进一步的，所述衬底选自蓝宝石、ZnO、SiC、AlN、GaAs、LiAlO、GaAlLiO、 GaN、Al₂O₃或单晶硅。

进一步的，其中所述沟槽的深度为0.2-10微米深。

进一步的，其中所述沟槽的深度约为1微米。

进一步的，其中在所述沟槽和开口的两边侧壁形成绝缘保护层。

进一步的，其中所述绝缘保护层是SiO₂绝缘保护层。

进一步的，其中所述半导体器件是高迁移率晶体管，所述开口对应于所述高迁移率晶体的漏极处。

根据本公开内容的另一方面，提供一种半导体器件，包括：衬底；在所述衬底第一表面上形成的第一绝缘层；在所述第一绝缘层上形成开口露出部分的所述衬底；在所述开口露出的所述衬底上形成成核层；在所述第一绝缘层上形成多晶或非晶成核材料；或者在所述第一绝缘层上不形成成核材料；以所述成核层为成核中心，侧向外延生长的第一半导体层；所述第一半导体层的第二表面和第三表面与所述第一绝缘层的第一表面呈一角度；在所述第一半导体层第二表面和所述第三表面上形成第二半导体层；在所述第二半导体层第二表面和所述第三表面上形成第三半导体层；在所述第一半导体层、所述第二半导体层和所述第三半导体层的第一表面上形成的第四半导体层。

根据本公开内容的另一方面，提供一种半导体器件，包括：硅衬底；在所述硅衬底的第一表面上形成第一绝缘层；在所述第一绝缘层上形成开口露出部分的所述衬底；在所述开口对应的所述衬底上形成的沟槽；在所述沟槽内形成的单晶成核层；在所述第一绝缘层上形成多晶或非晶成核材料；或者在所述第一绝缘层上不形成成核材料；以所述单晶成核层为成核中心，侧向外延生长第一半导体层；所述第一半导体层的第二表面和第三表面与所述第一绝缘层的第一表面呈一角度；在所述第一半导体层第二表面和所述第三表面上形成第二半导体层；在所述第二半导体层第二表面和所述第三表面上形成第三半导体层；在所述第一半导体层、所述第二半导体层和所述第三半导体层的第一表面上形成的第四半导体层。

根据本公开内容的另一方面，提供一种半导体器件，包括：衬底；在所述衬底第一表面上全面覆盖形成的成核层；在所述成核层的第一表面上形成的第一绝缘层；在所述第一绝缘层上形成开口露出部分的所述成核层；以所述成核层为成核中心，侧向外延生长的第一半导体层；所述第一半导体层的第二表面和第三表面与所述第一绝缘层的第一表面呈一角度；在所述第一半导体层第二表面和所述第三表面上形成第二半导体层；在所述第二半导体层第二表面和所述第三表面上形成第三半导体层；在所述第一半导体层、所述第二半导体层和所述第三半导体层的第一表面上形成的第四半导体层。

进一步的，其中在所述第四半导体层与所述第一半导体层、第二半导体层和所述第三半导体层之间的界面处形成二维电荷载流子气。

进一步的，其中在所述第四半导体层与所述第一半导体层、第二半导体层和所述第三半导体层之间还包括非故意掺杂或低掺杂的第五半导体层，所述第四半导体层与所述第五半导体层之间的界面处形成二维电荷载流子气。

进一步的，其中所述低掺杂的第五半导体层的掺杂浓度是<2E18/cm³。

进一步的，其中所述角度在30-75度之间。

进一步的，其中所述第二半导体层是P-型掩埋层。

进一步的，其中所述P-型掩埋层的掺杂浓度为1E17-5E19/cm³。

进一步的，其中所述第一半导体层的第一表面、所述第二半导体层的第一表面和所述第三半导体层的第一表面约在同一平面上。

进一步的，其中所述第四半导体选自AlGaN、InAlGaN或InAlN。

进一步的，其中在所述第四半导体的第一表面上形成第一电极、第二电极和第三电极。

进一步的，其中所述第二半导体层的第一端投影到所述衬底第一表面上的范围与所述第二电极投影到所述衬底的范围有交叠；或者所述第二半导体层的第一端投影到所述衬底的范围位于所述第二电极投影到所述衬底的第一表面的范围内。

进一步的，其中所述第二半导体层的第二端投影到所述衬底第一表面上的范围与所述第一电极投影到衬底的范围有交叠；或者所述第二半导体层的第二端投影到衬底的范围位于所述第一电极投影到衬底的第一表面的范围内。

进一步的，其中还具有第四电极，其与所述第二半导体层形成欧姆接触。

进一步的，其中还具有在所述第四半导体上以及所述第二电极下方形成的第二绝缘层。

进一步的，其中还具有在所述成核层上形成的一缓冲层。

进一步的，其中所述第二半导体层包括至少两个子层，其中第一子层相对于第二子层为弱P-型掺杂浓度，第二子层相对于第一子层为强P-型掺杂浓度。

进一步的，所述第一子层相对于所述第二子层更靠近所述第三电极。

进一步的，其中所述第二半导体层的掺杂浓度，以在无器件偏压的情况下，足以耗尽与第二电极投影区域重叠处至少部分区域的95％-100％的二维电荷载流子气。

进一步的，其中在所述第二电极的偏压为0时，对应于所述第二电极至少部分区域的二维电荷载流子气低于5E+11/cm²。

进一步的，其中所述第二半导体层的掺杂浓度是均匀的，或者所述第二半导体层的掺杂浓度沿着所述第二电极到所述第三电极的方向梯度递减或阶梯递减；或者所述第一子层和第二子层内各自的掺杂浓度是均匀的，或者所述第一子层和第二子层内各自的掺杂浓度沿所述第二电极到所述第三电极的方向梯度递减或阶梯递减。

根据本公开内容的另一方面，提供一种电子装置，其包括本公开内容中的半导体器件。

进一步的所述电子装置，是电源装置、手机、或通信系统中的功率放大器。本公开内容的方案至少能有助于实现如下效果之一：所述半导体器件能够减小栅极漏电流，具有高阈值电压、高功率、高可靠性，能够实现低导通电阻和器件的常关状态，能够提供稳定的阈值电压，从而使得半导体器件具有良好的开关特性，在使用中更安全。

所述半导体器件的结构和制备工艺较为简单，能有效减低生产成本。

附图说明

参照附图下面说明本公开内容的具体内容，这将有助于更加容易地理解本公开内容的以上和其他目的、特点和优点。附图只是为了示出本公开内容的原理。在附图中不必依照比例绘制出单元的尺寸和相对位置。在附图中：

图1-2示出了根据第一实施方案的半导体器件结构的示意性横截面视图；

图3示出了根据第二实施方案的半导体器件结构的示意性横截面视图；

图4示出了根据第三实施方案的半导体器件结构的示意性横截面视图；

图5示出了根据第四实施方案的半导体器件结构的示意性横截面视图；

图6示出了根据第五实施方案的半导体器件结构的示意性横截面视图；

图7示出了根据第六实施方案的半导体器件结构的示意性横截面视图；

图8-图15示出了根据第七实施方案的半导体器件制作方法的示意性横截面视图；

图16-图19示出了第八实施方案的半导体器件制作方法的示意性横截面视图。

具体实施方式

在下文中将结合附图对本公开内容的示例性公开内容进行描述。为了清楚和简明起见，在说明书中并未描述实现本公开内容的所有特征。然而，应该了解，在开发任何这种实现本公开内容的过程中可以做出很多特定于本公开内容的决定，以便实现开发人员的具体目标，并且这些决定可能会随着本公开内容的不同而有所改变。

在此，还需要说明的是，为了避免因不必要的细节而模糊了本公开内容，在附图中仅仅示出了与根据本公开内容的方案密切相关的器件结构，而省略了与本公开内容关系不大的其他细节。

应理解的是，本公开内容并不会由于如下参照附图的描述而只限于所描述的实施形式。本文中，在可行的情况下，不同实施方案之间的特征可替换或借用、以及在一个实施方案中可省略一个或多个特征。

具体地，本公开内容的半导体器件为包含氮化物半导体材料的化合物半导体器件，也称为氮化物半导体器件。所述氮化物半导体器件包括其中使用氮化物半导体材料的晶体管。更进一步的，所述晶体管是包含GaN半导体材料的GaN晶体管。特别的，所述GaN晶体管是常闭的晶体管GaN-HEMT。

第一实施方案

参照图1-图2来描述根据第一实施方案的半导体器件。

如图1所示，在第一实施方案中，所述半导体器件，示例性的如常关型的HEMT器件，包括衬底100，所述衬底100的材质可以根据实际需要选取，本实施方案中并不限制衬底100的具体形式。可选的，所述衬底100可以是蓝宝石、ZnO、SiC、AlN、GaAs、LiAlO、GaAlLiO、GaN、Al₂O₃或单晶硅等；进一步的，所述Al₂O₃衬底可以是(0001)面的Al₂O₃；进一步的所述单晶硅衬底可以是(111)面的硅衬底。在衬底100第一表面1001上具有第一绝缘层102，示例性的，所述第一绝缘层102为SiO₂层或者Si₃N₄层。在所述第一绝缘层102上形成的开口露出所述衬底100，在所述开口露出的衬底上形成成核层103。可选的所述第一绝缘层102上的开口形成在对应于后续半导体器件源电极或者漏电极形成的位置处。

优选的，当所述第一绝缘层102上的开口形成在对应于后续半导体器件漏电极形成的位置处时，在所述第一绝缘层102的第一表面1021上和成核层103的第一表面上形成第一半导体层104(沟道层)。

可替代的如图2所示，在衬底100第一表面1001上全面覆盖形成成核层103’,在所述成核层103’上形成第一绝缘层102。示例性的，所述第一绝缘层102为SiO₂层或者Si₃N₄。所述第一绝缘层102上形成开口露出所述成核层103’。在所述第一绝缘层102的第一表面1021和露出的所述成核层 103’的第一表面1031’上形成第一半导体层104(沟道层)。所述第一半导体层104可为氮化物，示例性的如本征GaN层(i-GaN)或非故意掺杂GaN 层。所述GaN层平行衬底100的第一表面1001外延方向大致平行[0001]取向。

其中所述第一半导体层104的第二表面1042和第三表面1043与所述第一绝缘层102的第一表面1021呈一角度。可选的，所述角度在30到75度之间，从而可以使得其上下端在绝缘层102上的投影位于不同的区域。

在所述第一半导体层104的第二表面1042和第三表面1043上形成第二半导体层105。示例性的，所述第二半导体层105是P-型掩埋层，所述P- 型掩埋层的掺杂浓度示例性的为1E17-5E19/cm³。进一步，所述第二半导体层105是P-型掺杂的GaN层。

在所述第二半导体层105的第二表面1052和第三表面1053上形成第三半导体层106。所述第一半导体层104的第一表面1041、所述第二半导体层 105的第一表面1051和所述第三半导体层106的第一表面1061约在同一平面上。其中，所述第一半导体层104和所述第三半导体层106的材料可以相同，也可以不同。

在所述第一半导体层104、所述第二半导体层105和所述第三半导体层106上形成的第四半导体层107。可选的，所述第四半导体层107可为AlGaN、 InAlGaN、InAlN层等。第一半导体层104、第二半导体层105和第三半导体 106具有比第四半导体层107更小的禁带宽度，从而在第四半导体层107与第一半导体层104、第二半导体层105和第三半导体层106的界面之间形成二维电荷载流子气，例如二维电子气2DEG。

在所述第二半导体层105的第一表面1051与所述第四半导体107对应的第四半导体107的第一表面1071上形成第二电极202，所述第二电极202 是栅电极。所述栅电极与所述第四半导体层107形成肖特基接触以减少关态漏电流。可选的，所述第二半导体层105远离所述衬底第一表面1001的第一端投影到衬底第一表面1001上的范围与所述第二电极202投影到衬底的范围有交叠。优选的，其中所述第二半导体层105的第一端投影到衬底第一表面1001的范围可位于所述第二电极202投影到衬底的范围内。

所述第二半导体层105可以通过横向外延时精确控制外延时间等工艺参数，实现对第二半导体层105很薄的宽度控制。由于耗尽区的电阻通常相对较高，所以降低这部分的宽度可以有效降低所述器件的开态电阻，同时也有利于缩小器件的尺寸、提高晶圆的面积利用率。

所述第二半导体层105的设置，如其厚度，长度，宽度，P-型掺杂浓度的多少等可以通过器件参数进行具体设置即可。示例性的可以使得其与第四半导体107界面处的二维电荷载流子气在栅偏压为0时小于5E11/cm2，应当理解的是，所述第二半导体层105仅仅耗尽于第二电极202投影重叠处部分区域的的二维电荷载流子气，而不耗尽其他区域的二维电荷载流子气。进而导致所述器件具有较高的阈值电压、更低的导通电阻和器件的常闭状态，进而导致所述器件具有良好的开关特性。

在所述第四半导体层107上形成的第一电极201和第三电极203。所述第一和第三电极材料可为TiN、Ni、ITO、Au等。所述第一电极201可以是源电极，其与所述二维电荷载流子气形成欧姆接触。所述第二电极203可以是漏电极，其与所述二维电荷载流子气形成欧姆接触。其中所述第二半导体层105的靠近所述衬底第一表面1001的第二端投影到衬底第一表面1001的范围可位于所述第一电极投影到衬底的范围内；或者所述第二半导体层105的第二端投影到衬底第一表面1001上的范围与所述第一电极投影到衬底的范围有交叠。

本实施方式中，相对于成核层形成在对应于后续半导体器件源电极形成的位置处而言，优选所述成核层形成在对应于后续半导体器件漏电极形成的位置处。本实施方式中所述第一半导体层104与第一绝缘层102第一表面1021相交的第二表面1042和第三表面1043是倾斜的，进而使得第二半导体层105的相应表面也是倾斜的。通过本实施方案中设计的第一电极201、第二电极202 和第二半导体层105端面之间的特定投影关系，可以在形成倾斜的所述第二半导体层105，同时，既利用第二半导体层105更好实现常关型半导体器件，又可以控制所述半导体器件的电位。

第二实施方案

如图3所示，在第二实施方案中，所述半导体器件，示例性的如常关型的HEMT器件，包括硅衬底100。在衬底100第一表面上形成的第一绝缘层 102，示例性的，所述第一绝缘层102为SiO₂层或者Si₃N₄。在所述第一绝缘层102上对应于后续第三电极203的位置处或者对应于后续第一电极201的位置处形成开口露出所述衬底100，优选对应于后续第三电极203处。然后再刻蚀露出的所述衬底100，在所述衬底100上形成0.2-10微米深的沟槽，典型的，沟槽的深度约为1微米。在所述衬底100的所述沟槽和所述第一绝缘层102的所述开口的两边侧壁上形成绝缘保护层1003，示例性的如SiO₂绝缘保护层。在沟槽底部露出的所处衬底上形成成核层103。所述成核层103 的材料为AlN。在所述第一绝缘层102的第一表面1021上和成核层103的第一表面上形成第一半导体层104(沟道层)。其中所述第一半导体层104的第二表面和第三表面与所述第一绝缘层102的第一表面呈一角度。可选的，所述角度在30到75度之间。其他结构特征与第一实施方案相同，在此不再赘述。

本实施方案中衬底100上所述沟槽的设置，可以使得第三电极与衬底 100之间的距离增加，有效降低漏电流。此外沟槽的两边侧壁上绝缘保护层的设置，可以进一步降低漏电流。

第三实施方案

参见图4，在第一实施方案或第二实施方案的基础上，还具有第四电极 204，所述第四电极204是体电极，其与所述第二半导体层105的第二端形成欧姆接触以控制所述半导体器件的电位。所述第四电极204可以是独立的电极，以独立控制电位；或者所述第四电极204可以与所述第一电极201相连。

第四实施方案

参见图5，在第一至第三实施方案的基础上，所述第二电极202的下面形成第二绝缘层108。所述第二绝缘绝缘层108用于降低栅漏电流。

第五实施方案

参见图6，在所述第一实施方案或第二实施方案的基础上，在形成第一半导体层之前，在所述成核层上形成一缓冲层300以提高晶体质量和降低第三电极与衬底之间的漏电流。

第六实施方案

参见图7，在所述第一实施方案或第二实施方案的基础上，所述第二半导体层105可以至少分为两个子层。其中第一子层1055相对第二子层1056 具有较低的P-型掺杂浓度，其具体的掺杂浓度根据具体器件参数的设计，以在无器件偏压的情况下不足以完全耗尽沟道处的二维电子即可，示例性的如 <5E18/CM3。第二子层1056相对第一子层1055具有较高的P-型掺杂浓度，第二子层具体的掺杂浓度根据具体器件参数的设计，以在无器件偏压的情况下足以基本完全耗尽与第二电极投影的二维电荷载流子气即可，示例性的如 1E17-5E19/CM3。优选的，其中所述第一子层相对于所述第二子层更靠近所述第三电极203，用以调节电场分布。可以理解的是，所述子层的个数不限于两个，可以设置为多个。

进一步可以替代的是，所述第二半导体层105可以如实施方案一和实施方案二中所述，是单一的半导体层，其掺杂浓度沿第二电极202到第三电极 203方向呈现单边梯度递减或单边阶梯递减。进一步可以理解的是，所述第一和第二子层中各自的掺杂浓度可以是均匀的，或者沿第二电极202到第三电极203方向呈现规律或不规律变化，例如单边梯度递减或单边阶梯递减。

第七实施方案

现将参照图8-15来示例性描述用于制造第一实施方案的半导体器件的制造方法。

提供一衬底100，衬底100材料的选取参见第一实施方案中的描述，在此不再赘述。在衬底100第一表面1001上形成第一绝缘层102。可选的，所述第一绝缘层102通过沉积工艺形成；可选的，当衬底100为硅衬底时，所述第一绝缘层102为SiO₂层时，所述第一绝缘层102可通过氧化工艺形成。在所述第一绝缘层102上形成开口露出所述衬底100，所述第一绝缘层102 上的开口可以形成在对应于后续半导体器件第一电极形成的位置处，或者第三电极形成的位置处。

当所述第一绝缘层102上的开口形成在对应于后续半导体器件第一电极形成的位置处时，由于高电子迁移率晶体管中以第一电极201(源电极)作为参照点时，高电子迁移率晶体管呈现出对称的结构，即第一电极201(源电极) 的两边都各有第二电极202(栅电极)和第三电极203(漏电极)。第一电极 201(源电极)到第二电极202(栅电极)的距离比第二电极202(栅电极)到第三电极203(漏电极)距离要小的多。因此有利于通过外延制作第一电极201 和第二电极202处的各种精细复杂的结构，同时由于第一电极区域(源区域) 的电压很低，而成核层区域的晶体质量较差，因此，将成核层形成于对应第一电极(源电极)形成处，基于源区域的电压低的缘故可使得影响最小。

当所述第一绝缘层102上的开口形成在对应于后续半导体器件第三电极 203形成的位置处时，避免了由于高电子迁移率晶体管从第一电极区通过侧向外延实现第二电极处的P-型掩埋层，进而对该P-型掩埋层进行电势的控制时，需要通过复杂的调制掺杂侧向外延结构把P-型掩埋层延伸到第三电极 203(漏电极)的位置，并在第三电极203(漏电极)附近实现对所述P-型掩埋层的欧姆接触与电位控制，从而降低了器件的复杂的结构，降低了成本以及简化了工艺。

具体的，在所述开口露出的衬底100上形成成核层103。成核层的材料选择可作为所述第一半导体层104的生长核心的材料即可。示例性的，在 Al₂O₃衬底上，可采用氮化镓作为成核材料，由于其优异的选择性，因此在含有氢气气氛下，可以高温分解多晶或非晶的氮化镓，进而使得成核层103可以在暴露的所述Al₂O₃衬底上有选择的生长而不在所述第一绝缘层102上生长。示例性的，在硅衬底上，所述成核层103的材料可以为AlN,通常在所述第一绝缘层102上沉积成核材料AlN以填充所述开口后，通过刻蚀或研磨等方式去除第一绝缘层102的第一表面1021上的所述成核材料AlN，以在所述开口中形成成核层103。进一步的，在硅衬底上，所述成核层103的材料可以为AlN,在具有含氯气体的气氛辅助下所述成核材料AlN在所述第一绝缘层102的第一表面1021上没有明显的氮化物的生长，或者说所述成核材料 AlN在所述第一绝缘层102的第一表面1021上沉积很少，仅在所述开口处形成所述成核层103。从而可以不必再进行去除第一绝缘层102的第一表面 1021上的所述成核材料AlN的步骤，从而节省工艺成本。进一步的，在硅衬底上所述成核层103的材料可以为AlN,通过工艺调节所述成核材料AlN在所述第一绝缘层102的第一表面1021上形成AlN层是多晶或非晶的，而所述成核材料在所述开口的所述衬底表面形成的所述成核层是单晶AlN。从而可以在后续的侧向外延中实现所述第一半导体层103仅从所述开口的所述成核层上成核生长而不在所述绝缘层上的所述多晶或非晶AlN层上生长，从而使得所述多晶AlN或非晶层也起到绝缘的作用，进而也不必再进行去除第一绝缘层102的第一表面1021上的所述成核材料AlN的步骤，从而节省工艺成本。

可替代的，在衬底100第一表面101上全面覆盖形成成核层103’,在所述成核层103’上沉积形成第一绝缘层102。所述第一绝缘层102上形成开口露出所述成核层103’。

通过侧向外延在所述第一绝缘层102的第一表面和露出的所述成核层 103’的第一表面上形成第一半导体层104(例如本征i-GaN或非故意掺杂的 GaN层)。侧向外延形成的所述第一半导体层104的第二表面和第三表面与所述第一绝缘层102的第一表面呈一角度。可选的，所述角度在30到90度之间。

在所述第一半导体层104的第二表面和第三表面上通过侧向外延工艺中掺入P-杂质形成第二半导体层。示例性的，所述第二半导体层的掺杂浓度为 1E17-5E19/cm3。

继续通过侧向外延工艺在所述第二半导体层上侧向外延形成第三半导体材料。所述第三半导体材料覆盖所述第二半导体层的第一至第三表面。去除部分所述第三半导体材料和第二半导体层的上表面形成分立的所述第三半导体层106和所述第二半导体105，示例性的，如研磨工艺去除部分所述第三半导体材料和所述第二半导体层，直到露出所述第一半导体层的第一表面为止。

在所述第三半导体层106上形成第四半导体层107，可选的，所述第四半导体层107为AlGaN、InAlGaN、InAlN层等。所述第一半导体层104、第二半导体层105和第三半导体106具有比第四半导体层107更小的禁带宽度，从而在第四半导体层107和第一半导体层104-第三半导体层106之间形成二维电荷载流子气，例如2DEG。

示例性的，通过离子注入等掺杂工艺，在对应位置处形成N+掺杂的第一区域和第二区域(源/漏区域)，其与所述二维电荷载流子气形成欧姆接触然后再在所述第一区域上通过溅射、蒸发等工艺形成第一电极，在所述第二区域上通过溅射、蒸发等工艺形成第三电极。所述第一和第三电极材料可为TiN、 Ni、ITO、Au等，以及在所述第一和第三电极之间的第四半导体层上形成第二电极。

第八实施方案

现将参照图16-19来示例性描述用于制造第二实施方案的半导体器件的制造方法。

提供一硅衬底100，在硅衬底100第一表面1001上形成第一绝缘层102。可选的，所述第一绝缘层102通过沉积或氧化工艺等形成；在所述第一绝缘层102上形成开口露出部分所述硅衬底100，通过所述开口刻蚀所述硅衬底 100，在所述硅衬底100上形成0.2-10微米深的沟槽，典型的，所述沟槽的深度为1微米。可选的，所述第一绝缘层102上的开口可以形成在对应于后续半导体器件第三电极形成的位置处。可选的，所述第一绝缘层102上的开口也可以形成在对应于后续半导体器件第一电极形成的位置处。通过氧化或沉积工艺在所述沟槽的侧壁和底面上形成绝缘保护层，示例性的，如SiO2 或者Si3N4等。再通过各向异性的刻蚀工艺去除所述沟槽的底面上的所述绝缘保护层，以暴露所述硅衬底100。可选的，在所述开口露出的衬底100上沉积AlN材料以填充所述沟槽，以在所述开口中形成成核层103。进一步的，可在含氯气体的生长气氛下，在所述开口露出的衬底100上沉积AlN材料以填充所述开口，此种情形下，所述成核材料AlN在所述第一绝缘层102的第一表面1021上没有明显的生长，或者说所述成核材料AlN在所述第一绝缘层102的第一表面1021上沉积很少，仅在所述开口处形成所述成核层103。从而可以不必再进行去除第一绝缘层102的第一表面1021上的所述成核材料AlN的步骤，节省工艺成本。进一步的，在硅衬底上所述成核层103的材料可以为AlN,所述成核材料AlN在所述第一绝缘层102的第一表面1021上形成AlN层是多晶或非晶的，而所述成核材料在所述开口的所述衬底表面形成的所述成核层是单晶AlN。从而可以在后续的侧向外延中实现所述第一半导体层103仅从所述开口的所述成核层上成核生长而不在所述绝缘层上的所述多晶AlN层上生长，从而使得所述多晶AlN层也起到绝缘的作用，进而也不必再进行去除第一绝缘层102的第一表面1021上的所述成核材料AlN的步骤，节省工艺成本。

其后的各结构特征的形成方式参照第七实施方案进行，在此不再赘述。

第九实施方案

在第七、八实施方案的基础上，在所述衬底的第二表面上刻蚀形成直达所述第二半导体层105的所述第二部分的通孔，在孔内沉积电极材料，形成第四电极。

可替代的，在所述第四半导体层107的第一表面上刻蚀形成直达所述第二半导体层105的所述第二部分的通孔，在孔内沉积电极材料，形成第四电极。

可以理解的是，第四电极的形成方式并不局限于此，还可以通过刻蚀、沉积金属材料从所述第二半导体层105的侧面引出所述第四电极。

第十实施方案

在第七实施方案或第八实施方案的基础上，在所述第四半导体层107上形成第二绝缘材料，去除后续第二电极202区域外的所述第二绝缘材料，形成所述第二绝缘层108。

第十一实施方案

在第七实施方案或第八实施方案的基础上，在形成所述第一半导体层之前，在所述成核层上沉积形成一缓冲层。

第十二实施方案

在所述第一实施方案或第二实施方案中形成的所述第一半导体层104的第二表面1042和第三表面1043上示例性的通过在MOCVD外延过程中调节掺杂剂的浓度，依次形成第二半导体层105的较低P-型掺杂浓度的第一子层 1055和较高P-型掺杂浓度的所述第二半导体层105的第二子层1056。或者通过在MOCVD外延过程中调节掺杂剂的浓度，使得第二半导体层105的掺杂浓度沿着第二电极202到第三电极203方向呈现梯度递减。

可以理解的是，所述子层可以通过外延过程中调节掺杂剂的浓度而设置为多层而不局限于两层。

进一步的单个子层内的掺杂浓度还可以通过外延过程中调节掺杂剂的浓度设置而使得沿着所述第二电极202到第三电极203方向在单个子层内呈现均匀的、规律或不规律的，例如单边梯度递减的或者在各个子层之间呈现阶梯变化的。

其余各部分的工艺制作参照第七或第八实施方案，在此不再赘述。

第十三实施方案

一种电源装置，包括上述实施方案中的半导体器件的任一种。电源装置包括有一次电路、二次电路和变压器等，其中一次电路和二次电路中均包括有开关元件，其中的开关元件采用包括上述实施方案中的半导体器件的任一种。

第十四实施方案

一种手机，包括上述实施方案中的半导体器件的任一种。手机包括显示屏，充电单元等，其中的充电单元包括上述实施方案中的半导体器件的任一种。

第十五实施方案

一种放大器，所述放大器可以用于移动电话基站、光通信系统等领域中的功率放大器，所述功率放大器可以包括上述实施方案中的半导体器件的任一种。

以上结合具体的实施方案对本公开内容进行了描述，但本领域技术人员应该清楚，这些描述都是示例性的，并不是对本公开内容的保护范围的限制。本领域技术人员可以根据本公开内容的精神和原理对本公开内容做出各种变型和修改，这些变型和修改也在本公开内容的范围内。

Claims

1.一种半导体器件，其包括：

衬底；

在所述衬底第一表面上形成的第一绝缘层；

在所述第一绝缘层上形成开口露出部分的所述衬底；

在所述开口露出的所述衬底上形成单晶成核层，在所述第一绝缘层上形成多晶或非晶成核材料；

以所述单晶成核层为成核中心，侧向外延生长第一半导体层。

2.如权利要求1所述的半导体器件，所述衬底选自蓝宝石、ZnO、SiC、AlN、GaAs、LiAlO、GaAlLiO、GaN、Al₂O₃或单晶硅。

3.一种半导体器件，其包括：

硅衬底；

在所述硅衬底的第一表面上形成第一绝缘层；

在所述第一绝缘层上形成开口露出部分的所述衬底；

在所述开口对应的所述衬底上形成沟槽；

在所述沟槽内形成单晶成核层；

在所述第一绝缘层上形成多晶或非晶成核材料；

4.如权利要求1或3所述的半导体器件，所述单晶成核层是单晶AlN，所述多晶或非晶成核材料是多晶或非晶AlN。

5.如权利要求1或3所述的半导体器件，所述第一绝缘层为SiO₂层或者Si₃N₄层。

6.如权利要求1或3所述的半导体器件，所述第一半导体层为氮化物半导体层。

7.如权利要求3所述的半导体器件，其中所述沟槽的深度为0.2-10微米深。

8.如权利要求7所述的半导体器件，其中所述沟槽的深度约为1微米。

9.如权利要求3所述的半导体器件，其中在所述沟槽和开口的两边侧壁形成绝缘保护层。

10.如权利要求9所述的半导体器件，其中所述绝缘保护层是SiO₂绝缘保护层。

11.如权利要求1或3所述的半导体器件，其中所述半导体器件是高迁移率晶体管，所述开口对应于所述高迁移率晶体的漏极处。

12.一种半导体器件，包括：

衬底；

在所述衬底第一表面上形成的第一绝缘层；

在所述第一绝缘层上形成开口露出部分的所述衬底；

在所述开口露出的所述衬底上形成成核层；

在所述第一绝缘层上形成多晶或非晶成核材料；或者在所述第一绝缘层上不形成成核材料；

以所述成核层为成核中心，侧向外延生长的第一半导体层；

所述第一半导体层的第二表面和第三表面与所述第一绝缘层的第一表面呈一角度；

在所述第一半导体层第二表面和所述第三表面上形成第二半导体层；

在所述第二半导体层第二表面和所述第三表面上形成第三半导体层；

在所述第一半导体层、所述第二半导体层和所述第三半导体层的第一表面上形成的第四半导体层。

13.一种半导体器件，包括：

硅衬底；

在所述硅衬底的第一表面上形成第一绝缘层；

在所述第一绝缘层上形成开口露出部分的所述衬底；

在所述开口对应的所述衬底上形成的沟槽；

在所述沟槽内形成的单晶成核层；

以所述单晶成核层为成核中心，侧向外延生长第一半导体层；

14.一种半导体器件，包括：

衬底；

在所述衬底第一表面上全面覆盖形成的成核层；

在所述成核层的第一表面上形成的第一绝缘层；

在所述第一绝缘层上形成开口露出部分的所述成核层；

以所述成核层为成核中心，侧向外延生长的第一半导体层；

15.如权利要求12-14任一项所述的半导体器件，其中在所述第四半导体层与所述第一半导体层、第二半导体层和所述第三半导体层之间的界面处形成二维电荷载流子气。

16.如权利要求12-14任一项所述的半导体器件，其中在所述第四半导体层与所述第一半导体层、第二半导体层和所述第三半导体层之间还包括非故意掺杂或低掺杂的第五半导体层，所述第四半导体层与所述第五半导体层之间的界面处形成二维电荷载流子气。

17.如权利要求12-14任一项所述的半导体器件，其中所述角度在30-75度之间。

18.如权利要求12-14任一项所述的半导体器件，其中所述第二半导体层是P-型掩埋层。

19.如权利要求18所述的半导体器件，其中所述P-型掩埋层的掺杂浓度为1E17-5E19/cm³。

20.如权利要求12-14任一项所述的半导体器件，其中所述第一半导体层的第一表面、所述第二半导体层的第一表面和所述第三半导体层的第一表面约在同一平面上。

21.如权利要求12-14任一项所述的半导体器件，其中所述第四半导体选自AlGaN、InAlGaN或InAlN。

22.如权利要求12-14任一项所述的半导体器件，其中在所述第四半导体的第一表面上形成第一电极、第二电极和第三电极。

23.如权利要求22所述的半导体器件，其中所述第二半导体层的第一端投影到所述衬底第一表面上的范围与所述第二电极投影到所述衬底的范围有交叠；或者所述第二半导体层的第一端投影到所述衬底的范围位于所述第二电极投影到所述衬底的第一表面的范围内。

24.如权利要求22所述的半导体器件，其中所述第二半导体层的第二端投影到所述衬底第一表面上的范围与所述第一电极投影到衬底的范围有交叠；或者所述第二半导体层的第二端投影到衬底的范围位于所述第一电极投影到衬底的第一表面的范围内。

25.如权利要求22所述的半导体器件，其中还具有第四电极，其与所述第二半导体层形成欧姆接触。

26.如权利要求25所述的半导体器件，其中还具有在所述第四半导体上以及所述第二电极下方形成的第二绝缘层。

27.如权利要求12-14任一项所述的半导体器件，其中还具有在所述成核层上形成的一缓冲层。

28.如权利要求26或27所述的半导体器件，其中所述第二半导体层包括至少两个子层，其中第一子层相对于第二子层为弱P-型掺杂浓度，第二子层相对于第一子层为强P-型掺杂浓度。

29.如权利要求28所述的半导体器件，所述第一子层相对于所述第二子层更靠近所述第三电极。

30.如权利要求29所述的半导体器件，其中所述第二半导体层的掺杂浓度，以在无器件偏压的情况下，足以耗尽与第二电极投影区域重叠处至少部分区域的95％-100％的二维电荷载流子气。

31.如权利要求22所述的半导体器件，其中在所述第二电极的偏压为0时，对应于所述第二电极至少部分区域的二维电荷载流子气低于5E+11/cm²。

32.如权利要求30所述的半导体器件，其中所述第二半导体层的掺杂浓度是均匀的，或者所述第二半导体层的掺杂浓度沿着所述第二电极到所述第三电极的方向梯度递减或阶梯递减；或者所述第一子层和第二子层内各自的掺杂浓度是均匀的，或者所述第一子层和第二子层内各自的掺杂浓度沿所述第二电极到所述第三电极的方向梯度递减或阶梯递减。

33.一种电子装置，其包括权利要求1-32中任一项的半导体器件。

34.如权利要求33所述的电子装置，是电源装置、手机、或通信系统中的功率放大器。