JP2006269534A - 半導体装置及びその製造方法、その半導体装置製造用基板及びその製造方法並びにその半導体成長用基板 - Google Patents

半導体装置及びその製造方法、その半導体装置製造用基板及びその製造方法並びにその半導体成長用基板 Download PDF

Info

Publication number
JP2006269534A
JP2006269534A JP2005082308A JP2005082308A JP2006269534A JP 2006269534 A JP2006269534 A JP 2006269534A JP 2005082308 A JP2005082308 A JP 2005082308A JP 2005082308 A JP2005082308 A JP 2005082308A JP 2006269534 A JP2006269534 A JP 2006269534A
Authority
JP
Japan
Prior art keywords
layer
semiconductor
gan
electron
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005082308A
Other languages
English (en)
Other versions
JP2006269534A5 (ja
Inventor
Takeshi Kawasaki
健 川崎
Takeshi Nakada
健 中田
Hiroshi Yano
浩 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Device Innovations Inc
Original Assignee
Sumitomo Electric Device Innovations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Device Innovations Inc filed Critical Sumitomo Electric Device Innovations Inc
Priority to JP2005082308A priority Critical patent/JP2006269534A/ja
Priority to US11/385,749 priority patent/US7521707B2/en
Publication of JP2006269534A publication Critical patent/JP2006269534A/ja
Publication of JP2006269534A5 publication Critical patent/JP2006269534A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】 電子供給層および電子走行層を［０００−１］方向に堆積させるため、ソース電極およびドレイン電極と２ＤＥＧの接触抵抗が小さく、かつ２ＤＥＧの電子濃度の大きいＨＥＭＴを提供することができる。
【解決手段】 基板（３０）面に対する厚さ方向が［０００−１］であるＡｌＧａＮ電子供給層（３２）と、電子供給層上に形成されたＧａＮ電子走行層（３４）と、該電子走行層上に形成されたゲート電極（４０）と、ゲート電極を挟み、電子走行層上に形成されたソース電極（４２）およびドレイン電極（４４）と、を備えた半導体装置。
【選択図】 図２

Description

本発明は半導体装置およびその製造方法、その半導体装置製造用基板及びその製造方法並びにその半導体成長用基板、特に、ＧａＮ系半導体装置及びその製造方法、その半導体装置製造用基板及びその製造方法並びにその半導体成長用基板に関する。
ＧａＮ系半導体、特に窒化ガリウム（ＧａＮ）を用いた半導体装置は、高周波かつ高出力で動作するパワー素子として用いられている。特に、マイクロ波、準ミリ波、ミリ波等の高周波帯域において増幅を行うのに適した半導体装置として、高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）が知られている。ＧａＮ系半導体とは、例えば、ＧａＮ若しくはＧａＮとＡｌＮまたはＩｎＮの混晶である。
ＧａＮ系半導体を用いたＨＥＭＴにおいては、より高周波数動作、高出力動作を実現するための技術開発が進められている。高周波数動作、高出力動作を実現するため、２次元電子ガス（2 Dimensional Electron Gas：２ＤＥＧ）の電子濃度を高くすること、ソース電極およびドレイン電極と２ＤＥＧとの接触抵抗（オーミック電極接触抵抗）を小さくすることが求められる。また、単一電源で動作可能な増幅器を提供するため、正の閾値電圧を有するエンハンスメント・モード（Ｅモード）のＨＥＭＴの技術開発も進められている。
ＨＥＭＴには、電子走行層上に電子供給層を堆積し、該電子供給層上にゲート電極、ソース電極、およびドレイン電極を設けた通常型ＨＥＭＴと、電子供給層上に電子走行層を堆積し、電子走行層上にゲート電極、ソース電極、およびドレイン電極を設けた反転型ＨＥＭＴが知られている。
通常型ＨＥＭＴについては特許文献1（従来例1）に開示されている。サファイア基板あるいはＳｉＣ基板上に、バッファ層を介し、不純物の添加されていないＧａＮ電子走行層（特許文献１ではチャネル層）、電子走行層上にＡｌＧａＮスペーサ層を介しＮ型のＡｌＧａＮ電子供給層が堆積され、電子供給層上にゲート電極、Ｎ型のＧａＮコンタクト層を介しソース電極およびドレイン電極が形成されている。
一方、特許文献１においては、２ＤＥＧの電子濃度を増大させる手段として、電子供給層と電子走行層のバンドギャップの不連続エネルギーを大きくすることのみならず、電気的分極を用いることが記載されている。すなわち、自発分極とピエゾ分極の和により電子供給層と電子走行層の界面に正電荷が発生すれば、正電荷を打ち消すように電子が誘起し、２ＤＥＧの電子濃度が増大することが記載されている。従来例１においては、スペーサ層のＡｌＮ混晶比を一部大きくすることで、自発分極およびピエゾ分極に起因した正の電荷を２ＤＥＧ付近に誘起させ２ＤＥＧの電子濃度を大きくすることが開示されている。
反転型ＨＥＭＴについては特許文献２の図１（従来例２）に開示されている。サファイア基板の（０００１）面にＡｌＧａＮ下地層、下地層上に下地層よりＡｌＮの混晶比の小さなＮ型のＡｌＧａＮ電子供給層、電子供給層上に電子走行層（特許文献１においては電子蓄積層と記載）が堆積され、電子走行層上にゲート電極、ソース電極およびドレイン電極が形成されている。電子走行層の電子供給層界面付近には２ＤＥＧが形成されている。反転型ＨＥＭＴにおいては、ソース電極およびドレイン電極と２ＤＥＧの間にバンドギャップの大きいＡｌＧａＮ層が存在せず、オーミック電極接触抵抗が低減できる。
特開２００３−２２９４３９号公報 特開２００１−７７３５３号公報
しかしながら、従来例１においては、通常型ＨＥＭＴであるがゆえ、ソース電極およびドレイン電極と２DEGの間にバンドギャップの大きいＡｌＧａＮ電子供給層が存在する。このため、オーミック電極接触抵抗が大きくなるという問題がある。
一方、従来例２においては、２ＤＥＧの電子濃度が小さいという問題がある。以下、その原因について考察した結果を説明する。
半導体層の電気的分極には、自発分極とピエゾ分極（圧電分極）がある。自発分極とは、電気陰性度の違いから分極するものであり、結晶種類と結晶方位から決まる。ピエゾ分極は、結晶が歪むことにより生じる分極であり、半導体層に、格子定数が異なる薄層が積層されると発生する。２層の半導体層の界面に誘起される電荷は両半導体層内の自発分極およびピエゾ分極の差となる。半導体層の２ＤＥＧの濃度は、自発分極とピエゾ分極との和になる。このことから、両者それぞれの働く向きが２ＤＥＧの濃度に影響する。
図１は従来例２のゲート電極下の各半導体層を模式的に表している。ここで、各層の横方向の長さは格子定数の大きさを模式的に表している。上方向がウルツ鉱構造の［０００１］方向となる。（０００１）サファイア基板２０上に、ＡｌＧａＮ下地層２２、ＡｌＧａＮ電子供給層２４、ＧａＮ電子走行層２６が堆積されている。ＧａＮ結晶やＡｌＧａＮ結晶では［０００−１］方向が正になるように自発分極する。自発分極の働く方向は、Ｃ軸に沿ったＧａ−Ｎの結合の向きで決まる。このため、［０００１］方向（Ｇａ面成長）では、下地層２２、電子供給層２４、および電子走行層２６の自発分極ＰＳＰ２２、ＰＳＰ２４、およびＰＳＰ２6が、下向きに働く（下向きが正となる）。また、ＡｌＮ結晶はＧａＮ結晶より自発分極が大きいため、ＡｌＮ混晶比が大きいほど自発分極の絶対値は大きくなる。すなわち、以下の関係となる
Figure 2006269534
下地層２２は格子緩和する程度の厚膜として形成されているのため、下地層２２の電子供給層２４付近にはピエゾ分極はほとんど発生しない。電子供給層２４および電子走行層２６には下地層２２との格子定数の違いによりピエゾ分極が発生する。電子供給層２４および電子走行層２６は、下地層２２に比べ。格子定数が大きいため、電子供給層２４および電子走行層２６のピエゾ分極ＰＰＥ２４、およびＰＰＥ２６は上向きに働く（上向きに正となる）。また、下地層２２に対する格子定数は電子走行層２６が電子供給層２４より大きため、以下の関係になる。
Figure 2006269534
［０００１］（Ｇａ面成長）では、対象物(この場合には電子供給層２４)に対して対象物と比較する電子走行層２６の格子定数が大きい場合には、ピエゾ電荷は、上向きを正として働く。（ピエゾ分極の働く方向は、（１）結晶に加わる応力の向きと（２）結晶方位（Ｇａ面、Ｎ面）で決まる。この場合には、前述の格子定数の大小の関係とＧａ面成長になることからピエゾ電荷は、上向きに働く）
電子供給層２４内の分極の和、と電子走行層２６内の分極の和、の差が電子供給層２４と電子走行層２６の界面に発生する電荷となるから、電子供給層２４と電子走行層２６の界面には負の電荷が発生し、２ＤＥＧの電子濃度は減少する方向に働いてしまう。図１の場合には、自発分極とピエゾ分極がそれぞれ反対方向に働く。この場合、両者の分極が打ち消し合うため、分極電極が減少し、その結果、２ＤＥＧの電子濃度も減少する。
以上のごとく、通常型ＨＥＭＴにおいては自発分極とピエゾ分極を用い２ＤＥＧの電子濃度を増加させることが可能であるが、オーミック接触抵抗が大きい。一方、反転型ＨＥＭＴにおいては、オーミック接触抵抗を減少させることが可能であるが、自己分極とピエゾ分極に起因し２ＤＥＧの電子濃度が小さいという問題がある。
また、従来例1および２においては、サファイア基板またはＳｉＣ基板にＡｌＧａＮ膜またはＧａＮ膜を堆積させている。ＡｌＧａＮ膜またはＧａＮ膜の堆積の際、サファイア基板またはＳｉＣ基板には、まずＧａが堆積するため、ＡｌＧａＮ膜またはＧａＮ膜を[０００−１]方向に堆積させることは容易ではなかった。
本発明の目的は、電子供給層および電子走行層を［０００−１］方向に堆積させ、オーミック電極接触抵抗が小さく、かつ２ＤＥＧの電子濃度の大きい半導体装置及びその製造方法、その半導体装置製造用基板及びその製造方法並びにその半導体成長用基板を提供することである。
本発明は、基板と相対する厚さ方向が［０００−１］であるＡｌＧａＮ電子供給層と、該電子供給層上に形成されたＧａＮ電子走行層と、該電子走行層上に形成されたゲート電極と、該ゲート電極を挟み、前記電子走行層上に形成されたソース電極およびドレイン電極と、を備えたことを特徴とする半導体装置である。本発明によれば、電子供給層および電子走行層を［０００−１］方向に形成させるため、ソース電極およびドレイン電極と２ＤＥＧの接触抵抗が小さく、かつ２ＤＥＧの電子濃度の大きい半導体装置を提供することが可能となる。
本発明は、前記電子走行層と前記ゲート電極の間に、ＡｌＧａＮ半導体層が設けられていることを特徴とする半導体装置とすることができる。また、本発明は、前記電子供給層は、３００ｎｍ以下の膜厚を有することを特徴とする半導体装置とすることができる。さらに、本発明は、前記電子供給層は、０．２５以下のＡｌＮの混晶比を有することを特徴とする半導体装置とすることができる。
本発明は、基板と相対する厚さ方向が［０００−１］方向であるＡｌＧａＮ電子供給層とＧａＮ電子走行層を順にＭＯＣＶＤ法を用い形成する第１のステップと、前記電子走行層上にゲート電極を形成する第２のステップと、前記電子走行層上に前記ゲート電極を挟んでソース電極およびドレイン電極を形成する第３のステップと、を備えることを特徴とする半導体装置の製造方法である。本発明によれば、電子供給層および電子走行層を［０００−１］方向に形成させることができるため、ソース電極およびドレイン電極と２ＤＥＧの接触抵抗が小さく、かつ２ＤＥＧの電子濃度の大きい半導体装置の製造方法を提供することができる。
本発明は、前記第１のステップは、前記電子走行層上にＡｌＧａＮ半導体層を形成するステップを含み、前記第３のステップは、前記半導体層上に前記ゲート電極を形成するステップであることを特徴とする半導体装置の製造方法とすることができる。また、本発明は、前記電子供給層は、３００ｎｍ以下の膜厚で形成することを特徴とする半導体装置の製造方法とするこｔができる。さらに、前記電子供給層は、０．２５以下のＡｌＮ混晶比で形成することを特徴とする半導体装置の製造方法とすることができる。
本発明は、主面が（０００−１）面の半導体成長用基板と、該半導体成長用基板上に、［０００−１］方向に成長されたＧａＮ系半導体層と、を備えることを特徴とする半導体装置製造用基板である。本発明によれば、電子供給層および電子走行層を［０００−１］方向に形成させることができ、ソース電極およびドレイン電極と２ＤＥＧの接触抵抗が小さく、かつ２ＤＥＧの電子濃度の大きい半導体装置を製造することができる半導体装置製造用基板を提供することができる。
本発明は、前記半導体成長用基板は、ＳｉＣ、Ｓｉ、サファイアおよびＧａＮ系半導体のいずれか１つからなることを特徴とする半導体装置製造用基板とすることができる。また、本発明は、前記ＧａＮ系半導体層は、ＭＯＣＶＤ法で形成されたことを特徴とする半導体装置製造用基板とすることができる。さらに、前記ＧａＮ系半導体層は、ＡｌＧａＮ電子供給層とＧａＮ電子走行層が順にＭＯＣＶＤ法で形成された層を含むことを特徴とする半導体装置製造用基板とすることができる。
本発明は、主面が（０００−１）面の半導体成長用基板上に［０００−１］方向に、ＭＯＣＶＤ法を用いＧａＮ系半導体層を形成する工程を備えることを特徴とする半導体装置製造用基板の製造方法である。本発明によれば、電子供給層および電子走行層を［０００−１］方向に形成させるため、ソース電極およびドレイン電極と２ＤＥＧの接触抵抗が小さく、かつ２ＤＥＧの電子濃度の大きい半導体装置を製造することができる半導体装置製造用基板の製造方法を提供することができる。
本発明は、前記半導体成長用基板は、ＳｉＣ、Ｓｉ、サファイアおよびＧａＮ系半導体のいずれか１つからなることを特徴とする半導体装置製造用基板の製造方法とすることができる。また、前記ＧａＮ半導体層を形成する工程の後に、ＡｌＧａＮ半導体層を形成する工程を備える半導体装置製造用基板の製造方法とすることができる。さらに、前記ＧａＮ系半導体層を形成す工程は、ＡｌＧａＮ電子供給層とＧａＮ電子走行層を順に形成する工程を含むことを特徴とする半導体装置製造用基板の製造方法とすることができる。
本発明は、成長用表面がＧａＮ半導体層を［０００−１］方向に成長させるための（０００−１）面を主面とすることを特徴とする半導体成長用基板である。本発明によれば、電子供給層および電子走行層を［０００−１］方向に形成させるため、ソース電極およびドレイン電極と２ＤＥＧの接触抵抗が小さく、かつ２ＤＥＧの電子濃度の大きい半導体装置を製造することができる半導体成長用基板を提供することができる。
本発明は、前記半導体成長用基板は、ＳｉＣ、Ｓｉ，サファイアおよびＧａＮ系半導体のいずれか１つからなることを特徴とする半導体成長用基板である。また、本発明は、前記ＧａＮ半導体層はＭＯＣＶＤで成長する層であることを特徴とする半導体成長用基板である。さらに、前記ＧａＮ系半導体層は、ＡｌＧａＮ電子供給層とＧａＮ電子走行層をこの順で形成する層を含むことを特徴とする半導体成長用基板である。
本発明によれば、電子供給層および電子走行層を［０００−１］方向に
形成させるため、ソース電極およびドレイン電極と２ＤＥＧの接触抵抗が小さく、かつ２ＤＥＧの電子濃度の大きい半導体装置及びその製造方法、その半導体装置製造用基板及びその製造方法並びにその半導体成長用基板を提供することができる。
以下、図面を参照し本発明の実施例を説明する。
実施例１の断面図を図２に示す。ＧａＮ基板３０（半導体成長用基板）の（０００−１）面上に、基板面に対する厚さ方向が［０００−１］であるＳｉをドープしたＮ型のＡｌＧａＮ電子供給層３２がＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法を用い形成されている。電子供給層３２の厚さは２００ｎｍ、Ｓｉドナー濃度は１ｘ１０１６ｃｍ−３、ＡｌＧａＮのＡｌＮ混晶比は０．２５である。電子供給層３２の膜厚は電子供給層３２が格子緩和しない厚さであり、３００ｎｍ以下が好ましく、より好ましくは２００ｎｍ以下である。例えば、２００nｍ以下の場合には、ＡｌＧａＮ電子供給層３２に働く応力が大きく発揮でき、ピエゾ分極の影響が大きく得られる。
さらに、ピエゾ分極の影響が得られる十分な電子供給層３２の膜厚として１０ｎｍ以上が好ましい。ＡｌＧａＮ電子供給層３２のＡｌＮ混晶比は十分な分極の効果を得るため、０．３以下が好ましく、より好ましくは０．２５以下である。混晶比が大きくなるとピエゾ電荷も大きくなる。その結果、２ＤＥＧ濃度も大きくなる。しかし、例えば、電子供給層３２の混晶比が０．３以上の場合には、電子走行層３４であるＧａＮ層との格子不整合が生じるため結晶性は劣化する。例えば、混晶比が０．２５以下の場合には、電子走行層３４であるＧａＮ層との格子不整合が大きく改善される。また、半導体成長用基板としては、ＧａＮ基板が好ましいが、ＳｉＣ基板、Ｓｉ基板、サファイア基板を用いることもできる。
次に電子供給層３２上に不純物を添加しないＧａＮ電子走行層３４がＭＯＣＶＤ法を用い形成されている。電子走行層３４の電子供給層３２界面付近には２ＤＥＧ３３が形成される。電子走行層３４の厚さは２０ｎｍである。電子走行層３４の厚さはオーミック電極接触抵抗が小さくなり、閾値電圧が大きくなる厚さ、５０ｎｍ以下が好ましい、電子走行層３４が例えば５０ｎｍ以上と厚くなる場合には、ソース電極４２およびドレイン電極４４と、電子走行層３４の距離が大きくなる。このため、ソース電極４２およびドレイン電極４４と２ＤＥＧ３３のコンタクト抵抗値が大きくなってしまう。また、ゲート電極の逆方向リーク電流が十分抑制できる厚み、５ｎｍ以上が好ましい。
これにより、ＧａＮ基板３０（半導体成長用基板）と、ＧａＮ基板３０（半導体成長用基板）上に［０００−１］方向に成長されたＧａＮ系半導体層とを備える半導体製造用基板が完成する。次に、電子走行層３３上に蒸着法およびリフトオフ法を用い、ソース電極４２およびドレイン電極４４としてＴｉ／Ａｌが形成され、ゲート電極４０としてＮｉ／Ａｕが形成されている。すなわち、ゲート電極４０を挟みソース電極４２およびドレイン電極４４が形成されている。
実施例１においては、反転型ＨＥＭＴ構造のため、オーミック接触抵抗を小さくすることができる。また、２ＤＥＧの電子濃度を増大させることができる。その２ＤＥＧの電子濃度が増大する原理を以下に説明する。
図３は実施例1におけるゲート電極下の各半導体層を模式的に表している。ここで、各層の横方向の長さは格子定数の大きさを模式的に表している。上方向がウルツ鉱構造の「０００−１」方向となる。ＧａＮ基板の（０００−１）面上に、［０００−１］方向に電子供給層３２、電子走行層３４が堆積されている。電子供給層３２および電子走行層３４の自発分極ＰＳＰ３２、およびＰＳＰ３４は、上向きに働く（上向きが正となる）。自発分極は、［０００−１］（Ｎ面成長）では、Ｃ軸に沿ったＧａ−Ｎの結合の向きにより上向きに働く。また、以下の関係となる。
Figure 2006269534
一方、電子供給層３２はＧａＮ基板３０に対し格子定数が小さいため、［０００−１］方向、すなわち上方向が正となり、ＰＰＥ３２のピエゾ分極が生じる。電子供給層３２は、厚く積まれていないため格子緩和されない。その結果、電子供給層３２には応力が発生する。［０００−１］（Ｎ面成長）では、対象物（この場合には、基板）に対して、対象物に比較する電子供給層３２の格子定数が小さい場合には、ピエゾ分極は上向きに働く。例えば、ＧａＮ結晶の格子定数は０．３１８９ｎｍに対し、ＡｌＮ混晶比０．２５のＡｌＧａＮ結晶の格子定数は０．３１７０ｎｍである。走行層３４はＧａＮ基板３０と同じ格子定数のためピエゾ分極は発生しない。
以上より、電子供給層３２と電子走行層３４の界面には、自発分極およびピエゾ分極に起因し正電荷が発生する。このため、２ＤＥＧの電子濃度を増加させることができる。従来例２においては、２ＤＥＧの電子濃度は８．１ｘ１０１２ｃｍ−２であったが、実施例１においては、１．３ｘ１０１３ｃｍ−２の２ＤＥＧ電子濃度が得られた。
図４は実施例１の変形例である。ＧａＮ基板３０に電子供給層３２を堆積させる工程の前に、ＧａＮ基板３０の（０００−１）面にＭＯＣＶＤ法により、ＧａＮバッファ層３８を堆積させている。この結果、ＧａＮバッファ層３８の上層の結晶性が向上する。ＧａＮ基板３０とＧａＮバッファ層３８は同じＧａＮであるため、本変形例においても、実施例１と同様の効果が生じる。
実施例２の断面図を図５に示す。実施例２は、ＡｌＧａＮバリア層３６（ＡｌＧａＮ半導体層）を具備することにより、より高性能なＥモードを可能とする反転型ＨＥＭＴである。以下製造方法について説明する。
まず、図６において、ＧａＮ基板の（０００−１）面上に、ＭＯＣＶＤ法を用い、［０００−１］方向にＳｉ添加したＮ型のＡｌＧａＮ電子供給層を形成させる。電子供給層３２の膜厚は３００ｎｍ、ドナー濃度は１ｘ１０１６ｃｍ−３、ＡｌＮ混晶比は０．２５である。次に、ＭＯＣＶＤ法を用い、電子供給層３２上にＧａＮ電子走行層３４を形成させる。電子走行層３４の厚さは１０ｎｍである。電子走行層３４の厚さが１０ｎｍ以下と薄いのはＥモードの閾値電圧を所望するためである。例えば、電子走行層３４の厚さが１０ｎｍ以上と厚くなる場合には、Ｐ型のバリア層３６と２ＤＥＧ３３との距離が大きくなる。このため、空乏層が低減して閾値電圧が負方向にシフトする。その結果、閾値電圧が０Ｖを下回ればＥモードからＤモードとなる。次に、ＭＯＣＶＤ法を用い、電子走行層３４上にＰ型のＡｌＧａＮバリア層３６（ＡｌＧａＮ半導体層）を形成させる。バリア層３６の厚さは２００ｎｍ、アクセプタ濃度は2ｘ１０１８ｃｍ−３、混晶比は０．３である。このとき、電子走行層３３の電子供給層３２界面には２ＤＥＧ３３、電子走行層３３のバリア層３６界面には２ＤＨＧ３５が形成される。これにより半導体装置製造用基板が完成する。
次に、図７において、ソース電極およびドレイン電極形成予定領域のバリア層３６をドライエッチング法またはウェットエッチング法により除去する。または、バリア層３６は電子走行層３３上に、例えば酸化シリコン膜をマスクにして、ゲート電極４０形成領域にのみ選択成長することも可能である。
次に、図８において、電子走行層３３上に、蒸着法およびリフトオフ法により、ソースで電極およびドレイン電極としてＴｉ／Ａｌを形成する。最後に、バリア層３６上に、蒸着法およびリフトオフ法を用い、ゲート電極４０としてＮｉ／Ａｕを形成し、図５の反転型ＨＥＭＴが完成する。
図９は実施例２におけるゲート電極下の各半導体層を模式的に表している。ここで、各層の横方向の長さは格子定数の大きさを模式的に表している。上方向がウルツ鉱構造の「０００−１」方向となる。ＧａＮ基板の（０００−１）面上に、［０００−１］方向に電子供給層３２、電子走行層３４、バリア層３６を堆積している。電子供給層３２、電子走行層３４、バリア層３６の自発分極ＰＳＰ３２、ＰＳＰ３４、ＰＳＰ３６は、［０００−１］方向、すなわち上向きが正となる。また、以下の関係となる
Figure 2006269534
一方、電子供給層３２およびバリア層３６は、ＧａＮ基板３０に対し格子定数が小さいため、電子供給層３２およびバリア層３６のピエゾ分極ＰＰＥ３２、およびＰＰＥ３6は上方向が正となる。電子走行層３４はＧａＮ基板３０と同じ格子定数のためピエゾ分極は発生しない。
以上より、電子供給層３２と電子走行層３４の界面には、自発分極およびピエゾ分極に起因した正の電荷が発生する。これにより、実施例１同様に２ＤＥＧ３３の電子濃度を増加させることができる。また、電子走行層３４とバリア層３６の界面には、自発分極およびピエゾ分極に起因した負の電荷が発生する。これにより、電子走行層３４のバリア層３６界面に発生した２ＤＨＧ３５のホール濃度を増加させることができる。
一方、実施例１においては、性能の良好なＥモードを得ることは容易ではなかった。これは、閾値電圧を正とするためには、電子走行層３４を薄くすることが必要である。しかし、電子走行層３４が薄くなると、ゲート電極のリーク電流が大きくなるためである。また、ピンチオフ特性も悪くなってしまう。そこで、実施例２においては、電子走行層３４上にバンドギャップが大きく、電子、ホールにとって障壁となるバリア層３６が配置されている。バリア層３６により、電子走行層３４を薄くしてもゲート電極のリーク電流を抑制できる。また、バリア層３６と２ＤＨＧ３５により、ゲート電極直下の空乏層の伸びを大きくし、ピンチオフ特性の良いＥモードのＨＥＭＴを実現できる。
図１０に実施例２のドレイン電流（Ｉｄｓ）−ゲート・ソース電圧（Ｖｇｓ）特性を示す。本実施例においては、電子供給層３２は不純物を添加しないＡｌＮの混晶比０．２５のＡｌＧａＮ層、電子走行層３４は不純物を添加しないＧａＮ層２０ｎｍ、バリア層はアプセクタ濃度２ｘ１０１８ｃｍ−３で混晶比０．２５のＡｌＧａＮ層３０ｎｍである。実施例２に係るＨＥＭＴにおいては、Ｖｇｓが負の領域ではＩｄが流れておらず、良好なピンチオフ特性を示している。これは、バリア層３６および２ＤＥＧ３５により、ゲート電極直下の空乏層が伸びたためである。これにより、良好なＥモードのＨＥＭＴが実現できている。
以上のように、実施例１および実施例２においては、電子供給層および電子走行層を［０００−１］方向に形成させることができるため、ソース電極およびドレイン電極と２ＤＥＧの接触抵抗が小さく、かつ２ＤＥＧの電子濃度の大きい半導体装置およびその製造方法、半導体装置製造用基板およびその製造方法を提供することができる。さらに、成長用表面がＧａＮ系半導体層を［０００−１］に成長させるための（０００−１）面を主面とする半導体成長用基板もＧａＮ系半導体層を［０００−１］に成長させることにより同様の効果が得られる。
以上、本発明の好ましい実施形態について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。例えば、電子供給層３２と電子走行層３４の間にＡｌＧａＮストッパ層を配置し、あるいは電子供給層内で不純物のドープ濃度を変化させる等の変更を行うこともできる。
図1は従来例２の問題を説明するための模式図である。 図２は実施例１の断面図である。 図３は実施例１の効果を説明する模式図である。 図４は実施例1にかかる変形例の断面図である。 図５は実施例２の断面図である。 図６は実施例２における製造工程の断面図（その１）である。 図７は実施例２における製造工程の断面図（その２）である。 図８は実施例２における製造工程の断面図（その３）である。 図９は実施例２の効果を説明する模式図である。 図１０は実施例２における電気的特性を示す図である。
符号の説明
２０ サファイア基板
２２ ＡｌＧａＮバッファ層
２４ ＡｌＧａＮ電子供給層
２６ ＧａＮ電子走行層
３０ ＧａＮ基板
３２ ＡｌＧａＡｓ電子供給層
３３ ２ＤＥＧ
３４ 電子走行層
３５ ２ＤＨＧ
３６ ＡｌＧａＮバリア層
３８ ＧａＮバッファ層
４０ ゲート電極
４２ ソース電極
４４ ドレイン電極

Claims (20)

  1. 基板面に対する厚さ方向が［０００−１］であるＡｌＧａＮ電子供給層と、
    該電子供給層上に形成されたＧａＮ電子走行層と、
    該電子走行層上に形成されたゲート電極と、
    該ゲート電極を挟み、前記電子走行層上に形成されたソース電極およびドレイン電極と、を備えたことを特徴とする半導体装置。
  2. 前記電子走行層と前記ゲート電極の間に、ＡｌＧａＮ半導体層が設けられていることを特徴とする請求項１記載の半導体装置。
  3. 前記電子供給層は、３００ｎｍ以下の膜厚を有することを特徴とする請求項１記載の半導体装置。
  4. 前記電子供給層は、０．３以下のＡｌＮの混晶比を有することを特徴とする請求項１または３記載の半導体装置。
  5. 基板面に対する厚さ方向が［０００−１］方向であるＡｌＧａＮ電子供給層とＧａＮ電子走行層を順にＭＯＣＶＤ法を用い形成する第１のステップと、
    前記電子走行層上にゲート電極を形成する第２のステップと、
    前記電子走行層上に前記ゲート電極を挟んでソース電極およびドレイン電極を形成する第３のステップと、を備えることを特徴とする半導体装置の製造方法。
  6. 前記第１のステップは、前記電子走行層上にＡｌＧａＮ半導体層を形成するステップを含み、
    前記第３のステップは、前記ＡｌＧａＮ半導体層上に前記ゲート電極を形成するステップであることを特徴とする請求項５記載の半導体装置の製造方法。
  7. 前記電子供給層は、３００ｎｍ以下の膜厚で形成することを特徴とする請求項５記載の半導体装置の製造方法。
  8. 前記電子供給層は、０．３以下のＡｌＮ混晶比で形成することを特徴とする請求項５または７記載の半導体装置の製造方法。
  9. 主面が（０００−１）面の半導体成長用基板と、
    該半導体成長用基板上に、［０００−１］方向に成長されたＧａＮ系半導体層と、を備えることを特徴とする半導体装置製造用基板。
  10. 前記半導体成長用基板は、ＳｉＣ、Ｓｉ、サファイアおよびＧａＮ系半導体のいずれか１つからなることを特徴とする請求項９記載の半導体装置製造用基板。
  11. 前記ＧａＮ系半導体層は、ＭＯＣＶＤ法で形成されたことを特徴とする請求項９記載の半導体装置製造用基板。
  12. 前記ＧａＮ系半導体層は、ＡｌＧａＮ電子供給層とＧａＮ電子走行層が順にＭＯＣＶＤ法で形成された層を含むことを特徴とする請求項９記載の半導体装置製造用基板。
  13. 主面が（０００−１）面の半導体成長用基板上に［０００−１］方向に、ＭＯＣＶＤ法を用いＧａＮ系半導体層を形成する工程を備えることを特徴とする半導体装置製造用基板の製造方法。
  14. 前記半導体成長用基板は、ＳｉＣ、Ｓｉ、サファイアおよびＧａＮ系半導体のいずれか１つからなることを特徴とする請求項１３記載の半導体装置製造用基板の製造方法。
  15. 前記ＧａＮ半導体層を形成する工程の後に、ＡｌＧａＮ半導体層を形成する工程を備える請求項１３記載の半導体装置製造用基板の製造方法。
  16. 前記ＧａＮ系半導体層を形成す工程は、ＡｌＧａＮ電子供給層とＧａＮ電子走行層を順に形成する工程を含むことを特徴とする請求項１３記載の半導体装置製造用基板の製造方法。
  17. 成長用表面がＧａＮ半導体層を［０００−１］方向に成長させるための（０００−１）面を主面とすることを特徴とする半導体成長用基板。
  18. 前記半導体成長用基板は、ＳｉＣ、Ｓｉ，サファイアおよびＧａＮ系半導体のいずれか１つからなることを特徴とする請求項１７記載の半導体成長用基板。
  19. 前記ＧａＮ半導体層はＭＯＣＶＤで成長する層であることを特徴とする請求項１７記載の半導体成長用基板。
  20. 前記ＧａＮ系半導体層は、ＡｌＧａＮ電子供給層とＧａＮ電子走行層をこの順で形成する層を含むことを特徴とする請求項１７記載の半導体成長用基板。
JP2005082308A 2005-03-22 2005-03-22 半導体装置及びその製造方法、その半導体装置製造用基板及びその製造方法並びにその半導体成長用基板 Pending JP2006269534A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005082308A JP2006269534A (ja) 2005-03-22 2005-03-22 半導体装置及びその製造方法、その半導体装置製造用基板及びその製造方法並びにその半導体成長用基板
US11/385,749 US7521707B2 (en) 2005-03-22 2006-03-22 Semiconductor device having GaN-based semiconductor layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005082308A JP2006269534A (ja) 2005-03-22 2005-03-22 半導体装置及びその製造方法、その半導体装置製造用基板及びその製造方法並びにその半導体成長用基板

Publications (2)

Publication Number Publication Date
JP2006269534A true JP2006269534A (ja) 2006-10-05
JP2006269534A5 JP2006269534A5 (ja) 2008-05-01

Family

ID=37034326

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005082308A Pending JP2006269534A (ja) 2005-03-22 2005-03-22 半導体装置及びその製造方法、その半導体装置製造用基板及びその製造方法並びにその半導体成長用基板

Country Status (2)

Country Link
US (1) US7521707B2 (ja)
JP (1) JP2006269534A (ja)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006310644A (ja) * 2005-04-28 2006-11-09 Sumitomo Electric Ind Ltd 電界効果トランジスタおよびエピタキシャル基板
US7425721B2 (en) 2006-05-23 2008-09-16 Sharp Kabushiki Kaisha Field-effect transistor
JP2009004421A (ja) * 2007-06-19 2009-01-08 Nec Corp 半導体装置
JP2009509343A (ja) * 2005-09-16 2009-03-05 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア Ｎ極窒化アルミニウムガリウム／窒化ガリウムエンハンスメントモード電界効果トランジスタ
WO2009116281A1 (ja) * 2008-03-19 2009-09-24 住友化学株式会社 半導体装置および半導体装置の製造方法
JP2010517261A (ja) * 2007-01-22 2010-05-20 エレメント シックス リミテッド 電子電界効果デバイス及びそれらの製造方法
JP2010199321A (ja) * 2009-02-25 2010-09-09 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2011003808A (ja) * 2009-06-19 2011-01-06 Nec Corp 電界効果トランジスタおよび電界効果トランジスタの製造方法
JP2011108712A (ja) * 2009-11-13 2011-06-02 New Japan Radio Co Ltd 窒化物半導体装置
US8164117B2 (en) 2008-10-27 2012-04-24 Sanken Electric Co., Ltd. Nitride semiconductor device
JP2013074179A (ja) * 2011-09-28 2013-04-22 Fujitsu Ltd 化合物半導体装置及びその製造方法
US8546848B2 (en) 2008-10-15 2013-10-01 Sanken Electric Co., Ltd. Nitride semiconductor device
JP5388839B2 (ja) * 2007-02-28 2014-01-15 ルネサスエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体電界効果トランジスタ
JP2014197644A (ja) * 2013-03-29 2014-10-16 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP5718458B2 (ja) * 2011-05-16 2015-05-13 ルネサスエレクトロニクス株式会社 電界効果トランジスタ及び半導体装置
JP2015095483A (ja) * 2013-11-08 2015-05-18 住友電気工業株式会社 Ｉｉｉ族窒化物半導体デバイス
JP2016187025A (ja) * 2015-03-27 2016-10-27 富士通株式会社 半導体装置
WO2021234813A1 (ja) * 2020-05-19 2021-11-25 日本電信電話株式会社 電界効果トランジスタの作製方法
WO2023085524A1 (ko) * 2021-11-15 2023-05-19 엘앤디전자 주식회사 반도체 능동소자

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE50112334D1 (de) * 2000-06-02 2007-05-24 Microgan Gmbh Heterostruktur mit rückseitiger donatordotierung
JP4705482B2 (ja) * 2006-01-27 2011-06-22 パナソニック株式会社 トランジスタ
JP5362187B2 (ja) * 2006-03-30 2013-12-11 日本碍子株式会社 半導体素子
JP4282708B2 (ja) * 2006-10-20 2009-06-24 株式会社東芝 窒化物系半導体装置
US8193020B2 (en) * 2006-11-15 2012-06-05 The Regents Of The University Of California Method for heteroepitaxial growth of high-quality N-face GaN, InN, and AlN and their alloys by metal organic chemical vapor deposition
JP2010509177A (ja) * 2006-11-15 2010-03-25 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 有機金属化学気相成長法による、高品質のＮ面ＧａＮ、ＩｎＮおよびＡｌＮならびにそれらの合金のヘテロエピタキシャル成長の方法
TW200908150A (en) * 2007-03-29 2009-02-16 Univ California Method to fabricate III-N semiconductor devices on the N-face of layers which are grown in the III-face direction using wafer bonding and substrate removal
US20090085065A1 (en) * 2007-03-29 2009-04-02 The Regents Of The University Of California Method to fabricate iii-n semiconductor devices on the n-face of layers which are grown in the iii-face direction using wafer bonding and substrate removal
US8455920B2 (en) * 2007-05-23 2013-06-04 International Rectifier Corporation III-nitride heterojunction device
US7728356B2 (en) * 2007-06-01 2010-06-01 The Regents Of The University Of California P-GaN/AlGaN/AlN/GaN enhancement-mode field effect transistor
US7875537B2 (en) * 2007-08-29 2011-01-25 Cree, Inc. High temperature ion implantation of nitride based HEMTs
KR101774933B1 (ko) * 2010-03-02 2017-09-06 삼성전자 주식회사 듀얼 디플리션을 나타내는 고 전자 이동도 트랜지스터 및 그 제조방법
EP2610912A4 (en) 2010-08-27 2014-10-22 Nat Univ Corp Nara Inst SIC SEMICONDUCTOR ELEMENT
CN118039685A (zh) * 2019-10-09 2024-05-14 联华电子股份有限公司 高电子迁移率晶体管及其制作方法
CN112951963B (zh) * 2021-02-09 2023-10-13 华灿光电（浙江）有限公司 发光二极管外延片及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11340510A (ja) * 1998-03-27 1999-12-10 Sharp Corp 半導体素子及びその製造方法
JP2000294768A (ja) * 1999-04-01 2000-10-20 Sony Corp 半導体素子およびその製造方法
JP2006261179A (ja) * 2005-03-15 2006-09-28 Hitachi Cable Ltd 半導体ウェハー及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077353A (ja) 1999-06-30 2001-03-23 Toshiba Corp 高電子移動度トランジスタ及び電力増幅器
JP4117535B2 (ja) 2001-11-30 2008-07-16 信越半導体株式会社 化合物半導体素子
WO2005043587A2 (en) * 2003-10-10 2005-05-12 The Regents Of The University Of California Design methodology for multiple channel heterostructures in polar materials

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11340510A (ja) * 1998-03-27 1999-12-10 Sharp Corp 半導体素子及びその製造方法
JP2000294768A (ja) * 1999-04-01 2000-10-20 Sony Corp 半導体素子およびその製造方法
JP2006261179A (ja) * 2005-03-15 2006-09-28 Hitachi Cable Ltd 半導体ウェハー及びその製造方法

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006310644A (ja) * 2005-04-28 2006-11-09 Sumitomo Electric Ind Ltd 電界効果トランジスタおよびエピタキシャル基板
JP2009509343A (ja) * 2005-09-16 2009-03-05 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア Ｎ極窒化アルミニウムガリウム／窒化ガリウムエンハンスメントモード電界効果トランジスタ
US7425721B2 (en) 2006-05-23 2008-09-16 Sharp Kabushiki Kaisha Field-effect transistor
JP2010517261A (ja) * 2007-01-22 2010-05-20 エレメント シックス リミテッド 電子電界効果デバイス及びそれらの製造方法
JP5388839B2 (ja) * 2007-02-28 2014-01-15 ルネサスエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体電界効果トランジスタ
JP2009004421A (ja) * 2007-06-19 2009-01-08 Nec Corp 半導体装置
WO2009116281A1 (ja) * 2008-03-19 2009-09-24 住友化学株式会社 半導体装置および半導体装置の製造方法
US8546848B2 (en) 2008-10-15 2013-10-01 Sanken Electric Co., Ltd. Nitride semiconductor device
US8164117B2 (en) 2008-10-27 2012-04-24 Sanken Electric Co., Ltd. Nitride semiconductor device
JP2010199321A (ja) * 2009-02-25 2010-09-09 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2011003808A (ja) * 2009-06-19 2011-01-06 Nec Corp 電界効果トランジスタおよび電界効果トランジスタの製造方法
JP2011108712A (ja) * 2009-11-13 2011-06-02 New Japan Radio Co Ltd 窒化物半導体装置
JP5718458B2 (ja) * 2011-05-16 2015-05-13 ルネサスエレクトロニクス株式会社 電界効果トランジスタ及び半導体装置
JP2013074179A (ja) * 2011-09-28 2013-04-22 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2014197644A (ja) * 2013-03-29 2014-10-16 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP2015095483A (ja) * 2013-11-08 2015-05-18 住友電気工業株式会社 Ｉｉｉ族窒化物半導体デバイス
JP2016187025A (ja) * 2015-03-27 2016-10-27 富士通株式会社 半導体装置
WO2021234813A1 (ja) * 2020-05-19 2021-11-25 日本電信電話株式会社 電界効果トランジスタの作製方法
WO2023085524A1 (ko) * 2021-11-15 2023-05-19 엘앤디전자 주식회사 반도체 능동소자

Also Published As

Publication number Publication date
US7521707B2 (en) 2009-04-21
US20060214188A1 (en) 2006-09-28

Similar Documents

Publication Publication Date Title
JP2006269534A (ja) 半導体装置及びその製造方法、その半導体装置製造用基板及びその製造方法並びにその半導体成長用基板
US20210313462A1 (en) Nitride semiconductor device
JP5348364B2 (ja) ヘテロ接合型電界効果半導体装置
JP5397825B2 (ja) 電界効果半導体装置
JP5245305B2 (ja) 電界効果半導体装置及びその製造方法
US7777254B2 (en) Normally-off field-effect semiconductor device
JP4663156B2 (ja) 化合物半導体装置
JP5084262B2 (ja) 半導体装置
JP6174874B2 (ja) 半導体装置
JP4022708B2 (ja) 半導体装置
JP4744109B2 (ja) 半導体装置とその製造方法
JP5684574B2 (ja) 半導体装置
JP4729067B2 (ja) 電界効果トランジスタ
JP5190923B2 (ja) ＧａＮをチャネル層とする窒化物半導体トランジスタ及びその作製方法
JP2009099691A (ja) 電界効果半導体装置の製造方法
KR101092467B1 (ko) 인헨스먼트 노말리 오프 질화물 반도체 소자 및 그 제조방법
JP2007220895A (ja) 窒化物半導体装置およびその製造方法
JP2010103425A (ja) 窒化物半導体装置
JPWO2007122790A1 (ja) 電界効果トランジスタ
WO2011024754A1 (ja) Iii族窒化物半導体積層ウェハ及びiii族窒化物半導体デバイス
JP2012231003A (ja) 半導体装置
JP2006286698A (ja) 電子デバイス及び電力変換装置
JP5581601B2 (ja) 化合物半導体装置及びその製造方法
JP2011210785A (ja) 電界効果トランジスタ、およびその製造方法
JP2012230991A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080317

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080317

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111125

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120703