JP2009509343A - Ｎ極窒化アルミニウムガリウム／窒化ガリウムエンハンスメントモード電界効果トランジスタ - Google Patents

Ｎ極窒化アルミニウムガリウム／窒化ガリウムエンハンスメントモード電界効果トランジスタ Download PDF

Info

Publication number
JP2009509343A
JP2009509343A JP2008531424A JP2008531424A JP2009509343A JP 2009509343 A JP2009509343 A JP 2009509343A JP 2008531424 A JP2008531424 A JP 2008531424A JP 2008531424 A JP2008531424 A JP 2008531424A JP 2009509343 A JP2009509343 A JP 2009509343A
Authority
JP
Japan
Prior art keywords
layer
algan
gan
interface
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008531424A
Other languages
English (en)
Other versions
JP2009509343A5 (ja
Inventor
シッドハース ラジャン，
チャン スー スー，
ジェームス エス． シュペック，
ウメシュ ケー． ミシュラ，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
THE REGENTS OF THE UNIVERSITY OF CARIFORNIA
Original Assignee
THE REGENTS OF THE UNIVERSITY OF CARIFORNIA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by THE REGENTS OF THE UNIVERSITY OF CARIFORNIA filed Critical THE REGENTS OF THE UNIVERSITY OF CARIFORNIA
Publication of JP2009509343A publication Critical patent/JP2009509343A/ja
Publication of JP2009509343A5 publication Critical patent/JP2009509343A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/432—Heterojunction gate for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H01L29/7784—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material with delta or planar doped donor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

高電子移動度トランジスタ（ＨＥＭＴ）などの新規のエンハンスメントモード電界効果トランジスタ（ＦＥＴ）は、Ｎ極表面を有し、分極界を使用してＮ極方向におけるゲート下の電子群を減少させ、向上した分散抑制および低ゲート漏れを有する。本発明は、Ｎ極表面を有する窒化アルミニウムガリウム（ＡｌＧａＮ）層および窒化ガリウム（ＧａＮ）層から構成されるエンハンスメントモード高電子移動度トランジスタ（ＨＥＭＴ）デバイスを提供し、該デバイスは、ＧａＮ（２）層上に成長するＡｌＧａＮ（２）層上に成長する、ＧａＮ（１）層上に成長するＡｌＧａＮ（１）層を備えるデバイスのためのゲート下のエピ層構造を備え、該ゲート下の該ＡｌＧａＮ（１）層は、該ＡｌＧａＮ（１）層内の分極界が、ゼロゲートバイアス下で該ＡｌＧａＮ（２）層とＧａＮ（１）層との間の界面において電子ガスを激減させるために十分な厚さに成長する。

Description

（関連出願の参照）
本出願は、米国特許法第１１９条（ｅ）の下で、以下の、同時係属出願であり、同一人に譲受された米国出願の利益を主張する。上記出願とは、Ｓｉｄｄｈａｒｔｈ Ｒａｊａｎ、Ｃｈａｎｇ Ｓｏｏ Ｓｕｈ、Ｊａｍｅｓ Ｓ．ＳｐｅｃｋおよびＵｍｅｓｈ Ｋ．Ｍｉｓｈｒａによる２００５年９月１６日に出願された米国仮出願第６０／７１７，９９６号（名称「Ｎ−ＰＯＬＡＲ ＡＬＵＭＩＮＵＭ ＧＡＬＬＩＵＭ ＮＩＴＲＩＤＥ／ＧＡＬＬＩＵＭ ＮＩＴＲＩＤＥ ＥＮＨＡＮＣＥＭＥＮＴ−ＭＯＤＥ ＦＩＥＬＤ ＥＦＦＥＣＴ ＴＲＡＮＳＩＳＴＯＲ」、代理人整理番号３０７９４．１４８−ＵＳ−Ｐ１（２００６−１０７−１））であり、該出願は本明細書において参考として援用される。
（連邦政府支援の研究および開発に関する声明）
本発明は、ＡＦＯＳＲによって与えられたＧｒａｎｔ Ｎｏ．Ｆ４９６２０−０３−１−０２３５およびＤＲＡＰＡ ＣＮＩＤによって与えられたＧｒａｎｔ Ｎｏ．Ｈ９４００３−０４−２−０４０３の下で政府支援によってなされた。政府は本発明において一定の権利を有する。
（発明の背景）
（１．発明の分野）
本発明は、高電子移動度トランジスタ（ＨＥＭＴ）などのＮ極窒化アルミニウムガリウム（ＡｌＧａＮ）／窒化ガリウム（ＧａＮ）エンハンスメントモード電界効果トランジスタ（ＦＥＴ）に関する。
（２．関連技術の説明）
ＩＩＩ族窒化物ベースの高電子移動度トランジスタ（ＨＥＭＴ）は、ＳｉおよびＳｉＣの物質限界を越える高い降伏電圧（ＶＢＤ）および低いオン抵抗（ＲＯＮ）を生じる可能性があるため、電力切り替え用途に対する大きな関心を引き付けている。
ＧａＮ技術に基づくエンハンスメントモード（Ｅモード）、またはノーマルオフ型（ｎｏｒｍａｌｌｙ−ｏｆｆ）デバイスは、種々の用途に対し関心があり、特に、ノーマルオフ型デバイスに付加的安全性があるため、電力切り替え用途に対して望ましい。
Ｇａ極、つまり（０００１）方向に成長するデバイスにおいて、Ｅモード動作は、ゲート領域下のＡｌＧａＮの一部をエッチングすること（方法１）、フッ素ベースプラズマを用いてゲート領域下のＡｌＧａＮを露出すること（方法２）、またはゲート下のｐ型ＧａＮを用いてＡｌＧａＮ層をキャッピングすること（方法３）によって、ＡｌＧａＮ／ＧａＮバッファ構造において達成される。
閾値の均一性は、大型の周辺降伏デバイスにおいて特に重要である。ＡｌＧａＮ（およびＧａＮ）は、乾式エッチング（方法１）を介して最も簡単にエッチングされるため、均一な閾値電圧および反復性を達成することは非常に困難であり、そのためこの方法はエッチング停止層がなければ魅力がないままとなってしまう。フッ素プラズマ処理（方法２）は、負に荷電されたフッ素イオンの注入およびＡｌＧａＮ障壁のエッチングの組み合わせによる閾値電圧変化を達成するが、この方法は閾値電圧の均一性および反復性の問題も抱える。方法３はゲートの下のＡｌＧａＮをエッチングする問題を回避するが、ＩＩＩ族窒化物系において高品質および均一なｐ型物質を成長させることは非常に困難であり、ｐ−ＧａＮ／ＡｌＧａＮ界面トラップ関連分散は、この方法に別の欠点を提供することになる。
さらに、ＧａＮデバイスは、高周波用途に対し有望であることが分かっている。不動態化されていないＧａＮ ＨＥＭＴは、高速切り替え下で分散的であることが証明されているため、分散を抑制し、結果としてマイクロ波周波数においてデバイス性能を最適化するようこれらのデバイスを設計することが重要である。
さらに、ゲート漏れを軽減し、結果としてデバイスの降伏電圧を増加させる構造を備えるＧａＮデバイスを有することが重要である。また、ゲート漏れの軽減は、これらのデバイスの信頼性を増加させる。
そして、必要とされるものは、これらの欠点がなく、これらの利点を提供することが可能なデバイス構造である。
本発明は、Ｇａ極方向に成長するデバイスに対しいくつかの利点を有する、対向のＮ極、つまり（０００−１）方向におけるデバイス構造を提案する。例えば、対向のＮ極方向における提案されたデバイス構造は、ゲート陥凹エッチング（ｒｅｃｅｓｓ ｅｔｃｈ）を使用せずにＥモードデバイスを提供する。これらのデバイスにおける閾値電圧は、エピタキシャル構造によって制御され、処理ステップによって影響を受けない。さらに、分極界は、２次元電子ガス（２ＤＥＧ）を激減させるために使用されるため、ｐ型ドーピングは必要ではない。
（発明の概要）
本発明は、高電子移動度トランジスタ（ＨＥＭＴ）などの新規のエンハンスメントモード電界効果トランジスタ（ＦＥＴ）を開示し、Ｎ極表面を有し、分極界を使用してＮ極方向におけるゲート下の電子群を減少させ、向上した分散抑制および減少したゲート漏れを有する。
（発明の詳細な説明）
ここで図面を参照するが、ここで類似参照番号は、全体にわたって対応する部分を表す。
好ましい実施形態の下記の説明において、その一部を形成する添付の図面を参照するが、そこでは例として、本発明が実践され得る具体的実施形態が示される。本発明の範囲を逸脱することなしに、その他の実施形態が利用され得、構造的変更が行われ得ることが理解されるべきである。
（概説）
図１は、本発明の好ましい実施形態によるＮ極表面を備える新規のエンハンスメントモードＨＥＭＴトランジスタ構造を開示する、断面概略図である。このトランジスタは、ゲート、ソース（Ｓ）およびドレイン（Ｄ）を含み、ここでトランジスタは、ＡｌＧａＮ（１）／ＧａＮ（１）／ＡｌＧａＮ（２）／ＧａＮ（２）（最上層から最下層へと番号が付けられる）というゲート下のエピ層構造を有する。ＡｌＧａＮ（１）層は、この層内の分極界がゼロゲートバイアス下でＡｌＧａＮ（２）／ＧａＮ（１）界面にいて２ＤＥＧを激減させるように、十分な厚さに成長する。アクセスおよび接触領域下では、エピ層は、ＡｌＧａＮ（３）／ＧａＮ（３）／ＡｌＧａＮ（２）／ＧａＮ（２）というように構築される、付加的な層ＡｌＧａＮ（３）／ＧａＮ（３）（図示せず）を含み得る。この場合、付加的なＡｌＧａＮ（３）層およびＧａＮ（３）層は、ＡｌＧａＮ（２）層とＧａＮ（３）層との間の界面における電荷シート（点線で表示）を可能にするために十分薄く作られ、結果として低いオン抵抗ならびに低いソースおよびドレインオーム接触抵抗をもたらす。ゲートがゼロバイアス下でチャネルを激減させるので、導電性活性領域は正ゲートバイアスにおいて伝導を可能にする一方で、このデバイスは種々の用途に対するノーマルオフ、またはエンハンスメントモードＦＥＴとして使用され得る。Ｎ極方向におけるゲート下の電子群を減少させるために分極界を使用するという発想は、このデバイスの背後にある基本原理である。
（エンハンスメントモードＮ面ＨＥＭＴ）
上記のように、ＧａＮ技術に基づくエンハンスメントモード、またはノーマルオフ型デバイスは、種々の用途に対し関心を引く。Ｇａ極、つまり
Figure 2009509343
 方向に成長するデバイスにおいて、これは、ＡｌＧａＮ／ＧａＮバッファ構造を使用し、電荷が激減するまでゲート領域下のＡｌＧａＮの一部をエッチングすることによって達成される。よって、このプロセスは、ゲート漏れを増加させ（ＧａＮは乾式エッチングのみ可能であるため）、閾値電圧の不均一性および反復性の問題にもつながる、ゲート陥凹エッチングを必要とする。
本発明は、Ｇａ面デバイスに見られる欠点のない対向Ｎ面、つまり
Figure 2009509343
 方向のデバイス構造を提案する。このデバイスに対する構造は図２に示され、それは２ＤＥＧがゼロバイアスにおいてゲート下方で激減するエンハンスメントモードデバイスのバンドダイアグラムを含む。ゲート下では、エピ層スタックは、ＧａＮ（２）バッファ／ＡｌＧａＮ（２）／ＧａＮ（１）／ＡｌＧａＮ（１）層（最下層から最上層へと番号を付けられる）から構成される。最上部（ゲート障壁層）上のＡｌＧａＮ（１）層は、底面のＡｌＧａＮ（２）／ＧａＮ（１）界面において誘起される２ＤＥＧの一部を激減させるように、十分な厚さに成長する。ドレインおよびアクセス領域では、この最上面のＡｌＧａＮ（１）はエッチングされて、これらの領域における高電子密度をもたらす。ゲート下の２ＤＥＧは、ゲートが順方向バイアスをかけられると誘起されるが、アクセス領域内の電荷は常に存在している。それゆえ、これは、ゲート陥凹エッチングを使用せずにエンハンスメントモードデバイスを得る方法となる。アクセス領域のエッチングの任意の変動は、回路設計における臨界パラメータではないオン抵抗の変更をもたらすのみである。しかし、これらのデバイスにおける閾値電圧は、その処理によって影響を受けない。Ｎ面エンハンスメントモードデバイスの第１の実証による伝達特性は図３に示され、それは第１のＮ面エンハンスメントモードデバイスの伝達特性を示す２つのグラフを含み、閾値電圧は約１．７Ｖである。
また、Ｎ面方向の分極界も、上述と同じ発想を使用するが、異なるヘテロ構造設計を有するエンハンスメントモードデバイスを作製するために使用され得る。例えば、チャネル／ゲート障壁材は、ＧａＮ／ＡｌＧａＮ、ＧａＮ／ＡｌＮ、ＡｌＧａＮ（低Ａｌ組成）／ＡｌＧａＮ（高Ａｌ組成）、ＩｎＧａＮ／ＧａＮ、ＩｎＧａＮ／ＡｌＧａＮのいずれかから成り得るが、これらに限定されない。Ｎ極方向におけるゲート下の電子群を減少させるために分極界を使用するという発想は、このデバイスの背後にある基本原理である。
（Ｎ面トランジスタにおける分散抑制）
上記のように、ＧａＮデバイスは、高周波用途に対し有望であることが分かっている。不動態化されていないＧａＮ ＨＥＭＴは、高速切り替え下で分散的であることが証明されているため、分散を抑制し、よってマイクロ波周波数においてデバイス性能を最適化するようこれらのデバイスを設計することが重要である。
Ｇａ面ＨＥＭＴにおいて、重要な分散源は、表面トラップであることが確認されている。エピタキシャルレベルにおける分散制御の方法は、底面ＡｌＧａＮ／ＧａＮ界面における表面トラップと２ＤＥＧとの間の分離を増大させるために、標準ＡｌａＮ／ＧａＮ ＨＥＭＴの最上部上の厚いＧａＮキャップ層を使用することである。図４Ａは、平衡状態にあるＮ面ＨＥＭＴであって、ゲートは構造の右側にあり、図４Ｂは、ＥｆをＥｖから切り離すようＡｌＧａＮをグレーディングするステップの効果を示し、図４Ｃは、分散を防ぐようデルタドーピングされたｎ型層を添加するステップの効果を示す。
Ｇａ面でキャッピングされた構造の１つの欠点は、ＧａＮキャップ層内の逆分極界が２ＤＥＧ内の電子を激減させることである。また、最上面のＡｌＧａＮ／ＧａＮ界面は、トラップの原因となることが証明されている正電荷シートを含む価電子帯に触れる。これは、グレーディングされたＡｌＧａＮ：Ｓｉキャップを使用して解決することが可能である。しかし、ＡｌＧａＮの使用は、これらの深陥凹デバイスを繰り返して確実に作製するために技術的に非常に重要なＡｌＧａＮエッチング停止層の使用を不可能にする。
ここでは、Ｎ面ＧａＮ上のデバイスは、Ｎ面ＦＥＴにおける分散を抑制するよう設計され得ることが提案される。図５Ａは、そのようなデバイスの平衡バンドダイアグラムを示すＮ面ＨＥＭＴである。底面ＡｌＧａＮは、図５Ｂに示されるように、底面ＧａＮ／ＡｌＧａＮ界面において可能性のある電荷蓄積を防ぐようグレーディングすることができ、ＡｌＧａＮをグレーディングするステップの効果は、ＥｆをＥｖから切り離すことである。Ｓｉドーパントは、チャネルに対する電荷を提供する。同じ設計原理を利用するＧａ面デバイス内のような逆分極界がないので、最上面ＧａＮ層は、最上面ＡｌＧａＮ／ＧａＮ界面において２ＤＥＧを激減させない。その分極界のさらなるふるい分けが表面境界条件を満たすために必要とされるので、より厚いＧａＮ層は、より高い２ＤＥＧ密度を結果としてもたらす。よって、Ｎ面デバイスは、同様のＧａ面デバイスと比べて高い電荷密度を維持しながら、低い分散を有することが期待される。
ゲートは、深い陥凹の後に最上面のＧａＮ層内へと堆積されて、ゲート金属と２ＤＥＧとの間の望ましい分離を得る。時限乾式エッチングは、エッチング深さのばらつきおよび荒いエッチングされた表面という潜在的な不利点を伴う既知の較正エッチング速度を使用して実施することが可能である。より正確かつスムースなエッチングは、低分散用のＮ面デバイスのエピタキシャル構造を示す図６に示されるように、選ばれた場所にＡｌＧａＮエッチング停止層を成長させることによって、達成することが可能である。このＡｌＧａＮ層は、Ｎ面ＡｌＧａＮ障壁によるゲート漏れ軽減についての別の開示において説明されるように、ゲート漏れを軽減するという付加的利点を有する。また、エンハンスメントモード厚ＧａＮキャップデバイスも、ＡｌＧａＮキャップの厚さを変えることによって、このウエハ上で達成することができる。さらに、ＡｌＧａＮエッチング停止層の位置を変えることによって、同じウエハ上に変動閾値電圧を備えるデバイスを有することを可能とすることができる。
（低ゲート漏れＮ面トランジスタ）
ＧａＮデバイスは、高電圧高周波用途に対し有望であることが分かっているため、ゲート漏れを軽減し、よってデバイスの降伏電圧を増加させる構造を備えるデバイスを有することが重要である。ゲート漏れの軽減はまた、これらのデバイスの信頼性を増加させる。
図７Ａおよび７Ｂは、Ｇａ面方向に成長するデバイスを示し、ゲートは構造の左側にある。通常のＧａ面ＨＥＭＴのバンドダイアグラムは、図７に平衡状態で、図７Ｂにピンチオフ状態で示される。このデバイスの構造は、ＧａＮバッファ／ＡｌＧａＮキャップである。図７Ｂに示されるように、ＡｌＧａＮ内の電界はピンチオフ時において増加する。これは、ＡｌＧａＮ障壁を通る電子トンネルの確率を増加させ、よってゲート漏れを増加させる。
ここでは、Ｎ面ＧａＮ上のデバイスは、ゲート漏れを軽減して降伏電圧を増加させるようよう設計され得ることが提案される。図８は、低ゲート漏れ用のＮ面デバイスの一般的構造を図示し、最上面のＡｌＧａＮ層は、ＡｌＮ層によって代替してもよい。Ｎ面方向デバイスのバンドダイアグラムは、図９Ａでは平衡下で、図９Ｂではドレインバイアス下で示され、ゲートは右側にある。これらのデバイスの構造は、ＧａＮバッファ（２）／ＡｌＧａＮ（２）（グレーディングされた組成または一定組成）／ＧａＮ（１）／ＡｌＧａＮ（１）（またはＡｌＮ）キャップである。
最上面のＡｌＧａＮ（１）（またはＡｌＮ）キャップは、底面ＡｌＧａＮ（２）／ＧａＮ（１）界面における電子チャネルが激減しないように設計される。ゲートからの電子トンネルに対し有効な障壁を増加させるために役立つ、ＡｌＧａＮ（１）層内の逆分極界がある。さらに、ＡｌＧａＮは、より高いショットキー障壁の高さおよびより高い破壊電界を有し、いずれの要素も、より低いゲート漏れおよびより高い降伏電圧をもたらす。
表面上（つまりゲート）に負の電圧を印加することによって、このデバイスがピンチオフへとバイアスがかけられると、増加するＧａ面の場合と対照的に、ＡｌＧａＮ内の電界が減少する。電界のこの減少は、バンドをゲートに均一に近くし、よって電子トンネルに対する有効な障壁を増加させる。よって、これらのデバイスは、同様のＧａ面デバイスと比べて低いゲート漏れおよび高い降伏を有することが期待される。
（ゲート絶縁体）
図８はまた、ゲート漏れの軽減およびゲートのターンオンの改善のためにゲートの下方に挿入され得る絶縁体も図示する。この実施形態では、絶縁体は、ＳｉｘＯＹ、ＳｉｘＮＹ、ＡｌｘＯＹ、および／または任意の他の絶縁体の任意の組み合わせとすることができる。典型的に、絶縁体は、０．１Åから５０００Åの範囲の厚さを有する。
（Ｐ型ドーピング）
ｐ型ドーピングは、対向Ｎ極構造において完全に回避され得るが、ｐ型キャッピングはまた、ゲート漏れの軽減およびゲートのターンオン電圧の増加のためにＮ極デバイスに組み合わされ得る。Ｇａ極方向では、局所化された領域反転により高いｐ型ドーピング濃度を達成することが困難である。しかし、Ｎ極方向では、領域反転の発生なく、高いｐ型ドーピング濃度が達成され得る。
（電荷の閉じ込め）
Ｇａ極デバイスと比べて、Ｎ極デバイス内の２ＤＥＧはより良く閉じ込められる。Ｎ極デバイス内のより良い電荷の閉じ込めは、閾値電圧のドレインバイアスへの依存を軽減するべきである。
（より高いターンオン）
Ｎ極デバイスでは、最上面のＡｌＧａＮ障壁は、より高いゲートのターンオンおよびより高い相互コンダクタンスに対して容易に変更され得る。Ｇａ極デバイスでは、キャップ層のＡｌ組成を増加させるステップは、キャップ層の厚さを減少させるステップを必要とするが、この減少は、閾値電圧の不均一性を増加させる。しかし、Ｎ極デバイスでは、最上面のＡｌＧａＮ障壁のＡｌ組成は、閾値電圧の不均一という問題なしに（ショットキー障壁の高さを増加させるＡｌＮにまで）増加され得る。障壁のＡｌ組成が増加するにつれて、障壁の厚さを減少させながら同じ閾値電圧を維持することが可能である。従って、より高い相互コンダクタンスが達成され得る。さらに、順方向バイアス下では、Ｎ極デバイスの有効な障壁の高さは、Ｇａ極デバイスよりも大幅に高い。これらの２つの特徴の結果として、Ｎ極デバイスは、Ｇａ極デバイスよりも大幅に高いゲートのターンオンを有する。
（高閾値電圧）
電力切り替え用途に対して、（＋１Ｖより上の）高閾値電圧は、ゲート信号雑音排除性に必要である。方法１および方法２を使用して高閾値電圧を達成するために、ゲート下のＡｌＧａＮ障壁の厚さは非常に薄くなくてはならない。しかし、ＡｌＧａＮ障壁が薄くなるにつれて、ゲートのターンオン電圧は急速に減少する。従って、閾値電圧が増加するにつれてゲート下のますます厚い絶縁体が必要であるが、これは相互コンダクタンスの減少をもたらす。高閾値電圧は、方法３を介して達成され得るが、ｐ−ＧａＮ／ＡｌＧａＮ界面トラップ関連分散は欠点のまま残る。Ｎ極方向のＥモードデバイスは、ＡｌＧａＮ障壁を薄くするステップを必要としないので、デバイスは、ゲートのターンオン電圧を犠牲にせずに高閾値電圧（＋２Ｖさえも）を提供するよう設計され得る。
（代替的実施形態）
材料は、ＳｉＣ、サファイア、Ｓｉ、およびＺｎＯ、リチウムガラートおよびアルミン酸塩などの酸化物などの、１組の様々な基板上に成長され得る。
使用されるバッファは、一般的に、組成Ａｌ（ｘ）Ｇａ（ｙ）Ｉｎ（ｌ−ｘ−ｙ）Ｎであり、ｘおよびｙは０と１との間で変化し得る。さらに、デバイスのエンハンスメントモード動作を維持しながら、組成は、バッファの厚さを通して変化し得る。また、バッファは、Ｃ、Ｆｅなどの元素によって部分的に、または全体的にドーピングされ、バッファの絶縁性を制御し得る。
上記の説明は、障壁層に対するＡｌＧａＮの使用に言及するが、同じ趣旨でＡｌＮキャップ（つまりＡＬ組成＝１）を使用することも可能である。
さらに、上記の説明は、ＧａＮ上に成長するデバイスエピ層を説明するが、同じ発想がＡｌＧａＮまたはＡｌＮバッファ上で使用され得る。分極からの相対数は変化するが、基本設計理念は依然として有効となる。
（結論）
ここで、本発明の好ましい実施形態の説明を締めくくる。本発明の１つ以上の実施形態の先述の説明は、例示および説明の目的で提示されている。網羅的であること、または本発明を開示される正確な形態に制限することは意図されない。多くの改良および変更が上記の教示を踏まえて可能である。本発明の範囲はこの詳細な説明によってではなく、むしろそれに添付される特許請求の範囲によって制限されることが意図される。
図１は、本発明の好ましい実施形態によるＮ極表面を備える新規のエンハンスメントモードＨＥＭＴトランジスタ構造を開示する、断面概略図である。 図２は、エンハンスメントモードデバイスのバンドダイアグラムであり、２次元電子ガス（２ＤＥＧ）がゼロバイアスにおいてゲートの下方で激減する。 図３は、第１のＮ面エンハンスメントモードデバイスの伝達特性を図示する２つのグラフを含み、閾値電圧は約１．７Ｖである。 図４Ａは、平衡状態にあるＮ面ＨＥＭＴであり、ゲートは構造の右側にある。 図４Ｂは、ＥｆをＥｖから切り離すようＡｌＧａＮをグレーディングするステップの効果を示す。 図４Ｃは、分散を防ぐようデルタドーピングされたｎ型層を添加するステップの効果を示す。 図５Ａおよび５Ｂは、Ｇａ面方向に成長するデバイスを示し、ゲートは構造の左側にある。 図６は、低ゲート漏れ用のＮ面デバイスの一般的構造を図示し、最上面のＡｌＧａＮ層はアルミニウム（ＡｌＮ）層に交換され得る。 図７Ａおよび７Ｂは、平衡状態にあり、ピンチオフ時におけるＮ面方向デバイスを示し、ゲートは右側にある。 図８は、ゲート漏れの軽減およびゲートのターンオンの改善のためにゲートの下方に挿入され得る絶縁体を図示する。 図９Ａおよび９Ｂは、順方向バイアス下のＮ極およびＧａ極デバイスを図示し、効果的な障壁がＮ極面内に存在し、より高いターンオンをもたらすことを示す。

Claims (36)

  1. Ｎ極表面を有する窒化アルミニウムガリウム（ＡｌＧａＮ）層および窒化ガリウム（ＧａＮ）層から構成されるエンハンスメントモード高電子移動度トランジスタ（ＨＥＭＴ）デバイスであって、該デバイスは、
    （ａ）ＧａＮ（２）層上に成長するＡｌＧａＮ（２）層上に成長する、ＧａＮ（１）層上に成長するＡｌＧａＮ（１）層を備えるデバイスのためのゲート下のエピ層構造
    を備え、
    （ｂ）該ゲート下の該ＡｌＧａＮ（１）層は、該ＡｌＧａＮ（１）層内の分極界が、ゼロゲートバイアス下で該ＡｌＧａＮ（２）層とＧａＮ（１）層との間の界面において電子ガスを激減させるために十分な厚さに成長する、デバイス。
  2. 前記ＡｌＧａＮ（１）層の厚さは０．１ｎｍと１０μｍとの間であり、該ＡｌＧａＮ（１）層とＧａＮ（１）層との間の界面において正電荷蓄積およびトラップ関連分散を防ぐために十分である、請求項１に記載のデバイス。
  3. 前記分極界は、前記Ｎ極方向における前記ゲート下の電子群を減少させるために使用される、請求項１に記載のデバイス。
  4. 前記デバイスのアクセス領域および接触領域下のＡｌＧａＮ層およびＧａＮ層は、前記ＡｌＧａＮ（２）層とＧａＮ（２）層との間の界面における電荷シートを可能にするために十分な薄さに生成され、結果として低いオン抵抗ならびに低ソースおよびドレインオーム接触抵抗をもたらす、請求項１に記載のデバイス。
  5. 前記ゲートがゼロバイアス下でチャネルを激減させ、一方で導電性活性領域は正ゲートバイアスにおいて伝導を可能にするため、前記デバイスは、ノーマルオフ型またはエンハンスメントモード電界効果トランジスタを備える、請求項１に記載のデバイス。
  6. Ｎ極表面を有する窒化アルミニウムガリウム（ＡｌＧａＮ）および窒化ガリウム（ＧａＮ）層から構成されるエンハンスメントモード高電子移動度トランジスタ（ＨＥＭＴ）構造を製造する方法であって、該方法は、
    ＧａＮ（２）バッファ層、該ＧａＮ（２）バッファ層上に成長するＡｌＧａＮ（２）層、該ＡｌＧａＮ（２）層上に成長するＧａＮ（１）層、および該ＧａＮ（１）層上に成長するＡｌＧａＮ（１）層から構成されるエピ層スタックを形成するステップを含み、
    該ＡｌＧａＮ（１）層は構造の最上部上のゲート障壁層であり、該構造の底面上の該ＡｌＧａＮ（２）層とＧａＮ（１）層との界面において誘起される２次元電子ガス（２ＤＥＧ）の一部を激減させるために十分な厚さに成長し、
    該構造のドレインおよびアクセス領域において、該ゲートに順方向バイアスがかけられると該ゲート下の該２ＤＥＧが誘起され、一方で該アクセス領域内の電荷が常に存在するように、該ＡｌＧａＮ（１）層の少なくとも一部分がエッチングされ、これらの領域内に高電子密度をもたらす、方法。
  7. 前記ＡｌＧａＮ（１）層の厚さは０．１ｎｍと１０μｍとの間であり、該ＡｌＧａＮ（１）層とＧａＮ（１）層との間の界面において正電荷蓄積およびトラップ関連分散を防ぐために十分である、請求項６に記載の方法。
  8. 前記ＧａＮ（２）バッファ層は、任意の組成のＡｌＩｎＧａＮに代替される、請求項６に記載の方法。
  9. 前記ＡｌＧａＮ（２）層は、任意の組成のＡｌＩｎＧａＮに代替される、請求項６に記載の方法。
  10. 前記ＡｌＧａＮ（２）層とＧａＮ（２）層との間の界面はＡｌＧａＩｎＮの組成的に変化する層に代替され、組成グレードが０．０１ｎｍ〜１０μｍの距離で実施される、請求項６に記載の方法。
  11. 前記ＡｌＧａＮ（２）層とＧａＮ（２）層との間の界面は、該界面において正孔およびトラップ電荷が誘起されないようにｎ型ドーパントでドーピングされる、請求項６に記載の方法。
  12. 前記ＡｌＧａＮ（２）層とＧａＮ（２）層との間の界面は、ＡｌＧａＩｎＮの組成的に変化する層に代替され、組成グレードが０．０１ｎｍ〜１０μｍの距離で実施され、該層は、該界面において正孔およびトラップ電荷が誘起されないようにｎ型ドーパントでドーピングされる、請求項６に記載の方法。
  13. 前記ＧａＮ（１）層は任意の組成のＡｌＧａＩｎＮに代替される、請求項６に記載の方法。
  14. 前記ＡｌＧａＮ（１）層は任意の組成のＡｌＩｎＧａＮに代替される、請求項６に記載の方法。
  15. 前記ＧａＮ（１）層とＡｌＧａＮ（２）層との間の界面はＡｌＩｎＧａＮの組成的に変化する層に代替され、組成グレードが０．０１ｎｍ〜１０μｍの距離で実施される、請求項６に記載の方法。
  16. 前記ＧａＮ（１）層とＡｌＧａＮ（１）層との間の界面はＡｌＩｎＧａＮの組成的に変化する層に代替され、組成グレードが０．０１ｎｍ〜１０μｍの距離で実施される、請求項６に記載の方法。
  17. 前記ＧａＮ（１）とＡｌＧａＮ（１）層との間の界面はＡｌＩｎＧａＮの組成的に変化する層に代替され、組成グレードが０．０１ｎｍ〜１０μｍの距離で実施され、該層は、前記界面において正孔およびトラップ電荷が誘起されないようにｎ型ドーパントでドーピングされる、請求項６に記載の方法。
  18. ｎ型ドーパントは、前記ＧａＮ（１）層に組み込まれて可動電子電荷を誘起する、請求項６に記載の方法。
  19. プラズマ処理、注入、および堆積を伴う表面変更は、前記デバイスのアクセス領域内で実施され、可動電子電荷を誘起する、請求項６に記載の方法。
  20. ０．１ｎｍと１０μｍとの間の厚さを有する絶縁体は、前記ＡｌＧａＮ（１）層の上、かつゲートの下に加えられて、ゲート漏れを軽減し、ゲートのターンオン電圧を増加させる、請求項６に記載の方法。
  21. 窒化アルミニウムガリウム（ＡｌＧａＮ）層、窒化ガリウム（ＧａＮ）層および窒化アルミニウム（ＡｌＮ）層から構成される、低ゲート漏れＮ面トランジスタデバイスであって、
    ＧａＮ（２）バッファ層、該ＧａＮ（２）バッファ層上に成長するＡｌＧａＮ（２）層、該ＡｌＧａＮ（２）層上に成長するＧａＮ（１）層、および該ＧａＮ（１）層上に成長するＡｌＧａＮ（１）層またはＡｌＮキャップを備えるエピ層構造
    を備え、該ＡｌＧａＮ（１）層またはＡｌＮキャップは、該ＡｌＧａＮ（１）層とＧａＮ（１）層との間の界面における電子チャネルが激減せず、該ＡｌＧａＮ（１）層とＧａＮ（１）層との間の界面における正トラップ電荷または孔蓄積がもたらされないように設計される、デバイス。
  22. 前記ＧａＮ（２）バッファ層は任意の組成のＡｌＩｎＧａＮに代替される、請求項２１に記載のデバイス。
  23. 前記ＡｌＧａＮ（２）層は任意の組成のＡｌＩｎＧａＮに代替される、請求項２１に記載のデバイス。
  24. 前記ＡｌＧａＮ（２）層とＧａＮ（２）層との間の界面はＡｌＩｎＧａＮの組成的に変化する層に代替され、組成グレードが０．０１ｎｍ〜１０μｍの距離で実施される、請求項２１に記載のデバイス。
  25. 前記ＡｌＧａＮ（２）層とＧａＮ（２）層との間の界面は、前記界面において正孔およびトラップ電荷が誘起されないようにｎ型ドーパントでドーピングされる、請求項２１に記載のデバイス。
  26. 前記ＡｌＧａＮ（２）とＧａＮ（２）層との間の界面はＡｌＩｎＧａＮの組成的に変化する層に代替され、組成グレードが０．０１ｎｍ〜１０μｍの距離で実施され、該層は、該界面において正孔およびトラップ電荷が誘起されないようにｎ型ドーパントでドーピングされる、請求項２１に記載のデバイス。
  27. 前記ＧａＮ（１）層は任意の組成のＡｌＧａＩｎＮに代替される、請求項２１に記載のデバイス。
  28. 前記ＡｌＧａＮ（１）層は任意の組成のＡｌＩｎＧａＮに代替される、請求項２１に記載のデバイス。
  29. 前記ＡｌＧａＮ（２）層とＧａＮ（１）層との間の界面はＡｌＩｎＧａＮの組成的に変化する層に代替され、組成グレードが０．０１ｎｍ〜１０μｍの距離で実施される、請求項２１に記載のデバイス。
  30. 前記ＡｌＧａＮ（１）層とＧａＮ（１）層との間の界面はＡｌＩｎＧａＮの組成的に変化する層に代替され、組成グレードが０．０１ｎｍ〜１０μｍの距離で実施される、請求項２１に記載のデバイス。
  31. 前記ＡｌＧａＮ（１）層とＧａＮ（１）層との間の界面はＡｌＩｎＧａＮの組成的に変化する層に代替され、組成グレードが０．０１ｎｍ〜１０μｍの距離で実施され、該層は、前記界面において正孔およびトラップ電荷が誘起されないようにｎ型ドーパントでドーピングされる、請求項２１に記載のデバイス。
  32. 前記ｎ型ドーパントは、前記ＧａＮ（１）層に組み込まれて可動電子電荷を誘起する、請求項２１に記載のデバイス。
  33. プラズマ処理、注入、および堆積を伴う表面変更は、前記デバイスのアクセス領域内で実施されて可動電子電荷を誘起する、請求項２１に記載のデバイス。
  34. ０．１ｎｍ〜１０μｍの厚さを有する絶縁体は、前記ＡｌＧａＮ（１）層の上方かつ前記デバイスのゲートの下方に加えられて、ゲート漏れを軽減し、ゲートのターンオン電圧を増加させる、請求項２１に記載のデバイス。
  35. 前記ＡｌＧａＮ（２）層は、ゲートからの電子トンネルに対する有効な障壁を増加させるために役立つ逆分極界を含む、請求項２１に記載のデバイス。
  36. 前記ＡｌＧａＮ（１）層はグレーディングされたまたは一定の組成を有する、請求項２１に記載のデバイス。
JP2008531424A 2005-09-16 2006-09-18 Ｎ極窒化アルミニウムガリウム／窒化ガリウムエンハンスメントモード電界効果トランジスタ Pending JP2009509343A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US71799605P 2005-09-16 2005-09-16
PCT/US2006/036377 WO2007136401A2 (en) 2005-09-16 2006-09-18 N-polar aluminum gallium nitride/gallium nitride enhancement-mode field effect transistor

Publications (2)

Publication Number Publication Date
JP2009509343A true JP2009509343A (ja) 2009-03-05
JP2009509343A5 JP2009509343A5 (ja) 2009-11-05

Family

ID=38723730

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008531424A Pending JP2009509343A (ja) 2005-09-16 2006-09-18 Ｎ極窒化アルミニウムガリウム／窒化ガリウムエンハンスメントモード電界効果トランジスタ

Country Status (5)

Country Link
US (1) US7948011B2 (ja)
EP (1) EP1932181A4 (ja)
JP (1) JP2009509343A (ja)
CA (1) CA2622750C (ja)
WO (1) WO2007136401A2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011003808A (ja) * 2009-06-19 2011-01-06 Nec Corp 電界効果トランジスタおよび電界効果トランジスタの製造方法
JP2012156332A (ja) * 2011-01-26 2012-08-16 Toshiba Corp 半導体素子
KR101205872B1 (ko) 2011-05-09 2012-11-28 삼성전자주식회사 질화갈륨계 반도체 소자 및 그 제조 방법
JP2014063917A (ja) * 2012-09-21 2014-04-10 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2014524661A (ja) * 2011-07-29 2014-09-22 ノースロップ グラマン システムズ コーポレーション ＡｌＮバッファＮ極ＧａＮＨＥＭＴプロファイル
JP2019050233A (ja) * 2017-09-07 2019-03-28 富士通株式会社 半導体装置及びその製造方法

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4751150B2 (ja) * 2005-08-31 2011-08-17 株式会社東芝 窒化物系半導体装置
US7915643B2 (en) 2007-09-17 2011-03-29 Transphorm Inc. Enhancement mode gallium nitride power devices
US20090072269A1 (en) * 2007-09-17 2009-03-19 Chang Soo Suh Gallium nitride diodes and integrated components
CN101971308B (zh) * 2008-03-12 2012-12-12 日本电气株式会社 半导体器件
US8497527B2 (en) * 2008-03-12 2013-07-30 Sensor Electronic Technology, Inc. Device having active region with lower electron concentration
US8519438B2 (en) * 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
US8343824B2 (en) 2008-04-29 2013-01-01 International Rectifier Corporation Gallium nitride material processing and related device structures
CN101604704B (zh) * 2008-06-13 2012-09-05 西安能讯微电子有限公司 Hemt器件及其制造方法
US8309987B2 (en) * 2008-07-15 2012-11-13 Imec Enhancement mode semiconductor device
US8289065B2 (en) 2008-09-23 2012-10-16 Transphorm Inc. Inductive load power switching circuits
WO2010064706A1 (ja) * 2008-12-04 2010-06-10 日本電気株式会社 半導体装置
US7898004B2 (en) 2008-12-10 2011-03-01 Transphorm Inc. Semiconductor heterostructure diodes
US8823012B2 (en) * 2009-04-08 2014-09-02 Efficient Power Conversion Corporation Enhancement mode GaN HEMT device with gate spacer and method for fabricating the same
US8742459B2 (en) 2009-05-14 2014-06-03 Transphorm Inc. High voltage III-nitride semiconductor devices
US8390000B2 (en) 2009-08-28 2013-03-05 Transphorm Inc. Semiconductor devices with field plates
JP5625336B2 (ja) * 2009-11-30 2014-11-19 サンケン電気株式会社 半導体装置
US8389977B2 (en) 2009-12-10 2013-03-05 Transphorm Inc. Reverse side engineered III-nitride devices
KR101774933B1 (ko) * 2010-03-02 2017-09-06 삼성전자 주식회사 듀얼 디플리션을 나타내는 고 전자 이동도 트랜지스터 및 그 제조방법
KR20120027988A (ko) * 2010-09-14 2012-03-22 삼성엘이디 주식회사 질화갈륨계 반도체소자 및 그 제조방법
JP5742159B2 (ja) * 2010-10-05 2015-07-01 サンケン電気株式会社 半導体装置
KR101720589B1 (ko) * 2010-10-11 2017-03-30 삼성전자주식회사 이 모드(Ｅ-ｍｏｄｅ) 고 전자 이동도 트랜지스터 및 그 제조방법
KR102065115B1 (ko) * 2010-11-05 2020-01-13 삼성전자주식회사 Ｅ-모드를 갖는 고 전자 이동도 트랜지스터 및 그 제조방법
US8742460B2 (en) 2010-12-15 2014-06-03 Transphorm Inc. Transistors with isolation regions
US8643062B2 (en) 2011-02-02 2014-02-04 Transphorm Inc. III-N device structures and methods
US8772842B2 (en) 2011-03-04 2014-07-08 Transphorm, Inc. Semiconductor diodes with low reverse bias currents
US8716141B2 (en) 2011-03-04 2014-05-06 Transphorm Inc. Electrode configurations for semiconductor devices
US8674372B2 (en) * 2011-08-19 2014-03-18 Infineon Technologies Austria Ag HEMT with integrated low forward bias diode
US8901604B2 (en) 2011-09-06 2014-12-02 Transphorm Inc. Semiconductor devices with guard rings
US9257547B2 (en) 2011-09-13 2016-02-09 Transphorm Inc. III-N device structures having a non-insulating substrate
JP6017125B2 (ja) * 2011-09-16 2016-10-26 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US8598937B2 (en) 2011-10-07 2013-12-03 Transphorm Inc. High power semiconductor electronic components with increased reliability
US9543391B2 (en) * 2011-10-19 2017-01-10 Samsung Electronics Co., Ltd. High electron mobility transistor having reduced threshold voltage variation and method of manufacturing the same
KR101955337B1 (ko) * 2011-10-19 2019-03-07 삼성전자주식회사 문턱전압 변동을 줄인 고 전자 이동도 트랜지스터 및 그 제조방법
US8723226B2 (en) 2011-11-22 2014-05-13 Texas Instruments Incorporated Manufacturable enhancement-mode group III-N HEMT with a reverse polarization cap
US8624667B2 (en) 2011-12-05 2014-01-07 Mitsubishi Electric Research Laboratories, Inc. High electron mobility transistors with multiple channels
US9165766B2 (en) 2012-02-03 2015-10-20 Transphorm Inc. Buffer layer structures suited for III-nitride devices with foreign substrates
JP6147018B2 (ja) * 2012-02-23 2017-06-14 エフィシエント パワー コンヴァーション コーポレーション ゲートスペーサを備えたエンハンスメントモードＧａＮＨＥＭＴデバイス、及びその製造方法
JP6054620B2 (ja) 2012-03-29 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
US9093366B2 (en) 2012-04-09 2015-07-28 Transphorm Inc. N-polar III-nitride transistors
WO2013155396A1 (en) * 2012-04-12 2013-10-17 The Regents Of The University Of California Method for heteroepitaxial growth of high channel conductivity and high breakdown voltage nitrogen polar high electron mobility transistors
US9184275B2 (en) 2012-06-27 2015-11-10 Transphorm Inc. Semiconductor devices with integrated hole collectors
US8803246B2 (en) 2012-07-16 2014-08-12 Transphorm Inc. Semiconductor electronic components with integrated current limiters
US20140021934A1 (en) * 2012-07-17 2014-01-23 Transphorm, Inc. Devices and components for power conversion circuits
JP6087552B2 (ja) * 2012-09-21 2017-03-01 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
US9048174B2 (en) * 2013-01-18 2015-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Compound semiconductor device having gallium nitride gate structures
US9171730B2 (en) 2013-02-15 2015-10-27 Transphorm Inc. Electrodes for semiconductor devices and methods of forming the same
US8796082B1 (en) * 2013-02-22 2014-08-05 The United States Of America As Represented By The Scretary Of The Army Method of optimizing a GA—nitride device material structure for a frequency multiplication device
US9087718B2 (en) 2013-03-13 2015-07-21 Transphorm Inc. Enhancement-mode III-nitride devices
US9138455B2 (en) * 2013-03-15 2015-09-22 Mead Johnson Nutrition Company Activating adiponectin by casein hydrolysate
US9245992B2 (en) 2013-03-15 2016-01-26 Transphorm Inc. Carbon doping semiconductor devices
WO2015009249A1 (en) 2013-07-17 2015-01-22 Elektrotechnicky Ustav Sav Enhancement-mode iii-n transistor with n-polarity and method of fabricating the same
WO2015009514A1 (en) * 2013-07-19 2015-01-22 Transphorm Inc. Iii-nitride transistor including a p-type depleting layer
US9281183B2 (en) * 2014-01-15 2016-03-08 The Regents Of The University Of California Metalorganic chemical vapor deposition of oxide dielectrics on N-polar III-nitride semiconductors with high interface quality and tunable fixed interface charge
WO2015176002A1 (en) * 2014-05-15 2015-11-19 The Regents Of The University Of California Doping in iii-nitride devices
US9893174B2 (en) 2014-05-21 2018-02-13 Arizona Board Of Regents On Behalf Of Arizona State University III-nitride based N polar vertical tunnel transistor
US9318593B2 (en) 2014-07-21 2016-04-19 Transphorm Inc. Forming enhancement mode III-nitride devices
US9536967B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Recessed ohmic contacts in a III-N device
US9536966B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Gate structures for III-N devices
US9614069B1 (en) 2015-04-10 2017-04-04 Cambridge Electronics, Inc. III-Nitride semiconductors with recess regions and methods of manufacture
US9536984B2 (en) 2015-04-10 2017-01-03 Cambridge Electronics, Inc. Semiconductor structure with a spacer layer
US9871067B2 (en) * 2015-11-17 2018-01-16 Taiwan Semiconductor Manufacturing Co., Ltd. Infrared image sensor component
US11322599B2 (en) 2016-01-15 2022-05-03 Transphorm Technology, Inc. Enhancement mode III-nitride devices having an Al1-xSixO gate insulator
TWI813243B (zh) 2016-05-31 2023-08-21 美商創世舫科技有限公司 包含漸變空乏層的三族氮化物裝置
JP7028547B2 (ja) * 2016-06-20 2022-03-02 株式会社アドバンテスト 化合物半導体装置の製造方法
TWI656640B (zh) * 2017-09-08 2019-04-11 黃知澍 N-face AlGaN/GaN磊晶結構及其主動元件與其積體化之極性反轉製作方法
CN110931550A (zh) * 2018-09-20 2020-03-27 黄知澍 N-face AlGaN/GaN磊晶结构及其主动组件与其积体化的极性反转制作方法
CN110429132B (zh) * 2019-08-16 2023-05-09 广东省半导体产业技术研究院 栅极结构、栅极结构的制造方法和增强型半导体器件
US20220069114A1 (en) * 2020-08-28 2022-03-03 Hrl Laboratories, Llc Self-passivated nitrogen-polar iii-nitride transistor
WO2022257111A1 (zh) * 2021-06-11 2022-12-15 华为技术有限公司 场效应管、其制备方法、功率放大器及电子电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11261052A (ja) * 1998-03-09 1999-09-24 Furukawa Electric Co Ltd:The 高移動度トランジスタ
JPH11340510A (ja) * 1998-03-27 1999-12-10 Sharp Corp 半導体素子及びその製造方法
JP2000294768A (ja) * 1999-04-01 2000-10-20 Sony Corp 半導体素子およびその製造方法
JP2006269534A (ja) * 2005-03-22 2006-10-05 Eudyna Devices Inc 半導体装置及びその製造方法、その半導体装置製造用基板及びその製造方法並びにその半導体成長用基板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5290393A (en) * 1991-01-31 1994-03-01 Nichia Kagaku Kogyo K.K. Crystal growth method for gallium nitride-based compound semiconductor
US6849866B2 (en) * 1996-10-16 2005-02-01 The University Of Connecticut High performance optoelectronic and electronic inversion channel quantum well devices suitable for monolithic integration
JPH10335637A (ja) 1997-05-30 1998-12-18 Sony Corp ヘテロ接合電界効果トランジスタ
JP3149910B2 (ja) * 1997-06-05 2001-03-26 日本電気株式会社 半導体装置の製造方法
US6133593A (en) * 1999-07-23 2000-10-17 The United States Of America As Represented By The Secretary Of The Navy Channel design to reduce impact ionization in heterostructure field-effect transistors
JP3393602B2 (ja) 2000-01-13 2003-04-07 松下電器産業株式会社 半導体装置
US20010015437A1 (en) * 2000-01-25 2001-08-23 Hirotatsu Ishii GaN field-effect transistor, inverter device, and production processes therefor
US6624452B2 (en) * 2000-07-28 2003-09-23 The Regents Of The University Of California Gallium nitride-based HFET and a method for fabricating a gallium nitride-based HFET
US6649287B2 (en) * 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
US6956239B2 (en) * 2002-11-26 2005-10-18 Cree, Inc. Transistors having buried p-type layers beneath the source region
US7501669B2 (en) * 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
JP4041075B2 (ja) * 2004-02-27 2008-01-30 株式会社東芝 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11261052A (ja) * 1998-03-09 1999-09-24 Furukawa Electric Co Ltd:The 高移動度トランジスタ
JPH11340510A (ja) * 1998-03-27 1999-12-10 Sharp Corp 半導体素子及びその製造方法
JP2000294768A (ja) * 1999-04-01 2000-10-20 Sony Corp 半導体素子およびその製造方法
JP2006269534A (ja) * 2005-03-22 2006-10-05 Eudyna Devices Inc 半導体装置及びその製造方法、その半導体装置製造用基板及びその製造方法並びにその半導体成長用基板

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN7011003931; Ｒ．　Ｄｉｍｉｔｒｏｖ，　Ｍ．　Ｍｕｒｐｈｙ，　Ｊ．　Ｓｍａｒｔ，　Ｗ．　Ｓｃｈａｆｆ，　Ｊ．　Ｒ．　Ｓｈｅａｌｙ，　Ｌ．　Ｆ．　Ｅａｓｔｍａｎ，　Ｏ．　Ａｍｂａｃｈｅｒ，　ａｎｄ　Ｍ．　Ｓｔｕｔｚｍ: 'Ｔｗｏ-ｄｉｍｅｎｓｉｏｎａｌ　ｅｌｅｃｔｒｏｎ　ｇａｓｅｓ　ｉｎ　Ｇａ-ｆａｃｅ　ａｎｄ　Ｎ-ｆａｃｅ　ＡｌＧａＮ／ＧａＮ　ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅｓ　ｇｒｏｗｎ　ｂｙ　ｐｌａｓｍａ-ｉｎｄｕ' ＪＯＵＲＮＡＬ　ＯＦ　ＡＰＰＬＩＥＤ　ＰＨＹＳＩＣＳ ８７, 20000401, ３３７５-３３８０, Ａｍｅｒｉｃａｎ　Ｉｎ&#xFF5 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011003808A (ja) * 2009-06-19 2011-01-06 Nec Corp 電界効果トランジスタおよび電界効果トランジスタの製造方法
JP2012156332A (ja) * 2011-01-26 2012-08-16 Toshiba Corp 半導体素子
US8519439B2 (en) 2011-01-26 2013-08-27 Kabuhiki Kaisha Toshiba Nitride semiconductor element with N-face semiconductor crystal layer
KR101205872B1 (ko) 2011-05-09 2012-11-28 삼성전자주식회사 질화갈륨계 반도체 소자 및 그 제조 방법
JP2014524661A (ja) * 2011-07-29 2014-09-22 ノースロップ グラマン システムズ コーポレーション ＡｌＮバッファＮ極ＧａＮＨＥＭＴプロファイル
JP2014063917A (ja) * 2012-09-21 2014-04-10 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2019050233A (ja) * 2017-09-07 2019-03-28 富士通株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
CA2622750C (en) 2015-11-03
WO2007136401A3 (en) 2008-07-24
CA2622750A1 (en) 2007-11-29
EP1932181A2 (en) 2008-06-18
EP1932181A4 (en) 2009-06-17
US20100264461A1 (en) 2010-10-21
WO2007136401A2 (en) 2007-11-29
US7948011B2 (en) 2011-05-24

Similar Documents

Publication Publication Date Title
US7948011B2 (en) N-polar aluminum gallium nitride/gallium nitride enhancement-mode field effect transistor
US9105499B1 (en) Complementary field effect transistors using gallium polar and nitrogen polar III-nitride material
US7728356B2 (en) P-GaN/AlGaN/AlN/GaN enhancement-mode field effect transistor
US10043896B2 (en) III-Nitride transistor including a III-N depleting layer
US8796738B2 (en) Group III-V device structure having a selectively reduced impurity concentration
US10367087B2 (en) Transistor structure including a scandium gallium nitride back-barrier layer
JP5979819B2 (ja) アルミニウムドープゲートを備えるプログラマブルｉｉｉ−窒化物トランジスタ
JP6732131B2 (ja) 半導体デバイス及び半導体デバイスを設計する方法
US20210050209A1 (en) High electron mobility transistor (hemt) having an indium-containing layer and method of manufacturing the same
US8981429B2 (en) High electron mobility transistor and manufacturing method thereof
US10199476B2 (en) Semiconductor device and manufacturing method of semiconductor device
US9653591B2 (en) Compound semiconductor device having at least one buried semiconductor material region
US11329148B2 (en) Semiconductor device having doped seed layer and method of manufacturing the same
US9093511B2 (en) Transistor having high breakdown voltage and method of making the same
US8901609B1 (en) Transistor having doped substrate and method of making the same
US20170154987A1 (en) Normally-off high electron mobility transistors and fabrication methods thereof
US20110057198A1 (en) TECHNIQUE FOR DEVELOPMENT OF HIGH CURRENT DENSITY HETEROJUNCTION FIELD EFFECT TRANSISTORS BASED ON (10-10)-PLANE GaN BY DELTA-DOPING
KR20190112523A (ko) 이종접합 전계효과 트랜지스터 및 그 제조 방법
US20230411507A1 (en) Normally-off p-gan gate double channel hemt and the manufacturing method thereof
JP2023167538A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090910

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090910

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100901

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120921

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121219

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130501