KR20120027988A - 질화갈륨계 반도체소자 및 그 제조방법 - Google Patents

질화갈륨계 반도체소자 및 그 제조방법 Download PDF

Info

Publication number
KR20120027988A
KR20120027988A KR20100089918A KR20100089918A KR20120027988A KR 20120027988 A KR20120027988 A KR 20120027988A KR 20100089918 A KR20100089918 A KR 20100089918A KR 20100089918 A KR20100089918 A KR 20100089918A KR 20120027988 A KR20120027988 A KR 20120027988A
Authority
KR
South Korea
Prior art keywords
layer
substrate
gan
semiconductor device
gallium nitride
Prior art date
Application number
KR20100089918A
Other languages
English (en)
Inventor
이재훈
김기세
Original Assignee
삼성엘이디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성엘이디 주식회사 filed Critical 삼성엘이디 주식회사
Priority to KR20100089918A priority Critical patent/KR20120027988A/ko
Priority to US13/223,847 priority patent/US8698162B2/en
Priority to CN2011102598995A priority patent/CN102403347A/zh
Priority to EP20110180488 priority patent/EP2428996A3/en
Publication of KR20120027988A publication Critical patent/KR20120027988A/ko
Priority to US14/186,831 priority patent/US9029916B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

질화갈륨계 반도체소자 및 그 제조방법에 관해 개시되어 있다. 개시된 질화갈륨계 반도체소자는 방열기판(즉, 열전도성 기판), 상기 방열기판 상에 구비된 N-면 극성(N-face polarity)의 GaN 계열 다중층, 및 상기 GaN 계열 다중층에 구비된 HFET(heterostructure field effect transistor) 소자 또는 쇼트키 다이오드(Schottky diode) 소자를 포함할 수 있다. 상기 HFET 소자는 이중 리세스 구조의 게이트를 포함할 수 있다. 이러한 질화갈륨계 반도체소자의 제조시, 웨이퍼 본딩(wafer bonding) 및 레이저 리프트-오프(laser lift-off) 공정을 이용할 수 있다.

Description

질화갈륨계 반도체소자 및 그 제조방법{Gallium nitride based semiconductor device and method of manufacturing the same}
본 개시는 반도체소자 및 그 제조방법, 보다 상세하게는 질화갈륨계 반도체소자 및 그 제조방법에 관한 것이다.
최근 정보통신기술의 급격한 발달로 인하여 초고속?대용량의 신호 전송을 위한 기술이 급속도로 발달하고 있다. 이와 관련하여, 무선통신 분야에서 개인 휴대폰, 위성통신, 군사용 레이더, 방송통신, 통신용 중계기 등의 수요가 확대됨에 따라, 마이크로파와 밀리미터파 대역의 초고속 정보통신 시스템에 필요한 고속?고전력 전자소자에 대한 요구가 증가되고 있다.　통신 분야 이외에 다른 분야에서도, 고전력을 제어할 수 있는 전력소자(즉, 파워소자)(power device)는 여러 가지 목적으로 사용되고 있으며, 그에 대한 다양한 연구가 진행되고 있다.
GaN계 질화물 반도체는 에너지갭이 크고, 높은 열적?화학적 안정성, 높은 전자 포화속도(?3×107 cm/sec) 등 뛰어난 물성 가지고 있어 광소자뿐만 아니라 고주파?고출력용 전자소자로의 응용이 가능하다. GaN계 질화물 반도체를 이용한 전자소자는 높은 항복전계(?3×106 V/cm), 높은 최대 전류밀도, 안정된 고온 동작 특성, 높은 열전도도 등 다양한 장점을 가지고 있다. 특히, GaN계 이종접합구조를 이용하는 HFET(heterostructure field effect transistor)의 경우, 접합 계면에서의 밴드 불연속(band-discontinuity)이 크기 때문에 상기 계면에 전자가 높은 농도로 집중될 수 있어 전자이동도(electron mobility)를 더욱 높일 수 있다. 이와 같은 물성적인 특징으로 고전력소자로의 응용이 가능하다.
그러나 GaN 기반의 반도체소자는 일반적으로 열전도도가 낮은 사파이어 기판을 사용하므로 열방출 특성이 우수하지 못한 단점이 있다. 사파이어 기판 대신 SiC 기판을 사용하는 것이 방열 특성 측면에서 유리할 수 있지만, SiC 기판은 고가(사파이어 기판의 약 10배)이므로 제조 단가를 높이는 문제가 있다. 부가해서, GaN 기반의 반도체소자를 파워소자로 이용할 경우, 방열 문제 이외에도 내전압 성능 개선, 공정의 용이성 확보 등 여러 이슈(issue)가 있다.
열방출이 용이하고 내전압 성능 강화에 유리하며 동작 특성이 우수한 질화갈륨계 반도체소자를 제공한다.
상기 질화갈륨계 반도체소자의 제조방법을 제공한다.
본 발명의 한 측면(aspect)에 따르면, 방열기판; 상기 방열기판 상에 구비된 것으로, N-면 극성(N-face polarity)을 갖고 2차원 전자가스(2DEG)를 포함하는 GaN 계열 다중층; 및 상기 GaN 계열 다중층 상에 구비된 게이트, 소오스 및 드레인;을 포함하는 질화갈륨계 반도체소자가 제공된다.
상기 게이트는 평면형 구조(planar-type structure)를 가질 수 있다.
상기 게이트는 이중 리세스 구조(double recess structure)를 가질 수 있다. 이 경우, 상기 GaN 계열 다중층에 이중 리세스 영역(double recess region)이 구비되고, 상기 이중 리세스 영역에 상기 게이트가 구비될 수 있다.
상기 방열기판은 사파이어 기판보다 열전도도가 높은 물질을 포함할 수 있다.
상기 방열기판은 비정질 AlN 기판, 결정질 AlN 기판, Si 기판, Ge 기판, 비정질 SiC 기판 및 세라믹 기판 중 어느 하나일 수 있다.
상기 GaN 계열 다중층은 상기 방열기판 상에 구비된 AlxGa1 - xN층(여기서, x는 0.1≤x≤0.6); 및 상기 AlxGa1 - xN층 상에 구비된 AlyGa1 - yN층(여기서, y는 0≤y＜0.01);을 포함할 수 있다.
상기 GaN 계열 다중층은 상기 방열기판과 상기 AlxGa1 - xN층 사이에 구비된 고저항성 GaN 계열 물질층을 더 포함할 수 있다.
상기 고저항성 GaN 계열 물질층은 109 Ω/sq 이상의 저항을 가질 수 있다.
본 발명의 다른 측면에 따르면, 방열기판; 상기 방열기판 상에 구비된 것으로, N-면 극성(N-face polarity)을 갖고 2차원 전자가스(2DEG)를 포함하는 GaN 계열 다중층; 상기 GaN 계열 다중층의 제1영역과 쇼트키 콘택을 이루는 캐소드; 및 상기 GaN 계열 다중층의 제2영역과 오믹 콘택을 이루는 애노드;를 포함하는 질화갈륨계 반도체소자가 제공된다.
상기 방열기판은 사파이어 기판보다 열전도도가 높은 물질을 포함할 수 있다.
상기 방열기판은 비정질 AlN 기판, 결정질 AlN 기판, Si 기판, Ge 기판, 비정질 SiC 기판 및 세라믹 기판 중 어느 하나일 수 있다.
상기 GaN 계열 다중층은 상기 방열기판 상에 구비된 AlxGa1 - xN층(여기서, x는 0.1≤x≤0.6); 및 상기 AlxGa1 - xN층 상에 구비된 AlyGa1 - yN층(여기서, y는 0≤y＜0.01);을 포함할 수 있다.
상기 GaN 계열 다중층은 상기 방열기판과 상기 AlxGa1 - xN층 사이에 구비된 고저항성 GaN 계열 물질층을 더 포함할 수 있다.
상기 고저항성 GaN 계열 물질층은 109 Ω/sq 이상의 저항을 가질 수 있다.
본 발명의 다른 측면에 따르면, 제1기판 상에 GaN 계열의 제1층을 형성하는 단계; 상기 제1층에 제2기판을 부착하는 단계; 상기 제1기판을 제거하는 단계; 상기 제1기판이 제거되어 노출된 상기 제1층의 일면 상에 N-면 극성을 갖는 GaN 계열의 제2층을 형성하는 단계; 상기 제2층 상에 N-면 극성을 갖고 2차원 전자가스(2DEG)를 구비하는 GaN 계열의 제3층을 형성하는 단계; 및 상기 제3층을 채널층으로 사용하는 반도체소자를 형성하는 단계;를 포함하는 질화갈륨계 반도체소자의 제조방법이 제공된다.
상기 반도체소자는 게이트, 소오스 및 드레인을 포함하는 HFET(heterostructure field effect transistor) 구조를 가질 수 있다.
상기 제3층에 이중 리세스 영역(double recess region)을 형성하는 단계를 더 포함할 수 있고, 상기 게이트는 상기 이중 리세스 영역에 형성할 수 있다.
상기 반도체소자는 캐소드 및 애노드를 포함하는 쇼트키 다이오드 구조를 가질 수 있다.
상기 제1기판은 사파이어 기판일 수 있다.
상기 제2기판은 상기 제1기판보다 열전도도가 높은 물질을 포함할 수 있다.
상기 제1기판을 제거하는 단계는 레이저 리프트-오프(laser lift-off) 공정으로 수행할 수 있다.
상기 제1기판을 제거하는 단계 후, 상기 제1층의 노출 면으로부터 그의 일부 두께를 제거하는 단계; 및 상기 일부 두께가 제거된 제1층 상에 그와 동일하거나 유사한 물질층을 재성장(regrowth)하는 단계;를 더 수행할 수 있다. 상기 재성장된 물질층 상에 상기 제2층 및 제3층을 차례로 형성할 수 있다.
상기 제1층은 고저항성 GaN 계열 물질로 형성할 수 있다.
상기 제2층은 AlxGa1 - xN(여기서, x는 0.1≤x≤0.6)으로 형성할 수 있다.
상기 제3층은 AlyGa1 -yN(여기서, y는 0≤y＜0.01)으로 형성할 수 있다.
방열 특성이 우수하고 내전압 성능 및 동작 특성이 개선된 질화갈륨계 반도체소자를 구현할 수 있다. 상기 질화갈륨계 반도체소자를 고가의 기판을 사용하지 않고 비교적 간단한 공정으로 용이하게 제조할 수 있다.
도 1은 본 발명의 실시예에 따른 질화갈륨계 반도체소자를 보여주는 단면도이다.
도 2의 (A) 및 (B)는 N-면 극성(N-face polarity)를 갖는 GaN층 및 Ga-면 극성(Ga-face polarity)을 갖는 GaN층의 결정 구조를 보여주는 도면이다.
도 3의 (A) 및 (B)는 GaN계 이종접합구조의 표면 극성에 따른 2차원 전자가스층(2DEG층)의 위치를 보여주는 단면도이다.
도 4는 본 발명의 다른 실시예에 따른 질화갈륨계 반도체소자를 보여주는 단면도이다.
도 5a 내지 도 5h는 본 발명의 실시예에 따른 질화갈륨계 반도체소자의 제조방법을 보여주는 단면도이다.
도 6a 내지 도 6c는 본 발명의 다른 실시예에 따른 질화갈륨계 반도체소자의 제조방법의 일부를 보여주는 단면도이다.
도 7은 본 발명의 다른 실시예에 따른 질화갈륨계 반도체소자를 보여주는 단면도이다.
도 8a 및 도 8b는 본 발명의 다른 실시예에 따른 질화갈륨계 반도체소자의 제조방법을 보여주는 단면도이다.
* 도면의 주요 부분에 대한 부호설명 *
1 : 쇼트키 콘택층 2 : 오믹 콘택층
100 : 방열기판 101 : 버퍼층
105 : 접착층 110 : GaN 계열 제1층
120 : GaN 계열 제2층 130 : GaN 계열 제3층
200, 200' : HFET 소자 300 : 쇼트키 다이오드 소자
A1 : 애노드 C1 : 캐소드
D1 : 드레인전극 G1, G1' : 게이트전극
GI1 : 게이트절연층 R1 : 리세스 영역
S1 : 소오스전극 SUB1 : 제1기판
SUB2 : 제2기판
이하, 본 발명의 실시예에 따른 질화갈륨계 반도체소자 및 그 제조방법을 첨부된 도면들을 참조하여 상세하게 설명한다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 다소 과장되게 도시된 것이다. 상세한 설명 전체에 걸쳐 동일한 참조번호는 동일한 구성요소들을 나타낸다.
도 1은 본 발명의 실시예에 따른 질화갈륨계 반도체소자를 보여준다.
도 1을 참조하면, 방열기판(100) 상에 HFET(heterostructure field effect transistor) 소자(200)가 구비되어 있다. 방열기판(100)은 사파이어 기판보다 열전도도가 높은 열전도성 기판일 수 있고, 단결정 SiC 기판보다 저렴한 기판일 수 있다. 예컨대, 방열기판(100)은 비정질 또는 결정질의 AlN 기판일 수 있다. 하지만 상기 AlN 기판 이외에 다른 기판, 예를 들어, Si 기판, Ge 기판, 비정질 SiC 기판 및 세라믹 기판을 방열기판(100)으로 사용할 수도 있다.
방열기판(100) 상에 접착층(bonding layer)(105)이 구비될 수 있다. 접착층(105)은, 예컨대, 실리콘 산화물층일 수 있다. 접착층(105)이 구비되는 것은 선택적(optional)이다. 접착층(105) 상에 GaN 계열의 층들(110, 120, 130)이 적층될 수 있다. 예컨대, 접착층(105) 상에 GaN 계열의 제1층(110), 제2층(120) 및 제3층(130)이 차례로 구비될 수 있다. 제1층(110)은 GaN을 포함하는 층으로서, 일반적인 반도체보다 높은 저항을 갖는 유사 절연층(semi-insulating layer)일 수 있다. 제1층(110)은 미도핑 GaN층이거나, Mg, Zn, C, Fe 등의 불순물이 도핑된 GaN층일 수 있고, 그의 면저항은, 예컨대, 약 109 Ω/sq 이상일 수 있다. 제1층(110)을 미도핑 GaN층으로 형성하는 경우, 소자 동작시 불순물의 외방 확산(out-diffusion)에 의한 문제를 방지할 수 있다. 제1층(110)에 Mg, Zn, C, Fe 등을 도핑하지 않고도 그의 저항을 높이는 방법에 대해서는 추후에 설명한다. 제1층(110)이 고저항성(즉, 유사 절연성)을 가질 때, 제1층(110)을 통한 전류의 누설을 억제/방지할 수 있으므로, 소자의 특성 개선에 유리할 수 있다. 또한 제1층(110)은 N-면 극성(N-face polarity)을 가질 수 있다. N-면 극성(N-face polarity)에 대해서는 추후에 설명한다.
제2층(120)은 N-면 극성(N-face polarity)을 갖는 AlxGa1 - xN층(여기서, x는 0.1≤x≤0.6)일 수 있다. 제2층(120)의 두께는 20?50nm 정도일 수 있다. 제3층(130)은 AlyGa1 - yN층(여기서, y는 0≤y＜0.01)일 수 있다. 즉, 제3층(130)은 Al 성분이 약 1% 미만으로 도핑된 GaN층일 수 있다. 제3층(130)에 Al 성분이 도핑된 경우, 캐리어(전자) 농도가 증가할 뿐 아니라 결정성이 향상될 수 있으므로, 소자의 특성이 개선될 수 있다. 제3층(130)의 두께는 10?500nm 정도일 수 있다. 제3층(130)도 제2층(120)과 유사하게 N-면 극성(N-face polarity)을 가질 수 있다. 이러한 제3층(130)의 제2층(120)과 접촉된 계면 부근에 2차원 전자가스층(2-dimensional electron gas layer)(이하, 2DEG층)이 존재할 수 있다. 제3층(130)은 채널층이라 할 수 있다.
제3층(130) 상에 게이트전극(G1)과 그 양측에 소오스전극(S1) 및 드레인전극(D1)이 구비될 수 있다. 게이트전극(G1)은 제3층(130)과 쇼트키 콘택(Schottky contact)을 이룰 수 있고, 소오스전극(S1) 및 드레인전극(D1)은 제3층(130)과 오믹 콘택(ohmic contact)을 이룰 수 있다. 경우에 따라, 게이트전극(G1)과 제3층(130) 사이에 쇼트키 콘택층(미도시)이 구비될 수 있고, 소오스전극(S1)과 제3층(130) 사이 및 드레인전극(D1)과 제3층(130) 사이 각각에 오믹 콘택층(미도시)이 구비될 수 있다. 상기 쇼트키 콘택층과 오믹 콘택층을 사용하는 경우, 게이트전극(G1)의 물질과 소오스/드레인전극(S1, D1)의 물질은 동일할 수도 있다. 소오스/드레인전극(S1, D1)의 물질은, 예컨대, Ni, Ti, TiN, Pt, Au, RuO2, V, W, WN, Hf, HfN, Mo, NiSi, CoSi2, WSi, PtSi, Ir, Zr, Ta, TaN, Cu, Ru, Co 및 이들의 조합 중 적어도 하나일 수 있다. 또한 도시하지 않았지만, 게이트전극(G1)과 제3층(130) 사이에 게이트절연층이 더 구비될 수 있다. 이 경우, 게이트전극(G1)은 제3층(130)과 쇼트키 콘택을 형성하지 않으므로, 즉, 게이트전극(G1)은 제3층(130)과 쇼트키 콘택을 형성할 필요가 없으므로, 게이트전극(G1)으로 사용 가능한 물질(도전체)의 종류는 쇼트키 콘택을 이용하는 경우보다 늘어날 수 있다. 또한, 게이트전극(G1)과 소오스/드레인전극(S1, D1)은 동일 물질로 형성될 수 있다. 제3층(130) 상에 게이트전극(G1), 소오스전극(S1) 및 드레인전극(D1)을 덮는 보호층(passivation layer)(미도시)이 더 구비될 수 있다. 상기 보호층은 예컨대, 실리콘 질화물층, 실리콘 산화물층 등을 포함하는 단층 또는 다층 구조를 가질 있다.
이와 같은 질화갈륨계 반도체소자에서 제1층(110), 제2층(120), 제3층(130), 게이트전극(G1), 소오스전극(S1) 및 드레인전극(D1) 등이 HFET 소자(200)를 구성한다고 할 수 있다. HFET 소자(200)는 N-면 극성(N-face polarity)을 갖는 GaN 계열 다중층(110, 120, 130) 상에 형성되므로, N-face HFET 소자라고 할 수 있다.
이하에서는, N-면 극성(N-face polarity) 및 이와 비교되는 Ga-면 극성(Ga-face polarity)에 대해서 도 2를 참조하여 설명하도록 한다.
도 2의 (A) 및 (B)는 각각 N-면 극성(N-face polarity)의 GaN층의 결정 구조와 Ga-면 극성(Ga-face polarity)의 GaN층의 결정 구조를 보여준다.
도 2를 참조하면, 우르자이트(Wurzite) 구조의 GaN층은 (A)에서와 같이 N 원자들이 최상층(노출 면)에 배열되는 N-면 극성을 갖거나, (B)에서와 같이 Ga 원자들이 최상층(노출 면)에 배열되는 Ga-면 극성을 가질 수 있다. (A)의 N-면 GaN층은 Z축 방향으로 [000-1] 방향성을 가질 수 있고, (B)의 Ga-면 GaN층은 Z축 방향으로 [0001] 방향성을 가질 수 있다.
또한 GaN계 이종접합구조, 예컨대, GaN/AlGaN 구조에서 GaN 및 AlGaN의 표면 극성에 따라 2DEG층의 형성 위치가 달라질 수 있다. 이에 대해서는 도 3을 참조하여 설명한다.
도 3의 (A)를 참조하면, GaN/AlGaN/GaN 이 N-면 극성을 갖는 경우, 2DEG층은 AlGaN 위쪽의 GaN 에 형성될 수 있다. 도 3의 (B)를 참조하면, GaN/AlGaN/GaN 이 Ga-면 극성을 갖는 경우, 2DEG층은 AlGaN 아래의 GaN 에 형성될 수 있다. 이와 같이, GaN 계열 물질층(다중층)의 표면 극성이 무엇이냐에 따라, 그로부터 형성되는 소자의 특성, 구성 등이 달라질 수 있다.
본 발명의 실시예에서와 같이, N-면 극성을 갖는 GaN계 물질층(다중층) 상에 소자를 구성하면, 다양한 이점을 기할 수 있다. 보다 구체적으로 설명하면, N-면 극성을 갖는 GaN계 물질층은 AlGaN계 물질층보다 표면 모폴로지(surface morphology)가 좋을 수 있다. 따라서, N-면 극성을 갖는 GaN계 물질층은 표면에서의 전류 누설(current leakage)이 적을 수 있고, 높은 이동도(mobility)를 가질 수 있다. 때문에, 본 발명의 실시예에 따른 질화갈륨계 반도체소자는 우수한 전기적 특성을 가질 수 있다.
도 4는 본 발명의 다른 실시예에 따른 질화갈륨계 반도체소자를 보여준다. 본 실시예는 도 1의 구조에서 변형된 것이다.
도 4를 참조하면, 게이트전극(G1')은 리세스 게이트(recessed gate) 구조를 가질 수 있다. 즉, 제3층(130)에 리세스 영역(recess region)(R1)이 구비될 수 있고, 리세스 영역(R1)에 게이트전극(G1')이 구비될 수 있다. 게이트전극(G1')은 이중 리세스 게이트(double recessed gate) 구조를 가질 수 있다. 다시 말해, 리세스 영역(R1)은 이중 리세스 구조(double recess structure)를 갖고, 그 위에 게이트전극(G1')이 구비될 수 있다. 참조번호 GI1은 리세스 영역(R1)에 형성된 게이트절연층을 나타낸다. 게이트절연층(GI1)은, 예컨대, Al2O3, SiOx, SixNy, Sc2O3, AlN, Ga2O3, Gd2O3, AlxGa2 (1-x)O3, MgO 및 이들의 조합 중 적어도 하나를 포함할 수 있다. 여기서 개시하지 않았더라도 일반적인 트랜지스터에서 사용하는 게이트절연층 물질이면 어느 것이든 게이트절연층(GI1) 물질로 적용할 수 있다. 도 4에서 리세스 영역(R1), 게이트전극(G1') 및 게이트절연층(GI1)을 제외한 나머지 구성은 도 1과 동일할 수 있다. 따라서 도 4의 소자는 방열기판(100) 상에 구비된 리세스 게이트 구조를 갖는 N-face HFET 소자(200')라 할 수 있다.
도 4에서와 같이, 게이트전극(G1')이 리세스 게이트 구조를 가질 때, 게이트전극(G1')에 의해 2DEG층의 전기적 특성이 변화되고, 소오스전극(S1)과 드레인전극(D1) 사이의 유효 채널 길이가 증가되어 HFET 소자(200')의 내전압 특성이 강화될 수 있다. 특히, 리세스 영역(R1)이 이중 리세스 구조(double recess structure)를 갖는 경우, 내전압 특성 강화에 더욱 유리할 수 있다. 만약, 리세스 영역(R1)이 단일 리세스 구조(single recess structure)를 갖는다면, 리세스 영역(R1)에 전기장이 집중되어 항복 전압(breakdown voltage)이 낮아질 수 있다. 그러나 본 실시예에서와 같이 리세스 영역(R1)을 이중 리세스 구조로 형성하면, 단일 리세스 구조에 비해 전기장 집중 현상이 완화되므로, 내전압 특성 강화에 유리할 수 있다.
도 4에서 리세스 영역(R1)은 제3층(130)과 제2층(120)의 계면에 미치지 못하는 깊이를 갖는 것으로 도시하였지만, 리세스 영역(R1)의 형성 범위(깊이)는 달리질 수 있다. 예컨대, 리세스 영역(R1)은 제3층(130)과 제2층(120)의 계면 까지 형성되거나, 제3층(130)을 넘어 제2층(120) 내부로 연장되는 깊이로 형성될 수도 있다. 리세스 영역(R1)의 형성 깊이에 따라 HFET 소자(200')의 문턱전압이 달라질 수 있다. 예컨대, 리세스 영역(R1)의 형성 깊이가 깊을수록 HFET 소자(200')의 문턱전압은 양(+)의 방향으로 증가할 수 있다. 그러므로 노멀리 오프형(normally off type) 소자의 구현이 용이할 수 있다.
이와 같은 본 실시예에 따른 질화갈륨계 반도체소자는 방열기판(100) 상에 구비되기 때문에, 우수한 열방출 특성을 가질 수 있고, 게이트전극(G1')이 이중 리세스 구조를 갖는 것과 관련해서 내전압 성능이 개선될 수 있다.
도 5a 내지 도 5h는 본 발명의 실시예에 따른 질화갈륨계 반도체소자의 제조방법을 보여준다.
도 5a를 참조하면, 제1기판(SUB1) 상에 GaN 계열의 제1층(110)을 Ga-면으로 형성할 수 있다. 제1기판(SUB1)은, 예컨대, 사파이어 기판일 수 있다. GaN 계열의 물질은 격자상수 및 열팽창계수가 정확히 일치하는 기판이 존재하지 않기 때문에, 통상 사파이어 기판 상에 성장시킨다. 제1층(110)을 형성하기 전, 제1기판(SUB1) 상에 버퍼층(101)을 형성하고, 그 위에 제1층(110)을 형성할 수 있다. 버퍼층(101)은 제1기판(SUB1)과 제1층(110) 사이의 격자상수 및 열팽창계수 차이를 완화시켜 결정성 저하를 방지하기 위해 구비시킬 수 있다. 버퍼층(101)은, 예컨대, GaN 또는 SiC 등으로 형성할 수 있다.
제1층(110)은 GaN을 포함하는 층으로서, 일반적인 반도체보다 높은 저항을 갖는 유사 절연층(semi-insulating layer)일 수 있다. 제1층(110)은 미도핑 GaN층으로 형성하거나, Mg, Zn, C, Fe 등의 불순물이 도핑된 GaN층으로 형성할 수 있다. 제1층(110)에 불순물을 도핑하지 않고도 고저항을 갖도록 만드는 방법에 대해 간략히 설명하면, 먼저 버퍼층(101)을 성장시킨 후, 이를 900?950℃ 정도의 온도에서 약 수분 동안 열처리하여 버퍼층(101)의 그레인 사이즈(grain size)를 비교적 작게 만들 수 있는데, 이렇게 그레인 사이즈가 작고 밀도가 높은 버퍼층(101) 상에 GaN 박막(즉, 제1층(110))을 성장시키면 전자를 포획할 수 있는 Ga 공공(vacancy)이 형성되어 불순물 도핑 없이도 고저항 특성을 가질 수 있다. 여기서, 상기 GaN 박막(즉, 제1층(110))의 성장 온도는 1020?1050℃ 정도일 수 있다. 상기 버퍼층(101)의 열처리 온도에서 1020?1050℃ 정도로 온도를 높이는 구간(즉, 온도 상승 구간)에서도 상기 GaN 박막(즉, 제1층(110))의 성장 공정을 실시할 수 있다. 이러한 방법으로 고저항의 미도핑 GaN층(즉, 제1층(110))을 얻을 수 있다. 그러나 제1층(110)의 형성 방법은 전술한 바에 한정되지 않고 다양하게 변형될 수 있다.
도 5b 및 도 5c를 참조하면, 제1층(110) 상면에 제2기판(SUB2)을 부착할 수 있다. 제2기판(SUB2)의 하면에 접착층(105)을 먼저 형성한 후, 접착층(105)을 사이에 두고 제2기판(SUB2)을 제1층(110)에 부착할 수 있다. 접착층(105)은, 예컨대, 실리콘 산화물로 형성할 수 있다. 접착층(105)은 제2기판(SUB2) 하면이 아닌 제1층(110)의 상면에 구비시킬 수도 있다. 제2기판(SUB2)은 도 1의 방열기판(100)에 대응될 수 있다. 즉, 제2기판(SUB2)은 제1기판(SUB1)(ex, 사파이어 기판)보다 열전도도가 높은 열전도성 기판일 수 있다. 제2기판(SUB2)은 단결정 SiC 기판보다 저렴할 수 있다. 예컨대, 방열기판(100)은 비정질 또는 결정질의 AlN 기판일 수 있다. 하지만 상기 AlN 기판 이외에 다른 기판, 예를 들어, Si 기판, Ge 기판, 비정질 SiC 기판 및 세라믹 기판을 제2기판(SUB2)으로 사용할 수도 있다.
도 5d를 참조하면, 제1기판(SUB1)을 제거할 수 있다. 제1기판(SUB1)은, 예컨대, 레이저 리프트-오프(laser lift-off) 공정으로 제거할 수 있다. 레이저 리프트-오프(laser lift-off) 공정은 잘 알려진바, 이에 대한 자세한 설명은 생략한다.
버퍼층(101)을 제거하고, 제1층(110), 접착층(105) 및 제2기판(SUB2)으로 구성된 적층 구조물을 위?아래로 뒤집을 수 있다. 그 결과물이 도 5e에 도시되어 있다.
도 5e의 제2기판(SUB2), 접착층(105) 및 제1층(110)으로 구성된 적층 구조물은 도 5d의 제1층(110), 접착층(105) 및 제2기판(SUB2)으로 구성된 적층 구조물을 상하로 뒤집은 구조에 대응된다. 그러므로 도 5e에서 제1층(110)은 N-면 극성(N-face polarity)을 갖는다고 할 수 있다.
도 5f를 참조하면, 제1층(110)의 상면(N-face) 상에 GaN 계열의 제2층(120) 및 제3층(130)을 차례로 형성할 수 있다. 제1층(110)이 N-면 극성(N-face polarity)을 갖기 때문에, 제2층(120) 및 제3층(130)은 N-면 극성(N-face polarity)을 갖도록 형성될 수 있다. 제2층(120)은 AlxGa1 - xN층(여기서, x는 0.1≤x≤0.6)으로 형성할 수 있고, 그 두께는 20?50nm 정도일 수 있다. 제3층(130)은 AlyGa1-yN층(여기서, y는 0≤y＜0.01)으로 형성할 수 있다. 즉, 제3층(130)은 Al 성분이 약 1% 미만으로 도핑된 GaN층일 수 있다. 제3층(130)은 10?500nm 정도의 두께로 형성할 수 있다. 제3층(130)의 제2층(120)과 접촉된 계면 부근에 2DEG층이 존재할 수 있다. 제3층(130)은 채널층이라 할 수 있다.
도 5g를 참조하면, 제3층(130)의 일부를 식각하여 리세스 영역(R1)을 형성할 수 있다. 리세스 영역(R1)은 이중 리세스 구조를 갖도록 형성할 수 있다. 즉, 리세스 영역(R1)의 하단은 제1폭을 갖고, 상단은 하단보다 큰 제2폭을 갖도록 형성할 수 있다. 이러한 리세스 영역(R1)을 형성하는데 다양한 방법/공정이 적용될 수 있다. 예컨대, 제3층(130)을 형성한 후에 그 일부를 식각하는 방법으로 리세스 영역(R1)을 형성하지 않고, 제3층(130)을 증착하는 동안에 리세스 영역(R1)이 형성되도록 할 수도 있다. 이 경우, 제3층(130)을 형성하는 동안 크기가 서로 다른 두 개의 마스크패턴을 사용하여, 상기 마스크패턴들에 의해 가려진 부분에서 리세스 영역(R1)이 형성되도록 할 수 있다. 또한 리세스 영역(R1)의 형성 깊이/범위는 도시된 바에 한정되지 않는다. 즉, 리세스 영역(R1)의 형성 깊이/범위는 달라질 수 있다. 예컨대, 리세스 영역(R1)은 제3층(130)과 제2층(120)의 계면 까지 형성되거나, 제3층(130)을 넘어 제2층(120) 내부로 연장되는 깊이로 형성될 수도 있다.
도 5h를 참조하면, 리세스 영역(R1)에 게이트절연층(GI1) 및 게이트전극(G1')을 형성할 수 있다. 따라서 게이트전극(G1')은 이중 리세스 게이트 구조를 가질 수 있다. 게이트전극(G1') 양측의 제3층(130) 상에 소오스전극(S1) 및 드레인전극(D1)을 형성할 수 있다. 소오스전극(S1) 및 드레인전극(D1)을 형성하기 전에, 제3층(130)의 표면(상면)을 레이저로 처리할 수도 있다. 상기 레이저 처리에 의해 제3층(130)과 소오스/드레인전극(S1, D1) 사이의 오믹 콘택 특성이 개선될 수 있다. 상기 레이처 처리 공정은 선택적인(optional) 공정이다. 또한, 도시하지는 않았지만, 소오스전극(S1)과 제3층(130) 사이 및 드레인전극(D1)과 제3층(130) 사이 각각에 오믹 콘택층을 더 형성할 수도 있다.
이후, 도시하지는 않았지만, 제3층(130) 상에 소오스전극(S1), 드레인전극(D1) 및 게이트전극(G1')을 덮는 보호층을 형성할 수 있다. 상기 보호층은 예컨대, 실리콘 산화물층 및 실리콘 질화물층 중 적어도 하나를 포함하는 단층 또는 다층 구조로 형성할 수 있다.
위와 같은 방법을 적용하면, 방열기판(즉, 제2기판(SUB2))에 구비되어 열방출 특성이 우수하고, 또한 내전압 성능이 강화된 HFET 구조의 질화갈륨계 반도체소자를 용이하게 제조할 수 있다.
전술한 제조방법은 다양하게 변형할 수 있다. 만약, 도 5g의 리세스 공정을 수행하지 않고 평탄한 제3층(130) 상에 후속 공정을 수행하면, 도 1과 같은 평면형 게이트전극(G1)을 갖는 질화갈륨계 반도체소자를 제조할 수 있다.
또한 다른 실시예에 따르면, 도 5e에서 제1층(110)의 일부 두께를 제거할 수 있다. 그 결과물이 도 6a에 도시되어 있다. 제1층(110)의 일부 두께를 제거하기 위해, CMP(chemical mechanical polishing) 공정, 건식 식각 또는 습식 식각 공정 등을 사용할 수 있다. 이때 제거되는 제1층(110)의 두께는 수 마이크로미터(㎛) 이하일 수 있다.
다음, 도 6b에 도시된 바와 같이, 잔류된 제1층(110) 상에 제1층(110)과 동일한(또는 유사한) 물질층(110')을 재성장(regrowth)할 수 있다. 이하에서는, 상기 재성장된 물질층(110')을 "재성장층"이라 한다.
도 6c에 도시한 바와 같이, 재성장층(110') 상에 제2층(120) 및 제3층(130)을 차례로 형성할 수 있다. 이후, 도시하지는 않았지만, 제3층(130) 상에 후속 공정을 수행하여 질화갈륨계 반도체소자를 제조할 수 있다.
도 6a 내지 도 6c에서와 같이, 제1층(110)의 일부 두께를 제거하고, 재성장층(110')을 형성한 후, 후속 공정을 진행하는 경우, 박막 및 소자의 특성을 개선할 수 있다. 보다 구체적으로 설명하면, 도 5a 단계에서 제1기판(SUB1) 상에 성장되는 제1층(110)은 그 하단부(lower portion)에 다수의 결함(dislocation 등)을 포함할 수 있다. 이는 버퍼층(101)에 의한 제1기판(SUB1)과 제1층(110) 간 격자상수 차이의 완화 효과가 완전하지 못하기 때문일 수 있다. 이렇게 다수의 결함을 포함하는 제1층(110) 부분(도 5a에서 하단부, 도 5e에서 상단부)을 도 6a에서와 같이 제거하고, 그 위에 재성장층(110')(도 6b)을 형성하면, 재성장층(110')은 우수한 결정성을 가질 수 있다. 따라서 재성장층(110') 상에 형성되는 제2층(120) 및 제3층(130)의 결정성 및 특성이 개선될 수 있고, 결과적으로는, 질화갈륨계 반도체소자의 특성이 개선될 수 있다. 도 1 및 도 4에서 제1층(110)의 상단부(upper portion)는 상기 재성장층(110')에 대응될 수 있고, 이런 점에서 도 1 및 도 4의 박막 및 소자의 특성은 우수할 수 있다.
도 7은 본 발명의 다른 실시예에 따른 질화갈륨계 반도체소자를 보여준다. 본 실시예에 따른 질화갈륨계 반도체소자는 쇼트키 다이오드(Schottky diode) 구조를 포함한다.
도 7을 참조하면, 방열기판(100) 상에 쇼트키 다이오드 소자(300)가 구비되어 있다. 방열기판(100)은 도 1의 방열기판(100)과 동일할 수 있다. 방열기판(100)과 제1층(110) 사이에 소정의 접착층(105)이 구비될 수 있고, 접착층(105) 상에 쇼트키 다이오드 소자(300)가 구비될 수 있다. 접착층(105)은, 예컨대, 실리콘 산화물층일 수 있다.
쇼트키 다이오드 소자(300)는 GaN 계열의 다중층, 예컨대, 제1층(110), 제2층(120) 및 제3층(130)을 포함할 수 있다. 제1층(110), 제2층(120) 및 제3층(130)은 각각 도 1의 제1층(110), 제2층(120) 및 제3층(130)에 대응될 수 있다. 제3층(130)의 제2층(120)에 접한 부분에 2DEG층이 구비될 수 있다. 쇼트키 다이오드 소자(300)는 제3층(130) 상에 구비된 캐소드(C1) 및 애노드(A1)를 포함할 수 있다. 캐소드(C1)와 제3층(130) 사이에 쇼트키 콘택층(1)이 구비될 수 있고, 애노드(A1)와 제3층(130) 사이에 오믹 콘택층(2)이 구비될 수 있다. 캐소드(C1) 및 애노드(A1)의 물질에 따라 쇼트키 콘택층(1) 및/또는 오믹 콘택층(2)은 구비되지 않을 수도 있다.
도시하지는 않았지만, 제3층(130) 상에 캐소드(C1) 및 애노드(A1)를 덮는 보호층이 더 구비될 수 있다. 상기 보호층은, 예컨대, 실리콘 질화물층, 실리콘 산화물층 등을 포함하는 단층 또는 다층 구조를 가질 수 있다. 또한 캐소드(C1) 및 애노드(A1)에 콘택된 제1금속패드층(미도시) 및 제2금속패드층(미도시)이 더 구비될 수 있다.
도 7과 같이 구조를 갖는 반도체소자는 방열기판(100) 상에 구비된 N-face 질화갈륨계 쇼트키 소자라 할 수 있다.
도 8a 및 도 8b는 본 발명의 다른 실시예에 따른 질화갈륨계 반도체소자의 제조방법을 보여준다.
도 8a를 참조하면, 도 5a 내지 도 5f의 방법과 유사한 방법으로, 제2기판(SUB2) 상에 접착층(105)과 GaN 계열의 제1층(110), 제2층(120) 및 제3층(130)이 차례로 구비된 적층 구조물을 마련할 수 있다.
도 8b를 참조하면, 제3층(130) 상에 서로 이격된 캐소드(C1) 및 애노드(A1)를 형성할 수 있다. 캐소드(C1)와 제3층(130) 사이에 쇼트키 콘택층(1)을 형성할 수 있고, 애노드(A1)와 제3층(130) 사이에 오믹 콘택층(2)을 형성할 수 있다.
이후, 도시하지는 않았지만, 제3층(130) 상에 캐소드(C1) 및 애노드(A1)를 덮는 보호층을 형성할 수 있다. 상기 보호층의 일부를 식각하여 캐소드(C1) 및 애노드(A1) 각각의 일부를 노출시키고, 상기 노출된 캐소드(C1) 및 애노드(A1)에 각각 접촉된 제1금속패드층(미도시) 및 제2금속패드층(미도시)을 형성할 수 있다.
이와 같은 방법으로, 방열기판(즉, 제2기판(SUB2)) 상에 N-face 질화갈륨계 쇼트키 소자를 용이하게 제조할 수 있다. 도 8a 및 도 8b의 제조방법은, 도 5a 내지 도 5h의 방법과 유사하게, 다양한 방식으로 변형될 수 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 예들 들어, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면, 전술한 본 발명의 실시예에 따른 질화갈륨계 반도체소자 및 그 제조방법은 다양하게 변형될 수 있음을 알 수 있을 것이다. 때문에 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.

Claims (25)

  1. 방열기판;
    상기 방열기판 상에 구비된 것으로, N-면 극성(N-face polarity)을 갖고 2차원 전자가스(2DEG)를 포함하는 GaN 계열 다중층; 및
    상기 GaN 계열 다중층 상에 구비된 게이트, 소오스 및 드레인;을 포함하는 질화갈륨계 반도체소자.
  2. 제 1 항에 있어서,
    상기 게이트는 평면형 구조(planar-type structure)를 갖는 질화갈륨계 반도체소자.
  3. 제 1 항에 있어서,
    상기 GaN 계열 다중층은 이중 리세스 영역(double recess region)을 포함하고, 상기 게이트는 상기 이중 리세스 영역에 구비된 질화갈륨계 반도체소자.
  4. 제 1 항에 있어서,
    상기 방열기판은 사파이어 기판보다 열전도도가 높은 물질을 포함하는 질화갈륨계 반도체소자.
  5. 제 4 항에 있어서,
    상기 방열기판은 비정질 AlN 기판, 결정질 AlN 기판, Si 기판, Ge 기판, 비정질 SiC 기판 및 세라믹 기판 중 어느 하나인 질화갈륨계 반도체소자.
  6. 제 1 항에 있어서, 상기 GaN 계열 다중층은,
    상기 방열기판 상에 구비된 AlxGa1 - xN층(x는 0.1≤x≤0.6); 및
    상기 AlxGa1 - xN층 상에 구비된 AlyGa1 - yN층(y는 0≤y＜0.01);을 포함하는 질화갈륨계 반도체소자.
  7. 제 6 항에 있어서,
    상기 GaN 계열 다중층은 상기 방열기판과 상기 AlxGa1 - xN층 사이에 구비된 고저항성 GaN 계열 물질층을 더 포함하는 질화갈륨계 반도체소자.
  8. 제 7 항에 있어서,
    상기 고저항성 GaN 계열 물질층은 109 Ω/sq 이상의 저항을 갖는 질화갈륨계 반도체소자.
  9. 방열기판;
    상기 방열기판 상에 구비된 것으로, N-면 극성(N-face polarity)을 갖고 2차원 전자가스(2DEG)를 포함하는 GaN 계열 다중층;
    상기 GaN 계열 다중층의 제1영역과 쇼트키 콘택을 이루는 캐소드; 및
    상기 GaN 계열 다중층의 제2영역과 오믹 콘택을 이루는 애노드;를 포함하는 질화갈륨계 반도체소자.
  10. 제 9 항에 있어서,
    상기 방열기판은 사파이어 기판보다 열전도도가 높은 물질을 포함하는 질화갈륨계 반도체소자.
  11. 제 10 항에 있어서,
    상기 방열기판은 비정질 AlN 기판, 결정질 AlN 기판, Si 기판, Ge 기판, 비정질 SiC 기판 및 세라믹 기판 중 어느 하나인 질화갈륨계 반도체소자.
  12. 제 9 항에 있어서, 상기 GaN 계열 다중층은,
    상기 방열기판 상에 구비된 AlxGa1-xN층(x는 0.1≤x≤0.6); 및
    상기 AlxGa1-xN층 상에 구비된 AlyGa1-yN층(y는 0≤y＜0.01);을 포함하는 질화갈륨계 반도체소자.
  13. 제 12 항에 있어서,
    상기 GaN 계열 다중층은 상기 방열기판과 상기 AlxGa1-xN층 사이에 구비된 고저항성 GaN 계열 물질층을 더 포함하는 질화갈륨계 반도체소자.
  14. 제 13 항에 있어서,
    상기 고저항성 GaN 계열 물질층은 109 Ω/sq 이상의 저항을 갖는 질화갈륨계 반도체소자.
  15. 제1기판 상에 GaN 계열의 제1층을 형성하는 단계;
    상기 제1층에 제2기판을 부착하는 단계;
    상기 제1기판을 제거하는 단계;
    상기 제1기판이 제거되어 노출된 상기 제1층의 일면 상에 N-면 극성을 갖는 GaN 계열의 제2층을 형성하는 단계;
    상기 제2층 상에 N-면 극성을 갖고 2차원 전자가스(2DEG)를 구비하는 GaN 계열의 제3층을 형성하는 단계; 및
    상기 제3층을 채널층으로 사용하는 반도체소자를 형성하는 단계;를 포함하는 질화갈륨계 반도체소자의 제조방법.
  16. 제 15 항에 있어서,
    상기 반도체소자는 게이트, 소오스 및 드레인을 포함하는 HFET(heterostructure field effect transistor) 구조를 갖는 질화갈륨계 반도체소자의 제조방법.
  17. 제 16 항에 있어서,
    상기 제3층에 이중 리세스 영역(double recess region)을 형성하는 단계를 더 포함하고,
    상기 게이트는 상기 이중 리세스 영역에 형성하는 질화갈륨계 반도체소자의 제조방법.
  18. 제 15 항에 있어서,
    상기 반도체소자는 캐소드 및 애노드를 포함하는 쇼트키 다이오드 구조를 갖는 질화갈륨계 반도체소자의 제조방법.
  19. 제 15 항에 있어서,
    상기 제1기판은 사파이어 기판인 질화갈륨계 반도체소자의 제조방법.
  20. 제 15 항에 있어서,
    상기 제2기판은 상기 제1기판보다 열전도도가 높은 물질을 포함하는 질화갈륨계 반도체소자의 제조방법.
  21. 제 15 항에 있어서,
    상기 제1기판을 제거하는 단계는 레이저 리프트-오프(laser lift-off) 공정으로 수행하는 질화갈륨계 반도체소자의 제조방법.
  22. 제 15 항에 있어서, 상기 제1기판을 제거하는 단계 후,
    상기 제1층의 노출 면으로부터 그의 일부 두께를 제거하는 단계; 및
    상기 일부 두께가 제거된 제1층 상에 그와 동일하거나 유사한 물질층을 재성장(regrowth)하는 단계;를 더 포함하는 질화갈륨계 반도체소자의 제조방법.
  23. 제 15 항에 있어서,
    상기 제1층은 고저항성 GaN 계열 물질로 형성하는 질화갈륨계 반도체소자의 제조방법.
  24. 제 15 항에 있어서,
    상기 제2층은 AlxGa1 - xN(여기서, x는 0.1≤x≤0.6)으로 형성하는 질화갈륨계 반도체소자의 제조방법.
  25. 제 15 항에 있어서,
    상기 제3층은 AlyGa1 -yN(여기서, y는 0≤y＜0.01)으로 형성하는 질화갈륨계 반도체소자의 제조방법.
KR20100089918A 2010-09-14 2010-09-14 질화갈륨계 반도체소자 및 그 제조방법 KR20120027988A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR20100089918A KR20120027988A (ko) 2010-09-14 2010-09-14 질화갈륨계 반도체소자 및 그 제조방법
US13/223,847 US8698162B2 (en) 2010-09-14 2011-09-01 Gallium nitride based semiconductor devices and methods of manufacturing the same
CN2011102598995A CN102403347A (zh) 2010-09-14 2011-09-02 氮化镓基半导体器件及其制造方法
EP20110180488 EP2428996A3 (en) 2010-09-14 2011-09-08 Gallium Nitride Based Semiconductor Devices and Methods of Manufacturing the Same
US14/186,831 US9029916B2 (en) 2010-09-14 2014-02-21 Gallium nitride based semiconductor devices and methods of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20100089918A KR20120027988A (ko) 2010-09-14 2010-09-14 질화갈륨계 반도체소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20120027988A true KR20120027988A (ko) 2012-03-22

Family

ID=44677649

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20100089918A KR20120027988A (ko) 2010-09-14 2010-09-14 질화갈륨계 반도체소자 및 그 제조방법

Country Status (4)

Country Link
US (2) US8698162B2 (ko)
EP (1) EP2428996A3 (ko)
KR (1) KR20120027988A (ko)
CN (1) CN102403347A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9306049B2 (en) 2012-11-22 2016-04-05 Samsung Electronics Co., Ltd. Hetero junction field effect transistor and method for manufacturing the same
KR20180135333A (ko) * 2017-06-12 2018-12-20 (재)한국나노기술원 질화물계 반도체 및 그 제조방법

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5864214B2 (ja) * 2011-10-31 2016-02-17 株式会社日立製作所 半導体装置
TWI588955B (zh) * 2012-09-24 2017-06-21 索泰克公司 使用多重底材形成iii-v族半導體結構之方法及應用此等方法所製作之半導體元件
KR101919422B1 (ko) 2012-09-28 2019-02-08 삼성전자주식회사 질화물 반도체 기반의 파워 변환 장치
CN103730464A (zh) * 2012-10-16 2014-04-16 浙江大学苏州工业技术研究院 一种集成续流二极管的半导体装置及其制备方法
US8981381B2 (en) * 2012-11-16 2015-03-17 Vishay General Semiconductor Llc GaN-based Schottky diode having dual metal, partially recessed electrode
JP6024579B2 (ja) * 2013-04-11 2016-11-16 株式会社デンソー Ｈｅｍｔを備えた半導体装置
CN106030809B (zh) * 2014-03-25 2019-12-31 英特尔公司 具有提供陡峭的亚阈值摆幅的外延层的iii-n晶体管
EP3155665A4 (en) * 2014-06-13 2018-02-21 Intel Corporation High electron mobility transistor fabrication process on reverse polarized substrate by layer transfer
ITUB20155536A1 (it) 2015-11-12 2017-05-12 St Microelectronics Srl Transistore hemt di tipo normalmente spento includente una trincea contenente una regione di gate e formante almeno un gradino, e relativo procedimento di fabbricazione
CN105914232B (zh) * 2016-05-06 2020-02-21 西安电子科技大学 T栅N面GaN/AlGaN鳍式高电子迁移率晶体管
US11430882B2 (en) * 2016-06-24 2022-08-30 Wolfspeed, Inc. Gallium nitride high-electron mobility transistors with p-type layers and process for making the same
US10892356B2 (en) 2016-06-24 2021-01-12 Cree, Inc. Group III-nitride high-electron mobility transistors with buried p-type layers and process for making the same
US10192980B2 (en) 2016-06-24 2019-01-29 Cree, Inc. Gallium nitride high-electron mobility transistors with deep implanted p-type layers in silicon carbide substrates for power switching and radio frequency applications and process for making the same
US10840334B2 (en) 2016-06-24 2020-11-17 Cree, Inc. Gallium nitride high-electron mobility transistors with deep implanted p-type layers in silicon carbide substrates for power switching and radio frequency applications and process for making the same
CN110168745B (zh) * 2017-01-05 2023-02-17 松下控股株式会社 半导体继电器
TWI660465B (zh) * 2017-07-28 2019-05-21 新唐科技股份有限公司 半導體元件及其製造方法
CN109037066B (zh) * 2018-08-06 2023-04-28 苏州汉骅半导体有限公司 半导体器件及其制造方法
CN109243978B (zh) * 2018-09-21 2019-05-24 苏州汉骅半导体有限公司 氮面极性氮化镓外延结构制造方法
CN111540710B (zh) * 2020-05-11 2023-08-04 中国科学院上海微系统与信息技术研究所 一种高导热氮化镓高功率hemt器件的制备方法
CN112216610A (zh) * 2020-10-10 2021-01-12 东莞市中镓半导体科技有限公司 基于蓝宝石衬底的hemt的制备方法
US11929428B2 (en) 2021-05-17 2024-03-12 Wolfspeed, Inc. Circuits and group III-nitride high-electron mobility transistors with buried p-type layers improving overload recovery and process for implementing the same
CN113611741B (zh) * 2021-08-02 2023-04-28 电子科技大学 一种具有鳍状结构的GaN HMET器件

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6849882B2 (en) * 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
US6825559B2 (en) 2003-01-02 2004-11-30 Cree, Inc. Group III nitride based flip-chip intergrated circuit and method for fabricating
JP4744109B2 (ja) * 2004-07-20 2011-08-10 トヨタ自動車株式会社 半導体装置とその製造方法
US8441030B2 (en) * 2004-09-30 2013-05-14 International Rectifier Corporation III-nitride multi-channel heterojunction interdigitated rectifier
JP5135686B2 (ja) 2005-03-23 2013-02-06 住友電気工業株式会社 Ｉｉｉ族窒化物半導体素子
KR100706952B1 (ko) 2005-07-22 2007-04-12 삼성전기주식회사 수직 구조 질화갈륨계 발광다이오드 소자 및 그 제조방법
JP2009509343A (ja) * 2005-09-16 2009-03-05 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア Ｎ極窒化アルミニウムガリウム／窒化ガリウムエンハンスメントモード電界効果トランジスタ
EP2264741B1 (en) 2006-01-10 2021-03-10 Cree, Inc. Silicon carbide dimpled substrate
JP5003033B2 (ja) 2006-06-30 2012-08-15 住友電気工業株式会社 ＧａＮ薄膜貼り合わせ基板およびその製造方法、ならびにＧａＮ系半導体デバイスおよびその製造方法
JP2008270310A (ja) 2007-04-17 2008-11-06 Toyota Central R&D Labs Inc Ｉｉｉ族窒化物系化合物半導体縦型トランジスタ及びその製造方法
US7915643B2 (en) 2007-09-17 2011-03-29 Transphorm Inc. Enhancement mode gallium nitride power devices
US8026581B2 (en) 2008-02-05 2011-09-27 International Rectifier Corporation Gallium nitride material devices including diamond regions and methods associated with the same
US8343824B2 (en) 2008-04-29 2013-01-01 International Rectifier Corporation Gallium nitride material processing and related device structures
US7898004B2 (en) 2008-12-10 2011-03-01 Transphorm Inc. Semiconductor heterostructure diodes
JP5487613B2 (ja) 2008-12-19 2014-05-07 富士通株式会社 化合物半導体装置及びその製造方法
JP5689245B2 (ja) * 2010-04-08 2015-03-25 パナソニック株式会社 窒化物半導体素子

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9306049B2 (en) 2012-11-22 2016-04-05 Samsung Electronics Co., Ltd. Hetero junction field effect transistor and method for manufacturing the same
KR20180135333A (ko) * 2017-06-12 2018-12-20 (재)한국나노기술원 질화물계 반도체 및 그 제조방법

Also Published As

Publication number Publication date
CN102403347A (zh) 2012-04-04
EP2428996A2 (en) 2012-03-14
US8698162B2 (en) 2014-04-15
EP2428996A3 (en) 2013-07-31
US20120061680A1 (en) 2012-03-15
US20140167113A1 (en) 2014-06-19
US9029916B2 (en) 2015-05-12

Similar Documents

Publication Publication Date Title
KR20120027988A (ko) 질화갈륨계 반도체소자 및 그 제조방법
US8969915B2 (en) Methods of manufacturing the gallium nitride based semiconductor devices
Kim Lee
TWI610438B (zh) 積體電路裝置及製造其之方法
KR101285598B1 (ko) 질화물계 이종접합 반도체 소자 및 그 제조 방법
KR102055839B1 (ko) 질화계 반도체 소자
US10847643B2 (en) Enhancement mode HEMT device and method of forming the same
KR20120032258A (ko) 질화갈륨계 반도체소자 및 그 제조방법
JP2013251544A (ja) その場バリア酸化法と構成
JP2010147347A (ja) 化合物半導体装置及びその製造方法
US9159583B2 (en) Methods of manufacturing nitride semiconductor devices
JP2011155221A (ja) 半導体装置およびその製造方法
JP2007142243A (ja) 窒化物半導体電界効果トランジスタ及びその製造方法
US10446472B2 (en) Nitride semiconductor device
JP5608969B2 (ja) 化合物半導体装置及びその製造方法
TWI483397B (zh) 功率裝置及製造該功率裝置之方法
KR101668445B1 (ko) 반도체 소자 및 그의 제조방법
KR101688965B1 (ko) 반도체 소자 제조방법
KR20120125789A (ko) 질화갈륨계 반도체 소자 및 그 제조 방법
JP6166508B2 (ja) 半導体装置及び半導体装置の製造方法
JP6693142B2 (ja) 半導体装置、電子部品、電子機器、および半導体装置の製造方法
WO2021029183A1 (ja) 半導体装置、半導体モジュールおよび電子機器
CN115708221A (zh) 一种半导体器件及其制作方法、封装结构、电子设备
WO2022019017A1 (ja) 半導体装置、半導体モジュール、及び無線通信装置
CN115863401B (zh) 常闭型晶体管及其制备方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal