JP2013251544A - その場バリア酸化法と構成 - Google Patents

その場バリア酸化法と構成 Download PDF

Info

Publication number
JP2013251544A
JP2013251544A JP2013112730A JP2013112730A JP2013251544A JP 2013251544 A JP2013251544 A JP 2013251544A JP 2013112730 A JP2013112730 A JP 2013112730A JP 2013112730 A JP2013112730 A JP 2013112730A JP 2013251544 A JP2013251544 A JP 2013251544A
Authority
JP
Japan
Prior art keywords
layer
barrier layer
gate
dielectric
barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013112730A
Other languages
English (en)
Inventor
Paul Saunier
ソーニヤー、ポール
A Ketterson Andrew
エー． ケッターソン、アンドリュー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qorvo US Inc
Original Assignee
Triquint Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Triquint Semiconductor Inc filed Critical Triquint Semiconductor Inc
Publication of JP2013251544A publication Critical patent/JP2013251544A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02241—III-V semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】ゲートとチャネル間の界面におけるトラップが低減された、エンハンスメントモードの窒化ガリウム系高電子移動度トランジスタ、集積回路（ＩＣ）装置、及びその製造方法を提供する。
【解決手段】ガリウム（Ｇａ）と窒素（Ｎ）を含み、基板１０２上に配置されたバッファ層１０４と、アルミニウム（Ａｌ）と窒素（Ｎ）を含んでバッファ層１０４上に配置され、酸化部分１１０を備えたバリア層１０６と、バリア層１０６の酸化部分１１０上に配置されたゲート誘電体１１８ｂと、ゲート誘電体１１８ｂ上に配置されたゲート電極１１８ａと、を備え、バリア層１０６の酸化部分１１０は、ゲート電極１１８ａとバッファ層１０４間のゲート領域に配置されている。
【選択図】図１

Description

本開示の実施形態は、広くは集積回路分野に関し、具体的にはその場（ｉｎ−ｓｉｔｕ）バリア酸化法と構成に関する。
現在、窒化ガリウム（ＧａＮ）系高電子移動度トランジスタ（ＨＥＭＴ）などのＩＩＩ族窒化物系トランジスタは、典型的には、トランジスタチャネル内の電流を低減するために、電源電圧に対して負のゲート電圧を用いるデプレションモード（Ｄモード）デバイスである。しかしながら、電流を低減するために電源電圧に対して正のゲート電圧を用いるエンハンスメントモード（Ｅモード）デバイスは、パワースイッチングなどの用途には望ましいものであり得る。しかしながら、Ｅモードデバイスを形成する従来の凹部プロセスおよび堆積プロセスでは、トランジスタのゲート端子とチャネル間の界面におけるトラップやその他の欠陥が生じ得る。
以下の詳細な説明と添付図面によって実施形態は容易に理解されるであろう。説明を容易にするために、同じ符号は同じ構成要素を示す。実施形態は例示として示されるものであり、添付図面の形状を限定するものではない。
種々の実施形態による、集積回路（ＩＣ）デバイスの概略横断面図である。 種々の実施形態による、別のＩＣデバイスの概略横断面図である。 種々の実施形態による、基板上への層スタック形成後のＩＣデバイスの概略横断面図である。 種々の実施形態による、ソースとドレイン形成後のＩＣデバイスの概略横断面図である。 種々の実施形態による、バリア層に凹部を設けずに、その酸化部分を形成した後のＩＣデバイスの概略横断面図である。 種々の実施形態による、バリア層に凹部を設け、さらにその酸化部分を形成した後のＩＣデバイスの概略横断面図である。 種々の実施形態による、バリア層に凹部を設けずに、その酸化部分を形成した後の別のＩＣデバイスの概略横断面図である。 種々の実施形態による、酸化プロセス中に酸化停止層として機能するバリア層上に、別のバリア層の酸化部分を形成後のＩＣデバイスの概略横断面図である。 種々の実施形態による、凹部形成プロセス中にエッチング停止層として機能するバリア層の酸化部分を形成後のＩＣデバイスの概略横断面図である。 種々の実施形態による、凹部形成プロセス中にエッチング停止層として機能するバリア層の酸化部分を形成後の別のＩＣデバイスの概略横断面図である。 種々の実施形態による、トップバリア層酸化後の別のＩＣデバイスの概略横断面図である。 種々の実施形態による、バリア層の酸化部分上へのゲート端子形成後のＩＣデバイスの概略横断面図である。 種々の実施形態による、ＩＣデバイスの製造方法を示すフローチャートである。 種々の実施形態による、ＩＣデバイスを備えたシステム例の概略図である。
本開示の実施形態によって、その場（ｉｎ−ｓｉｔｕ）バリア酸化法と構成が提供される。以下の詳細な説明では、本明細書の一部を成す添付図面を参照する。図面中、同じ符号は同じ部品を示し、本開示の主題が実施され得る実施形態が例示される。他の実施形態を用いることも可能であり、また、構造や論理的な変更が本開示の範囲を逸脱することなく可能であることは理解されるべきである。従って、以下の詳細な説明は制限的な意味合いで捉えられるものではなく、実施形態の範囲は、添付の請求項およびその均等物によって画定されるものである。
本開示の目的のために、「ＡおよびまたはＢ」は、（Ａ）、（Ｂ）または（ＡおよびＢ）を意味する。本開示の目的のために、「Ａ、ＢおよびまたはＣ」は、（Ａ）、（Ｂ）、（Ｃ）、（ＡおよびＢ）、（ＡおよびＣ）、（ＢおよびＣ）または（Ａ、ＢおよびＣ）を意味する。
以下の説明では、「ある実施形態では」または「実施形態では」が使用されるが、これらはそれぞれ、１つまたは複数の同じであっても異なっていてもよい実施形態を指す。また、本開示の実施形態に関して使用される「備える」、「含む」、「有する」などは同意語である。また、「接続された」は、直接接続、間接接続あるいは間接的な伝達を指す。
「接続された」とその派生語も本明細書で使用されるが、この「接続された」は、以下の１つまたは複数を意味する。すなわち、２つ以上の要素が直接物理的または電気的に接触しているか、あるいは、２つ以上の要素が互いに間接的に接触し、さらには互いに協働もしくは相互作用しているか、あるいは、互いに接続しているとされる要素間に、１つまたは複数の他の要素が接続されていることを意味する。
種々の実施形態において、「第２の層上に形成、配置または構成された第１の層」とは、前記第２の層上に前記第１の層が形成、配置または構成されており、第１の層の少なくとも一部が、第２の層の少なくとも一部と直接接触（例えば、物理的およびまたは電気的な直接接触）しているか、あるいは間接接触（例えば、第１の層と第２の層間に他の１層または複層を有するなど）していることを意味する。
図１は、種々の実施形態による、集積回路（ＩＣ）デバイス１００の概略横断面図である。ＩＣデバイス１００は基板１０２上に形成されてもよい。基板１０２は一般に、その上に層スタック（あるいは単に「スタック１０１」）が堆積される支持材を含む。ある実施形態では、基板１０２は、シリコン（Ｓｉ）、炭化ケイ素（ＳｉＣ）、酸化アルミニウム（Ａｌ２Ｏ３）、「サファイア」、窒化ガリウム（ＧａＮ）およびまたは窒化アルミニウム（ＡｌＮ）を含む。他の実施形態では、基板１０２用として、好適なＩＩ〜ＶＩ族半導体材料系およびＩＩＩ〜Ｖ族半導体材料系を含む他の材料も使用される。ある実施形態では、その上にバッファ層１０４の材料がエピタキシャル成長できる任意の材料または材料の任意の組み合わせで基板１０２を構成してもよい。
基板１０２上に形成されるスタック１０１は、１つまたは複数のヘテロ接合／ヘテロ構造を形成する異なる材料系で構成されるエピタキシャル堆積層を備えていてもよい。スタック１０１の層は、その場で形成されてもよい。すなわち、スタック１０１は、基板１０２を取り出さずにその構成層を形成する（例えばエピタキシャル成長させる）製造装置（例えばチャンバ）内で、基板１０２上に形成されてもよい。
一実施形態では、ＩＣデバイス１００のスタック１０１は、基板１０２上に形成されたバッファ層１０４を備える。バッファ層１０４は、ＩＣデバイス１００の基板１０２と他の構成要素（例えばバリア層１０６）間に結晶構造転移を与えてもよく、それによって、これら２つの間のバッファ層または絶縁層として作用する。例えば、バッファ層１０４によって、基板１０２と他の格子不整合材料（例えばバリア層１０６）間の応力が緩和され得る。一部の実施形態では、バッファ層１０４を、トランジスタの可動電荷キャリア用のチャネルとして機能させてもよい。バッファ層１０４を、基板１０２にエピタキシャルに接続してもよい。他の実施形態では、核形成層（図示せず）を基板１０２とバッファ層１０４間に介在させてもよい。一部の実施形態では、バッファ層１０４を複数の堆積膜あるいは層で構成してもよい。
一部の実施形態では、バッファ層１０４は、例えば窒化ガリウム（ＧａＮ）などのＩＩＩ族窒化物系材料を含んでいてもよい。バッファ層１０４の厚みは、その下の基板１０２の表面に実質的に垂直な方向において１〜２μｍであってもよい。他の実施形態では、バッファ層１０４は、他の好適な材料およびまたは厚みを有していてもよい。
スタック１０１は、バッファ層１０４上に形成されたバリア層１０６（「供給層」とも呼ぶ）をさらに備えていてもよい。バリア層１０６とバッファ層１０４間には、ヘテロ接合が形成されていてもよい。バリア層１０６のバンドギャップエネルギーは、バッファ層１０４のそれより大きくてもよい。バリア層１０６は、可動電荷キャリアを供給するより広いバンドギャップ層であってもよく、バッファ層１０４は、該可動電荷キャリア用のチャネルまたは経路を提供するより狭いバンドギャップ層であってもよい。
バリア層１０６は、例えばＩＩＩ族窒化物系材料などの種々の好適な材料系のうちの任意のもので構成されてもよい。バリア層１０６は、例えばアルミニウム（Ａｌ）、インジウム（Ｉｎ）、ガリウム（Ｇａ）およびまたは窒素（Ｎ）を含んでいてもよい。一部の実施形態では、バリア層１０６は、単一材料から成る単独層で構成されてもよい。一実施形態では、バリア層１０６は、例えば、窒化アルミニウムインジウムガリウム（ＡｌｘＩｎ１−ｘＧａｙＮ）（ｘ、ｙはそれぞれの成分の相対量を表わす０〜１の値）から成る単独層で構成されてもよい。一部の実施形態では、ｘは、ここで説明する酸化プロセス用のアルミニウム含量を得るために０．５以上であってもよい。種々の実施形態では、バリア層１０６は、２元材料（例えばＡｌＮ）、３元材料（例えばＡｌＩｎＮまたはＡｌＧａＮ）あるいは４元材料（例えばＡｌＩｎＧａＮ）を含んでいてもよい。
一部の実施形態では、バリア層１０６を複数の堆積膜あるいは層で構成してもよい。例えば、図２に示すように、ＩＣデバイス２００は、バッファ層１０４上に配置された第１のバリア層１０７と、第１バリア層１０７上に配置された第２のバリア層１０８とから成るバリア層１０６を備えていてもよい。一部の実施形態では、第１バリア層１０７は窒化アルミニウム（ＡｌＮ）で構成され、第２バリア層１０８は、窒化インジウムアルミニウム（ＩｎＡｌＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）または窒化インジウムガリウムアルミニウム（ＩｎＧａＡｌＮ）で構成されてもよい。他の実施形態では、バリア層１０６は、他の材料あるいは３層以上（例えば、図８および図１０の第３のバリア層１０９）を含んでいてもよい。ＩＣデバイス２００は、図１のＩＣデバイス１００に関して説明した実施形態に適合していてもよい。
図１に戻り、二次元電子ガス（２ＤＥＧ）がバッファ層１０４とバリア層１０６間の界面（例えばヘテロ接合）に形成されていてもよく、これによって、電流（例えば可動電荷キャリア）がソース端子（以後、ソース１１２）とドレイン端子（以後、ドレイン１１４）間に流れる。一部の実施形態では、ＩＣデバイス１００は、その中の電流を低減するために電源電圧に対して正のゲート電圧を用いるエンハンスメントモード（Ｅモード）デバイスエンハンスメントモード（Ｅモード）デバイスであってもよい。こうした実施形態では、バリア層１０６の酸化部分（以後、「バリア酸化」あるいは単に「酸化１１０」）とバッファ層１０４間におけるバリア層１０６の厚みＴは、２ＤＥＧ形成の臨界厚みＴ０（例えば、臨界厚みＴ０未満では２ＤＥＧは形成し得ない）未満であってもよい。例えば、厚みＴは、ゲート端子（以後、「ゲート１１８」）とバッファ層１０４間に配置されたチャネルのゲート領域において、２ＤＥＧの形成を阻止するように構成され、一方、該ゲート領域とソース１１２間および該ゲート領域とドレイン１１４間のチャネルのアクセス領域には２ＤＥＧが形成されるように構成されてもよい。一部の実施形態では、バリア層１０６の厚みとアルミニウム含量は、ショットキー（Ｓｃｈｏｔｔｋｙ）ゲートデバイスか金属−絶縁体−半導体（ＭＩＳ）ゲートデバイスのいずれかのデバイス１００に対しては、該ゲート領域における２ＤＥＧをすべて確実に除去するように選択されてもよい。他の実施形態では、デバイス１００は、その中の電流を低減するために、電源電圧に対して負のゲート電圧を用いるデプレションモード（Ｄモード）デバイスであってもよい。
一部の実施形態では、該ゲート領域におけるバリア層１０６の厚みＴは３０Å以下である。例えば、ＡｌＧａＮの単独層から成るバリア層１０６のゲート領域における厚みＴは２０Å以下であってもよい。ＡｌＮおよびまたはＩｎＡｌＮからなるバリア層１０６のゲート領域における厚みＴは１５Å以下であってもよい。一部の実施形態では、バリア層１０６の厚みＴは１０Å〜２０Åであってもよい。一部の実施形態では、バリア層１０６のゲート領域外の領域における厚みは、その下のバッファ層１０４の表面に実質的に垂直な方向において１６０Å〜３００Åであってもよい。他の実施形態では、バリア層１０６は、他の好適な材料およびまたは厚みを有していてもよい。
種々の実施形態では、ＩＣデバイス１００は、図示のように、バリア層１０６内に配置された酸化１１０をさらに備える。バリア層１０６の材料を酸化プロセス（例えば、熱および酸素を印加して酸化アルミニウムを形成するプロセス）により酸化させて、酸化１１０を形成してもよい。一部の実施形態では、酸化１１０をゲート１１８の絶縁層として機能させて、Ｅモードデバイスを得てもよい。酸化１１０はゲート電流を抑制し得る。バリア層１０６の材料を酸化させて酸化１１０を形成することによって、バリア層１０６にバッファ層１０４に至る凹部を設けバッファ層１０４上に誘電体材料を堆積するプロセスなどの、絶縁層を形成する従来の凹部形成プロセスまたは堆積プロセスに付随するトラップや他の欠陥を生じることなく、絶縁層（例えば酸化１１０）を形成し得る。
一部の実施形態では、図示のように、酸化１１０は、バリア層１０６（例えば、図２の第１バリア層１０７および第２バリア層１０８）の一部である。図示のように、酸化１１０をゲート１１８とバッファ層１０４間に配置してもよい。一部の実施形態では、酸化１１０の形状は、円形や無定形などの、図示以外の他の形状であってもよい。
種々の実施形態では、酸化１１０のバンドギャップエネルギーは、バリア層１０６およびまたはバッファ層１０４のそれより大きくてもよい。ある実施形態では、酸化１１０のバンドギャップエネルギーは５ｅＶ以上である。一部の実施形態では、酸化１１０は、ゲート１１８とバッファ層１０４間に配置されたゲート領域における２ＤＥＧの形成を阻止する動作機能を有していてもよい。酸化１１０は、ＩＣデバイス１００のチャネルを塞ぐように構成されて、ゲート領域（例えばチャネル）内の抵抗率を上昇させてもよい。
一部の実施形態では、酸化１１０を酸化アルミニウム（例えばＡｌ２Ｏ３）で構成してもよい。他の実施形態では、他の好適な金属酸化物を用いてもよい。
種々の実施形態では、酸化１１０の厚みは２００Å以下であってもよい。酸化１１０の厚みは、バリア層１０６の下位にあるバッファ層１０４の表面に実質的に垂直な方向において、例えば２５Å〜２００Åであってもよい。他の実施形態では、酸化１１０の厚みおよび材料は他のものであってもよい。
ＩＣデバイス１００は、図示のように、酸化１１０上に配置されたゲート端子（以後、「ゲート１１８」）をさらに備えていてもよい。ゲート１１８は、誘電体膜（以後、「ゲート誘電体１１８ｂ」）と、酸化１１０に接続されたゲート電極１１８ａとを備えていてもよい。ゲート１１８は、ＩＣデバイス１００のチャネルを制御（例えば、ＩＣデバイス１００のオン／オフ状態を制御）するように構成されてもよい。一部の実施形態では、図示のように、ゲート１１８をＩＣデバイス１００の接続端子として機能させてもよく、バリア層１０６および酸化１１０と直接物理的接触させてもよい。一部の実施形態では、図示のように、ゲート１１８を、例えば、バリア層１０６上に形成された窒化ケイ素（ＳｉＮ）や別の誘電体材料などの誘電体層１１６上に形成してもよい。他の実施形態では、ＩＣデバイス１００は、ゲート誘電体１１８ｂおよびまたは誘電体層１１６を全く備えていなくてもよい。一部の実施形態では、ゲート１１８をバリア層１０６上に形成してもよい。
ゲート１１８は、図示のように、酸化１１０に接続されたトランク部すなわち底部と、該トランク部から、その上にスタック１０１が形成された基板１０２の表面に実質的に平行な逆方向に離れるように延在する頂部と、を有していてもよい。ゲート１１８のトランク部および頂部のこうした構成をＴ形フィールドプレートゲートと呼んでもよい。すなわち、一部の実施形態では、ゲート１１８は、ゲート１１８とドレイン１１４間の絶縁破壊電圧を上昇させ得およびまたはその電界を低減させ得る一体型フィールドプレート（例えばゲート１１８の頂部）を有していてもよい。該一体型フィールドプレートによって、ＩＣデバイス１００の高電圧動作が容易になり得る。
ゲート電極１１８ａによって、ＩＣデバイス１００へのしきい値電圧印加用の電気経路が提供され得る。ゲート誘電体１１８ｂは、一部の実施形態では、ゲート電極１１８ａとバリア層１０６間、およびまたはゲート電極１１８ａと酸化１１０間に、ゲート誘電体１１８ｂを配置してもよい。金属などの導電性材料でゲート誘電体１１８ａを構成してもよい。一部の実施形態では、ニッケル（Ｎｉ）、プラチナ（Ｐｔ）、イリジウム（Ｉｒ）、モリブデン（Ｍｏ）、金（Ａｕ）およびまたはアルミニウム（Ａｌ）で、ゲート誘電体１１８ｂを構成してもよい。ある実施形態では、バリア層１０６とのゲートコンタクトを得るために、Ｎｉ、Ｐｔ、ＩｒまたはＭｏを含む材料がゲート１１８のトランク部に配置され、ゲート１１８の導電性と低抵抗を確実にするために、Ａｕを含む材料がゲート１１８の頂部に配置される。
種々の実施形態では、ゲート誘電体１１８ｂは、例えば、窒化ケイ素（ＳｉＮ）、酸化シリコン（ＳｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）およびまたは酸化ハフニウム（ＨｆＯ２）を含んでいてもよい。他の実施形態では、ゲート絶縁体１１８ｂは、他の材料を含んでいてもよい。
例えば化学気相蒸着法（ＣＶＤ）およびまたは原子層蒸着法（ＡＬＤ）などの任意の好適なプロセスを用いて、ゲート誘電体１１８ｂ材料を酸化１１０上に堆積して、ゲート誘電体１１８ｂを形成してもよい。一部の実施形態では、ゲート誘電体１１８および酸化１１０はその場で形成される。すなわち、基板１０２を取り出さずにそのゲート誘電体１１８ｂを堆積する製造装置（例えば堆積ツールのチャンバ）内で、酸化１１０を形成してもよい。一部の実施形態では、該製造装置は、例えばプラズマ増強ＣＶＤ法（ＰＥＣＶＤ）ツールなどのＡＬＤまたはＣＶＤ堆積ツールを備える。こうしたその場法は、ＩＣデバイス１００のチャネルとゲート１１８間の界面におけるトラップや他の欠陥を低減し得る。一部の実施形態では、ゲート誘電体１１８を全く使用しなくてもよい。一部の実施形態では、酸化１１０をゲート１１８の唯一の絶縁層として機能させてもよい。
ＩＣデバイス１００は、バリア層１０６上に形成されたソース１１２とドレイン１１４を備えていてもよい。ソース１１２とドレイン１１４は、図示のように、バリア層１０６を通ってバッファ層１０４内に延在していてもよい。種々の実施形態では、ソース１１２とドレイン１１４はオーミックコンタクトである。ソース１１２とドレイン１１４は、標準の成長コンタクトよりコンタクト抵抗が比較的小さいものであり得る再成長コンタクトであってもよい。
金属などの導電性材料で、ソース１１２とドレイン１１４を構成してもよい。ある実施形態では、ソース１１２とドレイン１１４は、チタン（Ｔｉ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、金（Ａｕ）およびまたはシリコン（Ｓｉ）を含んでいてもよい。
他の実施形態では、他の材料が用いられる。
ある実施形態では、ドレイン１１４とゲート１１８間の距離Ｄ１は、ソース１１２とゲート１１８間の距離Ｓ１より大きい。一部の実施形態では、距離Ｄ１は、ドレイン１１４とゲート１１８間の最短距離であってもよく、距離Ｓ１は、ソース１１２とゲート１１８間の最短距離であってもよい。距離Ｓ１を距離Ｄ１より短くすることによって、ゲート１１８−ドレイン１１４間の絶縁破壊電圧を上昇させ得、およびまたはソース１１２の抵抗を低減させ得る。
一部の実施形態では、図示のように、誘電体層１２２をゲート１１８およびまたは誘電体層１１６上に形成してもよい。誘電体層１２２は、例えば窒化ケイ素（ＳｉＮ）を含んでいてもよい。他の実施形態では、誘電体層１２２には他の材料が使用できる。一部の実施形態では、誘電体層１２２は、ゲート１１８の頂部を実質的に封入し、ＩＣデバイス１００の保護層として機能する。
ＩＣデバイス１００は、ゲート１１８とドレイン１１４間の絶縁破壊電圧を上昇させおよびまたは電界を低減するために、誘電体層１２２上に形成されたフィールドプレート１２４をさらに備えていてもよい。導電性材料１２６を用いて、フィールドプレート１２４をソース１１２に電気的に接続してもよい。導電性材料１２６は、誘電体層１２２上に電極あるいはトレース状の構造物として堆積された、例えば金（Ａｕ）などの金属を含んでいてもよい。他の実施形態では、導電性材料１２６に他の好適な材料を使用してもよい。
フィールドプレート１２４は、金属などの導電性材料で構成され、ゲート１１８に関連して説明した材料を含んでいてもよい。フィールドプレート１２４は、誘電体層１２２を通してゲート１１８に容量接続されてもよい。一部の実施形態では、フィールドプレート１２４とゲート１１８間の最短距離は１０００Å〜２０００Åである。フィールドプレート１２４は、図示のように、オーバーハング領域が得られるように、その一部分がゲート１１８上に直接形成されないようにしてゲート１１８上に形成されてもよい。一部の実施形態では、フィールドプレート１２４のオーバーハング領域は、ゲート１１８の頂部端部より距離Ｈ１だけ延在する。一部の実施形態では、距離Ｈ１は０．２μｍ〜１μｍであってもよい。他の実施形態では、Ｈ１は他の値であってもよい。
種々の実施形態では、ＩＣデバイス１００は高電子移動度トランジスタ（ＨＥＭＴ）であってもよい。一部の実施形態では、ＩＣデバイス１００はショットキーデバイスであってもよく、他の実施形態では、ＭＩＳ電界効果トランジスタ（ＭＩＳＦＥＴ）であってもよい。一部の実施形態では、ゲート１１８は、例えば、Ｅモードスイッチデバイスのスイッチングを制御するように構成されてもよい。ＩＣデバイス１００は、無線周波数（ＲＦ）用途、ロジック用途およびまたは電力変換用途に使用されてもよい。例えば、ＩＣデバイス１００によって、例えば交流（ＡＣ）−直流（ＤＣ）変換器、ＤＣ−ＤＣ変換器、ＤＣ−ＡＣ変換器などの電力調整用途を含む電力スイッチ用途用の効果的なスイッチデバイスが提供され得る。
図３〜１２は、種々の製造作業後のＩＣデバイスを示す。図３〜７に関連して説明する方法と構成は、図１〜２に関連して説明した実施形態に適合し得、逆もまたそうである。
図３は、種々の実施形態による、基板１０２上への層スタック（例えばスタック１０１）形成後のＩＣデバイス３００の概略横断面図である。種々の実施形態では、ＩＣデバイス３００は、基板１０２上にバッファ層１０４を堆積し、バッファ層１０４上にバリア層１０６を堆積して製造されてもよい。バリア層１０６は、バッファ層１０４上に堆積された第１のバリア層１０７と、第１のバリア層１０７上に堆積された第２のバリア層１０８とを備えていてもよい。一部の実施形態では、例えば、図８および図１０の第３のバリア層１０９などの付加的なバリア層を、第２のバリア層１０８上に堆積してもよい。スタック１０１の層を、例えば分子線エピタキシャル法（ＭＢＥ）、原子層エピタキシャル法（ＡＬＥ）、化学ビームエピタキシャル法（ＣＢＥ）およびまたは有機金属化学気相蒸着法（ＭＯＣＶＤ）などのエピタキシャル堆積プロセスを用いて堆積してもよい。他の実施形態では、他の堆積プロセスを用いてもよい。
図４は、種々の実施形態による、ソース１１２とドレイン１１４形成後のＩＣデバイス４００の概略横断面図である。種々の実施形態では、バリア層１０６上に（例えば、第２バリア層１０８上に）、ソース１１２とドレイン１１４を形成してもよい。ある実施形態では、ソース１１２とドレイン１１４が形成される領域内のバリア層上に、例えば蒸発プロセスを用いて、１つまたは複数の金属などの材料が堆積される。ソース１１２とドレイン１１４形成用の材料は、以下の順序で堆積される金属を含んでいてもよい：チタン（Ｔｉ）、その後アルミニウム（Ａｌ）、その後モリブデン（Ｍｏ）、その後チタン（Ｔｉ）、その後金（Ａｕ）。該堆積材料を加熱（例えば、高速熱アニールプロセスを用いて約８５０℃×で約３０秒間）して、この材料を貫通させて、下部のバリア層１０６（例えば第１バリア層１０７および第２バリア層１０８）およびまたはバッファ層１０４と溶融させてもよい。実施形態では、ソース１１２とドレイン１１４はそれぞれ、バリア層１０６を経由してバッファ層１０４内に延在する。ソース１１２およびドレイン１１４の厚みは１０００Å〜２０００Åであってもよい。他の実施形態では、ソース１１２とドレイン１１４の厚みはこれ以外であってもよい。
ソース１１２とドレイン１１４を再成長プロセスで形成し、低減された接触抵抗または低減されたオン抵抗を有するオーミックコンタクトを得てもよい。該再成長プロセスでは、ソース１１２とドレイン１１４が形成される領域において、バリア層１０６およびまたはバッファ層１０４の材料を選択的に除去してもよい（例えば、エッチングされる）。これらの層が選択的に除去された領域に、高濃度ドープ材料（例えばｎ＋＋材料）を堆積してもよい。ソース１１２とドレイン１１４の高濃度ドープ材料は、バッファ層１０４またはバリア層１０６に使用した材料と同様の材料であってもよい。例えば、バッファ層がＧａＮを含むシステムでは、前記選択的に除去した領域に、シリコン（Ｓｉ）で高濃度にドープされたＧａＮ系材料を厚みが４００Å〜７００Åになるまでエピタキシャルに堆積してもよい。前記高濃度ドープ材料は、分子線エピタキシャル法（ＭＢＥ）、原子層エピタキシャル法（ＡＬＥ）、化学ビームエピタキシャル法（ＣＢＥ）、有機金属化学気相成長法（ＭＯＣＶＤ）またはこれらの好適な組み合わせによってエピタキシャルに堆積できる。他の実施形態では、前記高濃度ドープ材料に対して、他の材料、厚みあるいは堆積法が用いられる。例えば、チタン（Ｔｉ）およびまたは金（Ａｕ）を含む１つまたは複数の金属を、例えばリフトオフプロセスを用いて１０００Å〜１５００Åの厚みで、該高濃度ドープ材料上に形成／堆積できる。他の実施形態では、該１つまたは複数の金属に対して、他の材料、厚みおよびまたは方法が用いられる。
一部の実施形態では、不純物（例えばシリコン）を導入してソース１１２とドレイン１１４に高濃度ドープ材料を提供する注入法を用いた注入プロセスによって、ソース１１２とドレイン１１４を形成してもよい。注入後、ソース１１２とドレイン１１４を高温（例えば１１００℃〜１２００℃）でアニールする。前記再成長プロセスでは、前記注入後アニールに伴う高温を好適に避け得る。
図５〜１１は、バリア層１０６の酸化部分（例えば酸化１１０）を形成するための、代替プロセス方法と構成を示す。一部の実施形態では、図５〜１１に関連して説明する方法と構成を適切に組み合わせてもよい。
図５は、種々の実施形態による、バリア層１０６に凹部を設けずに、その酸化部分（例えば酸化１１０）を形成した後のＩＣデバイス５００の概略横断面図である。一部の実施形態では、誘電体層１１６をスタック１０１上に形成してもよい。誘電体層１１６は、誘電体層１１６を（例えば、エッチングプロセスおよびまたはリソグラフィプロセスを用いて）パターン化し、誘電体層１１６に開口部１１７を設けてもよい。一部の実施形態では、誘電体層１１６に凹部を設けてバリア層１０６の材料を露出させる。一部の実施形態では、バリア層１０６の材料に凹部を設けなくてもよい。
誘電体層１１６を、酸化１１０を形成する酸化プロセス中のマスクとして機能させてもよい。例えば、誘電体層１１６によって、その下にあるバリア層１０６の酸化を防止または阻止させ、開口部１１７に隣接するバリア層１０６領域内の開口部１１７を通してバリア層１０６を酸化させてもよい。
一部の実施形態では、バリア層１０６は複数の層を備えていてもよい。例えば、第１バリア層１０７をバッファ層１０４上に形成し、第２バリア層１０８を第１バリア層１０７上に形成してもよい。一部の実施形態では、第１バリア層１０７を窒化アルミニウム（ＡｌＮ）で構成し、第２バリア層１０８を窒化アルミニウムインジウム（ＡｌｘＩｎ１−ｘＮ）で構成してもよい。他の実施形態では、他の材料を用いてもよい。
一部の実施形態では、酸化１１０は、図示のように、第２バリア層１０８内だけに延在してもよい。他の実施形態では、酸化１１０は、第１バリア層１０７内に延在してもよい。他の実施形態では、バリア層１０６は単独層で構成されもよい。一部の実施形態では、図５に関連して説明した第１バリア層１０７は全く使用されない。
酸化１１０を形成する酸化プロセスは、制御された温度および圧力条件下で、酸素（Ｏ２）およびまたはオゾン（Ｏ３）をバリア層１０６に印加するステップを備えていてもよい。例えば、誘電体層１１６に開口部１１７を形成後、ＡＬＤまたはＰＥＣＶＤ装置などの堆積ツール内に基板１０２を入れ、温度１５０℃〜３５０℃、圧力５０トール〜９００トールで、Ｏ２／Ｏ３ガス流を１５〜４５分間印加してもよい。ある実施形態では、該酸化プロセスは、温度２５０℃、圧力９０トールで、Ｏ２／Ｏ３ガスを３０分間印加するステップを備えていてもよい。該酸化プロセスでは、酸素とバリア層１０６のアルミニウム（Ａｌ）とを結合させて酸化アルミニウムを形成してもよい。図６〜１１の酸化１１０を形成する酸化プロセスは、図５に関連して説明した実施形態と適合してもよい。
図６は、種々実施形態による、バリア層１０６に凹部を設け、さらにその酸化部分を形成した後のＩＣデバイス６００の概略横断面図である。一部の実施形態では、誘電体層１１６をバリア層１０６上に堆積し、開口部１１７でパターン化してもよい。一部の実施形態では、誘電体層１１６をハードマスクまたはゲートマスクとして機能させてもよい。すなわち、バリア層１０６の材料を選択的に除去するエッチングプロセスを用いて、バリア層１０６の材料に開口部１１７を通して凹部を設けてもよい。図示の実施形態では、該凹部形成によって、第２バリア層１０８の材料だけを除去する。他の実施形態では、該凹部形成によって、第１バリア層１０７およびまたは第２バリア層１０８の材料を除去してもよい。
バリア層１０６の凹部形成後に、本明細書で説明したようなバリア層１０６の材料を酸化する酸化プロセスを用いて、酸化１１０を形成してもよい。一部の実施形態では、図示のように、酸化１１０は第１バリア層内に延在していてもよい。他の実施形態では、酸化１１０は、図５に関連して示した実施形態と同様に、第１バリア層１０７内に延在していなくてもよい。さらに別の実施形態では、酸化１１０はバッファ層１０４まで延在していてもよい。一部の実施形態では、バリア層１０６を単独層で構成してもよい。
図７は、種々の実施形態による、バリア層１０６に凹部を設けずに、その酸化部分（例えば酸化１１０）を形成した後の別のＩＣデバイス７００の概略横断面図である。誘電体層１１６をスタック１０１上に形成して開口部１１７でパターン化し、下部のバリア層１０６を酸化して酸化１１０を形成してもよい。
一部の実施形態では、バッファ層１０４およびバリア層１０６の材料は、酸化前部の深さ制御が容易にできるように選択される。例えば、バリア層１０６のアルミニウム含量は、バッファ層１０４のそれより著しく高く、それによって、酸化プロセスは、バッファ層１０４に達した段階で停止あるいはその速度が大きく落ちる。アルミニウム含量が高い層の下部にあるアルミニウム含量の低い層は、酸化停止層と呼ばれ得る。一部の実施形態では、バッファ層１０４は窒化ガリウム（ＧａＮ）を含んでいてもよく、バリア層１０６は、窒化アルミニウム（ＡｌＮ）を含んでいてもよい。他の実施形態では、他の好適な材料を用いてもよい。
図８は、種々の実施形態による、酸化プロセス中に酸化停止層として機能するバリア層（例えば第２バリア層１０８）上に、別のバリア層（例えば第３バリア層１０９）の酸化部分（例えば酸化１１０）を形成後のＩＣデバイス８００の概略横断面図である。スタック１０１は、それぞれ図示のように接続された、バッファ層１０４、第１バリア層１０７、第２バリア層１０８および第３バリア層１０９を備えていてもよい。
一部の実施形態では、第２バリア層１０８のアルミニウム含量は、第３バリア層のそれに比べて低くてもよく、それによって、第２バリア層１０８は、酸化１１０を形成する酸化プロセス中に酸化停止層として機能する。一部の実施形態では、第１バリア層１０７はＡｌＮで構成されていてもよく、第２バリア層１０８はＡｌｙＧａ１−ｙＮ（ｙ＜０．５）で構成されていてもよく、第３バリア層１０９はＡｌｘＩｎ１−ｘＮ（ｘ＞０．５）で構成されてもよい。他の実施形態では、第１バリア層１０７、第２バリア層１０８およびまたは第３バリア層１０９に、それぞれ他の材料を用いてもよい。一部の実施形態では、第１バリア層１０７を全く用いなくてもよい（例えば、第２バリア層１０８をバッファ層１０４上に形成してもよい）。
図９は、種々の実施形態による、凹部形成プロセス中にエッチィング停止層として機能するバリア層１０６の酸化部分（例えば酸化１１０）を形成後のＩＣデバイス９００の概略横断面図である。スタック１０１は、それぞれ図示のように接続された、バッファ層１０４、第１バリア層１０７および第２バリア層１０８を備えていてもよい。第２バリア層１０８のアルミニウム含量は、第１バリア層１０７のそれに比べて低く、それによって、第１バリア層１０７は、第２バリア層１０８の材料を除去する凹部形成プロセス中にエッチング停止層として機能する。例えば、アルミニウム含量が高い材料に比べて低い材料を選択的に除去する選択的なエッチングプロセスを使用してもよい。一部の実施形態では、第１バリア層１０７はＡｌＮまたはＡｌｘＩｎ１−ｘＮで構成されていてもよく、第２バリア層１０８はＡｌｙＧａ１−ｙＮで構成されてもよい。一部の実施形態では、ｘ＞０．５、ｙ＜０．５である。
誘電体層１１６は、図９のＩＣデバイス９００に関するゲートマスクとして使用されてもされなくてもよい。例えば、写真感光材料を第２バリア層１０８上に堆積して開口部でパターン化し、この開口部を通して第２バリア層１０８の凹部を形成してもよい。アルミニウム含量が比較的低い第２バリア層１０８を、アルミニウム含量が比較的高い第１バリア層１０７酸化用のマスクとして機能させてもよい。一部の実施形態では、第２バリア層１０８の開口部１１７を通して第１バリア層１０７の材料を酸化して酸化１１０を形成する酸化プロセス用の酸化停止層として、バッファ層１０４を機能させてもよい。
図１０は、種々の実施形態による、凹部形成プロセス中にエッチング停止層として機能するバリア層１０６の酸化部分（例えば酸化１１０）を形成後の別のＩＣデバイス１０００の概略横断面図である。スタック１０１は、それぞれ図示のように接続された、バッファ層１０４、第１バリア層１０７、第２バリア層１０８および第３バリア層１０９を備えていてもよい。
図９に関連して説明した方法による、第３バリア層１０９の材料を除去する凹部形成プロセス用のエッチング停止層として、第２バリア層１０８を機能させてもよい。第２バリア層１０８に酸化１１０を形成する酸化プロセス用のマスク（例えば酸化マスク）として、第３バリア層１０９を機能させてもよい。一部の実施形態では、第１バリア層１０７はＡｌＮで構成されていてもよく、第２バリア層１０８はＡｌｘＩｎ１−ｘＮで構成されていてもよく、第３バリア層１０９はＡｌｙＧａ１−ｙＮで構成されてもよい。一部の実施形態では、ｘ＞０．５、ｙ＜０．５である。一部の実施形態では、第１バリア層１０７を全く使用しなくてもよい。
図１１は、種々の実施形態による、トップバリア層（例えば酸化１１０）酸化後の別のＩＣデバイス１１００の概略横断面図である。一部の実施形態では、スタック１０１は、図示のように、第１バリア層１０７、第２バリア層１０８、および酸化されて酸化１１０を形成する第３バリア層（例えば、図８の酸化前の第３バリア層１０９）を備えていてもよい。一部の実施形態では、第１バリア層１０７はＡｌＮで構成されていてもよく、第２バリア層１０８はＡｌｙＧａ１−ｙＮで構成されていてもよく、酸化されて酸化１１０を形成する前の第３バリア層はＡｌＮまたはＡｌｘＩｎ１−ｘＮで構成されてもよい。一部の実施形態では、ｘ＞０．５、ｙ＜０．５である。第３バリア層（またはトップバリア層）は、酸化１１０を形成するものとして本明細書で説明した酸化法を用いて、酸素またはオゾンに暴露してもよく。それは保護層として機能し得る。一部の実施形態では、トップバリア層を全面的にまたは部分的に酸化して、保護層を形成してもよい。酸化によって形成される保護層は、例えばＰＥＣＶＤ、ＡＬＤなどの堆積プロセスを用いて堆積された保護層と比較して、欠陥が少ない（例えば、表面状態欠陥が少ない、電流崩壊が少ないなど）ものにでき得る。
図１２は、種々の実施形態による、バリア層１０６の酸化部分（例えば酸化１１０）上にゲート端子（例えばゲート１１８）を形成後のＩＣデバイス１２００の概略横断面図である。ゲート１１８を、図６に関連して説明したように構成された酸化１１０上に形成されるように図示したが、他の実施形態では、ゲート１１８を、図５および図７〜１１に関連して説明したように構成された酸化１１０上に同様に形成してもよい。ゲート１１８は、ゲート電極１１８ａおよびゲート誘電体１１８ｂを備えていてもよい。
一部の実施形態では、図示のように、酸化１１０上に、またある場合には、バリア層１０６の露出部分上に誘電体材料を堆積してゲート誘電体１１８ｂを形成してもよい。ゲート誘電体１１８ｂの材料は、例えば、窒化ケイ素（ＳｉＮ）、酸化シリコン（ＳｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）およびまたは酸化ハフニウム（ＨｆＯ２）で構成されてもよい。他の実施形態では、他の材料を用いてゲート誘電体１１８ｂを形成してもよい。
一部の実施形態では、ゲート誘電体１１８ｂは、酸化１１０と共にその場で形成される。例えば、ゲート誘電体１１８ｂを、酸化１１０を形成する酸化プロセスを実行するためのＡＬＤまたはＰＥＣＶＤ装置などの堆積ツール内で形成してもよい。一部の実施形態では、本明細書で説明したように、基板１０２をＡＬＤまたはＰＥＣＶＤ装置などの堆積ツール内に入れて、酸化プロセスを用い、制御された温度および圧力条件下で、酸素（Ｏ２）およびまたはオゾン（Ｏ３）をバリア層１０６に印加して酸化１１０を形成してもよい。ゲート誘電体１１８ｂが酸化１１０上に堆積されるまで、基板１０２は堆積ツールから取り出さなくてもよい。
一部の実施形態では、制御された温度、圧力および時間下で、該酸化上に所望の厚みになるまで材料の層を堆積してゲート誘電体１１８ｂを形成してもよい。温度は、例えば１５０℃〜３５０℃であってもよく、一部の実施形態では約２５０℃であってもよい。圧力と時間は、ゲート誘電体材料を堆積する従来の範囲であってもよい。
ゲート誘電体１１８ｂ上に導電性材料を堆積して、ゲート電極１１８ａを形成してもよい。例えば蒸発、原子層蒸着法（ＡＬＤ）およびまたは化学気相蒸着法（ＣＶＤ）を含む任意の好適な堆積プロセスによって、該導電性材料を堆積してもよい。
図１３は、種々の実施形態による、ＩＣデバイスの製造方法１３００を示すフローチャートである。方法１３００は、図１〜１２に関連して説明した方法と構成に適合していてもよい。
方法８００は、８０２において、基板（例えば、図１の基板１０２）上にバッファ層（例えば、図１のバッファ層１０４）を形成するステップを備える。バッファ層を形成するステップは、基板上にバッファ層材料をエピタキシャルに堆積するステップを備えていてもよい。一部の実施形態では、バッファ層を複数の層で構成してもよい。
方法１３００は、１３０４において、バッファ層（例えば、図１のバッファ層１０４）上にバリア層（例えば、図１のバリア層１０６）を形成するステッピをさらに備えていてもよい。バリア層を形成するステップは、バッファ層上にバリア層材料をエピタキシャルに堆積するステップを備えていてもよい。一部の実施形態では、バリア層を、複数の層（例えば、図２の第１バリア層１０７および図２の第２バリア層１０８）で構成してもよい。他の実施形態では、バリア層は、材料の単独層を堆積して形成してもよい。
方法１３００は、１３０６において、ソース（例えば、図１のソース１１２）とドレイン（例えば、図１のドレイン１１４）を形成するステップをさらに備えていてもよい。一部の実施形態では、ソースとドレインはバリア層に接続され、バリア層を通ってバッファ層内に延在していてもよい。
方法１３００は、１３０８において、バリア層の少なくとも一部分（例えば、図１の酸化１１０）を酸化するステップをさらに備えていてもよい。バリア層を、ゲート誘電体の堆積に使用する装置と同じ装置内でその場で酸化してもよい。図５〜１１に関連して説明した方法に準拠して、バリア層を酸化してもよい。
方法１３００は、１３１０において、バリア層の酸化部分上にゲート誘電体（例えば、図１のゲート誘電体１１８ｂ）を形成するステップをさらに備えていてもよい。ＩＣデバイスのチャネルインタフェースにおける欠陥低減のために、酸化形成用に使用される装置から基板を取り出さずに、ゲート誘電体を形成してもよい。
方法１３００は、１３１２において、ゲート誘電体上にゲート電極を形成するステップをさらに備えていてもよい。任意の好適な方法を用いて誘電体上に導電性材料を堆積することにより、ゲート電極を形成してもよい。
方法１３００は、１３１４において、ゲート電極上に誘電体層（例えば、図１の誘電体層１１６およびまたは１２２）を形成するステップをさらに備えていてもよい。任意の好適な堆積プロセスによって誘電体層を堆積してもよい。種々の実施形態では、誘電体層は、ＩＣデバイスの保護層として機能し得る。一部の実施形態では、すぐに販売または使用される最終製品には、誘電体層が含まれていなくてもよい。
方法１３００は、１３１６において、誘電体層上にフィールドプレートを形成するステップをさらに備えていてもよい。任意の好適な堆積法を用いて導電性材料を前記誘電体層上に堆積することにより、フィールドプレートを形成してもよい。リソグラフィプロセスおよびまたはエッチングプロセスなどのパターン化プロセスを用いて前記堆積した導電性材料部分を選択的に除去して、フィールドプレートを形成できる。他の実施形態では、他の好適な技術を用いてもよい。
特許請求された主題の理解に最も有用な順番と方法で、種々の操作が複数の別個の操作として説明される。しかしながら、説明の順番は、これらの操作が必ず順番依存であることを示唆するように解釈されるべきでない。これらの操作は、特に提示の順番に行われなくてもよい。記載の実施形態と異なる順番で、記載された操作を行ってもよい。追加の実施形態では、種々の追加の操作を行ってもよく、およびまたは記載の操作を省略してもよい。
本明細書で説明したＩＣデバイスの実施形態およびこうしたＩＣデバイスを備える装置を、他の種々の装置やシステムに組み込んでもよい。例となるシステム１４００のブロック図を図１４に示す。システム１４００は、図示のように、一部の実施形態では無線周波数（ＲＦ）ＰＡモジュールであり得る電力増幅器（ＰＡ）モジュール１４０２を備える。システム１４００は、図示のように、電力増幅器モジュール１４０２に接続されたトランシーバ１４０４を備えていてもよい。パワーアンプモジュール１４０２は、ここに説明したＩＣデバイス（例えばＩＣデバイス１００あるいは他のＩＣデバイス）を備えていてもよい。
電力増幅器モジュール１４０２は、トランシーバ１４０４からＲＦ入力信号（ＲＦｉｎ）を受信してもよい。電力増幅器モジュール１４０２は、該ＲＦ入力信号（ＲＦｉｎ）を増幅してＲＦ出力信号（ＲＦｏｕｔ）を出力してもよい。ＲＦ入力信号（ＲＦｉｎ）およびＲＦ出力信号（ＲＦｏｕｔ）は、それぞれ図１４のＴｘ−ＲＦｉｎおよびＴｘ−ＲＦｏｕｔで示され、共に送信チェーンの一部であり得る。
増幅されたＲＦ出力信号（ＲＦｏｕｔ）は、アンテナスイッチモジュール（ＡＳＭ）１４０６に与えられてもよく、このモジュールによって、アンテナ構造１４０８経由で、ＲＦ出力信号（ＲＦｏｕｔ）の無線（ＯＴＡ）送信が実現される。また、ＡＳＭ１４０６は、アンテナ構造１４０８経由でＲＦ信号を受信し、その受信ＲＦ信号（Ｒｘ）を受信チェーンに沿ってトランシーバ１４０４に接続し得る。
種々の実施形態では、アンテナ構造１４０８は、例えば、ダイポールアンテナ、モノポールアンテナ、パッチアンテナ、ループアンテナ、マイクロストリップアンテナ、あるいはＲＦ信号のＯＴＡ送信／受信に好適な任意の他の形式のアンテナを含む指向性アンテナおよびまたは全方向性アンテナの１つまたは複数を備えていてもよい。
システム１４００は、電力増幅を含む任意のシステムであってもよい。前記ＩＣデバイス（例えばＩＣデバイス１００）は、例えば交流（ＡＣ）−直流（ＤＣ）変換器やＤＣ−ＤＣ変換器、ＤＣ−ＡＣ変換器などの電力調整用途を含む電力スイッチング用途用の効率的なスイッチングデバイスを提供してもよい。種々の実施形態では、システム１４００は、高無線周波数電力と周波数における電力増幅には特に有用であり得る。システム１４００は、例えば、陸上および衛星通信、レーダーシステム、および恐らく種々の産業および医学用途におけるいずれか１つまたは複数に対して好適であり得る。より具体的には、種々の実施形態において、システム１４００は、レーダー装置、衛星通信装置、携帯電話、携帯電話基地局、ラジオ放送あるいはテレビ増幅器システムから選択された１つであり得る。
説明の目的で実施形態を例示し記載したが、同じ目的を実現するように意図された、広範な代替となるおよびまたは均等な実施形態あるいは実施によって、本開示の範囲を逸脱することなくこれらの実施形態を置換できる。本出願は、本明細書で検討した実施形態に対するいかなる適応や変形もカバーするように意図される。従って、本明細書に記載された実施形態は、請求項とその均等物によってのみ限定されることは明らかである。
例えば化学気相蒸着法（ＣＶＤ）およびまたは原子層蒸着法（ＡＬＤ）などの任意の好適なプロセスを用いて、ゲート誘電体１１８ｂ材料を酸化１１０上に堆積して、ゲート誘電体１１８ｂを形成してもよい。一部の実施形態では、ゲート誘電体１１８ｂおよび酸化１１０はその場で形成される。すなわち、基板１０２を取り出さずにそのゲート誘電体１１８ｂを堆積する製造装置（例えば堆積ツールのチャンバ）内で、酸化１１０を形成してもよい。一部の実施形態では、該製造装置は、例えばプラズマ増強ＣＶＤ法（ＰＥＣＶＤ）ツールなどのＡＬＤまたはＣＶＤ堆積ツールを備える。こうしたその場法は、ＩＣデバイス１００のチャネルとゲート１１８間の界面におけるトラップや他の欠陥を低減し得る。一部の実施形態では、ゲート誘電体１１８を全く使用しなくてもよい。一部の実施形態では、酸化１１０をゲート１１８の唯一の絶縁層として機能させてもよい。

Claims (29)

  1. ガリウム（Ｇａ）と窒素（Ｎ）を含み、基板上に配置されたバッファ層と、
    アルミニウム（Ａｌ）と窒素（Ｎ）を含んで前記バッファ層上に配置され、酸化部分を備えたバリア層と、
    前記バリア層の前記酸化部分上に配置されたゲート誘電体と、
    前記ゲート誘電体上に配置されたゲート電極と、を備え、
    前記バリア層の前記酸化部分は、前記ゲート電極と前記バッファ層間のゲート領域に配置されていることを特徴とする装置。
  2. 前記バリア層の前記酸化部分は、酸化アルミニウム（Ａｌ２Ｏ３）を含むことを特徴とする請求項１に記載の装置。
  3. 前記バリア層は、前記バッファ層にエピタキシャルに接続された第１の層と、前記第１の層にエピタキシャルに接続された第２の層を含む複数の層で構成されることを特徴とする請求項１に記載の装置。
  4. 前記第１の層は窒化アルミニウム（ＡｌＮ）を含み、
    前記第２の層は、窒化インジウムアルミニウム（ＩｎＡｌＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）あるいは窒化インジウムガリウムアルミニウム（ＩｎＧａＡｌＮ）を含み、
    前記バリア層の前記酸化部分は、前記第１の層の材料と前記第２の層の材料とを含むことを特徴とする請求項３に記載の装置。
  5. 前記第１の層のアルミニウム含量は、前記第２の層のそれより高く、
    前記第１の層は、前記第２の層の材料を除去するエッチングプロセス用のエッチング停止層であり、
    前記バリア層の前記酸化部分は、前記第１の層の断面を含むことを特徴とする請求項３に記載の装置。
  6. 前記第１の層のアルミニウム含量は、前記第２の層のそれより低く、
    前記前記第１の層は、前記バリア層の前記酸化部分を形成する酸化プロセス用の酸化停止層であり、
    前記バリア層の前記酸化部分は、前記第２の層の断面を含むことを特徴とする請求項３に記載の装置。
  7. 前記第２の層を完全に酸化して保護層を形成することを特徴とする請求項６に記載の装置。
  8. 前記バリア層は単独層で構成されることを特徴とする請求項１に記載の装置。
  9. 前記バリア層の前記酸化部分およびゲート誘電体は、前記ゲート誘電体の材料の堆積に使用される製造装置内でその場で成形されることを特徴とする請求項１に記載の装置。
  10. 前記バリア層の厚みは１０Å〜２００Åであることを特徴とする請求項１に記載の装置。
  11. 前記バリア層は第１のバンドギャップエネルギーを有し、
    前記バッファ層は、前記第１のバンドギャップエネルギーより小さい第２のバンドギャップエネルギーを有することを特徴とする請求項１に記載の装置。
  12. 前記バリア層に接続されたソースと、
    前記バリア層に接続されたドレインと、をさらに備え、
    前記ソースと前記ドレインは、前記バリア層を通って前記バッファ層内に延在することを特徴とする請求項１に記載の装置。
  13. 前記バリア層上に配置された誘電体材料をさらに備えることを特徴とする請求項１に記載の装置。
  14. 前記ゲート誘電体は、酸化ハフニウム（ＨｆＯ２）または酸化アルミニウム（Ａｌ２Ｏ３）を含み、
    前記ゲート電極は、Ｔ形フィールドプレートゲートの一部であり、
    前記ゲート電極は、ニッケル（Ｎｉ）、プラチナ（Ｐｔ）、イリジウム（Ｉｒ）、モリブデン（Ｍｏ）または金（Ａｕ）を含むことを特徴とする請求項１に記載の装置。
  15. 前記基板は、シリコン（Ｓｉ）、炭化ケイ素（ＳｉＣ）、サファイア（Ａｌ２Ｏ３）、窒化ガリウム（ＧａＮ）または窒化アルミニウム（ＡｌＮ）を含み、前記バッファ層は窒化ガリウム（ＧａＮ）を含むことを特徴とする請求項１に記載の装置。
  16. 前記ゲート電極は、前記ゲート誘電体、前記バリア層の前記酸化部分、および前記バッファ層に接続されて、金属−絶縁体−半導体（ＭＩＳ）接合を形成することを特徴とする請求項１に記載の装置。
  17. 前記ゲート電極は、エンハンスメントモード（Ｅモード）高電子移動度トランジスタ（ＨＥＭＴ）デバイスのスイッチングを制御するように構成されることを特徴とする請求項１０に記載の装置。
  18. ガリウム（Ｇａ）と窒素（Ｎ）を含むバッファ層を基板上に形成するステップと、
    アルミニウム（Ａｌ）と窒素（Ｎ）を含むバリア層を前記バッファ層上に形成するステップと、
    薄膜堆積チャンバ内で前記バリア層の一部分を酸化して、トランジスタデバイス用のゲート絶縁体を得るステップと、を備えることを特徴とする方法。
  19. 前記バリア層の前記一部分を酸化するステップは、温度２００℃〜３００℃、圧力５０トール〜１５０トールで、前記バリア層を酸素を含むガスに暴露するステップを備えることを特徴とする請求項１８に記載の方法。
  20. 前記バリア層の前記酸化部分上にゲート誘電体を形成するステップをさらに備え、
    前記バリア層の前記部分を酸化するステップと前記ゲート誘電体を形成するステップは、同じ薄膜堆積チャンバ内で行われることを特徴とする請求項１８に記載の方法。
  21. 前記部分を酸化するステップと前記ゲート誘電体を形成するステップは、前記薄膜堆積チャンバから前記基板を取り出さずに行われることを特徴とする請求項３０に記載の方法。
  22. 前記ゲート誘電体上にゲート電極を形成するステップをさらに備え、
    前記バリア層の前記酸化部分は、前記ゲート電極と前記バッファ層間のゲート領域に配置されることを特徴とする請求項２０に記載の方法。
  23. 前記ゲート誘電体を形成するステップは、原子層蒸着法（ＡＬＤ）またはプラズマ増強化学気相蒸着法（ＰＥＣＶＤ）を用いて、ゲート誘電体材料を堆積するステップを備えることを特徴とする請求項２０に記載の方法。
  24. 前記部分の酸化前に、前記バリア層の材料を除去して、前記バリア層内に開口部を形成するステップをさらに備え、
    前記バリア層の前記一部の酸化は、前記バリア層の前記開口部内の前記バリア層の材料を酸化することによって行われることを特徴とする請求項１８に記載の方法。
  25. 前記バリア層上に誘電体層を堆積するステップと、
    前記誘電体層中の材料を除去して、前記誘電体層内に開口部を形成するステップと、をさらに備え、
    前記バリア層の材料を除去して前記バリア層内に前記開口部を形成するステップは、前記誘電体層内の開口部を通して、前記バリア層の材料を除去するステップを備えることを特徴とする請求項２４に記載の方法。
  26. 前記バリア層の材料除去は、選択的なエッチングプロセスを用いて行われ、
    前記バリア層を形成するステップは、
    前記バッファ層上に第１の層をエピタキシャルに堆積するステップと、
    前記第１の層上に第２の層をエピタキシャルに堆積するステップと、を備え、
    前記第１の層のアルミニウム含量は前記第２の層のそれより高く、前記第１の層は前記選択的エッチングプロセス用のエッチング停止層であることを特徴とする請求項２４に記載の方法。
  27. 前記バッファ層を形成ステップは、前記基板上にバッファ層材料をエピタキシャルに堆積するステップを備え、
    前記バリア層を形成するステップは、前記バッファ層上にバリア層材料をエピタキシャルに堆積するステップを備えることを特徴とする請求項１８に記載の方法。
  28. 前記バリア層に接続されたソースとドレインを形成するステップをさらに備え、
    前記ソースとドレインは、前記バリア層を通って前記バッファ層内に延在することを特徴とする請求項１８に記載の方法。
  29. 前記ゲート電極は、前記ゲート誘電体、前記バリア層の前記酸化部分、および前記バッファ層に接続されて、金属−絶縁体−半導体（ＭＩＳ）接合を形成し、
    前記トランジスタデバイスは、エンハンスメントモード（Ｅモード）高電子移動度トランジスタ（ＨＥＭＴ）デバイスであり、
    前記ゲート電極は、前記ＥモードＨＥＭＴデバイスのスイッチングを制御するように構成されることを特徴とする請求項２２に記載の方法。
JP2013112730A 2012-05-30 2013-05-29 その場バリア酸化法と構成 Pending JP2013251544A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/484,215 2012-05-30
US13/484,215 US20130320349A1 (en) 2012-05-30 2012-05-30 In-situ barrier oxidation techniques and configurations

Publications (1)

Publication Number Publication Date
JP2013251544A true JP2013251544A (ja) 2013-12-12

Family

ID=49579556

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013112730A Pending JP2013251544A (ja) 2012-05-30 2013-05-29 その場バリア酸化法と構成

Country Status (4)

Country Link
US (1) US20130320349A1 (ja)
JP (1) JP2013251544A (ja)
DE (1) DE102013008456A1 (ja)
TW (1) TW201401373A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016051722A (ja) * 2014-08-28 2016-04-11 三菱電機株式会社 半導体装置の製造方法
KR20160114923A (ko) * 2015-03-25 2016-10-06 경북대학교 산학협력단 반도체 소자 제조방법
JP2017073500A (ja) * 2015-10-08 2017-04-13 ローム株式会社 窒化物半導体装置およびその製造方法
JP2017073499A (ja) * 2015-10-08 2017-04-13 ローム株式会社 窒化物半導体装置およびその製造方法
JP2017085004A (ja) * 2015-10-29 2017-05-18 富士通株式会社 半導体装置、電源装置、高周波増幅器
JP2018014456A (ja) * 2016-07-22 2018-01-25 株式会社東芝 半導体装置、電源回路、コンピュータ、及び半導体装置の製造方法
US10312344B2 (en) 2016-09-28 2019-06-04 Fujitsu Limited Semiconductor device, manufacturing method of semiconductor device, power unit, and amplifier
JP2019534583A (ja) * 2017-03-03 2019-11-28 上海新傲科技股▲ふん▼有限公司Ｓｈａｎｇｈａｉ Ｓｉｍｇｕｉ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．，Ｌｔｄ． 高ブレークダウン電圧の窒化ガリウム系高電子移動度トランジスタおよびその形成方法
JP2020181996A (ja) * 2020-07-22 2020-11-05 ローム株式会社 窒化物半導体装置
JP2021108393A (ja) * 2020-04-07 2021-07-29 ローム株式会社 半導体装置

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5779284B2 (ja) * 2012-09-28 2015-09-16 シャープ株式会社 スイッチング素子
JP6245559B2 (ja) 2012-10-11 2017-12-13 ローム株式会社 窒化物半導体装置およびその製造方法
US8884334B2 (en) * 2012-11-09 2014-11-11 Taiwan Semiconductor Manufacturing Co., Ltd. Composite layer stacking for enhancement mode transistor
KR101923959B1 (ko) * 2012-12-11 2018-12-03 한국전자통신연구원 트랜지스터 및 그 제조 방법
US9373689B2 (en) * 2012-12-28 2016-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same
TWI653742B (zh) * 2014-05-30 2019-03-11 台達電子工業股份有限公司 半導體裝置與其之製造方法
KR102402771B1 (ko) * 2015-12-11 2022-05-26 삼성전자주식회사 반도체 장치 및 이의 제조 방법
TWI677092B (zh) * 2017-12-20 2019-11-11 新唐科技股份有限公司 半導體裝置及半導體結構
CN110034171B (zh) * 2018-01-11 2022-11-22 世界先进积体电路股份有限公司 高电子移动率晶体管
CN108807183B (zh) * 2018-05-08 2021-10-08 西安电子科技大学 一种mos器件的制作方法及器件
US10424659B1 (en) * 2018-05-08 2019-09-24 Vanguard International Semiconductor Corporation High electron mobility transistor
JP7395273B2 (ja) * 2019-07-02 2023-12-11 ローム株式会社 窒化物半導体装置およびその製造方法
TWI811394B (zh) * 2019-07-09 2023-08-11 聯華電子股份有限公司 高電子遷移率電晶體及其製作方法
CN112242441A (zh) * 2019-07-16 2021-01-19 联华电子股份有限公司 高电子迁移率晶体管
CN112397582B (zh) 2019-08-14 2024-05-14 联华电子股份有限公司 高电子迁移率晶体管及其制作方法
CN110556423A (zh) * 2019-10-11 2019-12-10 中证博芯（重庆）半导体有限公司 一种新型mis-hemt器件结构及其制备方法
CN110718584B (zh) * 2019-10-17 2024-03-26 中证博芯（重庆）半导体有限公司 基于GaN或GaAs的MIS-HEMT器件及其制备方法
US11916119B2 (en) * 2021-11-03 2024-02-27 Globalfoundries U.S. Inc. Transistor with self-aligned gate and self-aligned source/drain terminal(s) and methods
WO2024026816A1 (en) * 2022-08-05 2024-02-08 Innoscience (suzhou) Semiconductor Co., Ltd. Nitride-based semiconductor device and method for manufacturing the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032552A (ja) * 2004-07-14 2006-02-02 Toshiba Corp 窒化物含有半導体装置
US7795642B2 (en) * 2007-09-14 2010-09-14 Transphorm, Inc. III-nitride devices with recessed gates
US8754496B2 (en) * 2009-04-14 2014-06-17 Triquint Semiconductor, Inc. Field effect transistor having a plurality of field plates
JP2011187623A (ja) * 2010-03-08 2011-09-22 Furukawa Electric Co Ltd:The 半導体素子、および半導体素子の製造方法
CN104011867B (zh) * 2011-12-23 2016-12-07 英特尔公司 用于栅极凹进晶体管的iii-n材料结构

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016051722A (ja) * 2014-08-28 2016-04-11 三菱電機株式会社 半導体装置の製造方法
KR20160114923A (ko) * 2015-03-25 2016-10-06 경북대학교 산학협력단 반도체 소자 제조방법
KR101678874B1 (ko) * 2015-03-25 2016-11-23 경북대학교 산학협력단 반도체 소자 제조방법
US10727312B2 (en) 2015-10-08 2020-07-28 Rohm Co., Ltd. Nitride semiconductor device and method for manufacturing the same
JP2017073500A (ja) * 2015-10-08 2017-04-13 ローム株式会社 窒化物半導体装置およびその製造方法
JP2017073499A (ja) * 2015-10-08 2017-04-13 ローム株式会社 窒化物半導体装置およびその製造方法
JP2017085004A (ja) * 2015-10-29 2017-05-18 富士通株式会社 半導体装置、電源装置、高周波増幅器
US9941401B2 (en) 2015-10-29 2018-04-10 Fujitsu Limited Semiconductor device, power supply apparatus and high-frequency amplifier
JP2018014456A (ja) * 2016-07-22 2018-01-25 株式会社東芝 半導体装置、電源回路、コンピュータ、及び半導体装置の製造方法
US10312344B2 (en) 2016-09-28 2019-06-04 Fujitsu Limited Semiconductor device, manufacturing method of semiconductor device, power unit, and amplifier
JP2019534583A (ja) * 2017-03-03 2019-11-28 上海新傲科技股▲ふん▼有限公司Ｓｈａｎｇｈａｉ Ｓｉｍｇｕｉ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．，Ｌｔｄ． 高ブレークダウン電圧の窒化ガリウム系高電子移動度トランジスタおよびその形成方法
JP2021108393A (ja) * 2020-04-07 2021-07-29 ローム株式会社 半導体装置
JP7101286B2 (ja) 2020-04-07 2022-07-14 ローム株式会社 半導体装置
JP2020181996A (ja) * 2020-07-22 2020-11-05 ローム株式会社 窒化物半導体装置
JP7038765B2 (ja) 2020-07-22 2022-03-18 ローム株式会社 窒化物半導体装置

Also Published As

Publication number Publication date
TW201401373A (zh) 2014-01-01
US20130320349A1 (en) 2013-12-05
DE102013008456A1 (de) 2013-12-05

Similar Documents

Publication Publication Date Title
JP6554530B2 (ja) 再成長構造を用いたｉｉｉ族窒化物トランジスタ
JP2013251544A (ja) その場バリア酸化法と構成
US10790375B2 (en) High electron mobility transistor
US9054167B2 (en) High electron mobility transistor structure and method
JP2013247363A (ja) 電荷誘導層を有するｉｉｉ族窒化物トランジスタ
US10249615B2 (en) MISHFET and Schottky device integration
US9379191B2 (en) High electron mobility transistor including an isolation region
US20130099284A1 (en) Group iii-nitride metal-insulator-semiconductor heterostructure field-effect transistors
US9419093B2 (en) Method of forming a high electron mobility transistor
US9112010B2 (en) Nitride-based semiconductor device
JP6279294B2 (ja) フッ化物系または塩化物系化合物を含むゲート誘電体を備えたｉｉｉ族窒化物系トランジスタ
US20230261099A1 (en) Semiconductor device, semiconductor module, and wireless communication apparatus
US10424659B1 (en) High electron mobility transistor