CN110718584B - 基于GaN或GaAs的MIS-HEMT器件及其制备方法 - Google Patents
基于GaN或GaAs的MIS-HEMT器件及其制备方法 Download PDFInfo
- Publication number
- CN110718584B CN110718584B CN201910990383.4A CN201910990383A CN110718584B CN 110718584 B CN110718584 B CN 110718584B CN 201910990383 A CN201910990383 A CN 201910990383A CN 110718584 B CN110718584 B CN 110718584B
- Authority
- CN
- China
- Prior art keywords
- gate insulating
- insulating layer
- thickness
- layer
- concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910001218 Gallium arsenide Inorganic materials 0.000 title claims abstract description 41
- 238000002360 preparation method Methods 0.000 title claims abstract description 15
- 230000004888 barrier function Effects 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 229910002704 AlGaN Inorganic materials 0.000 claims abstract description 24
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims abstract description 23
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims abstract description 14
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 claims abstract description 7
- 229910001195 gallium oxide Inorganic materials 0.000 claims abstract description 7
- 239000010408 film Substances 0.000 claims description 45
- 238000000034 method Methods 0.000 claims description 41
- 239000013078 crystal Substances 0.000 claims description 33
- 238000004519 manufacturing process Methods 0.000 claims description 22
- 229910052737 gold Inorganic materials 0.000 claims description 18
- 238000001259 photo etching Methods 0.000 claims description 18
- 229910044991 metal oxide Inorganic materials 0.000 claims description 16
- 150000004706 metal oxides Chemical class 0.000 claims description 16
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 13
- 230000001590 oxidative effect Effects 0.000 claims description 13
- 230000003647 oxidation Effects 0.000 claims description 12
- 238000007254 oxidation reaction Methods 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 11
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 11
- 238000000137 annealing Methods 0.000 claims description 10
- 239000010409 thin film Substances 0.000 claims description 6
- 238000001465 metallisation Methods 0.000 claims description 5
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Abstract
本发明公开了基于GaN或GaAs的MIS‑HEMT器件及其制备方法，包括：衬底；位于所述衬底上的未掺杂的GaN或GaAs层；位于所述GaN或GaAs层上的AlGaN或AlGaAs势垒层；位于所述AlGaN或AlGaAs势垒层上的栅绝缘层，所述栅绝缘层包括氧化铝和氧化镓，其中氧化铝占90％～99％；位于所述AlGaN或AlGaAs势垒层上且穿过所述栅绝缘层的源极和漏极；位于所述栅绝缘层上的栅极。本发明不但能够有效降低器件的漏电流，还简化了MIS‑HEMT制备流程。
Description
技术领域
本发明属于半导体器件制造技术领域，具体涉及基于GaN或GaAs的MIS-HEMT器件及其制备方法。
背景技术
HEMT(High Electron Mobility Transistor)，即高电子迁移率晶体管。这是一种异质结场效应晶体管，主要利用具有高迁移率的二维电子气来工作。以GaAs和GaN为主的化合物HEMT半导体器件具有超高频和大功率等优势，目前在无线5G通信和雷达领域等具有广阔的应用前景。然而传统的肖特基栅极的HEMT器件漏电问题较为严重，易造成器件的击穿电压、效率、增益等关键性能的恶化。为了有效抑制栅极电流，在传统的化合物HEMT结构的栅极引入金属-绝缘体-半导体(MIS)结构形成MIS-HEMT器件成为有效解决方法。因此如何简单有效地制备出高K栅绝缘层成为技术的焦点。然而现有技术中要制备栅绝缘层，需要转移到其他专用设备上进行，这样就使得工艺流程较复杂，需耗费更多的时间，生产效率难以提高。
发明内容
针对现有技术中所存在的不足，本发明提供了一种能够有效降低器件的漏电流、简化了MIS-HEMT制备流程的基于GaN或GaAs的MIS-HEMT器件及其制备方法。
基于GaN的MIS-HEMT器件，包括：
底部的第一衬底；
位于所述第一衬底上的未掺杂的GaN缓冲层；
位于所述GaN缓冲层上的AlGaN势垒层；
位于所述AlGaN势垒层上的第一栅绝缘层，所述第一栅绝缘层为金属氧化层，包括氧化铝和氧化镓，其中氧化铝占90％～99％；
位于所述AlGaN势垒层上且穿过所述第一栅绝缘层的源极和漏极；
位于所述第一栅绝缘层上的栅极。
进一步地，所述GaN缓冲层厚度为1～2μm；所述AlGaN势垒层的厚度为30～35nm；所述第一栅绝缘层的厚度为2～5nm。
基于GaN的MIS-HEMT器件的制备方法，包括如下步骤：
S101：在第一衬底上制备1～2μm的GaN缓冲层；
S102：先在所述GaN缓冲层上沉积30～35nm的低浓度Al掺杂的AlxGa1-xN单晶薄膜，其中x范围为0.2～0.35；然后再沉积2～5nm的高浓度Al掺杂的AlxGa1-xN单晶薄膜，其中x范围为0.9～0.99；
S103：通过光刻工艺得到图形化的GaN/AlGaN薄膜；
S104：氧化所述高浓度Al掺杂的AlxGa1-xN单晶薄膜，获得以氧化铝为主的金属氧化层作为第一栅绝缘层；
S105：通过光刻工艺在第一栅绝缘层上形成源极和漏极的第一过孔；
S106：在所述第一过孔位置进行金属沉积，并通过光刻工艺得到图案化的源极和漏极；
S107：通过剥离技术沉积图形化栅极。
进一步地，所述S104中氧化所述高浓度Al掺杂的AlxGa1-xN单晶薄膜，包括如下步骤：
通过O2等离子或者UHV紫外线照射等方法，对所述高浓度Al掺杂的AlxGa1-xN单晶薄膜进行初步氧化，然后在O2气氛下高温退火，使其进一步氧化。
基于GaAs的MIS-HEMT器件，包括：
底部的第二衬底；
位于所述第二衬底上的未掺杂的GaAs缓冲层；
位于所述GaAs缓冲层上的AlGaAs势垒层；
位于所述AlGaAs势垒层上的第二栅绝缘层，所述第二栅绝缘层为金属氧化层，主要包括氧化铝和氧化镓，其中氧化铝占90％～99％；
位于所述AlGaAs势垒层上且穿过所述第二栅绝缘层的源极和漏极；
位于所述第二栅绝缘层上的栅极。
进一步地，所述GaAs缓冲层厚度为1～2μm；所述AlGaAs势垒层的厚度为30～35nm；所述第二栅绝缘层的厚度为2～5nm。
基于GaAs的MIS-HEMT器件的制备方法，包括如下步骤：
S201：在第二衬底上制备1～2μm的GaAs缓冲层；
S202：先在所述GaAs缓冲层上沉积30～35nm的低浓度Al掺杂的AlxGa1-xAs单晶薄膜，其中x范围为0.2～0.35；然后再沉积2～5nm的高浓度Al掺杂的AlxGa1-xAs单晶薄膜，其中x范围为0.9～0.99；
S203：通过光刻工艺得到图形化的GaAs/AlGaAs薄膜；
S204：氧化所述高浓度Al掺杂的AlxGa1-xAs单晶薄膜，获得以氧化铝为主的金属氧化层作为第二栅绝缘层；
S205：通过光刻工艺在第二栅绝缘层上形成源极和漏极的第二过孔；
S206：在所述第二过孔位置进行金属沉积，并通过光刻工艺得到图案化的源极和漏极；
S207：通过剥离技术沉积图形化栅极。
进一步地，，所述S204中氧化所述高浓度Al掺杂的AlxGa1-xAs单晶薄膜，包括如下步骤：
通过O2等离子或者UHV紫外线照射等方法，对所述高浓度Al掺杂的AlxGa1-xAs单晶薄膜初步氧化，然后在O2气氛下高温退火，使其进一步氧化。
作为优化，所述源极和漏极包括多层金属，其结构为Ni/Au/Ge/Ni/Au，其厚度分别为20nm/100nm/26nm/26nm/100nm；所述栅极的结构是Ni/Au、Ni/Ti/Au、Ti/Au中的一种。
相比于现有技术，本发明具有如下有益效果：
1、本发明通过在AlGaAs或AlGaN势垒层上增加高浓度Al掺杂的势垒薄层，再直接氧化的方法制备得到高K值氧化铝为主的绝缘层，能够有效降低器件的栅极漏电流，降低了器件关键特性的恶化可能性；
2、本发明在兼容HEMT器件制程的前提下，只需增加少量制备步骤，就能成功实现MIS-HEMT器件的制备，无需为制备栅绝缘层引入额外的设备，简化了MIS-HEMT制备流程，提高了生产效率。
附图说明
图1为本发明GaN MIS-HEMT器件结构示意图；
图2为本发明GaAs MIS-HEMT器件结构示意图；
图3为本发明GaN MIS-HEMT器件的制备方法流程图；
图4为本发明GaAs MIS-HEMT器件的制备方法流程图；
图5为本发明GaN MIS-HEMT器件的制备方法示意图；
图6为本发明GaAs MIS-HEMT器件的制备方法示意图。
其中，11第一衬底，12GaN缓冲层，13AlGaN势垒层，131低浓度Al掺杂的AlxGa1-xN单晶薄膜，14第一栅绝缘层，141高浓度Al掺杂的AlxGa1-xN单晶薄膜，15第一过孔，21第二衬底，22GaAs缓冲层，23AlGaAs势垒层，231低浓度Al掺杂的AlxGa1-xAs单晶薄膜，24第二栅绝缘层，241高浓度Al掺杂的AlxGa1-xAs单晶薄膜，25第二过孔。
具体实施方式
为了使发明实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体图示，进一步阐述本发明。
实施例1：
基于GaN的MIS-HEMT器件，如图1所示，包括：
底部的第一衬底11，所述第一衬底11可采用Si、SiC或蓝宝石等材质；
位于所述第一衬底11上的GaN缓冲层12，所述GaN缓冲层12未掺杂，厚度可以是1～2μm；
位于所述GaN缓冲层12上的AlGaN势垒层13，所述AlGaN势垒层13的厚度可以是30～35nm；
位于所述AlGaN势垒层13上的第一栅绝缘层14，所述第一栅14为金属氧化层，主要包括氧化铝，所述第一栅绝缘层14的厚度可以是2～5nm；
位于所述AlGaN势垒层13上且穿过所述第一栅绝缘层14的源极和漏极，所述源极和漏极可包括多层金属；
位于所述第一栅绝缘层14上的栅极。
特别地，所述源极和漏极的多层金属结构可以是Ni/Au/Ge/Ni/Au(20nm/100nm/26nm/26nm/100nm)。所述栅极可以是Ni/Au、Ni/Ti/Au、Ti/Au等结构。特别地，所述第一栅绝缘层中氧化铝占90％～99％，其余为氧化镓以及难以避免的杂质。
实施例2：
基于GaN的MIS-HEMT器件的制备方法，如图3、5所示，包括如下步骤：
S101：通过MOCVD在第一衬底11上制备1～2μm的GaN缓冲层12；
S102：通过MOCVD先在所述GaN缓冲层12上沉积30～35nm的低浓度Al掺杂的AlxGa1-xN单晶薄膜131，其中x范围为0.2～0.35；然后在其上沉积2～5nm的高浓度Al掺杂的AlxGa1-xN单晶薄膜141，其中x范围为0.9～0.99；
S103：通过光刻工艺，得到图形化的GaN/AlGaN薄膜；
S104：通过O2等离子或者UHV紫外线照射等方法，对所述高浓度Al掺杂的AlxGa1-xN单晶薄膜进行初步氧化，然后在O2气氛下高温(如450～500℃)退火，使其进一步氧化，获得以氧化铝为主的金属氧化层作为第一栅绝缘层14；
S105：通过光刻工艺(干刻或者湿刻方法)在第一栅绝缘层14上形成源极和漏极的第一过孔15；
S106：通过磁控溅射或电子束蒸镀方法在所述第一过孔15位置进行金属沉积，所述金属可以是多层金属Ni/Au/Ge/Ni/Au(20nm/100nm/26nm/26nm/100nm)；并通过光刻工艺，得到图案化源级和漏极；
S107：通过剥离技术(lift-off)沉积图形化栅极。
所述衬底可以采用Si、SiC或蓝宝石等材质。所述源极和漏极可以是多层金属结构，包括但不限于Ni/Au/Ge/Ni/Au(20nm/100nm/26nm/26nm/100nm)。所述栅极可以是Ni/Au，Ni/Ti/Au，Ti/Au等结构。所述低浓度Al掺杂的AlxGa1-xN单晶薄膜形成AlGaN势垒层，所述高浓度Al掺杂的AlxGa1-xN单晶薄膜经氧化最终形成栅绝缘层。所述S103通过光刻将GaN缓冲层以及两层AlGaN薄膜图形化。所述S104中获得金属氧化层的氧化方法，可以仅采用O2等离子体、UHV紫外线照射或高温退火中的其中一种，也可以将其中的两种或三种组合使用；实施例中先通过O2等离子体或者UHV紫外线照射初步氧化，再在O2气氛下高温退火，是一种较优的实施方案。
本发明在GaN缓冲层上分步沉积低浓度和高浓度掺杂的AlGaN单晶薄膜，并通过氧化所述高浓度掺杂的AlGaN单晶薄膜形成高K值的以氧化铝为主的绝缘层，能够有效降低器件的栅极漏电流，降低了器件关键特性恶化的可能。本发明在兼容HEMT器件制程的前提下，只需增加少量制备步骤，就能成功实现MIS-HEMT器件的制备，无需为制备栅绝缘层引入额外的设备，简化了MIS-HEMT制备流程，提高了生产效率。
实施例3：
基于GaAs的MIS-HEMT器件，如图2所示，包括：
底部的第二衬底21，所述第二衬底21可采用Si、GaAs等材质；
位于所述第二衬底21上的GaAs缓冲层22，所述GaAs缓冲层22未掺杂，厚度可以是1～2μm；
位于所述GaAs缓冲层22上的AlGaAs势垒层23，所述AlGaAs势垒层23的厚度可以是30～35nm；
位于所述AlGaAs势垒层23上的第二栅绝缘层24，所述第二栅绝缘层24为金属氧化层，主要包括氧化铝，所述第二栅绝缘层24的厚度可以是2～5nm；
位于所述AlGaAs势垒层23上且穿过所述第二栅绝缘层24的源极和漏极；
位于所述第二栅绝缘层24上的栅极。
特别地，所述源极和漏极的多层金属结构可以是Ni/Au/Ge/Ni/Au(20nm/100nm/26nm/26nm/100nm)。所述栅极可以是Ni/Au、Ni/Ti/Au、Ti/Au等结构。特别地，所述第二栅绝缘层中氧化铝占90％～99％，其余为氧化镓以及难以避免的杂质。
实施例4：
基于GaAs的MIS-HEMT器件的制备方法，如图4、6所示，包括如下步骤：
S201：通过MOCVD在第二衬底21上制备1～2μm的GaAs缓冲层22；
S202：通过MOCVD先在所述GaAs缓冲层22上沉积30～35nm的低浓度Al掺杂的AlxGa1-xAs单晶薄膜231，其中x范围为0.2～0.35；然后再沉积2～5nm的高浓度Al掺杂的AlxGa1-xAs单晶薄膜241，其中x范围为0.9～0.99；
S203：通过光刻工艺，得到图形化的GaAs/AlGaAs薄膜；
S204：通过O2等离子或者UHV紫外线照射等方法，对所述高浓度Al掺杂的AlxGa1-xAs单晶薄膜241初步氧化，然后在O2气氛下高温(如450～500℃)退火，使其进一步氧化，获得高质量以氧化铝为主的金属氧化层作为第二栅绝缘层24；
S205：通过光刻工艺(干刻或者湿刻方法)在第二栅绝缘层24上形成源极和漏极的第二过孔25；
S206：通过磁控溅射或电子束蒸镀，在所述第二过孔25处沉积多层金属Ni/Au/Ge/Ni/Au(20nm/100nm/26nm/26nm/100nm)，并通过光刻工艺，得到图案化的源极和漏极；
S207：通过剥离技术(lift-off)沉积图形化栅极。
所述衬底可采用Si、GaAs等材质。所述源极和漏极可以是多层金属结构，包括但不限于Ni/Au/Ge/Ni/Au(20nm/100nm/26nm/26nm/100nm)。所述栅极可以是Ni/Au，Ni/Ti/Au，Ti/Au等结构。所述低浓度Al掺杂的AlxGa1-xAs单晶薄膜形成AlGaAs势垒层，所述高浓度Al掺杂的AlxGa1-xAs单晶薄膜经氧化最终形成栅绝缘层。所述S203通过光刻将GaAs缓冲层以及两层AlGaAs薄膜图形化。所述S204中获得金属氧化层的氧化方法，可以仅采用O2等离子体、UHV紫外线照射或高温退火中的其中一种，也可以将其中的两种或三种组合使用；实施例中先通过O2等离子体或者UHV紫外线照射初步氧化，再在O2气氛下高温退火，是一种较优的实施方案。
本方案在GaAs缓冲层上分步沉积低浓度和高浓度掺杂的AlGaAs单晶薄膜，并通过氧化所述高浓度掺杂的AlGaAs单晶薄膜形成高K值的以氧化铝为主的绝缘层，能够有效降低器件的栅极漏电流，降低了器件关键特性恶化的可能。本发明在兼容HEMT器件制程的前提下，只需增加少量制备步骤，就能成功实现MIS-HEMT器件的制备，无需为制备栅绝缘层引入额外的设备，简化了MIS-HEMT制备流程，提高了生产效率。
以上所述仅为本发明的优选实施方式，本发明的保护范围并不仅限于上述实施方式，凡是属于本发明原理的技术方案均属于本发明的保护范围。对于本领域的技术人员而言，在不脱离本发明的原理的前提下进行的若干改进，这些改进也应视为本发明的保护范围。
Claims (12)
1.基于GaN的MIS-HEMT器件，其特征在于，包括：
底部的第一衬底；
位于所述第一衬底上的未掺杂的GaN缓冲层；
位于所述GaN缓冲层上的AlGaN势垒层；
位于所述AlGaN势垒层上的第一栅绝缘层，所述第一栅绝缘层为金属氧化层，包括氧化铝和氧化镓，其中氧化铝占90％～99％；
位于所述AlGaN势垒层上且穿过所述第一栅绝缘层的源极和漏极；
位于所述第一栅绝缘层上的栅极；
其中，所述第一栅绝缘层的制备方式包括：在所述AlGaN势垒层上沉积2～5nm的高浓度Al掺杂的AlxGa1-xN单晶薄膜，其中x范围为0.9～0.99，然后氧化所述高浓度Al掺杂的AlxGa1-xN单晶薄膜，即获得所述第一栅绝缘层。
2.根据权利要求1所述的基于GaN的MIS-HEMT器件，其特征在于：
所述GaN缓冲层厚度为1～2μm；所述AlGaN势垒层的厚度为30～35nm；所述第一栅绝缘层的厚度为2～5nm。
3.根据权利要求1-2任一项所述的基于GaN的MIS-HEMT器件，其特征在于：
所述源极和漏极包括多层金属，其结构为Ni/Au/Ge/Ni/Au，其厚度分别为20nm/100nm/26nm/26nm/100nm；所述栅极的结构是Ni/Au、Ni/Ti/Au、Ti/Au中的一种。
4.基于GaN的MIS-HEMT器件的制备方法，其特征在于，包括如下步骤：
S101：在第一衬底上制备1～2μm的GaN缓冲层；
S102：先在所述GaN缓冲层上沉积30～35nm的低浓度Al掺杂的AlxGa1-xN单晶薄膜，其中x范围为0.2～0.35；然后再沉积2～5nm的高浓度Al掺杂的AlxGa1-xN单晶薄膜，其中x范围为0.9～0.99；
S103：通过光刻工艺得到图形化的GaN/AlGaN薄膜；
S104：氧化所述高浓度Al掺杂的AlxGa1-xN单晶薄膜，获得以氧化铝为主的金属氧化层作为第一栅绝缘层，其中所述第一栅绝缘层中氧化铝占90％～99％；
S105：通过光刻工艺在第一栅绝缘层上形成源极和漏极的第一过孔；
S106：在所述第一过孔位置进行金属沉积，并通过光刻工艺得到图案化的源极和漏极；
S107：通过剥离技术沉积图形化栅极。
5.根据权利要求4所述的基于GaN的MIS-HEMT器件的制备方法，其特征在于，所述S104中氧化所述高浓度Al掺杂的AlxGa1-xN单晶薄膜，包括如下步骤：
通过O2等离子或者UHV紫外线照射方法，对所述高浓度Al掺杂的AlxGa1-xN单晶薄膜进行初步氧化，然后在O2气氛下并于450～500℃的温度下退火，使其进一步氧化。
6.根据权利要求4-5任一项所述的基于GaN的MIS-HEMT器件的制备方法，其特征在于：
所述源极和漏极包括多层金属，其结构为Ni/Au/Ge/Ni/Au，其厚度分别为20nm/100nm/26nm/26nm/100nm；所述栅极的结构是Ni/Au、Ni/Ti/Au、Ti/Au中的一种。
7.基于GaAs的MIS-HEMT器件，其特征在于，包括：
底部的第二衬底；
位于所述第二衬底上的未掺杂的GaAs缓冲层；
位于所述GaAs缓冲层上的AlGaAs势垒层；
位于所述AlGaAs势垒层上的第二栅绝缘层，所述第二栅绝缘层为金属氧化层，主要包括氧化铝和氧化镓，其中氧化铝占90％～99％；
位于所述AlGaAs势垒层上且穿过所述第二栅绝缘层的源极和漏极；
位于所述第二栅绝缘层上的栅极；
其中所述第二栅绝缘层的制备方式包括：沉积2～5nm的高浓度Al掺杂的AlxGa1-xAs单晶薄膜，其中x范围为0.9～0.99，然后氧化所述高浓度Al掺杂的AlxGa1-xAs单晶薄膜，即获得所述第二栅绝缘层。
8.根据权利要求7所述的基于GaAs的MIS-HEMT器件，其特征在于：
所述GaAs缓冲层厚度为1～2μm；所述AlGaAs势垒层的厚度为30～35nm；所述第二栅绝缘层的厚度为2～5nm。
9.根据权利要求7-8任一项所述的基于GaAs的MIS-HEMT器件，其特征在于：
所述源极和漏极包括多层金属，其结构为Ni/Au/Ge/Ni/Au，其厚度分别为20nm/100nm/26nm/26nm/100nm；所述栅极的结构是Ni/Au、Ni/Ti/Au、Ti/Au中的一种。
10.基于GaAs的MIS-HEMT器件的制备方法，其特征在于，包括如下步骤：
S201：在第二衬底上制备1～2μm的GaAs缓冲层；
S202：先在所述GaAs缓冲层上沉积30～35nm的低浓度Al掺杂的AlxGa1-xAs单晶薄膜，其中x范围为0.2～0.35；然后再沉积2～5nm的高浓度Al掺杂的AlxGa1-xAs单晶薄膜，其中x范围为0.9～0.99；
S203：通过光刻工艺得到图形化的GaAs/AlGaAs薄膜；
S204：氧化所述高浓度Al掺杂的AlxGa1-xAs单晶薄膜，获得以氧化铝为主的金属氧化层作为第二栅绝缘层，其中所述第二栅绝缘层中氧化铝占90％～99％；
S205：通过光刻工艺在第二栅绝缘层上形成源极和漏极的第二过孔；
S206：在所述第二过孔位置进行金属沉积，并通过光刻工艺得到图案化的源极和漏极；
S207：通过剥离技术沉积图形化栅极。
11.根据权利要求10所述的基于GaAs的MIS-HEMT器件的制备方法，其特征在于，所述S204中氧化所述高浓度Al掺杂的AlxGa1-xAs单晶薄膜，包括如下步骤：
通过O2等离子或者UHV紫外线照射方法，对所述高浓度Al掺杂的AlxGa1-xAs单晶薄膜初步氧化，然后在O2气氛下并于450～500℃的温度下退火，使其进一步氧化。
12.根据权利要求10-11任一项所述的基于GaAs的MIS-HEMT器件的制备方法，其特征在于：
所述源极和漏极包括多层金属，其结构为Ni/Au/Ge/Ni/Au，其厚度分别为20nm/100nm/26nm/26nm/100nm；所述栅极的结构是Ni/Au、Ni/Ti/Au、Ti/Au中的一种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910990383.4A CN110718584B (zh) | 2019-10-17 | 2019-10-17 | 基于GaN或GaAs的MIS-HEMT器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910990383.4A CN110718584B (zh) | 2019-10-17 | 2019-10-17 | 基于GaN或GaAs的MIS-HEMT器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110718584A CN110718584A (zh) | 2020-01-21 |
| CN110718584B true CN110718584B (zh) | 2024-03-26 |
Family
ID=69212819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910990383.4A Active CN110718584B (zh) | 2019-10-17 | 2019-10-17 | 基于GaN或GaAs的MIS-HEMT器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110718584B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0992660A (ja) * | 1995-09-26 | 1997-04-04 | Matsushita Electron Corp | 電界効果トランジスタ及びその製造方法 |
| TW201327814A (zh) * | 2011-12-16 | 2013-07-01 | Univ Nat Cheng Kung | 利用過氧化氫對氮化物異質接面場效電晶體表面氧化處理之方法及其結構 |
| CN104393039A (zh) * | 2014-10-23 | 2015-03-04 | 西安电子科技大学 | InAlN/AlGaN增强型高电子迁移率晶体管及其制作方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9111905B2 (en) * | 2012-03-29 | 2015-08-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | High electron mobility transistor and method of forming the same |
| US20130320349A1 (en) * | 2012-05-30 | 2013-12-05 | Triquint Semiconductor, Inc. | In-situ barrier oxidation techniques and configurations |
| WO2014190069A1 (en) * | 2013-05-21 | 2014-11-27 | Massachusetts Institute Of Technology | Enhancement-mode transistors with increased threshold voltage |
| JP6859646B2 (ja) * | 2016-09-29 | 2021-04-14 | 富士通株式会社 | 化合物半導体装置、化合物半導体装置の製造方法、電源装置、及び増幅器 |
-
2019
- 2019-10-17 CN CN201910990383.4A patent/CN110718584B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0992660A (ja) * | 1995-09-26 | 1997-04-04 | Matsushita Electron Corp | 電界効果トランジスタ及びその製造方法 |
| TW201327814A (zh) * | 2011-12-16 | 2013-07-01 | Univ Nat Cheng Kung | 利用過氧化氫對氮化物異質接面場效電晶體表面氧化處理之方法及其結構 |
| CN104393039A (zh) * | 2014-10-23 | 2015-03-04 | 西安电子科技大学 | InAlN/AlGaN增强型高电子迁移率晶体管及其制作方法 |
Non-Patent Citations (1)
| Title |
|---|
| Hsien-chin chiu等.Characterization of enhancement-mode AlGaN/GaN high electron mobility transistor using N2O plasma oxidation technology.Characterization of enhancement-mode AlGaN/GaN high electron mobility transistor using N2O plasma oxidation technology.2011,第第99卷卷(第第99卷期),153508-1-153508-3. * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110718584A (zh) | 2020-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7800116B2 (en) | Group III-nitride semiconductor device with a cap layer | |
| JP5953706B2 (ja) | 化合物半導体装置及びその製造方法 | |
| US8796097B2 (en) | Selectively area regrown III-nitride high electron mobility transistor | |
| JP5712583B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JP5306438B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| WO2008041277A1 (fr) | Dispositif à semi-conducteur a base de composé et processus de fabrication correspondant | |
| JP5101143B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| CN209766428U (zh) | 一种新型mis-hemt器件结构 | |
| JP2006165207A (ja) | 化合物半導体装置およびその製造方法 | |
| CN107706232A (zh) | 一种原位MIS栅结构常关型GaN基晶体管及制备方法 | |
| CN110718584B (zh) | 基于GaN或GaAs的MIS-HEMT器件及其制备方法 | |
| CN116169169A (zh) | 一种低栅泄漏电流的增强型GaN HEMTs及其制备方法 | |
| CN110556423A (zh) | 一种新型mis-hemt器件结构及其制备方法 | |
| JP5169515B2 (ja) | 化合物半導体装置 | |
| CN110797398B (zh) | 一种高k氧化物栅绝缘层mos-hemt器件及其制备方法 | |
| JP5682601B2 (ja) | 化合物半導体装置 | |
| JP2006100455A (ja) | 窒化物半導体装置及びその製造方法 | |
| CN110707149A (zh) | 一种含有多层高k栅绝缘层的mos-hemt器件及其制备方法 | |
| JP6650867B2 (ja) | ヘテロ接合電界効果型トランジスタの製造方法 | |
| JP5370441B2 (ja) | 窒化ガリウム系ｈｅｍｔの製造方法及び窒化ガリウム系ｈｅｍｔ | |
| JP6350599B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JP2015165530A (ja) | 半導体装置および半導体装置の製造方法 | |
| CN209947842U (zh) | 一种含有多层高k栅绝缘层的mos-hemt器件 | |
| CN113628963B (zh) | Ⅲ族氮化物增强型hemt器件及其制造方法 | |
| CN115274845B (zh) | 一种凹陷式Fin-MESFET栅结构HEMT及制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |