CN110556423A - 一种新型mis-hemt器件结构及其制备方法 - Google Patents
一种新型mis-hemt器件结构及其制备方法 Download PDFInfo
- Publication number
- CN110556423A CN110556423A CN201910963398.1A CN201910963398A CN110556423A CN 110556423 A CN110556423 A CN 110556423A CN 201910963398 A CN201910963398 A CN 201910963398A CN 110556423 A CN110556423 A CN 110556423A
- Authority
- CN
- China
- Prior art keywords
- barrier layer
- layer
- insulating layer
- metal oxide
- oxide insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 18
- 230000004888 barrier function Effects 0.000 claims abstract description 55
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 33
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 230000003647 oxidation Effects 0.000 claims abstract description 7
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 7
- 239000002184 metal Substances 0.000 claims description 23
- 229910052751 metal Inorganic materials 0.000 claims description 23
- 239000013078 crystal Substances 0.000 claims description 12
- 229910052737 gold Inorganic materials 0.000 claims description 12
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 7
- 229910002704 AlGaN Inorganic materials 0.000 claims description 6
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 5
- 238000005566 electron beam evaporation Methods 0.000 claims description 4
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims description 3
- 229910052594 sapphire Inorganic materials 0.000 claims description 3
- 239000010980 sapphire Substances 0.000 claims description 3
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 10
- 230000006866 deterioration Effects 0.000 abstract description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
Abstract
本发明提供一种新型MIS‑HEMT器件结构，包括衬底，衬底的表面形成有1～2μm厚的缓冲层，缓冲层的表面形成有30～35nm厚的势垒层，势垒层的表面形成有图形化的源电极和漏电极，源电极和漏电极之间由沟道势垒层直接氧化生成有金属氧化物绝缘层，金属氧化物绝缘层与源漏电极下的势垒层表面平齐，并在金属氧化物绝缘层的表面形成有栅电极。本发明还提供一种前述新型MIS‑HEMT器件结构制备方法。本申请在适当增加现有HEMT半导体器件中势垒层厚度基础上直接制备高质量金属氧化物绝缘层作为高K栅绝缘层，由此能够降低器件漏电流，提升器件性能稳定性，降低器件关键特性的恶化可能，制备方法在兼容现有HEMT器件制备流程前提下，只需增加一步氧化工艺即可成功实现器件制备。
Description
技术领域
本发明涉及半导体技术领域，具体涉及一种新型MIS-HEMT器件结构及其制备方法。
背景技术
以GaAs和GaN为主的化合物HEMT(High Electron Mobility Transistor，高电子迁移率晶体管)半导体器件具有超高频和大功率等优势，当前在无线5G通信和雷达领域等具有广阔的应用前景。然而传统的肖特基栅极的HEMT器件漏电问题较为严重，易造成器件的击穿电压、效率、增益等关键性能的恶化。为了有效抑制栅极电流，目前在传统的化合物HEMT结构的栅极有引入金属-绝缘体-半导体(MIS)结构形成MIS-HEMT器件成为有效解决方法。然而，本发明的发明人经过研究发现，现有引入金属-绝缘体-半导体(MIS)结构形成MIS-HEMT器件的制备流程较为复杂，因此如何有效制备出高K栅绝缘层成为该技术的焦点。
发明内容
针对现有技术中为了有效抑制化合物HEMT器件栅极电流，目前有通过引入金属-绝缘体-半导体(MIS)结构来形成MIS-HEMT器件，但是该MIS结构来形成MIS-HEMT器件会导致器件制备流程较为复杂的技术问题，本发明提供一种新型MIS-HEMT器件结构。
为了解决上述技术问题，本发明采用了如下的技术方案：
一种新型MIS-HEMT器件结构，包括衬底，所述衬底的表面形成有1～2μm厚的缓冲层，所述缓冲层的表面形成有30～35nm厚的势垒层，所述势垒层的表面形成有图形化的源电极和漏电极，所述源电极和漏电极之间由沟道势垒层直接氧化生成有金属氧化物绝缘层，所述金属氧化物绝缘层与源漏电极下的势垒层表面平齐，并在所述金属氧化物绝缘层的表面形成有栅电极。
进一步，所述衬底的材质为Si、SiC或蓝宝石。
进一步，所述缓冲层的材质为未掺杂GaAs或未掺杂GaN。
进一步，所述势垒层的材质为AlGaAs或AlGaN。
进一步，所述金属氧化物绝缘层的厚度为3～5nm。
进一步，所述源电极和漏电极选用Ni/Au/Ge/Ni/Au多层金属结构，所述栅电极选用Ni/Au、Ni/Ti/Au或Ti/Au金属层叠结构。
本发明还提供一种前述新型MIS-HEMT器件结构制备方法，所述方法包括以下步骤：
S1、利用MOCVD在衬底表面依次层叠制备1～2μm厚的缓冲层单晶薄膜和30～35nm厚的势垒层单晶薄膜；
S2、对缓冲层单晶薄膜和势垒层单晶薄膜通过光刻工艺，得到图形化的缓冲层和势垒层薄膜；
S3、通过磁控溅射或电子束蒸镀，在势垒层薄膜表面沉积多层金属，并通过光刻工艺，得到图案化源电极和漏电极；
S4、先通过O2等离子或者紫外线照射方法，使得未被源电极和漏电极保护的势垒层初步氧化，然后在O2气氛下以450～500℃高温退火，使势垒层进一步氧化生成高质量金属氧化物绝缘层作为栅绝缘层，所述金属氧化物绝缘层与源漏电极下的势垒层表面平齐；
S5、在所述金属氧化物绝缘层表面通过剥离工艺获得图形化的金属栅电极。
进一步，所述步骤S1中，所述缓冲层的材质为未掺杂GaAs，所述势垒层的材质为AlGaAs；或者，所述缓冲层的材质为未掺杂GaN，所述势垒层的材质为AlGaN。
进一步，所述步骤S3中，在势垒层薄膜表面沉积的多层金属为Ni/Au/Ge/Ni/Au，金属层厚度依次为20nm/100nm/26nm/26nm/100nm。
进一步，所述步骤S5中，栅电极的金属层叠结构为Ni/Au、Ni/Ti/Au或Ti/Au。
与现有技术相比，本发明提供的新型MIS-HEMT器件结构及其制备方法，具有以下技术优点：
1、本新型MIS-HEMT器件结构，在适当增加现有HEMT半导体器件中势垒层厚度2～5nm的基础上直接制备高质量金属氧化物绝缘层，并将该金属氧化物绝缘层作为高K栅绝缘层或栅氧化层，由此能够降低MIS-HEMT器件漏电流；
2、本新型MIS-HEMT器件结构制备方法在兼容现有HEMT器件制备流程前提下，只需增加步骤S4中的氧化工艺，即可成功实现新型MIS-HEMT器件结构的制备，相比于现有MIS结构形成MIS-HEMT器件，简化了MIS-HEMT器件制备流程；
3、由于只需增加一步氧化工艺，因而在成本几乎不增加的前提下，实现了能够降低MIS-HEMT器件的漏电流，提升器件性能稳定性，降低器件关键特性的恶化可能。
附图说明
图1是本发明提供的新型MIS-HEMT器件结构示意图。
图2a～2d是本发明提供的新型MIS-HEMT器件结构制备方法各个流程阶段的截面结构示意图。
图中，1、衬底；2、缓冲层；3、势垒层；4、源电极；5、漏电极；6、金属氧化物绝缘层；7、栅电极。
具体实施方式
为了使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体图示，进一步阐述本发明。
在本发明的描述中，需要理解的是，术语“纵向”、“径向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
请参考图1所示，本发明提供一种新型MIS-HEMT器件结构，包括衬底1，所述衬底1的表面形成有1～2μm厚的缓冲层2，所述缓冲层2的表面形成有30～35nm厚的势垒层3，所述势垒层3的表面形成有图形化的源电极4和漏电极5，所述源电极4和漏电极5之间由沟道势垒层直接氧化生成有金属氧化物绝缘层6，所述金属氧化物绝缘层6与源电极4和漏电极5下的势垒层3表面平齐，即所述金属氧化物绝缘层6是镶嵌在势垒层3表面的，并在所述金属氧化物绝缘层6的表面形成有栅电极7。
作为具体实施例，所述衬底1的材质为现有Si、SiC或蓝宝石。
作为具体实施例，所述缓冲层2的材质为现有未掺杂GaAs或未掺杂GaN。
作为具体实施例，所述势垒层3的材质为现有AlGaAs或AlGaN。
作为具体实施例，所述金属氧化物绝缘层6的厚度为3～5nm，由此能够有效降低器件漏电流。
作为具体实施例，所述源电极4和漏电极5选用Ni/Au/Ge/Ni/Au多层金属结构，即所述源电极4和漏电极5为Ni/Au/Ge/Ni/Au层叠状结构，所述栅电极7选用Ni/Au、Ni/Ti/Au或Ti/Au金属层叠结构。
本发明还提供一种前述新型MIS-HEMT器件结构制备方法，所述方法包括以下步骤：
S1、如图2a所示，利用MOCVD在衬底1表面依次层叠制备1～2μm厚的缓冲层2单晶薄膜和30～35nm厚的势垒层3单晶薄膜；其中，所述MOCVD(Metal Organic Chemical VaporDeposition，金属有机化合物化学气相沉淀)为本领域技术人员熟知的现有技术；
S2、对缓冲层2单晶薄膜和势垒层3单晶薄膜通过光刻工艺，得到图形化的缓冲层和势垒层薄膜；其中光刻工艺是半导体器件制造工艺中的现有技术；
S3、如图2b所示，通过磁控溅射或电子束蒸镀，在势垒层薄膜表面沉积多层金属，并通过光刻工艺，得到图案化源电极4和漏电极5；其中磁控溅射或电子束蒸镀都是属于物理气相沉积的一种现有技术；
S4、如图2c所示，先通过O2等离子或者紫外线照射方法，使得未被源电极4和漏电极5保护的势垒层3初步氧化，然后在O2气氛下以450～500℃高温退火，使势垒层3进一步氧化生成高质量金属氧化物绝缘层6，并将该金属氧化物绝缘层6作为高K栅绝缘层，所述金属氧化物绝缘层6与源电极4和漏电极5下的势垒层3表面平齐，即所述金属氧化物绝缘层6是直接在势垒层3上氧化生成的；
S5、如图2d所示，在所述金属氧化物绝缘层6表面通过剥离(lift-off)工艺获得图形化金属栅电极7，其中剥离工艺是半导体器件制造工艺中的现有技术。
作为具体实施例，所述步骤S1中，所述缓冲层2的材质为现有未掺杂GaAs，所述势垒层3的材质为现有AlGaAs；或者，所述缓冲层2的材质为现有未掺杂GaN，所述势垒层3的材质为现有AlGaN，由此可以得到两种不同方案的器件结构。当然，本领域技术人员在此基础上还可以采用其他材质来实现。
作为具体实施例，所述步骤S3中，在势垒层薄膜表面沉积的多层金属为Ni/Au/Ge/Ni/Au，金属层厚度依次为20nm/100nm/26nm/26nm/100nm，由此可得到多层金属层叠状结构的源电极4和漏电极5。
作为具体实施例，所述步骤S5中，栅电极7的金属层叠结构为Ni/Au、Ni/Ti/Au或Ti/Au，由此可得到金属层叠状结构的栅电极7。
与现有技术相比，本发明提供的新型MIS-HEMT器件结构及其制备方法，具有以下技术优点：
1、本新型MIS-HEMT器件结构，在适当增加现有HEMT半导体器件中势垒层厚度2～5nm的基础上直接制备高质量金属氧化物绝缘层，并将该金属氧化物绝缘层作为高K栅绝缘层或栅氧化层，由此能够降低MIS-HEMT器件漏电流；
2、本新型MIS-HEMT器件结构制备方法在兼容现有HEMT器件制备流程前提下，只需增加步骤S4中的氧化工艺，即可成功实现新型MIS-HEMT器件结构的制备，相比于现有MIS结构形成MIS-HEMT器件，简化了MIS-HEMT器件制备流程；
3、由于只需增加一步氧化工艺，因而在成本几乎不增加的前提下，实现了能够降低MIS-HEMT器件的漏电流，提升器件性能稳定性，降低器件关键特性的恶化可能。
最后说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的宗旨和范围，其均应涵盖在本发明的权利要求范围当中。
Claims (10)
1.一种新型MIS-HEMT器件结构，其特征在于，包括衬底，所述衬底的表面形成有1～2μm厚的缓冲层，所述缓冲层的表面形成有30～35nm厚的势垒层，所述势垒层的表面形成有图形化的源电极和漏电极，所述源电极和漏电极之间由沟道势垒层直接氧化生成有金属氧化物绝缘层，所述金属氧化物绝缘层与源漏电极下的势垒层表面平齐，并在所述金属氧化物绝缘层的表面形成有栅电极。
2.根据权利要求1所述的新型MIS-HEMT器件结构，其特征在于，所述衬底的材质为Si、SiC或蓝宝石。
3.根据权利要求1所述的新型MIS-HEMT器件结构，其特征在于，所述缓冲层的材质为未掺杂GaAs或未掺杂GaN。
4.根据权利要求1所述的新型MIS-HEMT器件结构，其特征在于，所述势垒层的材质为AlGaAs或AlGaN。
5.根据权利要求1所述的新型MIS-HEMT器件结构，其特征在于，所述金属氧化物绝缘层的厚度为3～5nm。
6.根据权利要求1所述的新型MIS-HEMT器件结构，其特征在于，所述源电极和漏电极选用Ni/Au/Ge/Ni/Au多层金属结构，所述栅电极选用Ni/Au、Ni/Ti/Au或Ti/Au金属层叠结构。
7.一种根据权利要求1-6中任一项所述的新型MIS-HEMT器件结构制备方法，其特征在于，所述方法包括以下步骤：
S1、利用MOCVD在衬底表面依次层叠制备1～2μm厚的缓冲层单晶薄膜和30～35nm厚的势垒层单晶薄膜；
S2、对缓冲层单晶薄膜和势垒层单晶薄膜通过光刻工艺，得到图形化的缓冲层和势垒层薄膜；
S3、通过磁控溅射或电子束蒸镀，在势垒层薄膜表面沉积多层金属，并通过光刻工艺，得到图案化源电极和漏电极；
S4、先通过O2等离子或者紫外线照射方法，使得未被源电极和漏电极保护的势垒层初步氧化，然后在O2气氛下以450～500℃高温退火，使势垒层进一步氧化生成高质量金属氧化物绝缘层作为栅绝缘层，所述金属氧化物绝缘层与源漏电极下的势垒层表面平齐；
S5、在所述金属氧化物绝缘层表面通过剥离工艺获得图形化的金属栅电极。
8.根据权利要求7所述的新型MIS-HEMT器件结构制备方法，其特征在于，所述步骤S1中，所述缓冲层的材质为未掺杂GaAs，所述势垒层的材质为AlGaAs；或者，所述缓冲层的材质为未掺杂GaN，所述势垒层的材质为AlGaN。
9.根据权利要求7所述的新型MIS-HEMT器件结构制备方法，其特征在于，所述步骤S3中，在势垒层薄膜表面沉积的多层金属为Ni/Au/Ge/Ni/Au，金属层厚度依次为20nm/100nm/26nm/26nm/100nm。
10.根据权利要求7所述的新型MIS-HEMT器件结构制备方法，其特征在于，所述步骤S5中，栅电极的金属层叠结构为Ni/Au、Ni/Ti/Au或Ti/Au。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910963398.1A CN110556423A (zh) | 2019-10-11 | 2019-10-11 | 一种新型mis-hemt器件结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910963398.1A CN110556423A (zh) | 2019-10-11 | 2019-10-11 | 一种新型mis-hemt器件结构及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110556423A true CN110556423A (zh) | 2019-12-10 |
Family
ID=68742652
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910963398.1A Pending CN110556423A (zh) | 2019-10-11 | 2019-10-11 | 一种新型mis-hemt器件结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110556423A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111640797A (zh) * | 2020-06-02 | 2020-09-08 | 南方科技大学 | 半导体器件的制作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130320349A1 (en) * | 2012-05-30 | 2013-12-05 | Triquint Semiconductor, Inc. | In-situ barrier oxidation techniques and configurations |
| CN209766428U (zh) * | 2019-10-11 | 2019-12-10 | 中证博芯（重庆）半导体有限公司 | 一种新型mis-hemt器件结构 |
-
2019
- 2019-10-11 CN CN201910963398.1A patent/CN110556423A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130320349A1 (en) * | 2012-05-30 | 2013-12-05 | Triquint Semiconductor, Inc. | In-situ barrier oxidation techniques and configurations |
| CN209766428U (zh) * | 2019-10-11 | 2019-12-10 | 中证博芯（重庆）半导体有限公司 | 一种新型mis-hemt器件结构 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111640797A (zh) * | 2020-06-02 | 2020-09-08 | 南方科技大学 | 半导体器件的制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7800116B2 (en) | Group III-nitride semiconductor device with a cap layer | |
| CN101414633B (zh) | 凹槽绝缘栅型复合栅场板高电子迁移率器件 | |
| WO2006132418A1 (ja) | 電界効果トランジスタ | |
| JP2011204717A (ja) | 化合物半導体装置 | |
| WO2013073315A1 (ja) | 電界効果トランジスタおよびその製造方法 | |
| CN209766428U (zh) | 一种新型mis-hemt器件结构 | |
| CN112420850A (zh) | 一种半导体器件及其制备方法 | |
| KR101078143B1 (ko) | 복합 패시베이션 유전막을 갖는 이종접합 전계효과 트랜지스터 및 그 제조방법 | |
| JP2013187219A (ja) | 半導体装置およびその製造方法 | |
| KR101736914B1 (ko) | 고주파 소자 구조물의 제조방법 | |
| JP5128060B2 (ja) | 半導体素子および半導体素子の製造方法 | |
| CN101414624B (zh) | Г栅异质结场效应晶体管及其制作方法 | |
| JP5101143B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| TWI725433B (zh) | 半導體裝置的製作方法 | |
| CN113178480A (zh) | 具有栅漏复合阶梯场板结构的增强型hemt射频器件及其制备方法 | |
| CN110556423A (zh) | 一种新型mis-hemt器件结构及其制备方法 | |
| CN101414628B (zh) | 凹槽г栅高电子迁移率晶体管及其制作方法 | |
| CN111509042A (zh) | 一种MIS结构GaN高电子迁移率晶体管及其制备方法 | |
| CN101419982B (zh) | 槽栅型源场板高电子迁移率器件及其制作方法 | |
| CN110707149A (zh) | 一种含有多层高k栅绝缘层的mos-hemt器件及其制备方法 | |
| CN116169169A (zh) | 一种低栅泄漏电流的增强型GaN HEMTs及其制备方法 | |
| CN101414637B (zh) | 凹槽绝缘交叠栅异质结场效应晶体管 | |
| JP3923400B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| CN209947842U (zh) | 一种含有多层高k栅绝缘层的mos-hemt器件 | |
| CN110718584B (zh) | 基于GaN或GaAs的MIS-HEMT器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |