JP2013187219A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2013187219A JP2013187219A JP2012048899A JP2012048899A JP2013187219A JP 2013187219 A JP2013187219 A JP 2013187219A JP 2012048899 A JP2012048899 A JP 2012048899A JP 2012048899 A JP2012048899 A JP 2012048899A JP 2013187219 A JP2013187219 A JP 2013187219A
- Authority
- JP
- Japan
- Prior art keywords
- silicon nitride
- nitride film
- semiconductor device
- atom density
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 95
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 83
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 83
- 125000004430 oxygen atom Chemical group O* 0.000 claims abstract description 22
- 150000004767 nitrides Chemical class 0.000 claims abstract description 15
- 125000004435 hydrogen atom Chemical group [H]* 0.000 claims description 12
- 230000004888 barrier function Effects 0.000 claims description 6
- 125000004429 atom Chemical group 0.000 claims description 5
- 229910002704 AlGaN Inorganic materials 0.000 claims 1
- 230000009467 reduction Effects 0.000 abstract description 7
- 230000001629 suppression Effects 0.000 abstract description 7
- 238000000034 method Methods 0.000 description 35
- 230000001681 protective effect Effects 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 230000005684 electric field Effects 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 3
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- AUCDRFABNLOFRE-UHFFFAOYSA-N alumane;indium Chemical compound [AlH3].[In] AUCDRFABNLOFRE-UHFFFAOYSA-N 0.000 description 1
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000009532 heart rate measurement Methods 0.000 description 1
- 238000004050 hot filament vapor deposition Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 238000004949 mass spectrometry Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Abstract
【課題】電流コラプスの抑制と、ゲートリーク電流の低減を両立させる構造を備えた窒化物系半導体装置を提供する。
【解決手段】半導体装置は、ＩＩＩ−Ｖ族窒化物半導体からなる半導体層１０と、半導体層１０上に形成される第１の窒化珪素膜１２と、第１の窒化珪素膜１２上に形成されるゲート電極１４と、半導体層１０上にゲート電極１４を挟んで形成されるソース電極１６およびドレイン電極１８と、ソース電極１６とゲート電極１４との間、ドレイン電極１８とゲート電極１４との間に形成され、第１の窒化珪素膜１２よりも酸素原子密度の低い第２の窒化珪素膜２０と、を備える。
【選択図】図１
【解決手段】半導体装置は、ＩＩＩ−Ｖ族窒化物半導体からなる半導体層１０と、半導体層１０上に形成される第１の窒化珪素膜１２と、第１の窒化珪素膜１２上に形成されるゲート電極１４と、半導体層１０上にゲート電極１４を挟んで形成されるソース電極１６およびドレイン電極１８と、ソース電極１６とゲート電極１４との間、ドレイン電極１８とゲート電極１４との間に形成され、第１の窒化珪素膜１２よりも酸素原子密度の低い第２の窒化珪素膜２０と、を備える。
【選択図】図１
Description
本発明は、半導体装置およびその製造方法に関する。
高い電界強度を有する窒化物系半導体材料は、パワーエレクトロニクス用半導体装置、もしくは、高周波パワー半導体装置などへの応用が期待されている。しかしながら、高電圧などのストレスを印加した時に、ドレイン電流が大幅に減少する電流コラプスという現象が生じ、半導体装置の特性に影響を及ぼすことが分かっている。また、半導体装置の耐圧向上のためにはゲートリーク電流を低減することが不可欠であり、ゲート絶縁膜を用いることが有用であることが分かっている。
高性能な窒化物系半導体装置を実現するために、電流コラプスの抑制と、ゲートリーク電流の低減を両立させる構造の実現が望まれている。
本発明は、上記事情を考慮してなされたものであり、その目的とするところは、電流コラプスの抑制と、ゲートリーク電流の低減を両立させる構造を備えた窒化物系半導体装置およびその製造方法を提供することにある。
本発明の一態様の半導体装置は、ＩＩＩ−Ｖ族窒化物半導体からなる半導体層と、前記半導体層上に形成される第１の窒化珪素膜と、前記第１の窒化珪素膜上に形成されるゲート電極と、前記半導体層上に前記ゲート電極を挟んで形成されるソース電極およびドレイン電極と、前記ソース電極とゲート電極との間、前記ドレイン電極と前記ゲート電極との間に形成され、前記第１の窒化珪素膜よりも酸素原子密度の低い第２の窒化珪素膜と、を有することを特徴とする。
（第１の実施の形態）
本実施の形態の半導体装置は、ＩＩＩ−Ｖ族窒化物半導体からなる半導体層と、半導体層上に形成される第１の窒化珪素膜と、第１の窒化珪素膜上に形成されるゲート電極と、半導体層上にゲート電極を挟んで形成されるソース電極およびドレイン電極と、ソース電極とゲート電極との間、ドレイン電極とゲート電極との間に形成され、第１の窒化珪素膜よりも酸素原子密度の低い第２の窒化珪素膜と、を備えている。
本実施の形態の半導体装置は、ＩＩＩ−Ｖ族窒化物半導体からなる半導体層と、半導体層上に形成される第１の窒化珪素膜と、第１の窒化珪素膜上に形成されるゲート電極と、半導体層上にゲート電極を挟んで形成されるソース電極およびドレイン電極と、ソース電極とゲート電極との間、ドレイン電極とゲート電極との間に形成され、第１の窒化珪素膜よりも酸素原子密度の低い第２の窒化珪素膜と、を備えている。
図１は、本実施の形態の半導体装置の構成を示す断面図である。この半導体装置は、ＩＩＩ−Ｖ族窒化物半導体からなる半導体層１０上に形成されている。そして、半導体層１０は、例えば、窒化ガリウム（ＧａＮ）からなる動作層１０ａの上に、例えば、窒化ガリウム（ＧａＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウムアルミニウム（ＩｎＡｌＮ）のいずれか、または、その組み合わせにより構成される障壁層１０ｂが積層されている。動作層１０ａと障壁層１０ｂの間に、ヘテロ接合界面が形成されている。例えば、動作層１０ａの膜厚は１μｍであり、障壁層１０ｂの膜厚は３０ｎｍである。
本実施の形態では、２層の半導体層のヘテロ接合を用いた電界効果トランジスタであるＨＥＭＴ(高電子移動度トランジスタ)の例を示している。しかし、２層に限らず、種々の層構造を有する半導体層に対しても本実施の形態の構造を適用することが可能である。本実施の形態のように、ヘテロ接合を用いたＨＥＭＴは、チャネル移動度が高いため、オン抵抗を小さくすることが可能であり、パワーエレクトロニクス用半導体装置に有効である。また、高いチャネル移動度は高周波動作にも適している。
半導体層１０上には第１の窒化珪素膜１２が形成される。第１の窒化珪素膜１２はゲート絶縁膜として機能する。そして、第１の窒化珪素膜１２上にゲート電極１４が形成される。ゲート電極１４は、例えば、金属電極である。金属電極は、例えば、ニッケル（Ｎｉ）電極やチタン（Ｔｉ）電極である。
また、半導体層１０上には、ゲート電極１４を間に挟んで、ソース電極１６とドレイン電極１８が設けられる。ソース電極１６とドレイン電極１８はそれぞれゲート電極１４と離間している。ソース電極１６とドレイン電極１８は、例えば、金属電極であり、金属電極は、例えば、アルミニウム（Ａｌ）を主成分とする電極である。
ソース電極１６とドレイン電極１８との間の半導体層１０上には、第１の窒化珪素膜１２よりも酸素原子密度の低い第２の窒化珪素膜２０が形成されている。第２の窒化珪素膜２０は半導体層１０に接して形成されている。第２の窒化珪素膜２０は、ゲート電極１４とソース電極１６、ゲート電極１４とドレイン電極１８との間の半導体層１０の表面を保護する表面保護膜（またはパッシベーション膜）として機能する。
上述のように、窒化物系半導体を用いた半導体装置においては、高電圧などのストレス印加時にドレイン電流が大幅に減少する電流コラプス現象が大きな課題となっている。この電流コラプス現象の抑制には、窒化物系半導体表面に窒化珪素膜を形成することが有効である。これは、半導体と絶縁膜の界面に存在する界面準位密度を低減することが可能だからである。界面準位密度低減によって電流コラプス低減だけでなく、高周波動作にも有利となる。
また、上述のように、高耐圧を実現するためには、ゲートリーク電流を抑制する必要がある。このリーク電流は絶縁破壊電界が高い絶縁膜を用いることで抑制することが可能である。しかし、ゲート絶縁膜と窒化物系半導体の界面の界面準位密度が多いと、素子特性にヒステリシスが生じたりしきい値が変動するなど、不安定な半導体装置となる。
また、ゲートリーク電流低減にはゲート絶縁膜の厚膜化も有効な手段であるが、ゲート絶縁膜を厚くするほど、チャネル層とゲート電極との距離が大きくなってしまう。これにより、トランジスタのしきい値が負側に大きくシフトしてしまい、スイッチング素子には不利となる。
本実施の形態は、ゲート絶縁膜と表面保護膜の双方に窒化珪素膜を適用する。ゲート絶縁膜には、酸素原子密度の高い第１の窒化珪素膜１２を適用する。これにより、界面準位密度を大きくすることなくゲートリーク電流を抑制することが可能となる。
そして、表面保護膜として、第１の窒化珪素膜１２よりも酸素原子密度の低い第２の窒化珪素膜２０を適用する。これにより、表面保護膜中あるいは表面保護膜と半導体層１０との界面にトラップされる電子が減少し、電流コラプスの抑制を実現することが可能となる。
したがって、本実施の形態の半導体装置によれば、電流コラプスの抑制と、ゲートリーク電流の低減を両立させる構造が実現される。
ここで、第１の窒化珪素膜の酸素原子密度が１×１０２１ａｔｏｍｓ／ｃｍ３以下であることが望ましい。１×１０２１ａｔｏｍｓ／ｃｍ３より大きいと、界面準位密度が大きくなり、ゲート絶縁膜中あるいはゲート絶縁膜と半導体層１０との界面にトラップされる電子が増大することによる特性変動が懸念されるからである。
また、第２の窒化珪素膜２０の酸素原子密度が、第１の窒化珪素膜１２の酸素原子密度より１桁以上低いことが望ましい。これにより、十分な電流コラプスの抑制が実現されるからである。
さらに、第１の窒化珪素膜１２の水素原子密度が、第２の窒化珪素膜２０の水素原子密度より１桁以上低いことが望ましく、２桁以上低いことがより望ましい。第１の窒化珪素膜１２の水素原子密度を低くすることにより、ゲートリーク電流を低減することが可能となるからである。絶対値としては、水素原子密度が、１×１０２１ａｔｏｍｓ／ｃｍ３以下であることが望ましい。
ゲート絶縁膜として機能する第１の窒化珪素膜１２は、リーク電流低減のためには厚い方が良いが、上述のように、厚いほどしきい値が負に大きくなってしまう。このため、パワーエレクトロニクス用のスイッチング素子として考えると、膜厚は５０ｎｍ以下であることが望ましい。
また、パワーエレクトロニクス用半導体として素子に高電界が印加されると、横型素子においては表面保護膜にも高電界が印加される。このことから、表面保護膜である第２の窒化珪素膜２０には所定の厚さが必要であり、膜厚は１００ｎｍ以上であることが望ましい。
図２〜図６は、本実施の形態の半導体装置の製造方法を示す工程断面図である。
まず、図２に示すように、動作層１０ａに障壁層１０ｂが積層された窒化物半導体の半導体層１０を準備する。
次に、図３に示すように、半導体層１０上に第２の窒化珪素膜２０を形成する。第２の窒化珪素膜２０の形成は、比較的、酸素原子密度が低い窒化珪素膜を成膜可能であることから、ＰＥ−ＣＶＤ（Ｐｌａｓｍａ−Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いることが望ましい。
その後、一部を、リソグラフィー技術を用いて、マスク形成した後、ＲＩＥ（反応性イオンエッチング）技術等により、ゲート絶縁膜およびゲート電極を形成する部分の第２の窒化珪素膜２０を除去する。
次に、図４に示すように、第２の窒化珪素膜２０が除去された半導体層１０上、および、第２の窒化珪素膜２０上に、ゲート絶縁膜となる第１の窒化珪素膜１２を形成する。
第１の窒化珪素膜１２の成膜方法としては、ＰＥ−ＣＶＤ法、Ｃａｔ−ＣＶＤ法、ＥＣＲスパッタリング法など、様々な方法を利用することができる。中でも、比較的、酸素原子密度が高く、水素原子密度が低い窒化珪素膜を成膜可能であることから、ＥＣＲスパッタリング法の一種であるＥＣＲプラズマ成膜法を用いることが望ましい。
ＥＣＲプラズマ成膜法では、シリコンなどの固体ソースと酸素や窒素のＥＣＲ（電子サイクロトロン共鳴）プラズマ流を直接反応させるため、ＣＶＤのように中間生成物を作ることなく窒化珪素膜を成膜することが可能である。また、ＥＣＲプラズマ成膜法では水素含有量が少ない窒化珪素膜を成膜可能である。さらに、段差被覆性が良い窒化珪素膜を成膜可能である。
ＥＣＲプラズマ成膜法で酸素を添加する方法としては、窒素ガスに微量の酸素ガスを添加したガスを適用したり、装置内の石英部品からの酸素を利用したりすることができる。
その後、第１の窒化珪素膜１２上に、例えば、スパッタ法によりゲート電極１４となる金属膜を形成する。
次に、図５に示すように、リソグラフィー技術を用いて、マスク形成した後、ＲＩＥ技術等により、金属膜および第１の窒化珪素膜１２をパターニングしゲート絶縁膜およびゲート電極１４を形成する。
次に、図６に示すように、リソグラフィー技術を用いて、レジスト３０によるマスク形成した後、ＲＩＥ技術等により、ソース電極およびドレイン電極を形成する部分の第２の窒化珪素膜２０を除去する。その後、レジスト３０上に、金属膜、例えば、アルミニウム膜を形成し、リストオフ法により、ソース電極およびドレイン電極となる部分以外を除去する。
以上の製造方法により、図１に示す半導体装置が製造される。結果的に、ゲート電極１４の両側の半導体層１０上に第１の窒化珪素膜１２よりも酸素原子密度の低い第２の窒化珪素膜２０が形成される。
図７は、ＥＣＲプラズマ成膜法とＰＥ−ＣＶＤ法で成膜した窒化珪素膜の酸素・水素原子密度の一例を示す図である。縦軸は、ＳＩＭＳ（Ｓｃａｎｎｎｉｎｇ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で評価した膜中の原子密度である。
図７に示すように、ＥＣＲプラズマ成膜法では、比較的、酸素原子密度が高く、水素原子密度が低い窒化珪素膜を成膜可能である。また、プラズマＣＶＤ法では、比較的、酸素原子密度が低い窒化珪素膜を成膜可能である。
図８は、電流コラプス抑制効果を示す図である。ゲート電極が半導体層にショットキー接合する評価用トランジスタで電流コラプスを評価した。ソース電極とゲート電極間、ドレイン電極とゲート電極間の表面保護膜に、ＥＣＲプラズマ成膜法で成膜した窒化珪素膜と、ＰＥ−ＣＶＤ法で成膜した窒化珪素膜を適用した。
ソース電極−ドレイン電極間に１０Ｖの一定電圧を印加した状態で、ゲート電圧を変化させ、パルス測定での電流値（Ｉ（ｐｕｌｓｅ））とＤＣ測定での電流（Ｉ（ＤＣ））との比を算出することで電流コラプスを評価した。測定は時間をおいて複数回行い経時変化を評価した。図では、縦軸が１．０の時、電流コラプスが発生しないことになる。
図８から明らかなように、ＰＥ−ＣＶＤ法で成膜した窒化珪素膜を表面保護膜に適用することで、電流コラプス現象が抑制される。
以上、本実施の形態の半導体装置およびその製造方法によれば、電流コラプスの抑制と、ゲートリーク電流の低減を両立させる構造が実現される。
（第２の実施の形態）
図９は、本実施の形態の半導体装置の構成を示す断面図である。ゲート電極１４と表面保護膜である第２の窒化珪素膜２０との間に、第１の窒化珪素膜１２が介在しないこと以外は第１の実施の形態と同様である。したがって、第１の実施の形態と重複する内容については、記載を省略する。
図９は、本実施の形態の半導体装置の構成を示す断面図である。ゲート電極１４と表面保護膜である第２の窒化珪素膜２０との間に、第１の窒化珪素膜１２が介在しないこと以外は第１の実施の形態と同様である。したがって、第１の実施の形態と重複する内容については、記載を省略する。
本実施の形態によっても、第１の実施の形態と同様の効果を得ることが可能である。
（第３の実施の形態）
図１０は、本実施の形態の半導体装置の構成を示す断面図である。ゲート絶縁膜である第１の窒化珪素膜１２とゲート電極１４が、半導体層１０の障壁層１０ｂに設けられた溝内に形成されること以外は第１の実施の形態と同様である。したがって、第１の実施の形態と重複する内容については、記載を省略する。
図１０は、本実施の形態の半導体装置の構成を示す断面図である。ゲート絶縁膜である第１の窒化珪素膜１２とゲート電極１４が、半導体層１０の障壁層１０ｂに設けられた溝内に形成されること以外は第１の実施の形態と同様である。したがって、第１の実施の形態と重複する内容については、記載を省略する。
本実施の形態によっても、第１の実施の形態と同様の効果を得ることが可能である。さらに、ゲート電極１４と動作層１０ａとの距離を短くすることにより、ノーマリオフ型の電界効果トランジスタの形成が容易となる。
（第４の実施の形態）
図１１は、本実施の形態の半導体装置の構成を示す断面図である。ゲート絶縁膜である第１の窒化珪素膜１２が、半導体層１０と表面保護膜である第２の窒化珪素膜２０との間に介在すること以外は第１の実施の形態と同様である。したがって、第１の実施の形態と重複する内容については、記載を省略する。
図１１は、本実施の形態の半導体装置の構成を示す断面図である。ゲート絶縁膜である第１の窒化珪素膜１２が、半導体層１０と表面保護膜である第２の窒化珪素膜２０との間に介在すること以外は第１の実施の形態と同様である。したがって、第１の実施の形態と重複する内容については、記載を省略する。
以上、具体例を参照しつつ本発明の実施の形態について説明した。上記、実施の形態はあくまで、例として挙げられているだけであり、本発明を限定するものではない。また、実施の形態の説明においては、半導体装置、半導体装置の製造方法等で、本発明の説明に直接必要としない部分等については記載を省略したが、必要とされる半導体装置、半導体装置の製造方法等に関わる要素を適宜選択して用いることができる。
実施の形態では、ヘテロ接合を用いた電界効果トランジスタを例に説明したが、この形態に限らず、ＩＩＩ−Ｖ族窒化物半導体を用いたその他のトランジスタに、本発明を適用することが可能である。
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体装置、半導体装置の製造方法が、本発明の範囲に包含される。本発明の範囲は、特許請求の範囲およびその均等物の範囲によって定義されるものである。
１０ 半導体層
１２ 第１の窒化珪素膜
１４ ゲート電極
１６ ソース電極
１８ ドレイン電極
２０ 第２の窒化珪素膜
１２ 第１の窒化珪素膜
１４ ゲート電極
１６ ソース電極
１８ ドレイン電極
２０ 第２の窒化珪素膜
Claims (10)
- ＩＩＩ−Ｖ族窒化物半導体からなる半導体層と、
前記半導体層上に形成される第１の窒化珪素膜と、
前記第１の窒化珪素膜上に形成されるゲート電極と、
前記半導体層上に前記ゲート電極を挟んで形成されるソース電極およびドレイン電極と、
前記ソース電極とゲート電極との間、前記ドレイン電極と前記ゲート電極との間に形成され、前記第１の窒化珪素膜よりも酸素原子密度の低い第２の窒化珪素膜と、
を有することを特徴とする半導体装置。 - 前記第２の窒化珪素膜が前記半導体層に接して形成されることを特徴とする請求項１記載の半導体装置。
- 前記第２の窒化珪素膜の酸素原子密度が、前記第１の窒化珪素膜の酸素原子密度より１桁以上低いことを特徴とする請求項１ないし請求項２記載の半導体装置。
- 前記第１の窒化珪素膜の水素原子密度が、前記第２の窒化珪素膜の水素原子密度より１桁以上低いことを特徴とする請求項１ないし請求項３いずれか一項記載の半導体装置。
- 前記第１の窒化珪素膜の酸素原子密度が１×１０２１ａｔｏｍｓ／ｃｍ３以下であることを特徴とする請求項１ないし請求項４いずれか一項記載の半導体装置。
- 前記半導体層はＧａＮからなる動作層と、前記動作層上に形成されたＡｌＧａＮ、ＧａＮ、ＩｎＡｌＮのいずれか、または、その組み合わせにより構成される障壁層との積層構造を有することを特徴とする請求項１ないし請求項４いずれか一項記載の半導体装置。
- ＩＩＩ−Ｖ族窒化物半導体からなる半導体層上に第１の窒化珪素膜を形成し、
前記第１の窒化珪素膜上にゲート電極を形成し、
前記ゲート電極の両側の前記半導体層上に前記第１の窒化珪素膜よりも酸素原子密度の低い第２の窒化珪素膜を形成することを特徴とする半導体装置の製造方法。 - 前記第２の窒化珪素膜の酸素原子密度が、前記第１の窒化珪素膜の酸素原子密度より１桁以上低いことを特徴とする請求項７記載の半導体装置の製造方法。
- 前記第１の窒化珪素膜の水素原子密度が、前記第２の窒化珪素膜の水素原子密度より１桁以上低いことを特徴とする請求項７または請求項８記載の半導体装置の製造方法。
- 前記第１の窒化珪素膜の酸素原子密度が１×１０２１ａｔｏｍｓ／ｃｍ３以下であることを特徴とする請求項７ないし請求項９いずれか一項記載の半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012048899A JP5717677B2 (ja) | 2012-03-06 | 2012-03-06 | 半導体装置およびその製造方法 |
| US13/655,901 US8987747B2 (en) | 2012-03-06 | 2012-10-19 | Semiconductor device with silicon nitride films having different oxygen densities |
| US14/596,332 US9224818B2 (en) | 2012-03-06 | 2015-01-14 | Semiconductor device and method for manufacturing the same |
| US14/597,834 US9224819B2 (en) | 2012-03-06 | 2015-01-15 | Semiconductor device and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012048899A JP5717677B2 (ja) | 2012-03-06 | 2012-03-06 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013187219A true JP2013187219A (ja) | 2013-09-19 |
| JP5717677B2 JP5717677B2 (ja) | 2015-05-13 |
Family
ID=49113276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012048899A Active JP5717677B2 (ja) | 2012-03-06 | 2012-03-06 | 半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (3) | US8987747B2 (ja) |
| JP (1) | JP5717677B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014187084A (ja) * | 2013-03-22 | 2014-10-02 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2015103780A (ja) * | 2013-11-28 | 2015-06-04 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置の製造方法 |
| JP2015213100A (ja) * | 2014-05-01 | 2015-11-26 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| US9209255B2 (en) | 2013-09-10 | 2015-12-08 | Kabushiki Kaisha Toshiba | Semiconductor device including an electrode structure formed on nitride semiconductor layers |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014185034A1 (ja) * | 2013-05-13 | 2014-11-20 | パナソニックＩｐマネジメント株式会社 | 半導体装置 |
| JP6401053B2 (ja) * | 2014-12-26 | 2018-10-03 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置の製造方法 |
| KR102446402B1 (ko) * | 2017-10-12 | 2022-09-21 | 어플라이드 머티어리얼스, 인코포레이티드 | 플라즈마 유발 손상을 감소시키기 위한 프로세스 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005260172A (ja) * | 2004-03-15 | 2005-09-22 | Matsushita Electric Ind Co Ltd | 半導体装置及び半導体レーザ装置の製造方法 |
| JP2011198974A (ja) * | 2010-03-19 | 2011-10-06 | Nec Corp | 半導体構造及びその製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7202504B2 (en) * | 2004-05-20 | 2007-04-10 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting element and display device |
| JP5348364B2 (ja) | 2007-08-27 | 2013-11-20 | サンケン電気株式会社 | ヘテロ接合型電界効果半導体装置 |
| US7985986B2 (en) * | 2008-07-31 | 2011-07-26 | Cree, Inc. | Normally-off semiconductor devices |
| JP5367429B2 (ja) | 2009-03-25 | 2013-12-11 | 古河電気工業株式会社 | ＧａＮ系電界効果トランジスタ |
-
2012
- 2012-03-06 JP JP2012048899A patent/JP5717677B2/ja active Active
- 2012-10-19 US US13/655,901 patent/US8987747B2/en active Active
-
2015
- 2015-01-14 US US14/596,332 patent/US9224818B2/en active Active
- 2015-01-15 US US14/597,834 patent/US9224819B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005260172A (ja) * | 2004-03-15 | 2005-09-22 | Matsushita Electric Ind Co Ltd | 半導体装置及び半導体レーザ装置の製造方法 |
| JP2011198974A (ja) * | 2010-03-19 | 2011-10-06 | Nec Corp | 半導体構造及びその製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014187084A (ja) * | 2013-03-22 | 2014-10-02 | Toshiba Corp | 半導体装置およびその製造方法 |
| US9209255B2 (en) | 2013-09-10 | 2015-12-08 | Kabushiki Kaisha Toshiba | Semiconductor device including an electrode structure formed on nitride semiconductor layers |
| JP2015103780A (ja) * | 2013-11-28 | 2015-06-04 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置の製造方法 |
| JP2015213100A (ja) * | 2014-05-01 | 2015-11-26 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20150126024A1 (en) | 2015-05-07 |
| US9224818B2 (en) | 2015-12-29 |
| US9224819B2 (en) | 2015-12-29 |
| JP5717677B2 (ja) | 2015-05-13 |
| US20130234152A1 (en) | 2013-09-12 |
| US8987747B2 (en) | 2015-03-24 |
| US20150123143A1 (en) | 2015-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5717677B2 (ja) | 半導体装置およびその製造方法 | |
| JP6035007B2 (ja) | Ｍｉｓ型の窒化物半導体ｈｅｍｔ及びその製造方法 | |
| JP5953706B2 (ja) | 化合物半導体装置及びその製造方法 | |
| KR101736277B1 (ko) | 전계 효과 트랜지스터 및 그 제조 방법 | |
| JP5940481B2 (ja) | 半導体装置 | |
| JP5347228B2 (ja) | 電界効果トランジスタ | |
| JP6642883B2 (ja) | 窒化物半導体装置およびその製造方法 | |
| WO2011118098A1 (ja) | 電界効果トランジスタ、電界効果トランジスタの製造方法、および電子装置 | |
| WO2011039800A1 (ja) | 半導体装置 | |
| WO2011118099A1 (ja) | 電界効果トランジスタ、電界効果トランジスタの製造方法、および電子装置 | |
| JP2016143842A (ja) | 半導体装置及びその製造方法 | |
| JP2012175018A (ja) | 化合物半導体装置 | |
| JP2008270794A (ja) | 半導体装置及びその製造方法 | |
| JP5306438B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| WO2012111363A1 (ja) | 横型半導体装置 | |
| JP2013077609A (ja) | 化合物半導体装置の製造方法 | |
| JP2014045174A (ja) | 窒化物半導体装置 | |
| KR101078143B1 (ko) | 복합 패시베이션 유전막을 갖는 이종접합 전계효과 트랜지스터 및 그 제조방법 | |
| JP2014078561A (ja) | 窒化物半導体ショットキバリアダイオード | |
| JP6687831B2 (ja) | 化合物半導体装置及びその製造方法 | |
| CN209766428U (zh) | 一种新型mis-hemt器件结构 | |
| JP2013229458A (ja) | ヘテロ接合電界効果型トランジスタおよびその製造方法 | |
| JP2016167522A (ja) | 半導体装置 | |
| JP5682601B2 (ja) | 化合物半導体装置 | |
| JP6350599B2 (ja) | 化合物半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140206 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140624 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140625 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140821 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150106 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150128 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150217 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150317 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5717677 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |