JP2014187084A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2014187084A
JP2014187084A JP2013059322A JP2013059322A JP2014187084A JP 2014187084 A JP2014187084 A JP 2014187084A JP 2013059322 A JP2013059322 A JP 2013059322A JP 2013059322 A JP2013059322 A JP 2013059322A JP 2014187084 A JP2014187084 A JP 2014187084A
Authority
JP
Japan
Prior art keywords
silicon nitride
nitride film
silicon
semiconductor layer
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013059322A
Other languages
English (en)
Other versions
JP5940481B2 (ja
Inventor
Masahiko Kuraguchi
雅彦 蔵口
Akira Yoshioka
啓 吉岡
Miki Yumoto
美樹 湯元
Naofumi Saito
尚史 齋藤
Kohei Oma
浩平 大麻
Toru Sugiyama
亨 杉山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2013059322A priority Critical patent/JP5940481B2/ja
Priority to KR1020130162123A priority patent/KR101545066B1/ko
Priority to CN201310737010.9A priority patent/CN104064598A/zh
Priority to US14/215,203 priority patent/US9337300B2/en
Publication of JP2014187084A publication Critical patent/JP2014187084A/ja
Application granted granted Critical
Publication of JP5940481B2 publication Critical patent/JP5940481B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/326—Application of electric currents or fields, e.g. for electroforming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

【課題】電流コラプスの抑制を実現させる窒化物半導体装置を提供する。
【解決手段】実施の形態の半導体装置は、窒化物半導体層と、窒化物半導体層上に形成されるゲート電極と、窒化物半導体層上に形成されるソース電極と、窒化物半導体層上にゲート電極に対しソース電極の反対側に形成されるドレイン電極と、ドレイン電極とゲート電極との間の窒化物半導体層上に形成される第１の窒化珪素膜と、窒化物半導体層とゲート電極との間に形成され、珪素の窒素に対する原子比が前記第１の窒化珪素膜よりも低い第２の窒化珪素膜と、を備える。
【選択図】図１

Description

本発明の実施の形態は、半導体装置およびその製造方法に関する。
高い絶縁破壊強度を有する窒化物半導体は、パワーエレクトロニクス用半導体装置、もしくは、高周波パワー半導体装置などへの応用が期待されている。しかしながら、高電圧を印加した時に、オン抵抗が増大し、ドレイン電流が大幅に減少する電流コラプスという現象が顕著になる。この現象が、半導体装置の特性に影響を及ぼすことが分かっている。
高性能な窒化物系半導体装置を実現するために、電流コラプスの抑制が望まれている。
特開２０１０−２０６１１０号公報
本発明は、上記事情を考慮してなされたものであり、その目的とするところは、電流コラプスの抑制を実現させる半導体装置およびその製造方法を提供することにある。
本発明の一態様の半導体装置は、窒化物半導体層と、窒化物半導体層上に形成されるゲート電極と、窒化物半導体層上に形成されるソース電極と、窒化物半導体層上にゲート電極に対しソース電極の反対側に形成されるドレイン電極と、ドレイン電極と前記ゲート電極との間の窒化物半導体層上に形成される第１の窒化珪素膜と、窒化物半導体層とゲート電極との間に形成され、珪素の窒素に対する原子比が前記第１の窒化珪素膜よりも低い第２の窒化珪素膜と、を有することを特徴とする。
第１の実施の形態の半導体装置の構成を示す断面図である。 複数のデバイス構造と電流コラプスの関係を示す図である。 複数の窒化珪素膜についてのゲートリーク電流の評価結果を示す図である。 第１の実施の形態の半導体装置の製造方法を示す工程断面図である。 第１の実施の形態の半導体装置の製造方法を示す工程断面図である。 第１の実施の形態の半導体装置の製造方法を示す工程断面図である。 第１の実施の形態の半導体装置の製造方法を示す工程断面図である。 第１の実施の形態の半導体装置の製造方法を示す工程断面図である。 第５の実施の形態の半導体装置の構成を示す断面図である。 第６の実施の形態の半導体装置の構成を示す断面図である。 第７の実施の形態の半導体装置の構成を示す断面図である。 第８の実施の形態の半導体装置の構成を示す断面図である。
本明細書中、珪素の窒素に対する原子比とは、同一体積中の珪素原子の個数の窒素原子の個数に対する比（珪素原子個数／窒素原子個数）を表すものとする。
（第１の実施の形態）
本実施の形態の半導体装置は、窒化物半導体層と、窒化物半導体層上に形成されるゲート電極と、窒化物半導体層上に形成されるソース電極と、窒化物半導体層上にゲート電極に対しソース電極の反対側に形成されるドレイン電極と、ドレイン電極と前記ゲート電極との間の窒化物半導体層上に形成される第１の窒化珪素膜と、窒化物半導体層とゲート電極との間に形成され、珪素の窒素に対する原子比が前記第１の窒化珪素膜よりも低い第２の窒化珪素膜と、を備えている。
図１は、本実施の形態の半導体装置の構成を示す断面図である。この半導体装置は、基板１０上の窒化物半導体層１１上に形成されている。基板１０は、例えば、シリコン（Ｓｉ）である。
基板１０と窒化物半導体層１１との間には、バッファ層（図示せず）が設けられる。バッファ層は基板１０と窒化物半導体層１１との間の格子不整合を緩和する機能を備える。バッファ層は、例えば、窒化アルミニウムガリウム（ＡｌｘＧａ１−ｘＮ（０＜ｘ＜１））の多層構造で形成される。
また、窒化物半導体層１１は、動作層（チャネル層）１１ａと障壁層（電子供給層）１１ｂとの積層構造を備える。動作層１１ａは、例えば、窒化ガリウム（ＧａＮ）であり、障壁層１１ｂは、例えば、窒化アルミニウムガリウム（ＡｌＧａＮ）である。障壁層１１ｂは、窒化ガリウム（ＧａＮ）、窒化アルミニウムガリウム（ＡｌｘＧａ１−ｘＮ（０＜ｘ＜１））、窒化インジウム（ＩｎＮ）、窒化インジウムアルミニウム（ＩｎｙＡｌ１−ｙＮ（０＜ｙ＜１））、窒化インジウムガリウム（ＩｎｚＧａ１−ｚＮ（０＜ｚ＜１））等のいずれか、または、その組み合わせにより構成することが可能である。
動作層１１ａと障壁層１１ｂの間に、ヘテロ接合界面が形成されている。例えば、動作層１１ａの膜厚は０．１〜１０μｍであり、障壁層１１ｂの膜厚は１０〜５０ｎｍである。
本実施の形態では、２層の窒化物半導体層のヘテロ接合を用いた電界効果トランジスタである高電子移動度トランジスタ（ＨＥＭＴ）の例を示している。しかし、２層に限らず、種々の層構造を有する窒化物半導体層に対しても本実施の形態の構造を適用することが可能である。本実施の形態のように、ヘテロ接合を用いたＨＥＭＴは、チャネル移動度が高いため、オン抵抗を小さくすることが可能であり、パワーエレクトロニクス用半導体装置に適している。また、高いチャネル移動度は高周波動作にも適している。
窒化物半導体層１１上には、第２の窒化珪素膜１２を間に挟んで、ゲート電極１４が形成される。第２の窒化珪素膜１２はゲート絶縁膜として機能する。ゲート電極１４は、例えば、金属電極である。金属電極は、例えば、ニッケル（Ｎｉ）電極、チタン（Ｔｉ）電極、アルミニウム（Ａｌ）電極、または、窒化チタン（ＴｉＮ）である。
また、窒化物半導体層１１上には、ゲート電極１４を間に挟んで、ソース電極１６とドレイン電極１８が設けられる。ソース電極１６とドレイン電極１８はそれぞれゲート電極１４と離間している。ソース電極１６とドレイン電極１８は、例えば、金属電極であり、金属電極は、例えば、アルミニウム（Ａｌ）を主成分とする電極である。ソース電極１６およびドレイン電極１８と、窒化物半導体層１１との間は、オーミックコンタクトであることが望ましい。
ソース電極１６とゲート電極１４との間、および、ドレイン電極１８とゲート電極との間の窒化物半導体層１１上には、第１の窒化珪素膜２０が形成される。第１の窒化珪素膜２０は窒化物半導体層１１の表面に接して形成されている。第１の窒化珪素膜２０は、ゲート電極１４とソース電極１６、ゲート電極１４とドレイン電極１８との間の窒化物半導体層１１の表面を保護する表面保護膜（またはパッシベーション膜）として機能する。
第２の窒化珪素膜１２は、第１の窒化珪素膜２０よりも、膜中の珪素（Ｓｉ）／窒素（Ｎ）比、すなわち珪素原子と窒素原子との原子比が低い。例えば、第１の窒化珪素膜２０の珪素の窒素に対する原子比は０．７５以上０．９未満であり、第２の窒化珪素膜１２の珪素の窒素に対する原子比は０．６以上０．７５未満である。なお、窒化珪素膜の珪素の窒素に対する原子比は、ラザフォード後方散乱分析（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）、Ｘ線光電子分光（ＸＰＳ：Ｘ−ｒａｙ ｐｈｏｔｏｅｌｅｃｔｒｏｎ ｓｐｅｃｔｒｏｓｃｏｐｙ）による測定から導出することが可能である。
窒化物半導体を用いた半導体装置においては、ソース電極−ドレイン電極間に高電圧ストレスを印加した時に、ドレイン電流が減少する電流コラプスという現象が生じることが知られている。電流コラプスは、半導体装置の電流パスに形成される電荷トラップが原因と考えられる。
一般に、アルミニウム（Ａｌ）は酸素と結びつきやすく、障壁層１１ｂの窒化アルミニウムガリウムの結晶成長中に酸素が取り込まれる。アルミニウムと結びついた酸素が電荷のトラップとして機能する。また、障壁層１１ｂの最表面の窒素が、結晶成長中やその後の製造プロセス中に抜けやすく窒素欠陥が生ずる。この窒素欠陥が電荷のトラップとして機能する。
ソース電極−ドレイン電極間に高電圧ストレスを印加した時、電流パスに存在する酸素や窒素欠陥等の表面準位に、電荷がトラップされる。その結果、ドレイン電流が減少し、電流コラプスが生じると考えられる。
電流コラプスを引き起こす表面準位の量は、窒化物半導体表面に形成される膜、例えば、窒化珪素膜の膜質に依存することが考えられる。一方、窒化物半導体表面に形成される膜、特にゲート絶縁膜では、電流コラプスの低減のみならず、膜のリーク電流をも低減することが望まれる。そこで、発明者らは、窒化物半導体表面に形成する窒化珪素膜の膜質と、電流コラプスおよびリーク電流との関係に着目した。
図２は、複数のデバイス構造と電流コラプスの関係を示す図である。デバイス構造は図１と同様のＨＥＭＴである。横軸がストレスとして印加した電圧、縦軸は、ストレス印加後のオン抵抗の変化率を示している。すなわち、電流コラプス現象の結果、ドレイン電流が減少し、オン抵抗が増加した割合を示す。オン抵抗の変化率の数字が大きいほど電流コラプスが大きいことを示している。
構造１は、図１に示す第１の窒化珪素膜（表面保護膜）２０と第２の窒化珪素膜（ゲート絶縁膜）１２の双方に珪素の窒素に対する原子比（Ｓｉ／Ｎ）が、０．７１の窒化珪素膜を適用する場合である。構造２は、図１に示す第１の窒化珪素膜２０と第２の窒化珪素膜１２の双方に珪素の窒素に対する原子比（Ｓｉ／Ｎ）が、０．８６の窒化珪素膜を適用する場合である。構造３は、図１に示す第１の窒化珪素膜２０と第２の窒化珪素膜１２の双方に珪素の窒素に対する原子比（Ｓｉ／Ｎ）が、０．６８の窒化珪素膜を適用する場合である。
そして、構造４が本実施の形態に相当するデバイス構造である。すなわち、図１に示す第１の窒化珪素膜２０に珪素の窒素に対する原子比（Ｓｉ／Ｎ）が、０．８６の窒化珪素膜を適用し、第２の窒化珪素膜１２に珪素の窒素に対する原子比（Ｓｉ／Ｎ）が、０．６８の窒化珪素膜を適用する場合である。
図２の構造１〜３の結果から明らかなように、珪素の窒素に対する原子比が高い窒化珪素膜を適用した場合の方が、抵抗変化率が小さい。すなわち、電流コラプスが抑制される。電流コラプスを抑制する観点から、珪素の窒素に対する原子比は０．７５以上であることが望ましく、０．８０以上であることがより望ましい。
このように、珪素の窒素に対する原子比が高い窒化珪素膜の適用により、電流コラプスが抑制されるのは、珪素リッチな膜中には、珪素と水素の結合（Ｓｉ−Ｈ結合）が多いことが一因とも考えられる。
すなわち、窒化珪素膜から水素が障壁層１１ｂ中に供給されると、障壁層１１ｂ中のアルミニウムと結合する酸素が還元により脱離する。そして、電荷のトラップとして機能する酸素が障壁層１１ｂから減少することで、電流コラプスが抑制されると考えられる。
また、窒化珪素膜から水素が供給されることで、障壁層１１ｂの窒素欠陥により生じた珪素（Ｓｉ）のダングリングボンドが、水素と結びつくことにより水素終端されることが考えらえる。そして、電荷のトラップとして機能する窒素欠陥が障壁層１１ｂから減少することで、電流コラプスが抑制されると考えられる。
図１の構造では、電流コラプスの原因となる電荷トラップは、特に、高電界となるゲート電極１４−ドレイン電極１８間に主に発生すると考えられる。したがって、特に、ゲート電極１４−ドレイン電極１８間の障壁層１１ｂ上に形成される第１の窒化珪素膜２０の珪素の窒素に対する原子比が高いことが望ましい。珪素の窒素に対する原子比は０．７５であると単結晶となるが、過剰な珪素が存在すると、珪素と水素が結合し、水素を含みやすくなる。したがって、珪素と珪素の窒素に対する原子比は０．７５以上であることが望ましい。また、珪素の窒素に対する原子比は１．０以下であることが望ましい。この比を超えて珪素を結晶中に含有させることが困難だからである。
第１の窒化珪素膜２０からの水素供給量を多くするため、第１の窒化珪素膜２０の水素含有量が１ａｔ％（原子パーセント）以上５０ａｔ％以下であることが望ましい。この範囲を下回ると電流コラプスの抑制が十分とならないおそれがあるからである。また、この範囲を超えて水素を含有させることは困難だからである。電流コラプス抑制の観点から、水素含有量は、１０ａｔ％以上であることがより望ましく、２０ａｔ％以上であることがさらに望ましい。この場合の水素含有量とは、窒化珪素膜の水素の原子パーセントを表すものとする。
膜中の水素含有量は、例えば、二次イオン質量分析（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ−ｍｉｃｒｏｂｒｏｂｅ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により測定することが可能である。構造１の場合、窒化珪素膜の水素含有量は０．３ａｔ％であり、構造２の場合、窒化珪素膜の水素含有量は２３ａｔ％である。
図３は、複数の窒化珪素膜についてのゲートリーク電流の評価結果を示す図である。図中、膜１は、図２の構造１で用いた珪素の窒素に対する原子比が０．７１の窒化珪素膜である。膜２は、図２の構造２で用いた珪素の窒素に対する原子比が０．８６の窒化珪素膜である。膜３は、図２の構造３で用いた珪素の窒素に対する原子比が０．６８の窒化珪素膜である。膜５は、珪素の窒素に対する原子比が０．７５の窒化珪素膜である。
図３から明らかなように、珪素の窒素に対する原子比が低い、すなわち珪素の少ない窒化珪素膜を適用した場合の方が、ゲートリーク電流が抑制される。これは、窒化珪素膜中に存在するＳｉ−Ｈ結合が、リーク電流の経路として機能するためと考えられる。ゲートリーク電流を抑制する観点からは、珪素の窒素に対する原子比が０．７５未満であることが望ましく、０．７１以下であることがより望ましい。
このように、電流コラプスを抑制する観点からは、珪素の窒素に対する原子比の高い窒化珪素膜を適用することが望ましく、ゲートリーク電流を抑制する観点からは、珪素の窒素に対する原子比の低い窒化珪素膜を適用することが望ましい。
本実施の形態の半導体装置は、ゲート電極１４とドレイン電極１８との間の表面保護膜として機能する第１の窒化珪素膜２０には、比較的、珪素の窒素に対する原子比の高い窒化珪素膜を適用する。そして、ゲート絶縁膜として機能する第２の窒化珪素膜１２としては、比較的、珪素の窒素に対する原子比の低い窒化珪素膜を適用する。したがって、本実施の形態の半導体装置によれば、電流コラプスの抑制とゲートリーク電流の低減とを両立させることが可能となる。
上述のように、窒化珪素膜の水素含有量は、珪素の窒素に対する原子比に依存する。第２の窒化珪素膜１２の珪素の窒素に対する原子比は、第１の窒化珪素膜２０よりも低いことが望ましい。したがって、第２の窒化珪素膜１２の水素含有量は第１の窒化珪素膜２０の水素含有量よりも低いことが望ましい。
図２中、構造４は、本実施の形態の半導体装置のデバイス構造での電流コラプスの評価結果である。第２の窒化珪素膜１２に珪素の窒素に対する原子比の低い窒化珪素膜を適用しているが、第１の窒化珪素膜２０に珪素の窒素に対する原子比の高い窒化珪素膜を適用することで、電流コラプスが抑制されている。
なお、第１の窒化珪素膜２０の誘電率は４以上７以下であることが望ましい。窒化珪素膜の誘電率は水素の含有量に依存し、水素含有量が上がれば誘電率は低下する。誘電率が７以下であれば、トラップ低減のために十分な水素が膜中に含有されると考えられる。誘電率が４未満の窒化珪素膜は存在しがたい。
また、第１の窒化珪素膜２０が引張り応力を備えることが望ましい。窒化珪素膜の応力は水素の含有量に依存し、トラップ低減のために十分な水素が含有されることで引張り応力を備える。
また、第１の窒化珪素膜２０の屈折率が２以上３．５以下であることが望ましい。窒化珪素膜の屈折率は、膜中の珪素の窒素に対する原子比に依存し、珪素の窒素に対する原子比が高いほど屈折率が高くなる。窒化珪素膜の屈折率が２以上あれば、電流コラプス抑制のために十分な珪素の窒素に対する原子比を備える。屈折率が３．５より大きい窒化珪素膜は存在しがたい。
また、窒化珪素膜に塩素を含有させることで、リーク電流を抑制することが可能となる。第２の窒化珪素膜１２の塩素含有量は０．５ａｔ％以上５ａｔ％％以下であることが望ましい。上記範囲を下回ると、リーク電流が十分抑制できないおそれがあるからである。また、上記範囲を超える成膜は困難だからである。リーク電流をさらに抑制する観点から、塩素含有量は、１％ａｔ％以上であることがより望ましい。この場合の塩素含有量とは、窒化珪素膜の塩素原子比を表すものとする。膜中の塩素含有量は、例えば、二次イオン質量分析により測定することが可能である。
また、窒化珪素膜に酸素を含有させることで、リーク電流を抑制することが可能となる。ゲートリーク電流を抑制する観点から、第２の窒化珪素膜１２に酸素原子が１×１０１９ｃｍ−３以上含まれることが望ましい。もっとも、表面保護膜に過度に酸素が含有されると、障壁層１１ｂが酸化され、電流コラプスの増大を招く恐れがある。したがって、第１の窒化珪素膜２０の酸素含有量は、第２の窒化珪素膜１２の酸素含有量よりも少ないことが望ましい。膜中の酸素含有量は、例えば、二次イオン質量分析により測定することが可能である。電流コラプスの抑制の観点から、第１の窒化珪素膜２０に含まれる酸素原子が１×１０２０ｃｍ−３以下であることが望ましい。
ゲート絶縁膜として機能する第２の窒化珪素膜１２は、リーク電流低減のためには厚い方が良いが、厚いほどしきい値が負に大きくなってしまう。このため、パワーエレクトロニクス用のスイッチング素子として考えると、膜厚は５０ｎｍ以下であることが望ましい。
また、パワーエレクトロニクス用半導体として素子に高電界が印加されると、横型素子においては表面保護膜にも高電界が印加される。このことから、表面保護膜である第１の窒化珪素膜２０には所定の厚さが必要であり、膜厚は２０ｎｍ以上であることが望ましい。
次に、本実施の形態の半導体装置の製造方法について記述する。本実施の形態の半導体装置の製造方法は、窒化物半導体層上に第１の窒化珪素膜を形成し、第１の窒化珪素膜の一部を除去し、窒化物半導体層を露出させ、窒化物半導体層上に珪素の窒素に対する原子比が第１の窒化珪素膜よりも低い第２の窒化珪素膜を形成し、第２の窒化珪素膜上にゲート電極を形成し、窒化物半導体層上にソース電極を形成し、窒化物半導体層上にゲート電極に対しソース電極の反対側にドレイン電極を形成する。そして、第１の窒化珪素膜を、プラズマ化学気相成長法（ＰＥ−ＣＶＤ）を用いて形成し、第２の窒化珪素膜を、第１の窒化珪素膜形成時より、原料ガス中の珪素の窒素に対する原子比が小さい条件でプラズマ化学気相成長法（ＰＥ−ＣＶＤ）を用いて形成する。
図４〜図８は、本実施の形態の半導体装置の製造方法を示す工程断面図である。
まず、例えば、シリコンの基板１０を準備する。そして、基板１０上に、例えば、有機金属ＣＶＤ（ＭＯＣＶＤ）法により、バッファ層（図示せず）を介して、動作層１１ａと障壁層１１ｂを形成する（図４）。バッファ層は、例えば、窒化アルミニウムガリウム（ＡｌｘＧａ１−ｘＮ（０＜ｘ＜１））の多層構造で形成される。動作層１１ａは、例えば、膜厚０．１〜１０μｍの窒化ガリウム（ＧａＮ）であり、障壁層１１ｂは、例えば、膜厚１０〜５０ｎｍの窒化アルミニウムガリウム（ＡｌＧａＮ）である。
次に、動作層１１ａと障壁層１１ｂの積層構造を備える窒化物半導体層１１上に、第１の窒化珪素膜２０を形成する。第１の窒化珪素膜２０の形成は、プラズマ化学気相成長法を用いて行う。第１の窒化珪素膜２０の膜厚は、例えば、２０〜５０ｎｍである。
次に、第１の窒化珪素膜２０上に、フォトリソグラフィー法により、フォトレジスト膜２１を形成する（図５）。そして、このフォトレジスト膜２１をエッチングマスクとしてウェットエッチング法により第１の窒化珪素膜２０をパターニングする。第１の窒化珪素膜２０が、選択的に除去され、後にゲート電極、ソース電極、ドレイン電極が形成される領域の障壁層１１ｂを露出させる。ウェットエッチング法のエッチング液は、例えば、フッ化アンモニウム溶液である。
次に、第１の窒化珪素膜２０上および障壁層１１ｂ上に、第２の窒化珪素膜１２を形成する（図６）。第２の窒化珪素膜１２の形成は、プラズマ化学気相成長法を用いて行う。この際、第１の窒化珪素膜形成時より、原料ガス中の珪素の窒素に対する原子比が小さい条件で、成膜を行う。例えば、珪素の原料ガスとしてシラン（ＳｉＨ４）、窒素の原料ガスとしてアンモニア（ＮＨ４）を用いる場合、シラン／アンモニア流量比の小さい条件で、成膜を行う。このプロセスにより、珪素の窒素に対する原子比が第１の窒化珪素膜２０よりも低い第２の窒化珪素膜１２が形成される。第２の窒化珪素膜１２の膜厚は、例えば、１０〜５０ｎｍである。
次に、第２の窒化珪素膜１２上に、フォトリソグラフィー法により、新たにフォトレジスト膜２３を形成する（図７）。そして、このフォトレジスト膜２３をエッチングマスクとしてウェットエッチング法により第２の窒化珪素膜１２をパターニングする。第２の窒化珪素膜１２が、選択的に除去され、後にソース電極、ドレイン電極が形成される領域の障壁層１１ｂを露出する。ウェットエッチング法のエッチング液は、例えば、フッ化アンモニウム溶液である。
その後、フォトレジスト膜２３上に、オーミック電極形成用の金属膜を蒸着する。金属膜は、例えば、アルミニウム膜である。そして、リフトオフ法を用いて、ソース電極１６およびドレイン電極１８を形成する（図８）。
次に、第２の窒化珪素膜１２上に、フォトリソグラフィー法により、新たにゲート電極部が開口されたフォトレジスト膜（図示せず）を形成する。そして、フォトレジスト膜上に、ゲート電極形成用の金属膜を蒸着する。金属膜は、例えば、ニッケル膜である。そして、リフトオフ法を用いて、ゲート電極１４を形成する。
以上の製造方法により、図１に示す半導体装置が製造される。
プラズマ化学気相成長法は、原料ガスであるシラン（ＳｉＨ４）およびアンモニア（ＮＨ４）の流量比を調整することで、珪素の窒素に対する原子比の異なる窒化珪素膜を形成しやすい。例えば、シラン／アンモニア流量比を１０／８とすると、珪素の窒素に対する原子比が０．８６の窒化珪素膜が形成される。一方、例えば、シラン／アンモニア流量比を１０／３０とすると、珪素の窒素に対する原子比が０．６８の窒化珪素膜が形成される。なお、シラン／アンモニア流量比は、シランおよびアンモニアを１００％ガスに換算した場合の流量比である。
また、プラズマ化学気相成長法の成膜温度は、２５０〜４５０℃と比較的低温である。したがって、比較的、水素含有量の高い窒化珪素膜を形成しやすいため表面保護膜の形成に有用である。
図２の構造２および構造３、図３の膜２、膜３はプラズマ化学気相成長法を用いて成膜されている。
本実施の形態は上記構成により、電流コラプスの抑制とゲートリーク電流の低減とを両立させる半導体装置を実現することが可能となる。
（第２の実施の形態）
本実施の形態の半導体装置の製造方法は、第１の窒化珪素膜を、プラズマ化学気相成長（ＰＥ−ＣＶＤ）法を用いて形成し、第２の窒化珪素膜を、減圧化学気相成長（ＬＰＣＶＤ）法を用いて形成すること以外は、第１の実施の形態と同様である。したがって、第１の実施の形態と重複する内容については、記述を省略する。
表面保護膜となる第１の窒化珪素膜２０（図５参照）を、比較的、シラン（ＳｉＨ４）／アンモニア（ＮＨ４）流量比の大きい条件で、プラズマ化学気相成長法を用いて形成する。これにより、比較的、珪素の窒素に対する原子比が高い窒化珪素膜が堆積される。
そして、ゲート絶縁膜となる第２の窒化珪素膜１２を、減圧化学気相成長法を用いて形成する（図６参照）。この際、第２の窒化珪素膜１２の珪素の窒素に対する原子比が、第１の窒化珪素膜２０よりも低くなる条件で成膜を行う。成膜温度は、プラズマ化学気相成長法よりも高く、例えば、６００〜９００℃である。
ゲート絶縁膜には、広範囲での駆動電圧を可能とするために、低いリーク電流と高い絶縁耐圧が求められる。また、低いリーク電流と高い絶縁耐圧の保証、すなわち、長期信頼性も求められる。
減圧化学気相成長法では、プラズマ化学気相成長法やＥＣＲプラズマスパッタ法に比較して、高温で成膜が行われる。このため、比較的、水素の含有量の低い膜の成膜が可能である。また、装置特性上、パーティクルの低減も容易である。したがって、低いリーク電流と高い絶縁耐圧を備え、長期信頼性にも優れた高品質の窒化珪素膜を形成することが可能である。
また、原料ガスにジクロロシラン等のクロロシランガスを用いることで、塩素を窒化珪素膜中に導入することができる。したがって、さらに、ゲートリーク電流の抑制される窒化珪素膜の形成が可能である。
図３の膜５は、減圧化学気相成長法を用いて成膜されている。
本実施の形態によれば、珪素の窒素に対する原子比が低い第２の窒化珪素膜１２を、減圧化学気相成長法を用いて形成することで、高品質なゲート絶縁膜を備える半導体装置が製造される。そして、表面保護膜となる第１の窒化珪素膜２０に珪素の窒素に対する原子比が高い窒化珪素膜を形成することで、電流コラプスも抑制された半導体装置が製造される。
（第３の実施の形態）
本実施の形態の半導体装置の製造方法は、第１の窒化珪素膜を、ＥＣＲ（電子サイクロトロン共鳴）プラズマスパッタ法を用いて形成し、第２の窒化珪素膜を、プラズマ化学気相成長法を用いて形成すること以外は、第１または第２の実施の形態と同様である。したがって、第１または第２の実施の形態と重複する内容については、記述を省略する。
表面保護膜となる第１の窒化珪素膜２０（図５参照）を、ＥＣＲプラズマスパッタ法で形成する。この際、比較的、珪素の窒素に対する原子比が高い窒化珪素膜を形成する。成膜温度は、例えば、２０〜３００℃である。
そして、ゲート絶縁膜となる第２の窒化珪素膜１２を、プラズマ化学気相成長法を用いて形成する（図６参照）。この際、第２の窒化珪素膜１２の珪素の窒素に対する原子比が、第１の窒化珪素膜２０よりも低くなる条件で成膜を行う。
ＥＣＲプラズマスパッタ法は、固体ソースと窒素ガスのみで成膜するため、他のＣＶＤ法に対して、中間生成物や不純物の取り込みを抑制できる。したがって、良質な半導体の表面保護膜形成方法として適している。
図２の構造１、図３の膜１はＥＣＲプラズマスパッタ法を用いて成膜されている。
そして、プラズマ化学気相成長法を用いて、珪素の窒素に対する原子比が低い第２の窒化珪素膜１２を、形成することで、ゲートリーク電流の抑制されたゲート絶縁膜の形成可能である。また、装置特性上ＥＣＲプラズマスパッタ法よりもさらにパーティクルの低減が容易であり、高品質のゲート絶縁膜を形成することが可能である。
図２の構造３、図３の膜３は、プラズマ化学気相成長法を用いて、珪素の窒素に対する原子比が低くなる条件で成膜されている。
本実施の形態によれば、珪素の窒素に対する原子比が低い第２の窒化珪素膜１２を、プラズマ化学気相成長法を用いて形成することで、高品質なゲート絶縁膜を備える半導体装置が製造される。そして、表面保護膜となる第１の窒化珪素膜２０に珪素の窒素に対する原子比が高い窒化珪素膜を形成することで、電流コラプスも抑制された半導体装置が製造される。そして、表面保護膜となる第１の窒化珪素膜２０に膜質に優れたＥＣＲプラズマスパッタ法を用いることで、半導体装置の信頼性も向上する。
（第４の実施の形態）
本実施の形態の半導体装置の製造方法は、窒化物半導体層上にＥＣＲプラズマスパッタ法を用いて第１の窒化珪素膜を形成し、第１の窒化珪素膜の一部を除去し、窒化物半導体層を露出させ、窒化物半導体層上に減圧化学気相成長法を用いて第２の窒化珪素膜を形成し、第２の窒化珪素膜上にゲート電極を形成し、窒化物半導体層上にソース電極を形成し、窒化物半導体層上にゲート電極に対しソース電極の反対側にドレイン電極を形成する。第１ないし第３の実施の形態と重複する内容については、一部記述を省略する。
表面保護膜となる第１の窒化珪素膜２０（図５参照）を、ＥＣＲプラズマスパッタ法で形成する。成膜温度は、例えば、２０〜３００℃である。
そして、ゲート絶縁膜となる第２の窒化珪素膜１２を、減圧化学気相成長法を用いて形成する（図６参照）。この際、第２の窒化珪素膜１２の珪素の窒素に対する原子比が、第１の窒化珪素膜２０よりも低くなる条件で成膜を行うことが望ましい。成膜温度は、ＥＣＲプラズマスパッタ法よりも高く、例えば、６００〜９００℃である。
ＥＣＲプラズマスパッタ法は、固体ソースと窒素ガスのみで成膜するため、他のＣＶＤ法に対して、中間生成物や不純物の取り込みを抑制できる。したがって、良質な半導体の表面保護膜形成方法として適している。
図２の構造１、図３の膜１はＥＣＲプラズマスパッタを用いて成膜されている。
そして、上述のように、減圧化学気相成長法では、低いリーク電流と高い絶縁耐圧を備え、長期信頼性にも優れた窒化珪素膜を形成することが可能である。
図３の膜５は、減圧化学気相成長法を用いて成膜されている。
本実施の形態によれば、第２の窒化珪素膜１２を、減圧化学気相成長法を用いて形成することで、高品質なゲート絶縁膜を備える半導体装置が製造される。そして、表面保護膜となる第１の窒化珪素膜２０に膜質に優れたＥＣＲプラズマスパッタ法を用いることで、半導体装置の信頼性も向上する。
（第５の実施の形態）
本実施の形態の半導体装置は、ソース電極とゲート電極との間の窒化物半導体層上に形成され、珪素の窒素に対する原子比が第１の窒化珪素膜よりも低い第３の窒化珪素膜を備えること以外は、第１の実施の形態と同様である。したがって、第１の実施の形態と重複する内容については、記述を省略する。
図９は、本実施の形態の半導体装置の構成を示す断面図である。ソース電極１６とゲート電極１４との間の窒化物半導体層１１上に形成され、珪素の窒素に対する原子比が第１の窒化珪素膜２０よりも低い第３の窒化珪素膜２２を備える。
電流コラプスの要因となる電荷のトラップは、デバイスの動作中に高電界のかかるゲート電極１４とドレイン電極１８との間で顕著となる。このため、ソース電極１６とゲート電極１４との間の窒化物半導体層１１上に形成される第３の窒化珪素膜２２の膜質については、電流コラプス抑制の観点からの制約が少ない。したがって、電流コラプス以外の特性向上に着目して、膜質の最適化を図ることが可能となる。
本実施の形態では、第３の窒化珪素膜２２の珪素の窒素に対する原子比を、第１の窒化珪素膜２０よりも低くすることで、例えば、表面保護膜中のリーク電流を抑制し、ゲート電極１４と窒化物半導体層１１、または、ゲート電極１４とソース電極１６間のリーク電流を抑制する。よって、高耐圧の半導体装置を提供することが可能となる。
（第６の実施の形態）
本実施の形態の半導体装置は、ソース電極とゲート電極との間の窒化物半導体層上に形成される第３の窒化珪素膜と第２の窒化珪素膜とが、連続する同一の膜であること以外は、第５の実施の形態と同様である。したがって、第５の実施の形態と重複する内容については、記述を省略する。
図１０は、本実施の形態の半導体装置の構成を示す断面図である。ソース電極１６とゲート電極１４との間の窒化物半導体層１１上に形成され、珪素の窒素に対する原子比が第１の窒化珪素膜２０よりも低い第３の窒化珪素膜２２を備える。そして、第３の窒化珪素膜２２と第２の窒化珪素膜１２とが、連続する同一の膜である。
図１０の構造では、半導体装置のゲート長のゲート電極１４のソース電極１６側の端部は、表面保護膜（第１の窒化珪素膜２０）の加工によって規定されるのではなく、ゲート電極１４自身の加工によって規定される。
本実施の形態によっても、第５の実施の形態と同様の効果が得られる。また、ゲート長の一端を、プロセス変換差およびプロセスばらつきの大きいウェットエッチングにより規定するのではなく、例えば、ゲート電極のリフトオフプロセスのためのレジストのパターニングのみで規定することが可能である。したがって、ゲート長のばらつきが抑制され、半導体装置の特性を安定させることが可能となる。
（第７の実施の形態）
本実施の形態の半導体装置は、ゲート電極の端部が表面保護膜の間の溝部に設けられること以外は、第１の実施の形態と同様である。したがって、第１の実施の形態と重複する内容については、記述を省略する。
図１１は、本実施の形態の半導体装置の構成を示す断面図である。ゲート電極１４の端部が、表面保護膜となる第１の窒化珪素膜２０間の溝部の、第２の窒化珪素膜１２上に設けられる。
本実施の形態によれば、ゲート長の両端を、プロセス変換差およびプロセスばらつきの大きいウェットエッチングにより規定するのではなく、例えば、ゲート電極のリフトオフプロセスのためのレジストのパターニングのみで規定することが可能である。したがって、ゲート長のばらつきが抑制され、半導体装置の特性を安定させることが可能となる。
（第８の実施の形態）
本実施の形態の半導体装置は、ソース電極と第１の窒化珪素膜、ドレイン電極と第１の窒化珪素膜との間に、第２の窒化珪素膜が介在すること以外は、第１の実施の形態と同様である。したがって、第１の実施の形態と重複する内容については、記述を省略する。
図１２は、本実施の形態の半導体装置の構成を示す断面図である。ソース電極１６と第１の窒化珪素膜２０、ドレイン電極１８と第１の窒化珪素膜２０との間に、第２の窒化珪素膜１２が介在する。
本実施の形態によれば、第２の窒化珪素膜１２が拡散防止膜となり、ソース電極１６またはドレイン電極１８に含まれる金属、例えば、アルミニウムが、第１の窒化珪素膜２０中に拡散することを防止できる。したがって、ソース電極１６またはドレイン電極１８に含まれる金属が、第１の窒化珪素膜２０や窒化物半導体層１１中に拡散してデバイス特性が変動することを抑制することが可能である。
実施の形態では、ヘテロ接合を用いた電界効果トランジスタを例に説明したが、この形態に限らず、窒化物半導体を用いたその他のトランジスタに、本発明を適用することが可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ 基板
１１ 窒化部物半導体層
１２ 第２の窒化珪素膜（ゲート絶縁膜）
１４ ゲート電極
１６ ソース電極
１８ ドレイン電極
２０ 第１の窒化珪素膜（表面保護膜）
２２ 第３の窒化珪素膜

Claims (14)

  1. 窒化物半導体層と、
    前記窒化物半導体層上に形成されるゲート電極と、
    前記窒化物半導体層上に形成されるソース電極と、
    前記窒化物半導体層上に前記ゲート電極に対し前記ソース電極の反対側に形成されるドレイン電極と、
    前記ドレイン電極と前記ゲート電極との間の前記窒化物半導体層上に形成される第１の窒化珪素膜と、
    前記窒化物半導体層と前記ゲート電極との間に形成され、珪素の窒素に対する原子比が前記第１の窒化珪素膜よりも低い第２の窒化珪素膜と、
    前記ソース電極と前記ゲート電極との間の前記窒化物半導体層上に形成され、珪素の窒素に対する原子比が前記第１の窒化珪素膜よりも低い第３の窒化珪素膜と、
    を有し、
    前記第１の窒化珪素膜の珪素の窒素に対する原子比が、０．７５以上であり、
    前記第１の窒化珪素膜の水素含有量が１０ａｔ％以上であり、
    前記第１の窒化珪素膜の誘電率が７以下であり、
    前記第１の窒化珪素膜が引張り応力を備え、
    前記第２の窒化珪素膜の水素含有量が前記第１の窒化珪素膜の水素含有量よりも低く、
    前記第２の窒化珪素膜の塩素含有量が０．５ａｔ％以上であり、
    前記窒化物半導体層が、窒化ガリウムと前記窒化ガリウム上の窒化アルミニウムガリウムとの積層構造を備え、前記窒化アルミニウムガリウム上に前記第１および第２の窒化珪素膜が形成されることを特徴とする半導体装置。
  2. 窒化物半導体層と、
    前記窒化物半導体層上に形成されるゲート電極と、
    前記窒化物半導体層上に形成されるソース電極と、
    前記窒化物半導体層上に前記ゲート電極に対しソース電極の反対側に形成されるドレイン電極と、
    前記ドレイン電極と前記ゲート電極との間の前記窒化物半導体層上に形成される第１の窒化珪素膜と、
    前記窒化物半導体層と前記ゲート電極との間に形成され、珪素の窒素に対する原子比が前記第１の窒化珪素膜よりも低い第２の窒化珪素膜と、
    を有することを特徴とする半導体装置。
  3. 前記第１の窒化珪素膜の珪素の窒素に対する原子比が、０．７５以上であることを特徴とする請求項２記載の半導体装置。
  4. 前記第１の窒化珪素膜の水素含有量が１０ａｔ％以上であることを特徴とする請求項２または請求項３記載の半導体装置。
  5. 前記第１の窒化珪素膜の誘電率が７以下であることを特徴とする請求項２ないし請求項４いずれか一項記載の半導体装置。
  6. 前記第１の窒化珪素膜が引張り応力を備えることを特徴とする請求項２ないし請求項５いずれか一項記載の半導体装置。
  7. 前記第２の窒化珪素膜の水素含有量が前記第１の窒化珪素膜の水素含有量よりも低いことを特徴とする請求項２ないし請求項６いずれか一項記載の半導体装置。
  8. 前記第２の窒化珪素膜の塩素含有量が０．５ａｔ％以上であることを特徴とする請求項２ないし請求項７いずれか一項記載の半導体装置。
  9. 前記ソース電極と前記ゲート電極との間の前記窒化物半導体層上に形成され、珪素の窒素に対する原子比が前記第１の窒化珪素膜よりも低い第３の窒化珪素膜をさらに有することを特徴とする請求項２ないし請求項８いずれか一項記載の半導体装置。
  10. 窒化物半導体層上に第１の窒化珪素膜を形成し、
    前記第１の窒化珪素膜の一部を除去して、前記窒化物半導体層を露出させ、
    前記窒化物半導体層上に珪素の窒素に対する原子比が前記第１の窒化珪素膜よりも低い第２の窒化珪素膜を形成し、
    前記第２の窒化珪素膜上にゲート電極を形成し、
    前記窒化物半導体層上にソース電極を形成し、
    前記窒化物半導体層上に前記ゲート電極に対しソース電極の反対側にドレイン電極を形成することを特徴とする半導体装置の製造方法。
  11. 前記第１の窒化珪素膜を、プラズマ化学気相成長法を用いて形成し、
    前記第２の窒化珪素膜を、前記第１の窒化珪素膜形成時より、原料ガス中の珪素の窒素に対する原子比が小さい条件でプラズマ化学気相成長法を用いて形成することを特徴とする請求項１０記載の半導体装置の製造方法。
  12. 前記第１の窒化珪素膜を、プラズマ化学気相成長法を用いて形成し、
    前記第２の窒化珪素膜を、減圧化学気相成長法を用いて形成することを特徴とする請求項１０記載の半導体装置の製造方法。
  13. 前記第１の窒化珪素膜を、ＥＣＲプラズマスパッタ法を用いて形成し、
    前記第２の窒化珪素膜を、プラズマ化学気相成長法を用いて形成することを特徴とする請求項１０記載の半導体装置の製造方法。
  14. 窒化物半導体層上にＥＣＲプラズマスパッタ法を用いて第１の窒化珪素膜を形成し、
    前記第１の窒化珪素膜の一部を除去し、前記窒化物半導体層を露出させ、
    前記窒化物半導体層上に減圧化学気相成長法を用いて第２の窒化珪素膜を形成し、
    前記第２の窒化珪素膜上にゲート電極を形成し、
    前記窒化物半導体層上にソース電極を形成し、
    前記窒化物半導体層上に前記ゲート電極に対しソース電極の反対側にドレイン電極を形成することを特徴とする半導体装置の製造方法。
JP2013059322A 2013-03-22 2013-03-22 半導体装置 Active JP5940481B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013059322A JP5940481B2 (ja) 2013-03-22 2013-03-22 半導体装置
KR1020130162123A KR101545066B1 (ko) 2013-03-22 2013-12-24 반도체 장치 및 그 제조 방법
CN201310737010.9A CN104064598A (zh) 2013-03-22 2013-12-26 半导体装置及其制造方法
US14/215,203 US9337300B2 (en) 2013-03-22 2014-03-17 Nitride-based semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013059322A JP5940481B2 (ja) 2013-03-22 2013-03-22 半導体装置

Publications (2)

Publication Number Publication Date
JP2014187084A true JP2014187084A (ja) 2014-10-02
JP5940481B2 JP5940481B2 (ja) 2016-06-29

Family

ID=51552227

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013059322A Active JP5940481B2 (ja) 2013-03-22 2013-03-22 半導体装置

Country Status (4)

Country Link
US (1) US9337300B2 (ja)
JP (1) JP5940481B2 (ja)
KR (1) KR101545066B1 (ja)
CN (1) CN104064598A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016181681A1 (ja) * 2015-05-12 2016-11-17 シャープ株式会社 電界効果トランジスタ
JP2017063089A (ja) * 2015-09-24 2017-03-30 三菱電機株式会社 半導体装置及びその製造方法
JP2017073499A (ja) * 2015-10-08 2017-04-13 ローム株式会社 窒化物半導体装置およびその製造方法
JP2019067826A (ja) * 2017-09-28 2019-04-25 キヤノン株式会社 撮像装置およびその製造方法ならびに機器
JP2021061298A (ja) * 2019-10-04 2021-04-15 住友電気工業株式会社 高電子移動度トランジスタの製造方法及び高電子移動度トランジスタ
JP2022517320A (ja) * 2019-01-03 2022-03-08 クリー インコーポレイテッド 向上されたドレイン電流ドリフト及び／又は漏れ電流性能を有する高電子移動度トランジスタ
US11742304B2 (en) 2018-07-19 2023-08-29 Wolfspeed, Inc. Radio frequency transistor amplifiers and other multi-cell transistors having isolation structures
US11757013B2 (en) 2018-07-11 2023-09-12 Wolfspeed, Inc. Drain and/or gate interconnect and finger structure

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6171435B2 (ja) * 2013-03-18 2017-08-02 富士通株式会社 半導体装置及びその製造方法、電源装置、高周波増幅器
US9761438B1 (en) * 2014-05-08 2017-09-12 Hrl Laboratories, Llc Method for manufacturing a semiconductor structure having a passivated III-nitride layer
EP3179515A1 (en) 2015-12-10 2017-06-14 Nexperia B.V. Semiconductor device and method of making a semiconductor device
TWI726951B (zh) 2015-12-17 2021-05-11 美商應用材料股份有限公司 處理氮化物膜之方法
JP6685890B2 (ja) * 2016-12-19 2020-04-22 株式会社東芝 半導体装置及びその製造方法
CN107578988B (zh) * 2017-09-13 2019-11-19 中国电子科技集团公司第十三研究所 碳化硅外延层钝化方法
US20190334021A1 (en) * 2018-02-09 2019-10-31 Semiconductor Components Industries, Llc Electronic Device Including a Conductive Layer Including a Ta Si Compound and a Process of Forming the Same
US11316038B2 (en) 2018-11-20 2022-04-26 Stmicroelectronics S.R.L. HEMT transistor with adjusted gate-source distance, and manufacturing method thereof
EP3955314A1 (en) * 2020-08-10 2022-02-16 Infineon Technologies Austria AG Group iii nitride device
US20220376085A1 (en) * 2021-05-20 2022-11-24 Cree, Inc. Methods of manufacturing high electron mobility transistors having improved performance
CN117637835A (zh) * 2024-01-23 2024-03-01 英诺赛科（珠海）科技有限公司 一种氮化镓器件及其制备方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270664A (ja) * 1997-03-28 1998-10-09 Hitachi Ltd 半導体集積回路装置の製造方法
JP2008130672A (ja) * 2006-11-17 2008-06-05 Furukawa Electric Co Ltd:The 窒化物系半導体ヘテロ接合電界効果トランジスタ
JP2008205392A (ja) * 2007-02-22 2008-09-04 Fujitsu Ltd 半導体装置及びその製造方法
JP2010238982A (ja) * 2009-03-31 2010-10-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2011529639A (ja) * 2008-07-31 2011-12-08 クリー インコーポレイテッド 常時オフ半導体デバイスおよびその作製方法
WO2012111363A1 (ja) * 2011-02-15 2012-08-23 シャープ株式会社 横型半導体装置
JP2012248632A (ja) * 2011-05-26 2012-12-13 Advanced Power Device Research Association 窒化物半導体装置および窒化物半導体装置の製造方法
JP2013149851A (ja) * 2012-01-20 2013-08-01 Sharp Corp 窒化物半導体装置
JP2013187219A (ja) * 2012-03-06 2013-09-19 Toshiba Corp 半導体装置およびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8823057B2 (en) * 2006-11-06 2014-09-02 Cree, Inc. Semiconductor devices including implanted regions for providing low-resistance contact to buried layers and related devices
JP2009267155A (ja) * 2008-04-25 2009-11-12 Sanken Electric Co Ltd 半導体装置
JP2010118556A (ja) 2008-11-13 2010-05-27 Furukawa Electric Co Ltd:The 半導体装置および半導体装置の製造方法
JP2010206110A (ja) * 2009-03-05 2010-09-16 Panasonic Corp 窒化物半導体装置
JP2010232610A (ja) 2009-03-30 2010-10-14 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2011155116A (ja) 2010-01-27 2011-08-11 Oki Electric Industry Co Ltd 半導体装置及びその製造方法
JP5185341B2 (ja) 2010-08-19 2013-04-17 株式会社東芝 半導体装置及びその製造方法
JP5998446B2 (ja) * 2011-09-29 2016-09-28 富士通株式会社 化合物半導体装置及びその製造方法
CN102945859A (zh) * 2012-11-07 2013-02-27 电子科技大学 一种GaN异质结HEMT器件

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270664A (ja) * 1997-03-28 1998-10-09 Hitachi Ltd 半導体集積回路装置の製造方法
JP2008130672A (ja) * 2006-11-17 2008-06-05 Furukawa Electric Co Ltd:The 窒化物系半導体ヘテロ接合電界効果トランジスタ
JP2008205392A (ja) * 2007-02-22 2008-09-04 Fujitsu Ltd 半導体装置及びその製造方法
JP2011529639A (ja) * 2008-07-31 2011-12-08 クリー インコーポレイテッド 常時オフ半導体デバイスおよびその作製方法
JP2010238982A (ja) * 2009-03-31 2010-10-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
WO2012111363A1 (ja) * 2011-02-15 2012-08-23 シャープ株式会社 横型半導体装置
JP2012248632A (ja) * 2011-05-26 2012-12-13 Advanced Power Device Research Association 窒化物半導体装置および窒化物半導体装置の製造方法
JP2013149851A (ja) * 2012-01-20 2013-08-01 Sharp Corp 窒化物半導体装置
JP2013187219A (ja) * 2012-03-06 2013-09-19 Toshiba Corp 半導体装置およびその製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016181681A1 (ja) * 2015-05-12 2016-11-17 シャープ株式会社 電界効果トランジスタ
JP2017063089A (ja) * 2015-09-24 2017-03-30 三菱電機株式会社 半導体装置及びその製造方法
US9893210B2 (en) 2015-09-24 2018-02-13 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing the same
JP2017073499A (ja) * 2015-10-08 2017-04-13 ローム株式会社 窒化物半導体装置およびその製造方法
JP2019067826A (ja) * 2017-09-28 2019-04-25 キヤノン株式会社 撮像装置およびその製造方法ならびに機器
US10777596B2 (en) 2017-09-28 2020-09-15 Canon Kabushiki Kaisha Imaging apparatus, method of manufacturing the same, and device
JP7076971B2 (ja) 2017-09-28 2022-05-30 キヤノン株式会社 撮像装置およびその製造方法ならびに機器
US11757013B2 (en) 2018-07-11 2023-09-12 Wolfspeed, Inc. Drain and/or gate interconnect and finger structure
US11742304B2 (en) 2018-07-19 2023-08-29 Wolfspeed, Inc. Radio frequency transistor amplifiers and other multi-cell transistors having isolation structures
JP7333819B2 (ja) 2019-01-03 2023-08-25 ウルフスピード インコーポレイテッド 向上されたドレイン電流ドリフト及び／又は漏れ電流性能を有する高電子移動度トランジスタ
JP2022517320A (ja) * 2019-01-03 2022-03-08 クリー インコーポレイテッド 向上されたドレイン電流ドリフト及び／又は漏れ電流性能を有する高電子移動度トランジスタ
JP2021061298A (ja) * 2019-10-04 2021-04-15 住友電気工業株式会社 高電子移動度トランジスタの製造方法及び高電子移動度トランジスタ
JP7367440B2 (ja) 2019-10-04 2023-10-24 住友電気工業株式会社 高電子移動度トランジスタの製造方法及び高電子移動度トランジスタ

Also Published As

Publication number Publication date
US20140284613A1 (en) 2014-09-25
JP5940481B2 (ja) 2016-06-29
KR101545066B1 (ko) 2015-08-17
KR20140115932A (ko) 2014-10-01
CN104064598A (zh) 2014-09-24
US9337300B2 (en) 2016-05-10

Similar Documents

Publication Publication Date Title
JP5940481B2 (ja) 半導体装置
JP6591168B2 (ja) 半導体装置及びその製造方法
JP5347228B2 (ja) 電界効果トランジスタ
JP6004319B2 (ja) 半導体装置および半導体装置の製造方法
JP2012124436A (ja) 化合物半導体装置及びその製造方法
JP6591169B2 (ja) 半導体装置及びその製造方法
US9224819B2 (en) Semiconductor device and method for manufacturing the same
WO2013005667A1 (ja) ＧａＮ系半導体素子の製造方法
WO2012111363A1 (ja) 横型半導体装置
US11757028B2 (en) Semiconductor device and method for manufacturing the same
WO2013073315A1 (ja) 電界効果トランジスタおよびその製造方法
JP2014045174A (ja) 窒化物半導体装置
JP6640687B2 (ja) 半導体装置
JP2019145605A (ja) 半導体装置及びその製造方法
JP2018157100A (ja) 窒化物半導体装置
WO2014003047A1 (ja) 窒化物半導体装置の電極構造およびその製造方法並びに窒化物半導体電界効果トランジスタ
TW201901750A (zh) 半導體裝置之製造方法及半導體裝置
JP7031282B2 (ja) 半導体装置及びその製造方法、高周波増幅器
US9893210B2 (en) Semiconductor device and method of manufacturing the same
JP2017098448A (ja) 窒化物半導体装置の製造方法
JP2017168585A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150721

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160331

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160419

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160518

R151 Written notification of patent or utility model registration

Ref document number: 5940481

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151