JP2008130672A - 窒化物系半導体ヘテロ接合電界効果トランジスタ - Google Patents

窒化物系半導体ヘテロ接合電界効果トランジスタ Download PDF

Info

Publication number
JP2008130672A
JP2008130672A JP2006311782A JP2006311782A JP2008130672A JP 2008130672 A JP2008130672 A JP 2008130672A JP 2006311782 A JP2006311782 A JP 2006311782A JP 2006311782 A JP2006311782 A JP 2006311782A JP 2008130672 A JP2008130672 A JP 2008130672A
Authority
JP
Japan
Prior art keywords
layer
nitride
algan
field effect
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006311782A
Other languages
English (en)
Other versions
JP5192683B2 (ja
Inventor
Fumio Hasegawa
長谷川文夫
Seiko Yoshida
吉田清輝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Hasegawa Fumio
Original Assignee
Furukawa Electric Co Ltd
Hasegawa Fumio
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd, Hasegawa Fumio filed Critical Furukawa Electric Co Ltd
Priority to JP2006311782A priority Critical patent/JP5192683B2/ja
Priority to US11/941,584 priority patent/US7723752B2/en
Publication of JP2008130672A publication Critical patent/JP2008130672A/ja
Application granted granted Critical
Publication of JP5192683B2 publication Critical patent/JP5192683B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】ノーマリオフ動作を達成でき、充分なチャンネル電流を得ることができ、かつしきい値電圧の制御が容易な窒化物系半導体ヘテロ接合電界効果トランジスタを提供する。
【解決手段】負の電荷を有する第三の層である浮遊ゲート層（32）が制御ゲート電極（34）とAlGaN 層（11）との間に設けられているので、実質的に浮遊ゲート層（32）に隣接するAlGaN 層（11）の電子に対するポテンシャルを実質的に高くし、チャンネルを空乏化する。これにより、ゲート電圧がゼロの時チャンネルに電流（ドレイン電流）を流れなくする、即ちいわゆるノーマリオフ動作を達成することが出来る。
【選択図】図１

Description

本発明は、窒化物系半導体デバイスに関し、更に詳しくは、ゲート電圧が印加されていない時にドレイン電流が流れない、いわゆるノーマリオフ型の窒化物系半導体ヘテロ接合電界効果トランジスタ（Field Effect Transistor: FET）に関する。
GaN、AlGaN、InGaN などの窒化物系半導体は、従来のSi、GaAsなどの半導体に比べてそのエネルギーバンドギャップが広いため、高温、高耐圧デバイス用半導体として優れている。特にこれらの窒化物系半導体（GaN系半導体）材料では、同様に広バンドギャップ半導体である SiC などと異なり、AlGaN/GaN 等のヘテロ接合作製が可能であるので、窒化物系半導体ヘテロ接合電界効果トランジスタ（Hetero-junction FET: HFET）あるいは別名HEMT (High Electron Mobility Transistor; 高電子移動度トランジスタ)の開発が盛んに行われている。
しかしながら、AlGaN/GaNヘテロ接合界面には、自発分極、および圧電効果（ピエゾ効果）によって、AlGaN側にプラスの電荷が発生し、その結果GaN側にマイナスの電荷（電子）が蓄積する。この蓄積電子はAlGaNにドーピングを行わなくても、高濃度の二次元電子ガスを形成し、チャンネルの抵抗、即ちHFET のオン抵抗を、分極のない AlGaAs/GaAs 系 HFET のオン抵抗よりはるかに小さくする効果がある。
一方、通常電力の制御に使われている、インバータやコンバータにおいては、ゲートに信号が入っていない時、FET に電流が流れない、いわゆるノーマリオフ型のFETが使われる。しかしながら、AlGaN/GaN系HFET では、自発分極および圧電効果の為に、ゲートに信号が入っていない時、即ちゲート電圧ゼロの時、二次元電子ガスをゼロにすることが難しい。
AlGaN/GaN系HFETにおいて、ゲートに信号が入っていない時FET に電流が流れない、いわゆるノーマリオフ状態（エンハンスメント・モード）を達成するため、従来は非特許文献１に示されているように、AlGaN層を薄くし、分極の効果を減少させる方法、あるいは非特許文献２に報告されているように、サンプルを CF4 プラズマに曝す事により、AlGaN層に F- イオンを注入して、AlGaN層を負に帯電させる方法等が試みられている。
M. A. Kahn 他著、Applied Physics Letter, 68巻、4号、1996年１月、514〜516頁 Yong Cai 他著、IEEE ELECTRON DEVICE LETTERS, 26巻, 7号, 2005年7月、435〜437頁
AlGaN/GaN系HFETにおいて、ゲートに信号が入っていない時FET に電流が流れない、いわゆるノーマリオフ状態を達成するため、AlGaN層を薄くし分極の効果を減少させる方法（非特許文献１に記載の方法）では、完全にノーマリオフにすることが難しく、またゲートに正のバイアスを加えても、ゲート順方向電流が流れてしまうため、充分な二次元電子ガス濃度、したがって充分なチャンネル電流を得ることは困難である。AlGaN上にAl2O3 等の薄い絶縁膜を付けてゲート順方向電流を押さえる方法も検討されているが、Al2O3/AlGaN 界面の界面準位を減らすことが難しく、ここに電子がトラップされてチャンネル電荷を増やすことが出来ない。
サンプルを CF4 プラズマに曝す事により、AlGaN層に F- イオンを注入して、AlGaN層を負に帯電させる方法（非特許文献２に記載の方法）では、CF4 プラズマによりAlGaN層がエッチングされたり、AlGaN層にダメージが入ったりして制御性が悪く、ゲートに多少の正の電圧が加わっても、チャンネルに電流が流れないようにするように、しきい値電圧を精密に制御することが難しい。
Si-MOSFETを用いた不揮発性メモリ素子では、ゲートと酸化膜の間にポリSiを堆積し、これを熱酸化することによって浮遊ゲートを形成し、この浮遊ゲートに酸化膜のトンネルにより電子を注入したり、取り出したりしてしきい値電圧を制御して、メモリ素子のゼロ、１、オン、オフを区別している。
本発明は、上述した従来の問題に鑑みて為されたものであり、その目的は、ノーマリオフ動作を達成でき、充分なチャンネル電流を得ることができ、かつしきい値電圧の制御が容易な窒化物系半導体ヘテロ接合電界効果トランジスタを提供することにある。
上記目的を達成するために、本発明の第１の態様に係る窒化物系半導体ヘテロ接合電界効果トランジスタは、窒化物系半導体のヘテロ接合界面をチャンネルとする窒化物系半導体ヘテロ接合電界効果トランジスタにおいて、制御ゲート電極と窒化物系半導体の間に、負の電荷を有する第三の層を有することを要旨とする。
この態様によると、負の電荷を有する第三の層が制御ゲート電極と窒化物系半導体の間に設けられているので、第三の層に隣接する窒化物系半導体の電子に対するポテンシャルを実質的に高くし、チャンネルを空乏化する。これにより、ゲート電圧がゼロの時チャンネルに電流（ドレイン電流）を流れなくする、即ちいわゆるノーマリオフ動作を達成することが出来、ノーマリオフ型の窒化物系半導体ヘテロ接合電界効果トランジスタを得ることが出来る。
また、第三の層に予め負の電荷を付与することにより、窒化物系半導体ヘテロ接合電界効果トランジスタのしきい値電圧を必要な正の電圧にすることが出来る。
また、制御ゲート電極に正のバイアスを加えることにより、ゲート電流を抑えて充分大きなドレイン電流密度（チャンネル電流）を得ることが出来る。
さらに、第三の層に付与する負の電荷量を調節することにより、制御ゲート電極に多少の正の電圧が加わっても、チャンネルに電流が流れないように、しきい値電圧を自由に制御することが出来、しきい値電圧の制御が容易になる。
本発明の他の態様に係る窒化物系半導体ヘテロ接合電界効果トランジスタは、負の電荷を有する第三の層が電子により負に帯電した導電体層よりなり、該導電体層が絶縁体層により覆われていることを要旨とする。
この態様によると、第三層としての導電体層に電子を閉じ込めることにより、実質的にその導電体層に隣接する窒化物系半導体の電子に対するポテンシャルを高くし、チャンネルを空乏化する。これにより、ゲート電圧がゼロの時チャンネルに電流を流れなくする、即ちいわゆるノーマリオフ動作を達成することが出来る。
本発明の他の態様に係る窒化物系半導体ヘテロ接合電界効果トランジスタは、負の電荷を有する第三の層が低抵抗ポリSiであることを要旨とする。
この態様によると、Si-MOSFETを用いた不揮発性メモリの場合と同様、まずポリSiが金属に比べて高温まで安定であるため、信頼性が高くなる。更にポリSiが酸化されると高品質な SiO2 (石英)になるため、ポリSiに蓄積された電荷がリーク電流により失われる確率が減少する。
本発明の他の態様に係る窒化物系半導体ヘテロ接合電界効果トランジスタは、負の電荷を有する第三の層がMo等の高融点金属であることを要旨とする。
この態様によると、Mo等の高融点金属はポリSiと同様高融点であるので、他の物質との反応が抑えられ、高温のアニール温度、動作温度に耐えることが出来、結果として高信頼度を得ることが出来る。更にポリSiより化学エッチング等による加工が簡単で作りやすくなる利点がある。
本発明の他の態様に係る窒化物系半導体ヘテロ接合電界効果トランジスタは、負の電荷を有する第三の層を覆う絶縁体層が、２種類の異なる誘電体層からなることを要旨とする。
この態様によると、AlGaNに接する絶縁体層として、窒化Si膜、酸化アルミニューム（Al2O3）膜等AlGaNと原子を共有する絶縁体層を用いることにより、AlGaNとの界面準位を減らすことができる。更に、負の電荷を有する第三の層と制御ゲート電極との間の絶縁体層は、酸化Si（SiO2）膜等のバンドギャップが広く、絶縁性の高い絶縁体層にすることが出来、第三の層に溜められた電荷の減衰を抑制することができる。
本発明の他の態様に係る窒化物系半導体ヘテロ接合電界効果トランジスタは、負の電荷を有する第三の層を覆う絶縁体層の内の、窒化物系半導体に接する側の誘電体層が窒化Si膜であることを要旨とする。
この態様によると、窒化物系半導体に接する側の誘電体層を窒化Si膜にしたことにより、AlGaNとの界面準位が少なく、いわゆる電流コラプスといわれる、高ドレインバイアス電圧印加による、電流電圧特性の変動（ドレイン電流の減少）を抑制することが出来る。
本発明の他の態様に係る窒化物系半導体ヘテロ接合電界効果トランジスタは、負の電荷を有する第三の層が、負のイオンを含んだ絶縁体層よりなることを要旨とする。
この態様によると、第三層としての絶縁体層に負のイオンを閉じ込めることにより、実質的にその絶縁体層に隣接する窒化物系半導体の電子に対するポテンシャルを高くし、チャンネルを空乏化する。これにより、ゲート電圧がゼロの時チャンネルに電流を流れなくする、即ちいわゆるノーマリオフ動作を達成することが出来る。また、絶縁体層である第三の層に付与する負のイオンの量を調節することにより、制御ゲート電極に多少の正の電圧が加わっても、チャンネルに電流が流れないように、しきい値電圧を自由に制御することが出来、しきい値電圧が正、即ちノーマリオフの窒化物系半導体ヘテロ接合電界効果トランジスタを得ることが出来る。
本発明の他の態様に係る窒化物系半導体ヘテロ接合電界効果トランジスタは、負のイオンが塩素Cl- であることを要旨とする。
この態様によると、塩素Cl-はF-, Br- と共に17族に属する最も負にイオン化しやすい元素であるが、特にSi と同じ周期に属し、Siよりわずかに大きな原子半径を有するので、窒化Si膜、酸化Si膜の中でより安定に且つ適度な量存在することが出来る。
本発明の他の態様に係る窒化物系半導体ヘテロ接合電界効果トランジスタは、負のイオンを含んだ絶縁体層が窒化Si膜であることを要旨とする。
この態様によると、負のイオンを含んだ絶縁体層を窒化Si膜にしたことにより、窒素がAlGaNの窒素と共通で、AlGaNとの界面の界面準位密度が最も少ない絶縁体層の一つであると共に、いわゆる電流コラプスといわれる、高ドレインバイアス電圧印加による、電流電圧特性の変動（ドレイン電流の減少）を抑制することが出来る。
本発明によれば、ノーマリオフ動作を達成でき、充分なチャンネル電流を得ることができ、かつしきい値電圧の制御が容易な窒化物系半導体ヘテロ接合電界効果トランジスタを実現することが出来る。
本発明を具体化した各実施形態を図面に基づいて説明する。
以下の各実施形態では、窒化物系半導体のヘテロ接合界面をチャンネルとする窒化物系半導体ヘテロ接合電界効果トランジスタの一例として、AlGaN/GaN系ヘテロ接合電界効果トランジスタ（Hetero-junction FET: HFET）について説明する。
なお、以下の説明では、AlGaN/GaN系ヘテロ接合電界効果トランジスタをAlGaN/GaN系HFETと呼ぶ。また、各実施形態の説明において、同様の部位には同一の符号を付して重複した説明を省略する。
（第１実施形態）
図１は、第１実施形態に係るAlGaN/GaN系HFET（1）の概略構成を示している。
AlGaN/GaN系HFET（1）は、サファイア基板（9）と、このサファイア基板（9）上に形成されたGaN層（10）と、このGaN層（10）上に形成されたAlGaN 層（11）と、ソース電極（21）と、ドレイン電極（22）とを備える。ソース電極（21）とドレイン電極（22）との間の動作領域上には、触媒化学気相堆積法（Catalytic Chemical Vapor Deposition: Cat CVD）により、窒化Si膜（SiNx ）（31）が堆積されている。
このAlGaN/GaN系HFET（1）では、バンドギャップの広いAlGaN 層（11）と、AlGaN 層（11）よりバンドギャップの狭いGaN層（10）とでヘテロ接合界面が形成されている。
窒化Si膜（31）上における制御ゲート電極（34）の下方領域に、浮遊ゲート層（32）が設けられている。浮遊ゲート層（32）は、本例では一例として低抵抗ポリSiで形成されている。この浮遊ゲート層（32）上には、化学気相堆積法（Chemical Vapor Deposition: CVD）により酸化Si（SiO2 ）からなる絶縁体層（33）を設けて、浮遊ゲート層（32）を絶縁するようになっている。
浮遊ゲート層（32）は、制御ゲート電極（34）と窒化物系半導体であるAlGaN 層（11）との間に設けられた、負の電荷を有する第三の層である。負の電荷を有する第三の層としての浮遊ゲート層（32）は電子により負に帯電した導電体層により構成されており、この浮遊ゲート層（32）を窒化Si膜（31）および酸化Siの絶縁体層（33）により覆うことにより、浮遊ゲート層（32）に電子が閉じ込めている。浮遊ゲート層（32）に、予め電子ビーム等により適量の電子による負の電荷を付与することにより、AlGaN/GaN系HFET（1）のしきい値電圧（Vth）を必要な値に制御することが出来る。制御ゲート電極（34）は、酸化Siの絶縁体層（33）上における浮遊ゲート層（32）の上方領域に形成されている。
以上の構成を有する第１実施形態によれば、以下のような作用効果を奏する。
○負の電荷を有する第三の層である浮遊ゲート層（32）が制御ゲート電極（34）とAlGaN 層（11）との間に設けられているので、実質的に浮遊ゲート層（32）に隣接するAlGaN 層（11）の電子に対するポテンシャルを実質的に高くし、チャンネルを空乏化する。これにより、ゲート電圧がゼロの時チャンネルに電流（ドレイン電流）が流れなくする、即ちいわゆるノーマリオフ動作を達成することが出来る。
○浮遊ゲート層（32）に、予め電子ビームにより電子による負の電荷を付与することにより、AlGaN/GaN系HFET（1）のしきい値電圧（Vth）を必要な正の電圧にすることが出来る。
○制御ゲート電極（34）に正のバイアスを加えることにより、ゲート電流を抑えて充分大きなドレイン電流密度を得ることが出来る。
○浮遊ゲート層（32）に付与する負の電荷量を調節することにより、制御ゲート電極（34）に多少の正の電圧が加わっても、チャンネルに電流（ドレイン電流）が流れないように、しきい値電圧（Vth）を自由に制御することが出来、しきい値電圧の制御が容易になる。
○負の電荷を有する第三の層としての浮遊ゲート層（32）が電子により負に帯電した導電体層よりなり、この浮遊ゲート層（32）を窒化Si膜（31）および酸化Siの絶縁体層(33)により覆って、浮遊ゲート層（32）に電子を閉じ込めている。これにより、実質的に浮遊ゲート層（32）に隣接する窒化物系半導体の電子に対するポテンシャルを高くし、チャンネルを空乏化する。これにより、ゲート電圧がゼロの時チャンネルに電流を流れなくする、即ちいわゆるノーマリオフ動作を達成することが出来る。
このような作用効果を奏する第１実施形態に係るAlGaN/GaN系HFET（1）の動作を、上記非特許文献１，２の各動作と比較しながら以下に説明する。なお、理解しやすくするために、非特許文献１，２の説明において、第１実施形態と同様の部位には同一の符号を付してある。
通常のAlGaN/GaN系HFET では、自発分極および圧電効果により、図２(a)のエネルギーバンド図、図２(b)の空間電荷分布図に示すように、金属（制御ゲート電極）/AlGaN/GaNへテロ構造におけるAlGaN層(11)のGaN層(10)側には正の電荷(41)が、制御ゲート電極（34）側には負の電荷（42）が出来る。系全体の空間電荷の合計はゼロでなければならないので、AlGaN層(11)の両端の電荷に対応して、AlGaN層(11)よりバンドギャップの小さなGaN層(10)側には負の空間電荷(410)が二次元電子ガスとして出来、また制御ゲート電極（34）側には正の電荷(430)が出来る。即ち、AlGaN層(11)よりバンドギャップの小さなGaN層(10)側には必ず負の電荷(410)が誘起され、これがチャンネル電子（二次元電子ガス）となって、ゲート電圧がゼロでもチャンネル電流（ドレイン電流）が流れる。
これに対して、第１実施形態に係るAlGaN/GaN系HFET（1）は、AlGaN層(11)と制御ゲート電極(34)の間に、図３(a)のエネルギーバンド図、図３(b)の空間電荷分布図に示すように、窒化Si膜（31）と酸化Siの絶縁体層（33）とで囲まれた浮遊ゲート層（32)を備え、その浮遊ゲート層（32)に負の電荷(432)が付与されている。そのため、図３のAlGaN層(11)側の正の電荷(41)からの電気力線は総てAlGaN層(11)と制御ゲート電極(34)の間の浮遊ゲート層（32)にある負の電荷(432)に向かい、GaN層(10)側に負の電荷が誘起されることはない。AlGaN層(11)と制御ゲート電極(34)の間の負の電荷(432)が充分多く、AlGaN層（11）側の正の電荷(41)を補償して余りある場合は、GaN層（10）側にも正の電荷(412)を誘起することになる。この正の電荷(412)は、イオン化した残留ドナーあるいはGaN層（10）中に誘起される正孔によってもたらされ、AlGaN/GaN系HFET（1）のしきい値電圧（Vth）を必要な正の電圧にすることが出来る。
また、上記非特許文献1に記載されている従来技術のようにAlGaN層を薄くして、AlGaN/GaNへテロ界面のAlGaN層（11）側の正の電荷(41)を少なくした場合には、図４(a)のエネルギーバンド図、図４(b)の空間電荷分布図に示すように、自発分極および圧電効果によりAlGaN層(11)に生ずる正の電荷(41)から出た電気力線の多くが負の電荷(42)で終端されGaN(10)側に誘起される負の電荷が少なくなる。その結果、制御ゲート電極(34)とGaN層（10)の実効的な仕事関数差による、制御ゲート電極(34)側の負の電荷(431)とGaN層（10)側の正の電荷（411)がわずかに残り、チャンネルに二次元電子ガスが誘起されなくなる。このことはAlGaN層(11)を薄くした場合の極限、即ちAlGaN層(11)が無い場合に、制御ゲート電極(34)とGaN層（10)はショットキー接合となり、GaN層（10)に電子が誘起されなくなることから理解できるであろう。
この構造の問題点は、図５(a)のエネルギーバンド図、図５(b)の空間電荷分布図に示すように、ゲート電圧VG(534)を正にしてAlGaN層(11)とGaN層（10)のヘテロ接合界面に充分な電子(410)を誘起しようとすると、当然AlGaN層(11)の障壁の高さ(51)は低くなり、GaN層（10)から制御ゲート電極(34)に電子が流れてしまう、即ちゲート順方向電流が流れてしまい、充分なチャンネル電子を溜められないことである。このことはAlGaN層(11)の無い極端な場合を想定すれば、制御ゲート電極/GaN層のショットキー接合に順方向電流が流れてしまうことで、容易に理解されるであろう。即ち、充分大きなドレイン電流密度を得ることは出来ない。
これに対して第１実施形態に係るAlGaN/GaN系HFET（1）では、図６(a)のエネルギーバンド図、図６(b)の空間電荷分布図に示すように、AlGaN層(11)と制御ゲート電極(34)の間の負の電荷(432)があるために、GaN層（10)と制御ゲート電極(34)の間には図５(a)に示す従来例の障壁（51）より充分高い障壁(510)が存在する。このため、ゲート電圧VG(534)を充分大きな正の値にして、チャンネルに充分な二次元電子ガス(410)を誘起しても、チャンネルから制御ゲート電極(34)に電子が流れることはない。即ち、ゲート電流を抑えて充分大きなドレイン電流密度を得ることが出来る。
また、図７(a)は上記非特許文献２に記載されている従来技術において、サンプルをCF4 プラズマに曝す事により、AlGaN層に F- イオンを注入した場合の、AlGaN/GaNへテロ接合界面付近のF- イオンの分布を二次イオン質量分析計（secondary ion mass spectroscopy: SIMS）で求めたグラフである。図７(b)は、図７(a)で示す結果から想定される空間電荷分布を、図７(c)はその空間電荷分布から推定されるエネルギーバンド図を示したものである。図７から明らかなように、この従来技術では、AlGaN/GaNへテロ接合界面付近まで多くのF- イオンが注入されており、AlGaN層(11)のエネルギーバンドは上に凸になる（図７(b)参照）。したがって、AlGaN層(11)の障壁の高さ(51)は低くなり、ゲート電圧を正にしてAlGaN層(11)とGaN層（10)の界面に充分な電子(410)を誘起しようとすると、GaN層（10)から制御ゲート電極(34)に電子が流れやすくなる。
また、この従来技術では、プロセス上必要な４００℃程度の熱処理後、AlGaN層(11)には図７(a)の曲線６１で示すようにF- イオン６１ａが分布しており、AlGaN/GaNへテロ接合界面(110)にはF- イオン(610)が蓄積している（図７(b)参照）。このF- イオン(610)はチャンネルの電子を減少させ、ドレイン電流密度を下げるだけでなく、散乱中心として働きチャンネル電子（二次元電子ガス）の移動度を減少させ、単位ゲート幅当たり出来るだけ多くのドレイン電流を流したいと言うデバイスの目的に反する結果になる。
これに対して第１実施形態に係るAlGaN/GaN系HFET（1）では、しきい値電圧を制御する負の電荷（432）（図３(a）,(b)参照)はAlGaN層(11)と制御ゲート電極(34)の間に設けられているので、チャンネルになんらの影響を与えることなしに、ゲート電圧ゼロでドレイン電流が流れないノーマリオフ動作を達成でき、かつゲート電圧を正にすることにより、充分なドレイン電流を流すことが出来る。
（第２実施形態）
図８は、第２実施形態に係るAlGaN/GaN系HFET（1A）の概略構成を示している。
このAlGaN/GaN系HFET（1A）では、通常のAlGaN(11)/GaN(10)系HFET の動作領域上に触媒化学気相堆積法（Catalytic Chemical Vapor Deposition: Cat CVD）により、窒化Si膜（SiNx) (31)を堆積していることは第１実施形態と同じである。
窒化Si膜(31)のゲート直下の領域(312)中には、イオン注入により、Cl- などの負のイオンが添加されている。また、AlGaN/GaN系HFET（1A）では、図１の第１実施形態と異なり制御ゲート電極(34)は窒化Si膜(31)上に直接設けられている。窒化Si膜(31)中に添加された負のイオンの量により、AlGaN/GaN系HFET のしきい値電圧は自由に制御することが出来るようになっている。その他の構成は図１の第１実施形態と同様である。
以上の構成を有する第２実施形態によれば、上記第１実施形態の奏する作用効果に加えて以下のような作用効果を奏する。
○窒化Si膜(31)中に添加された負のイオンの量により、AlGaN/GaN系HFET（1A）のしきい値電圧を自由に制御することが出来、しきい値電圧が正、即ちノーマリオフのAlGaN/GaN系HFET（1A）を得ることが出来る。
○AlGaN/GaN系HFET（1A）では、浮遊ゲート層を設けなくても良い。
○制御ゲート電極(34)を窒化Si膜(31)上に直接設けることが出来る。
なお、この発明は以下のように変更して具体化することも出来る。
・上記各実施形態では、窒化物系半導体ヘテロ接合電界効果トランジスタの一例として、AlGaN/GaN系HFETについて説明したが、本発明はこの構成に限定されない。本発明は、GaN、AlGaN、InGaN などの窒化物系半導体のヘテロ接合界面をチャンネルとし、制御ゲート電極（34）側にバンドギャップの広い第１の窒化物系半導体を、サファイア基板（9）側に第１の窒化物系半導体よりバンドギャップの狭い第２の窒化物系半導体をそれぞれ配置した窒化物系半導体HFETに広く適用可能である。
具体的には、上記各実施形態において、二次元電子ガスが形成されるGaN（10)層はよりバンドギャップの小さな InGaN層であっても良いし、AlGaN層(11)もInAlGaN であっても良い。また、AlGaN層(11)はより多くの電子を供給するためにドーピングされていても良いことはもちろんである。更にAlGaN層(11)の上の絶縁体層(31)は、窒化Si膜（SiNx)でなくても、AlGaN層(11)との界面準位密度がヘテロ界面に誘起されるべき二次元電子ガス密度（通常約1013 cm-2程度）より充分少なくなるよう（例えば1011 cm-2以下）に制御されていれば、Al2O3 膜でもSiO2膜でも良いことはもちろんである。
・上記各実施形態では、浮遊ゲート層３２は低抵抗ポリSiで形成されているが、浮遊ゲート層３２をMo等の金属で形成しても良い。
・上記各実施形態において、浮遊ゲート層３２を、窒化Si膜（SiNx)や酸化Si膜（SiO2) などの絶縁層で構成してもよいし、これらの絶縁層の中に埋め込まれた低抵抗ポリSi あるいは Mo などの金属で構成しても良い。これらの絶縁層あるいは金属で構成した浮遊ゲート層に、負のイオンあるいは電子を閉じ込めることにより、実質的にAlGaN層の電子に対するポテンシャルを高くし、チャンネルを空乏化し、ゲート電圧がゼロの時チャンネルに電流を流れなくする、即ちいわゆるノーマリオフにすることが出来る。
・上記第１実施形態では、浮遊ゲート層３２上に化学気相堆積法によりSiO2膜からなる酸化Siの絶縁体層(33)を設けて、浮遊ゲート層３２を絶縁しているが、浮遊ゲート層３２上部のポリSiを酸化して、浮遊ゲート層３２を絶縁するようにしても良い。この構成では、SiO2からなる絶縁体層(33)を不要にすることが出来る。
・上記各実施形態において、サファイア基板９に代えて、SiC、GaN、Siなどの基板を用いても良い。
・上記各実施形態において、サファイア基板９とGaN層１０との間に、AlNなどのバッファ層を設けた構成の窒化物系半導体ヘテロ接合電界効果トランジスタにも本発明は適用可能である。
本発明の第１実施形態の概略構成を示す断面図。 （ａ）通常のAlGaN/GaN系HFETのエネルギーバンド図、（ｂ）同HFETの空間電荷分布図。 （ａ）第１実施形態のHFETのエネルギーバンド図、（ｂ）同HFETの空間電荷分布図。 （ａ）非特許文献１記載のHFETのエネルギーバンド図、（ｂ）同HFETの空間電荷分布図。 （ａ）非特許文献１記載のHFETにおいてゲート電圧を正とした場合のエネルギーバンド図、（ｂ）同HFETの空間電荷分布図。 第１実施形態のHFETにおいて、ゲート電圧を正とした場合のエネルギーバンド図、（ｂ）同HFETの空間電荷分布図。 （ａ）非特許文献２記載のHFETにおけるF- イオンの分布、（ｂ）その分布から想定される空間電荷分布、（ｃ）その空間電荷分布から推定されるエネルギーバンド図。 本発明の第２実施形態の概略構成を示す断面図。
符号の説明
９…サファイア基板、１０…GaN層、１１…AlGaN層、２１…ソース電極、
２２…ドレイン電極、３１…窒化Si膜層、３２…浮遊ゲート層、３３…酸化Siの絶縁体層、
３４…制御ゲート電極、
３１２…窒化Si膜のCl- などの負のイオンが添加されている領域、
４１…AlGaN層に分極により生じた正の電荷、４２…AlGaN層に分極により生じた負の電荷、
４１０…GaN層に生ずる負の電荷、
４１１…仕事関数差によりGaN層に誘起された正の電荷、
４３１…仕事関数差により制御ゲート電極に誘起された負の電荷、
４３２…浮遊ゲート層に付与された負の電荷、
５１０…GaN層から見たAlGaN層の障壁の高さ、534…正のゲートバイアス電圧。

Claims (9)

  1. 窒化物系半導体のヘテロ接合界面をチャンネルとする窒化物系半導体ヘテロ接合電界効果トランジスタにおいて、
    制御ゲート電極と窒化物系半導体の間に、負の電荷を有する第三の層を有することを特徴とする窒化物系半導体ヘテロ接合電界効果トランジスタ。
  2. 負の電荷を有する第三の層が電子により負に帯電した導電体層よりなり、該導電体層が絶縁体層により覆われていることを特徴とする請求項１に記載の窒化物系半導体ヘテロ接合電界効果トランジスタ。
  3. 負の電荷を有する第三の層が低抵抗ポリSiであることを特徴とする請求項２に記載の窒化物系半導体ヘテロ接合電界効果トランジスタ。
  4. 負の電荷を有する第三の層がMo等の高融点金属であることを特徴とする請求項２に記載の窒化物系半導体ヘテロ接合電界効果トランジスタ。
  5. 負の電荷を有する第三の層を覆う絶縁体層が、２種類の異なる誘電体層からなることを特徴とする請求項２に記載の窒化物系半導体ヘテロ接合電界効果トランジスタ。
  6. 負の電荷を有する第三の層を覆う絶縁体層の内の、窒化物系半導体に接する側の誘電体層が窒化Si膜であることを特徴とする請求項５に記載の窒化物系半導体ヘテロ接合電界効果トランジスタ。
  7. 負の電荷を有する第三の層が、負のイオンを含んだ絶縁体層よりなることを特徴とする請求項１に記載の窒化物系半導体ヘテロ接合電界効果トランジスタ。
  8. 負のイオンが塩素Cl- であることを特徴とする請求項７に記載の窒化物系半導体ヘテロ接合電界効果トランジスタ。
  9. 負のイオンを含んだ絶縁体層が窒化Si膜であることを特徴とする請求項７に記載の窒化物系半導体ヘテロ接合電界効果トランジスタ。
JP2006311782A 2006-11-17 2006-11-17 窒化物系半導体ヘテロ接合電界効果トランジスタ Expired - Fee Related JP5192683B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006311782A JP5192683B2 (ja) 2006-11-17 2006-11-17 窒化物系半導体ヘテロ接合電界効果トランジスタ
US11/941,584 US7723752B2 (en) 2006-11-17 2007-11-16 Nitride semiconductor heterojunction field effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006311782A JP5192683B2 (ja) 2006-11-17 2006-11-17 窒化物系半導体ヘテロ接合電界効果トランジスタ

Publications (2)

Publication Number Publication Date
JP2008130672A true JP2008130672A (ja) 2008-06-05
JP5192683B2 JP5192683B2 (ja) 2013-05-08

Family

ID=39496923

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006311782A Expired - Fee Related JP5192683B2 (ja) 2006-11-17 2006-11-17 窒化物系半導体ヘテロ接合電界効果トランジスタ

Country Status (2)

Country Link
US (1) US7723752B2 (ja)
JP (1) JP5192683B2 (ja)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010067816A (ja) * 2008-09-11 2010-03-25 Toshiba Corp 半導体装置
JP2011014789A (ja) * 2009-07-03 2011-01-20 Furukawa Electric Co Ltd:The 窒化物系半導体電界効果トランジスタ
JP2011199286A (ja) * 2010-03-22 2011-10-06 Internatl Rectifier Corp アルミニウムドープゲートを備えるプログラマブルｉｉｉ−窒化物トランジスタ
JP2012049169A (ja) * 2010-08-24 2012-03-08 New Japan Radio Co Ltd 窒化物半導体装置およびその製造方法
CN102420247A (zh) * 2011-11-18 2012-04-18 中国科学院苏州纳米技术与纳米仿生研究所 Ⅲ族氮化物hemt器件
US8188514B2 (en) 2008-08-15 2012-05-29 Rensselaer Polytechnic Institute Transistor
JP2012227490A (ja) * 2011-04-22 2012-11-15 Toyota Central R&D Labs Inc 半導体装置とその製造方法
KR101395374B1 (ko) * 2012-09-25 2014-05-14 홍익대학교 산학협력단 비휘발성 메모리 소자 및 이의 제조방법
JP2014187084A (ja) * 2013-03-22 2014-10-02 Toshiba Corp 半導体装置およびその製造方法
JP2015211063A (ja) * 2014-04-24 2015-11-24 株式会社豊田中央研究所 窒化物半導体とリセスゲート電極を利用する電界効果型トランジスタ
JP2016058622A (ja) * 2014-09-11 2016-04-21 株式会社デンソー 半導体装置
JP2016066641A (ja) * 2014-09-22 2016-04-28 株式会社東芝 半導体装置及び半導体装置の製造方法
US9356592B2 (en) 2013-03-14 2016-05-31 Samsung Electronics Co., Ltd. Method of reducing current collapse of power device
JP2017092083A (ja) * 2015-11-02 2017-05-25 富士通株式会社 化合物半導体装置及びその製造方法
US9685546B2 (en) 2015-03-24 2017-06-20 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US9711362B2 (en) 2015-03-24 2017-07-18 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
KR102133367B1 (ko) * 2019-02-19 2020-07-13 국방과학연구소 고전자 이동도 트랜지스터 및 이의 제조 방법
JP2020198328A (ja) * 2019-05-30 2020-12-10 ローム株式会社 窒化物半導体装置およびその製造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8482035B2 (en) * 2005-07-29 2013-07-09 International Rectifier Corporation Enhancement mode III-nitride transistors with single gate Dielectric structure
US8183595B2 (en) * 2005-07-29 2012-05-22 International Rectifier Corporation Normally off III-nitride semiconductor device having a programmable gate
US8026568B2 (en) * 2005-11-15 2011-09-27 Velox Semiconductor Corporation Second Schottky contact metal layer to improve GaN Schottky diode performance
US9064945B2 (en) * 2009-10-30 2015-06-23 Alpha And Omega Semiconductor Incorporated Normally off gallium nitride field effect transistors (FET)
US8338860B2 (en) * 2009-10-30 2012-12-25 Alpha And Omega Semiconductor Incorporated Normally off gallium nitride field effect transistors (FET)
JP5755460B2 (ja) * 2010-02-12 2015-07-29 インターナショナル レクティフィアー コーポレイション 単一ゲートの誘電体構造を有するエンハンスメントモードのｉｉｉ族窒化物トランジスタ
KR101946009B1 (ko) 2012-10-11 2019-02-08 삼성전자주식회사 고전자이동도 트랜지스터 및 그 구동방법
KR102065113B1 (ko) 2013-05-01 2020-01-10 삼성전자주식회사 고전자이동도 트랜지스터 및 그 제조 방법
US9704959B2 (en) * 2013-05-21 2017-07-11 Massachusetts Institute Of Technology Enhancement-mode transistors with increased threshold voltage
US9590048B2 (en) * 2013-10-31 2017-03-07 Infineon Technologies Austria Ag Electronic device
US9281413B2 (en) 2014-01-28 2016-03-08 Infineon Technologies Austria Ag Enhancement mode device
CN104201201B (zh) * 2014-09-16 2017-03-15 电子科技大学 一种用于GaN基HEMT器件的自适应偏置场板
JP6401053B2 (ja) 2014-12-26 2018-10-03 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
US9553155B2 (en) * 2015-02-04 2017-01-24 Infineon Technologies Austria Ag Semiconductor device and method
CN106158953A (zh) * 2016-09-26 2016-11-23 南方科技大学 一种高电子迁移率晶体管及制备方法
CN110690281B (zh) * 2018-07-05 2023-08-08 苏州捷芯威半导体有限公司 半导体器件及制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04206774A (ja) * 1990-11-30 1992-07-28 Hitachi Ltd 半導体装置およびその製造方法
JPH06204422A (ja) * 1992-12-28 1994-07-22 Fujitsu Ltd 半導体記憶装置およびその書き込み、読み出し方法
JP2002324813A (ja) * 2001-02-21 2002-11-08 Nippon Telegr & Teleph Corp <Ntt> ヘテロ構造電界効果トランジスタ
JP2005527102A (ja) * 2001-07-24 2005-09-08 クリー　インコーポレイテッド 高電子移動度トランジスタ及びその製造方法
WO2007016477A2 (en) * 2005-07-29 2007-02-08 International Rectifier Corporation Normally off iii-nitride semiconductor device having a programmable gate
JP2007214483A (ja) * 2006-02-13 2007-08-23 Sanken Electric Co Ltd 電界効果半導体装置及びその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6768146B2 (en) 2001-11-27 2004-07-27 The Furukawa Electric Co., Ltd. III-V nitride semiconductor device, and protection element and power conversion apparatus using the same
KR20080011647A (ko) * 2005-06-03 2008-02-05 후루카와 덴키 고교 가부시키가이샤 Ⅲ-ⅴ족 질화물계 화합물 반도체장치 및 전극형성방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04206774A (ja) * 1990-11-30 1992-07-28 Hitachi Ltd 半導体装置およびその製造方法
JPH06204422A (ja) * 1992-12-28 1994-07-22 Fujitsu Ltd 半導体記憶装置およびその書き込み、読み出し方法
JP2002324813A (ja) * 2001-02-21 2002-11-08 Nippon Telegr & Teleph Corp <Ntt> ヘテロ構造電界効果トランジスタ
JP2005527102A (ja) * 2001-07-24 2005-09-08 クリー　インコーポレイテッド 高電子移動度トランジスタ及びその製造方法
WO2007016477A2 (en) * 2005-07-29 2007-02-08 International Rectifier Corporation Normally off iii-nitride semiconductor device having a programmable gate
JP2009503874A (ja) * 2005-07-29 2009-01-29 インターナショナル レクティファイアー コーポレイション プログラマブルゲートを備える常時オフｉｉｉ族窒化物半導体デバイス
JP2007214483A (ja) * 2006-02-13 2007-08-23 Sanken Electric Co Ltd 電界効果半導体装置及びその製造方法

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8188514B2 (en) 2008-08-15 2012-05-29 Rensselaer Polytechnic Institute Transistor
JP2010067816A (ja) * 2008-09-11 2010-03-25 Toshiba Corp 半導体装置
JP2011014789A (ja) * 2009-07-03 2011-01-20 Furukawa Electric Co Ltd:The 窒化物系半導体電界効果トランジスタ
JP2011199286A (ja) * 2010-03-22 2011-10-06 Internatl Rectifier Corp アルミニウムドープゲートを備えるプログラマブルｉｉｉ−窒化物トランジスタ
JP2012049169A (ja) * 2010-08-24 2012-03-08 New Japan Radio Co Ltd 窒化物半導体装置およびその製造方法
JP2012227490A (ja) * 2011-04-22 2012-11-15 Toyota Central R&D Labs Inc 半導体装置とその製造方法
CN102420247A (zh) * 2011-11-18 2012-04-18 中国科学院苏州纳米技术与纳米仿生研究所 Ⅲ族氮化物hemt器件
CN102420247B (zh) * 2011-11-18 2013-10-30 中国科学院苏州纳米技术与纳米仿生研究所 Ⅲ族氮化物hemt器件
KR101395374B1 (ko) * 2012-09-25 2014-05-14 홍익대학교 산학협력단 비휘발성 메모리 소자 및 이의 제조방법
US9356592B2 (en) 2013-03-14 2016-05-31 Samsung Electronics Co., Ltd. Method of reducing current collapse of power device
US9337300B2 (en) 2013-03-22 2016-05-10 Kabushiki Kaisha Toshiba Nitride-based semiconductor device
JP2014187084A (ja) * 2013-03-22 2014-10-02 Toshiba Corp 半導体装置およびその製造方法
JP2015211063A (ja) * 2014-04-24 2015-11-24 株式会社豊田中央研究所 窒化物半導体とリセスゲート電極を利用する電界効果型トランジスタ
JP2016058622A (ja) * 2014-09-11 2016-04-21 株式会社デンソー 半導体装置
JP2016066641A (ja) * 2014-09-22 2016-04-28 株式会社東芝 半導体装置及び半導体装置の製造方法
US10043883B2 (en) 2014-09-22 2018-08-07 Kabushiki Kaisha Toshiba Semiconductor device, and method of manufacturing semiconductor device
US9685546B2 (en) 2015-03-24 2017-06-20 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US9711362B2 (en) 2015-03-24 2017-07-18 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JP2017092083A (ja) * 2015-11-02 2017-05-25 富士通株式会社 化合物半導体装置及びその製造方法
KR102133367B1 (ko) * 2019-02-19 2020-07-13 국방과학연구소 고전자 이동도 트랜지스터 및 이의 제조 방법
JP2020198328A (ja) * 2019-05-30 2020-12-10 ローム株式会社 窒化物半導体装置およびその製造方法
JP7398885B2 (ja) 2019-05-30 2023-12-15 ローム株式会社 窒化物半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20080135880A1 (en) 2008-06-12
US7723752B2 (en) 2010-05-25
JP5192683B2 (ja) 2013-05-08

Similar Documents

Publication Publication Date Title
JP5192683B2 (ja) 窒化物系半導体ヘテロ接合電界効果トランジスタ
JP5554024B2 (ja) 窒化物系半導体電界効果トランジスタ
JP4940557B2 (ja) 電界効果トランジスタ及びその製造方法
US8853709B2 (en) III-nitride metal insulator semiconductor field effect transistor
CN108028273B (zh) 半导体装置和制造半导体装置的方法
JP6357037B2 (ja) 常時オフ半導体デバイスおよびその作製方法
JP5785153B2 (ja) 補償型ゲートｍｉｓｆｅｔ及びその製造方法
TWI546864B (zh) 具有低漏電流和改善的可靠性的增強型氮化鎵金氧半場效電晶體
US9105703B2 (en) Programmable III-nitride transistor with aluminum-doped gate
JP5534661B2 (ja) 半導体装置
WO2022031465A1 (en) Iii-nitride devices including a depleting layer
CN109037324B (zh) 在断态期间具有高应力顺应性的hemt晶体管及其制造方法
JP5866766B2 (ja) 化合物半導体装置及びその製造方法
TW201407780A (zh) 具有電荷感應層之第三族氮化物電晶體
JP2012523702A (ja) ＧａＮバッファ層におけるドーパント拡散変調
US9263545B2 (en) Method of manufacturing a high breakdown voltage III-nitride device
TW200950081A (en) Semiconductor device and method for manufacturing semiconductor device
TW200947703A (en) Insulated gate e-mode transistors
JP2008091392A (ja) 窒化物半導体装置及びその製造方法
JP2008010526A (ja) 窒化物半導体装置及びその製造方法
JP2005243727A (ja) 半導体装置およびその製造方法
JP2007165590A (ja) 窒化物半導体装置
JP2010153748A (ja) 電界効果半導体装置の製造方法
US20220254912A1 (en) An enhancement mode metal insulator semiconductor high electron mobility transistor
JP2012094746A (ja) 窒化物半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090803

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120615

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130201

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160208

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees