TW201407780A - 具有電荷感應層之第三族氮化物電晶體 - Google Patents

具有電荷感應層之第三族氮化物電晶體 Download PDF

Info

Publication number
TW201407780A
TW201407780A TW102115230A TW102115230A TW201407780A TW 201407780 A TW201407780 A TW 201407780A TW 102115230 A TW102115230 A TW 102115230A TW 102115230 A TW102115230 A TW 102115230A TW 201407780 A TW201407780 A TW 201407780A
Authority
TW
Taiwan
Prior art keywords
layer
charge sensing
barrier layer
gate
charge
Prior art date
Application number
TW102115230A
Other languages
English (en)
Inventor
Chang-Soo Suh
Original Assignee
Triquint Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Triquint Semiconductor Inc filed Critical Triquint Semiconductor Inc
Publication of TW201407780A publication Critical patent/TW201407780A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本發明之具體實例描述具有諸如電晶體之器件之裝置、方法及系統。該器件包括安置於基板上之緩衝層，該緩衝層經組態可充當電晶體之通道且包括鎵(Ga)及氮(N)；安置於該緩衝層上之障壁層，該障壁層經組態可向該通道供應移動電荷載流子且包括鋁(Al)、鎵(Ga)及氮(N)；安置於該障壁層上之電荷感應層，該電荷感應層經組態可感應通道中之電荷且包括鋁(Al)及氮(N)；及安置於該電荷感應層中且與障壁層耦合以控制通道的閘極端。亦可描述及/或請求其他具體實例。

Description

具有電荷感應層之第三族氮化物電晶體
本發明之具體實例大體上係關於積體電路領域，且更特定言之，關於具有電荷感應層之第三族氮化物電晶體及製造方法。
目前，基於第三族氮化物之電晶體(諸如基於氮化鎵(GaN)之高電子遷移率電晶體(HEMT))典型地為空乏型(D型)器件，相對於源電壓，其使用負閘極電壓以便夾斷電晶體中之電流。然而，諸如功率切換之應用中可能需要增強型(E型)器件(有時稱為「常閉態器件」)，相對於源電壓，其使用正閘極電壓以便接通或增強電晶體中之電流。E型器件可藉由以下方式製造：控制供應層之厚度小於臨界厚度，使得閘極下之導電通道中不形成二維電子氣(2DEG)(例如不向電晶體閘極施加外電壓時或閘極電壓等於源電壓時)。為了在此等電晶體中達成較低導通電阻，接近閘極之區域中可能需要較高電荷密度。然而，使用提供較高電荷密度之供應層提高電荷密度可能需要供應層之臨界厚度較小，例如在基於GaN之HEMT中。舉例而言，當設計供應層來提供高電荷密度時，小於供應層臨界厚度之厚度可能太小以致當前製造設備無法可靠地生產。
利用以下實施方式，結合附圖將容易理解具體實例。為便於此說明，相同的參考編號表示相同的結構元件。附圖中說明之具體實例係為了舉例而非為了限制。
圖1示意性說明根據不同具體實例之器件的橫截面圖。
圖2為根據不同具體實例之通道電荷密度(ns)及多種實例障壁層材料之障壁厚度的圖。
圖3示意性說明根據不同具體實例之在基板上形成有層堆疊後之器件的橫截面圖。
圖4示意性說明根據不同具體實例之形成有源極及汲極後之器件的橫截面圖。
圖5示意性說明根據不同具體實例之形成有閘極後之器件的橫截面圖。
圖6示意性說明根據不同具體實例之形成有閘極後之器件的橫截面圖，該閘極具有整合式場板。
圖7示意性說明根據不同具體實例之形成有另一個場板後之器件的橫截面圖，該場板與源極連接。
圖8為根據不同具體實例之製造器件之方法的流程圖。
圖9示意性說明根據不同具體實例之包括器件之實例系統。
【細節描述】
本發明之具體實例提供關於具有電荷感應層之第三族氮化物電晶體的技術及組態。在以下詳細說明中，請參考附圖，此等附圖構成本文之一部分，其中在所有圖中，相同編號表示相同部件，且其藉由可實施本發明之主題之說明性具體實例顯示。應瞭解，可利用其他具體實例且可作出結構性或邏輯性改變而不悖離本發明之範疇。因此，以下詳細說明不理解為具限制性意義，且具體實例之範疇係由隨附申請權利範圍及其等效物限定。
出於本發明之目的，片語「A及/或B(A and/or B)」意謂 (A)、(B)，或(A及B)。出於本發明之目的，片語「A、B及/或C」意謂(A)、(B)、(C)、(A和B)、(A及C)、(B及C)或(A、B及C)。
說明書可使用片語「在一個具體實例中(in an embodiment)」 或「在具體實例中(in embodiments)」，其各指一或多個相同或不同具體實例。此外，如結合本發明之具體實例所用之術語「包含(comprising)」、「包括(including)」、「具有(having)」及其類似術語為同義語。術語「耦合(coupled)」可指直接連接、間接連接或間接通信。
本文中可使用術語「與...耦合」以及其衍生詞。「耦合」可 意謂以下一或多者。「耦合」可意謂兩個或兩個以上元件直接物理接觸或電接觸。然而，「耦合」亦可意謂兩個或兩個以上元件雖然彼此間接接觸，但彼此間仍配合或相互作用，且可意謂一或多個其他元件耦合或連接於稱彼此間耦合之元件之間。
在不同具體實例中，片語「在第二層上形成、安置或以其 他方式組態之第一層」可意謂第一層形成、安置或以其他方式組態於第二層上，及第一層之至少一部分可與第二層之至少一部分直接接觸(例如直接物理及/或電接觸)或間接接觸(例如第一層與第二層之間具有一或多個其他層)。
圖1示意性說明根據不同具體實例之器件100的橫截面 圖。器件100可表示積體電路器件，諸如在一些具體實例中為電晶體。器件100可在基板102上製得。基板102通常包括載體材料，在此載體材料上沈澱有層堆疊(或簡言之「堆疊101」)。在一個具體實例中，基板102包括 矽(Si)、碳化矽(SiC)、氧化鋁(Al2O3)、鑽石(C)、玻璃(SiO2)或「藍寶石」、氮化鎵(GaN)、及/或氮化鋁(AlN)。在其他實施例中，基板102可使用其他材料，包括適合的第二族至第六族及第三族至第五族半導體材料系統。在一個具體實例中，基板102可由任何材料或材料組合組成，在此材料或材料組合上可磊晶生長緩衝層104之材料。在一些具體實例中，基板102之材料可在(0001)方向上生長。
基板102上所形成的堆疊101可包括不同材料系統之磊晶沈澱層，其形成一或多個異質接面/異質結構。堆疊101之層可原位形成。亦即，堆疊101可在製造設備(例如腔室)中形成於基板102上，其中無需將基板102自製造設備中移除便可形成(例如磊晶生長)堆疊之組成層。
在一個具體實例中，器件100之堆疊101包括形成於基板102上之緩衝層104。緩衝層104可在基板102與器件100之其他組件(例如障壁層106)之間提供晶體結構過渡，藉此在基板102與器件100之其他組件之間充當緩衝或隔離層。舉例而言，緩衝層104在基板102與其他晶格錯配材料(例如障壁層106)之間提供應力鬆弛。在一些具體實例中，緩衝層104可充當電晶體之移動電荷載流子的通道。緩衝層104在一些具體實例中可無摻雜。緩衝層104可與基板102磊晶式耦合。在其他具體實例中，基板102與緩衝層104之間可插入成核層(未圖示)。在一些具體實例中，緩衝層104可由多個沈積膜或層組成。
在一些具體實例中，緩衝層104可包括基於第三族氮化物之材料，諸如氮化鎵(GaN)、氮化銦(InN)或氮化鋁(AlN)。緩衝層104在實質上垂直於基板102之形成有緩衝層104之表面的方向上可具有0.1微 米至1000微米之厚度。在其他具體實例中，緩衝層104可包括其他適合材料及/或厚度。
堆疊101可進一步包括緩衝層104上所形成的障壁層106 (有時稱為「供應層」)。障壁層106與緩衝層104之間可形成異質接面。障壁層106之帶隙能量大於緩衝層104(例如緩衝層104之最頂層)之帶隙能量。障壁層106可為供應移動電荷載流子的較寬帶隙層且緩衝層104可為向移動電荷載流子提供通道或通路的較窄帶隙層。在一些具體實例中，障壁層106可在移除電荷感應層108之材料的選擇性蝕刻製程中充當蝕刻終止層。在一些具體實例中，障壁層106可無摻雜。在一些具體實例中，障壁層106可由多個沈積膜或層組成。
障壁層106可由多種適合材料系統中之任一者組成。障壁 層106可包括例如鋁(Al)、銦(In)、鎵(Ga)及/或氮(N)。在一個具體實例中，障壁層106可包括氮化鋁鎵(AlxGa1-xN)，其中x為值0至1，其表示鋁及鎵之相對量。在一些具體實例中，x值小於或等於0.2。在其他具體實例中，x可使用其他值。根據不同具體實例，障壁層106之鋁含量可低於器件100之電荷感應層10。
緩衝層104(例如緩衝層104之最頂層)與障壁層106之介 面(例如異質接面)處可形成二維電子氣(2DEG)，從而允許電流(例如移動電荷載流子)在源極端(下文中稱源極112)與汲極端(下文中稱汲極114)之間流動。在一些具體實例中，器件100可為增強型(E型)器件，相對於源電壓，其使用正閘極電壓以便接通或增強器件100中之電流。在此等具體實例中，障壁層106(或供應層之組合，諸如障壁層106與電荷感 應層108)之厚度T可小於用於2DEG形成之臨界厚度To(例如低於臨界厚度To時，可不形成2DEG)。舉例而言，厚度T經組態可抑制2DEG在安置於閘極118與緩衝層104之間的閘極區(GR)形成，如圖1中所描繪。2DEG形成可發生於閘極區GR與源極112之間及閘極區GR與汲極114之間的進接區(例如圖1之AR)，如圖1中所描繪。
在一些具體實例中，可選擇障壁層106之厚度及鋁含量， 以確保器件100之閘極區GR中之所有2DEG被移除，器件100為肖特基型閘極器件(Schottky gate device)或金屬-絕緣體-半導體型(MIS)閘極器件。 在其他具體實例中，器件100可為空乏型(D型)器件，相對於源電壓，其使用負閘極電壓以便夾斷器件100中之電流。
在一些具體實例中，障壁層106具有大於或等於30埃 (angstrom)之厚度T。舉例而言，障壁層106可具有大於或等於30埃且小於臨界厚度To之厚度T。具有較低鋁含量(例如AlxGa1-xN中之x小於或等於0.2)的障壁層106可允許障壁層106之厚度大於或等於30埃。使用薄膜製造設備使障壁層106之厚度大於30埃可增強障壁層106之厚度均一性或以其他方式促進障壁層106之可靠製成。在其他具體實例中，障壁層106可包括其他適合材料及/或厚度。
堆疊101可進一步包括障壁層106上所形成的電荷感應層 108。電荷感應層108可與障壁層106磊晶式耦合。在一些具體實例中，電荷感應層108可與緩衝層104、障壁層106及/或頂蓋層110晶格匹配。電荷感應層108之帶隙能量可大於障壁層106之帶隙能量。電荷感應層108之極化度(例如每單位面積之電荷淨極化度)大於障壁層106之極化度。電荷 感應層108可感應進接區(例如圖1之AR)中之電荷，其中電荷感應層108與障壁層106耦合。電荷感應層108可藉由提高進接區(例如圖1之AR)中之2DEG密度而使得器件100具有較低導通電阻。在一些具體實例中，在障壁層106之厚度T小於臨界厚度To以抑制2DEG形成於器件100之閘極區GR中的具體實例中，電荷感應層108實現或允許2DEG形成於進接區中。
根據不同具體實例，電荷感應層108可充當臨限電壓 (VTH)控制層。舉例而言，在電荷感應層108之鋁含量大於障壁層106的具體實例中，電荷感應層108可在閘極端(下文中稱「閘極118」)形成期間選擇性蝕刻，以提供障壁層106之厚度T及厚度T之均一性，從而可影響或控制VTH。舉例而言，選擇性蝕刻可終止於障壁層106或選擇性蝕刻可以其他方式組態(例如定時蝕刻)以使厚度T小於臨界厚度To。
電荷感應層108可由多種適合材料系統中之任一者組成。 電荷感應層108可包括例如鋁(Al)、銦(In)、鎵(Ga)及/或氮(N)。在一些具體實例中，電荷感應層108可包括鋁及氮。在一個具體實例中，電荷感應層108可包括氮化銦鋁(InyAl1-yN)，其中y值小於或等於0.2，其表示相應元素之相對量。舉例而言，y值可為0至1，其表示銦及鋁之相對量。 在具體實例中，y小於或等於0.2。在一個具體實例中，InyA1-yN中之y值為0.18。在其他具體實例中，y可使用其他值。根據不同具體實例，電荷感應層108之鋁含量可高於器件100之障壁層108。
根據不同具體實例，電荷感應層108之厚度(例如在實質 上垂直於形成有緩衝層104之基板102之表面的方向上)小於允許電荷感應層108與障壁層106之間形成寄生通道的厚度。在一些具體實例中，電荷感 應層108之厚度小於或等於60埃。舉例而言，在電荷感應層108由In0.18Al0.82N組成、障壁層106由Al0.2Ga0.8N組成且頂蓋層110由Al0.2Ga0.8N組成的一個具體實例中，電荷感應層108可具有小於或等於3奈米之厚度以抑制寄生通道之形成。舉例而言，在電荷感應層108由AlN組成、障壁層106由Al0.2Ga0.8N組成且頂蓋層110由Al0.2Ga0.8N組成的一個具體實例中，電荷感應層108可具有小於或等於1奈米之厚度以抑制寄生通道之形成。在其他具體實例中，電荷感應層108可包括其他適合材料及/或厚度。在一些具體實例中，電荷感應層108可由多個沈積膜或層組成。
堆疊101可進一步包括電荷感應層108上所形成之頂蓋層 110。在一些具體實例中，頂蓋層110可與電荷感應層108磊晶式耦合。頂蓋層110之帶隙能量小於電荷感應層108之帶隙能量。在一些具體實例中，頂蓋層110包括經組態可對通道電荷密度具有較低或最小影響(不考慮頂蓋層110之厚度)之材料。在其他具體實例中，頂蓋層110可包括經組態可隨著頂蓋層110厚度之遞增而耗乏或增加通道電荷的材料。在頂蓋層110經組態可隨著頂蓋層110之厚度遞增而耗乏通道電荷的具體實例中，可提高電荷感應層108之厚度(例如在實質上垂直於形成有緩衝層104之基板102之表面的方向上)以補償電荷耗乏。在頂蓋層110經組態可隨著頂蓋層110之厚度遞增而增加通道電荷的具體實例中，可降低電荷感應層108之厚度以補償電荷感應。
頂蓋層110可由多種適合材料系統中之任一者組成。頂蓋 層110可包括例如鋁(Al)、銦(In)、鎵(Ga)及/或氮(N)。在一些具體實例中，頂蓋層110可包括鋁、鎵及氮。在一個具體實例中，頂蓋層110 可包括氮化鋁鎵(AlxGa1-xN)，其中x為值0至1，其表示鋁及鎵之相對量。在具體實例中，x值小於或等於0.2。在其他具體實例中，x可使用其他值。根據不同具體實例，頂蓋層110之鋁含量可低於器件100之電荷感應層108。根據不同具體實例，障壁層106與頂蓋層110可具有相似或相同的材料組成。
根據不同具體實例，頂蓋層110之厚度(例如在實質上垂直於形成有緩衝層104之基板102之表面的方向上)可小於10,000埃。在一些具體實例中，頂蓋層110的組成材料應使得1埃至10,000埃範圍內之頂蓋層110厚度變化對障壁層106之通道電荷密度具有較小或最小影響。在其他具體實例中，頂蓋層110可包括其他適合材料及/或厚度。在一些具體實例中，頂蓋層110可由多個沈積膜或層組成。在一些具體實例中，器件100可完全不包括頂蓋層110。
器件100可進一步包括形成於頂蓋層110及/或電荷感應層108中之閘極118，如圖所見。閘極118可安置於電荷感應層108中且與障壁層106耦合以控制通道(例如器件100之開/關狀態)，如圖所見。閘極118可充當器件100之連接端且可與障壁層106、電荷感應層108及頂蓋層110直接實體接觸，如圖所見。在一些具體實例中，閘極118可形成於介電層116(諸如氮化矽或另一種介電材料)上，介電層116形成於頂蓋層110上，如圖所見。
閘極118可具有與障壁層106耦合的主幹或底部部分及在實質上平行於制有堆疊101之基板102表面的相反方向上遠離主幹部分延伸的頂部部分，如圖所見。閘極118之主幹部分及頂部部分之該組態可稱為T形場板閘極。亦即，在一些具體實例中，閘極118可具有整合式場板(例 如閘極118之頂部部分)，其可增加閘極118與源極112及/或汲極114之間的擊穿電壓及/或減小閘極118與源極112及/或汲極114之間的電場。場板可有助於器件100在較高電壓下操作或在操作電壓指定時允許閘極至汲極間距之器件尺寸較小。
閘極118可包括向器件100之臨限電壓提供電通路之閘極 電極(例如圖5至7之閘極電極118a)及可安置於閘極電極與障壁層106之間的閘極介電質或閘極絕緣體，下文中稱為「閘極絕緣膜」(例如圖5至7之閘極絕緣膜118b)。閘極118之閘極電極一般由諸如金屬之導電材料組成。在一些具體實例中，閘極電極可由鎳(Ni)、鉑(Pt)、銥(Ir)、鉬(Mo)、金(Au)、鎢(W)、鈀(Pd)及/或鋁(Al)組成。在一個具體實例中，包括Ni、Pt、Ir或Mo之材料安置於閘極118之主幹部分中以提供與障壁層106接觸之閘極，且包括Au之材料安置於閘極118之頂部部分中以確保閘極118之導電性及低電阻。根據不同具體實例，閘極118為高電子遷移率電晶體(HEMT)器件之一部分。
在不同具體實例中，閘極118可經組態以提供器件100之 肖特基接面(Schottky junction)或MIS接面。舉例而言，肖特基接面可在完全不使用閘極絕緣膜時形成，且MIS接面可在使用閘極絕緣膜時形成。在一些具體實例中，閘極介電質可為比閘極絕緣體薄的膜。閘極絕緣膜可包括例如氮化矽(SiN)、氧化矽(SiO2)、氧化鋁(Al2O3)、氟化鈣(CaF2)、氧化鋯(ZrO2)及/或氧化鉿(HfO2)。在其他具體實例中，閘極絕緣膜可包括其他材料。在一些具體實例中，閘極絕緣膜可由單個膜或多個膜(例如介電質膜之堆疊)組成。
器件100可包括形成於頂蓋層110上之源極112及汲極 114。源極112及汲極114可與電荷感應層108耦合，如圖所見。源極112及汲極114可延伸穿過頂蓋層110、電荷感應層108及障壁層106至緩衝層104中，如圖所見。根據不同具體實例，源極112及汲極114為歐姆接點(ohmic contact)。源極112及汲極114可為再生長接點，其接觸電阻可相對低於標準生長接點。
源極112及汲極114可由諸如金屬之導電材料組成。在一 個具體實例中，源極112及汲極114可包括鈦(Ti)、鋁(Al)、鉬(Mo)、金(Au)及/或矽(Si)。在其他具體實例中可使用其他材料。
在一個具體實例中，汲極114與閘極118之間的距離D1 大於源極112與閘極118之間的距離S1。在一些具體實例中，距離D1可為汲極114與閘極118之間的最短距離，且距離S1可為源極112與閘極118之間的最短距離。使距離S1比距離D1短可增加閘極118至汲極114之擊穿電壓及/或減小源極112電阻。
在一些具體實例中，介電層122可形成於閘極118及/或介 電層116上，如圖所見。介電層122可包括例如氮化矽(SiN)。在其他具體實例中，其他材料可用於介電層122。介電層122可實質上包封閘極118之頂部部分。在一些具體實例中，介電層122可充當器件100之鈍化層。
器件100可包括形成於介電層122上的場板124以增加閘 極118與汲極114之間的擊穿電壓及/或減小閘極118與汲極114之間的電場。可使用導電材料126使場板124與源極112電耦合。導電材料126可包括以電極或跡線狀結構沈積於介電層122或源極112材料上的金屬，諸如金 (Au)，如圖7所描繪。在其他具體實例中，其他適合材料可用於導電材料126。
場板124可由諸如金屬之導電材料組成且可包括關於閘極 118所述之材料。場板124可經由介電層122與閘極118電容耦合。在一些具體實例中，場板124與閘極118之間的最短距離範圍介於1至10,000埃。 場板124可在閘極118上形成，使得場板124之一部分不直接形成於閘極118上，從而得到場板124之外伸區，如圖所見。在一些具體實例中，場板124之外伸區延伸超過閘極118頂部部分之邊緣，超過的距離為H1。在一些具體實例中，距離H1可為0.2微米至1微米。在其他具體實例中，可使用H1之其他值。
根據不同具體實例，器件100可為HEMT。在一些具體實 例中，器件100可為肖特基器件。在其他具體實例中，器件100可為MIS場效應電晶體(MISFET)。舉例而言，在一些具體實例中，閘極118可經組態以控制E型切換器件之切換。器件100可用於射頻(RF)、邏輯、包絡追蹤(envelope tracking)及/或功率轉換應用。舉例而言，器件100可提供有效切換器件用於電源切換應用，包括電源調節應用，諸如交流電(AC)-直流電(DC)轉換器、DC-DC轉換器、DC-AC轉換器及其類似物。
圖2為根據不同具體實例之GaN上之多種實例障壁層材料之通道電荷密度及障壁厚度的圖形200。在圖形200中，通道電荷密度(ns)描繪於垂直軸以指示每平方公分(cm-2)之電荷載流子數目。在一些具體實例中，通道電荷密度可與器件(例如圖1之器件100)之2DEG密度對應。障壁厚度以奈米(nm)為單位描繪於水平軸。
在圖形200中，顯示各種AlxInyGazN(障壁層)/GaN HEMT 結構之通道電荷密度及障壁厚度，其中x、y及z表示0至1之值，指示相應元素之相對量。圖形200顯示障壁層材料系統，包括氮化鋁(例如AlN)、氮化鋁鎵(例如Al0.5Ga0.5N、Al0.4Ga0.6N、Al0.3Ga0.7N、Al0.2Ga0.8N、Al0.1Ga0.9N)及氮化銦鋁(例如In0.18Al0.82N)。各材料系統之曲線在水平軸上之截距(若ns=0)為障壁厚度之不同值，如圖所見。對於各材料系統，ns=0時之障壁厚度值相當於2DEG形成時之臨界厚度To。
器件達成低導通電阻可能需要較高電荷密度。較高電荷密 度一般對應於材料系統中之較高鋁含量，如圖所見。另外，材料系統之鋁含量較高可使2DEG形成時之臨界厚度To較低，如圖所見。提供小於臨界厚度之障壁厚度(例如用於E型操作)可能難以在材料系統之鋁含量較高的情況下控制或製造同時具有可靠均一性，尤其在不存在蝕刻終止層之情況下。其他技術(諸如器件上之應變感應)可用於增加2DEG形成時之臨界厚度To。
圖3至7描繪在各種製造操作之後的器件(例如圖1之器 件100)。結合圖3至7描述之技術及組態可與結合圖1描述之具體實例一致，且反之亦然。
圖3示意性說明根據不同具體實例之在基板102上形成有 層堆疊(例如堆疊101)之後的器件300的橫截面圖。根據不同具體實例，器件300可如下製造：於基板102上沈積緩衝層104，於緩衝層104上沈積障壁層106及於障壁層106上沈積電荷感應層108。在一些具體實例中，頂蓋層110可沈積於電荷感應層108上。在一些具體實例中，沈積方法為磊晶 沈積方法，諸如分子束磊晶(MBE)、原子層磊晶(ALE)、化學束磊晶(CBE)及/或金屬有機化學氣相沈積(MOCVD)。在其他具體實例中，可使用其他沈積方法。根據不同具體實例，障壁層106及電荷感應層108之厚度及材料組成允許在緩衝層104與障壁層106之介面處形成2DEG，如圖所繪。
圖4示意性說明根據不同具體實例之在形成有源極112及 汲極114之後的器件400的橫截面圖。在不同具體實例中，源極112及汲極114可形成於頂蓋層110上。在一個具體實例中，使用例如蒸發方法在頂蓋層110上欲形成源極112及汲極114之區域沈積材料，諸如一或多種金屬。 用於形成源極112及汲極114之材料可包括依以下順序沈積之金屬：鈦(Ti)接著為鋁(Al)，接著為鉬(Mo)，接著為鈦(Ti)，接著為金(Au)。可加熱所沈積之材料(例如，使用迅速熱退火方法加熱至約850℃維持約30秒)以使材料滲入且與下伏之頂蓋層110、電荷感應層108、障壁層106及/或緩衝層104之材料融合。在具體實例中，源極112及汲極114各延伸穿過頂蓋層110且進入緩衝層104中。源極112及汲極114之厚度可介於1000埃至2000埃之範圍。在其他具體實例中，可使用源極112及汲極114之其他厚度。
源極112及汲極114可藉由再生長方法來形成，以提供具 有減小的接觸電阻或減小的導通電阻之歐姆接點。在再生長方法中，在欲形成源極112及汲極114之區域選擇性移除(例如蝕刻)頂蓋層110、電荷感應層108、障壁層106及/或緩衝層104之材料。高度摻雜材料(例如n++材料)可沈積於已選擇性移除該等層之區域中。源極112及汲極114之高度摻雜材料可為與用於緩衝層104或障壁層106之材料相似的材料。舉例而 言，在緩衝層104包括GaN之系統中，高度摻雜矽(Si)或氧(O)之基於GaN之材料可以磊晶方式沈積於選擇性移除的區域中至400埃至700埃之厚度。高度摻雜之材料可藉由分子束磊晶(MBE)、原子層磊晶(ALE)、化學束磊晶(CBE)、或金屬有機化學氣相沈積(MOCVD)或其適合組合以磊晶方式沈積。在其他具體實例中，可使用關於高度摻雜之材料的其他材料、厚度或沈積技術。可使用例如剝離方法將包括例如鈦(Ti)及/或金(Au)之一或多種金屬以範圍介於1000埃至1500埃之厚度形成/沈積於高度摻雜之材料上。在其他具體實例中，可使用關於一或多種金屬的其他材料、厚度及/或技術。
在一些具體實例中，源極112及汲極114可藉由使用植入 技術引入雜質(例如矽或氧)之植入方法來形成，以便在源極112及汲極114中提供高度摻雜之材料。在植入後，在高溫(例如1100-1200℃)下使源極112及汲極114退火。再生長方法較佳可避免與植入後退火相關的高溫。在不使用頂蓋層110的具體實例中，可使用與本文所述類似的技術在電荷感應層108上形成源極112及汲極114。
圖5示意性說明根據不同具體實例之在形成有閘極(例如 閘極電極118a及閘極絕緣膜118b)之後的器件500的橫截面圖。閘極可包括閘電極118a及(在一些具體實例中)閘極絕緣膜118b。
閘極可在電荷感應層108及/或頂蓋層110中形成，如圖所 見。光罩材料可經沈積及圖案化(例如使用微影及/或蝕刻方法)以允許選擇性移除頂蓋層110及/或電荷感應層108之材料，形成諸如溝槽之開口，閘極材料將沈積於其中以形成閘極。光罩材料可包括例如光阻材料或硬光 罩材料。在一些具體實例中，介電層(例如圖6之介電層116)可經沈積及圖案化以向閘極形成提供開口。在一些具體實例中，介電層可充當硬光罩。
本發明之具體實例可提供改良閘極(例如閘極電極118a 及/或閘極絕緣膜118b)與緩衝層104之間之障壁層106厚度均一性的技術，從而可改良器件500之VTH控制。舉例而言，障壁層106厚度之均一性及因此VTH可由以下確定：形成開口之閘極凹槽蝕刻方法之蝕刻深度、在蝕刻方法之後的障壁層106及/或電荷感應層108之剩餘厚度、閘極絕緣膜118b之厚度及厚度均一性、及該方法中之任何變化。
在一個具體實例中，蝕刻方法可用於移除頂蓋層110及至 少一部分電荷感應層108之材料。蝕刻方法可為定時蝕刻方法或選擇性蝕刻方法。選擇性蝕刻方法可包括例如選擇性乾式蝕刻及/或電漿蝕刻。對於包括氯化硼(BCl3)及/或氯氣(Cl2)之蝕刻化學過程或類似蝕刻化學過程而言，含有較少鋁之材料的蝕刻速率可大於含有較多鋁之材料的蝕刻速率。因此，在頂蓋層110相比電荷感應層108包括較低鋁含量的具體實例中，可相對於電荷感應層108之材料選擇性移除頂蓋層110之材料。
在定時蝕刻方法或選擇性蝕刻方法之後保留於閘極凹槽 區中之電荷感應層108材料可藉由另一選擇性蝕刻方法移除。舉例而言，可使用濕式蝕刻方法。對於包括氫氧化鉀(KOH)及/或氫氧化四甲基銨(TMAH)之蝕刻化學過程或類似蝕刻化學過程而言，含有較多鋁之材料的蝕刻速率可大於含有較少鋁之材料的蝕刻速率。因此，在電荷感應層108相比障壁層106包括較高鋁含量的具體實例中，可相對於障壁層106之材料選擇性移除電荷感應層108之材料。在一些具體實例中，選擇性蝕刻移除 電荷感應層108之材料可暴露障壁層106。就此而言，障壁層106可充當蝕刻終止層且根據VTH控制厚度。因為蝕刻方法可在障壁層106暴露後立刻終止，所以障壁層106之厚度(例如圖1之厚度T)可主要藉由障壁層106之沈積厚度來控制。
在其他具體實例中，在定時蝕刻方法或選擇性蝕刻方法 (例如BCl3/Cl2)之後保留於閘極凹槽區中之電荷感應層108材料可經選擇性氧化以形成閘極絕緣膜118b。舉例而言，氧化方法可包括在周圍氧氣(O2)下執行的熱法或藉由電漿處理。具有鋁含量之層可經氧化(例如藉由用氧氣取代氮氣)以形成氧化鋁(例如Al2O3)。在一些具體實例中，可沈積其他電絕緣材料以形成閘極絕緣膜118b。在其他具體實例中，可使用其他技術將電絕緣材料沈積於障壁層106、電荷感應層108及頂蓋層110上以形成閘極絕緣膜118b。
閘極電極118a可藉由將導電材料沈積於堆疊101之凹口中 來形成。在使用閘極絕緣膜118b的具體實例中，閘極電極118a可沈積於閘極絕緣膜118b上。導電材料可藉由任何適合沈積方法來沈積，包括例如蒸發、原子層沈積(ALD)及/或化學氣相沈積(CVD)。
圖6示意性說明根據不同具體實例之在形成具有整合式場 板之閘極(例如閘極電極118a及閘極絕緣膜118b)之後的器件600的橫截面圖。場板可整合至T形場閘極之頂部部分中且可由導電材料(例如與閘極電極118a相同或類似的材料)組成。
在一些具體實例中，器件600可進一步包括沈積於堆疊101上的介電層116，諸如SiN，以向器件600之通道/閘極區提供鈍化。作為閘 極形成方法之一部分，可使用任何適合技術使介電層116圖案化或凹進。在一些具體實例中，閘極之輪廓在介電層116之區域中可相對於堆疊101之區域呈錐形，如圖所見。該相對錐形可歸因於材料之蝕刻方法變化及/或蝕刻技術。T形場板閘極之主幹部分或頂部部分可藉由金屬沈積/蝕刻方法或剝離方法來形成。
圖7示意性說明根據不同具體實例之在形成有另一個場板124之後之器件700的橫截面圖，場板124與源極連接。介電層122可形成於介電層116及閘極電極118a上，如圖所見。導電材料可沈積於源極112上以使該源極與場板124電耦合。
圖8為根據不同具體實例製造器件(例如相應圖1、3至7之器件100、300、400、500、600或700)之方法800的流程圖。方法800可與結合圖1至7所述之技術及組態一致。
在802，方法800包括在基板(例如圖1之基板102)上形成緩衝層(例如圖1之緩衝層104)。可使用磊晶沈積方法在基板上沈積緩衝層材料來形成緩衝層。
在804，方法800可進一步包括在緩衝層上形成障壁層(例如圖1之障壁層106)。可使用磊晶沈積方法在緩衝層上沈積障壁層材料來形成障壁層。
在806，方法800可進一步包括在障壁層上形成電荷感應層(例如圖1之電荷感應層108)。可使用磊晶沈積方法在障壁層上沈積電荷感應層材料來形成電荷感應層。
在808，方法800可進一步包括在電荷感應層上形成頂蓋 層(例如圖1之頂蓋層110)。可使用磊晶沈積方法在電荷感應層上沈積頂蓋層材料來形成頂蓋層。
在810，方法800可進一步包括形成源極及汲極(例如圖1 之源極112及汲極114)。在一些具體實例中，源極及汲極可與電荷感應層耦合且延伸穿過電荷感應層及障壁層至緩衝層中。
在812，方法800可進一步包括形成閘極(例如圖1之閘 極118)。閘極可藉由移除一部分頂蓋層以暴露一部分電荷感應層及移除一部分電荷感應層以形成開口或閘極凹槽用於沈積閘極材料來形成。電絕緣材料可沈積於開口中以形成閘極絕緣膜(例如圖7之閘極絕緣膜118b)。在一些具體實例中，閘極絕緣膜之材料可沈積於通道之進接區上且可留在售往或運往消費者之器件最終產品之該區域中。在一些具體實例中，移除部分頂蓋層及/或部分電荷感應層可藉由本文所述之定時、乾式/電漿、及/或濕式蝕刻方法來進行。在一些具體實例中，移除部分電荷感應層可暴露障壁層。障壁層可充當蝕刻終止層以便選擇性蝕刻電荷感應層材料。在其他具體實例中，移除部分電荷感應層可能不暴露障壁層，且氧化方法可用於氧置換氮，且由此在層堆疊中已形成之凹口中之暴露層上形成閘極絕緣膜118b。
導電材料可沈積於開口中以形成閘極電極(例如圖7之閘 極電極118a)。在使用閘極絕緣膜之具體實例中，導電材料可沈積於閘極絕緣膜上。
在814，方法800可進一步包括在閘極上形成介電層(例 如圖1之介電層116及/或122)。介電層可藉由任何適合沈積方法來沈積。
在816，該方法可進一步包括在介電層上形成場板。場板 可藉由使用任何適合沈積技術在介電層上沈積導電材料而形成。圖案化方法(諸如微影及/或蝕刻方法)可用於選擇性移除部分所沈積之導電材料以形成場板。在其他具體實例中可使用其他適合技術。
不同操作以最有助於理解所請求之標的物的方式，以多個 離散操作依次描述。然而，描述的順序不應視為暗示此等操作必須為順序相關的。詳言之，此等操作可不以呈現順序進行。所述操作可以不同於所述具體實例之順序進行。在其他具體實例中，可進行其他不同操作及/或可省去所述操作。
本文所述之器件(例如相應圖1、5至7之器件100、500、600、700)及包括該器件之裝置的具體實例可合併成各種其他裝置及系統。圖9示意性說明根據不同具體實例之包括器件之實例系統。如圖所示，系統900包括功率放大器(PA)模組902，在一些具體實例中，該模組可為射頻(RF)PA模組。如圖所示，系統900可包括與功率放大器模組902耦合的收發器904。功率放大器模組902可包括本文所述之器件(例如相應圖1、5至7之器件100、500、600、700)。
功率放大器模組902可接收來自收發器904之RF輸入信號RFin。功率放大器模組902可放大RF輸入信號RFin以提供RF輸出信號RFout。RF輸入信號RFin及RF輸出信號RFout皆可為傳輸鏈之一部分，分別由圖9中之Tx-RFin及Tx-RFout標註。
經放大之RF輸出信號RFout可提供至天線切換模組(ASM)906，該模組經由天線結構908實現RF輸出信號之無線(OTA)傳 輸。ASM 906亦可經由天線結構908接收RF信號且沿著接收鏈使所接收之RF信號Rx耦合至收發器904。
在不同具體實例中，天線結構908可包括一或多種定向天 線及/或全向天線，包括例如偶極天線、單極天線、貼片天線、環形天線、微帶天線或適於RF信號之OTA傳輸/接收之任何其他類型的天線。
系統900可為包括功率放大之任何系統。器件(例如相應 圖1、5至7之器件100、500、600、700)可提供有效切換器件用於電源切換應用，包括電源調節應用，諸如交流電(AC)-直流電(DC)轉換器、DC-DC轉換器、DC-AC轉換器及其類似物。在不同具體實例中，系統900可尤其適用於在高射頻功率及頻率下之功率放大。舉例而言，系統900可適用於地面通訊及衛星通訊、雷達系統之任一或多者且可能用於各種工業及醫學應用。更特定言之，在不同具體實例中，系統900可為雷達器件、衛星通訊器件、行動手持話機、蜂巢式電話基地台、廣播無線電或電視放大器系統中所選擇之一者。
雖然本文中已說明及描述某些具體實例以達成描述目的，但適於獲得相同目的之多種替代及/或等效具體實例或實施方式可在不悖離本發明範疇之情況下代替所顯示及描述的具體實例。本申請案意欲涵蓋本文中所論述之具體實例之任何修改或變化。因此，顯然意欲本文所述之具體實例僅由申請專利範圍及其等效物限定。
100‧‧‧裝置
101‧‧‧堆疊
102‧‧‧基板
104‧‧‧緩衝層
106‧‧‧障壁層
108‧‧‧電荷感應層
110‧‧‧頂蓋層
112‧‧‧源極
114‧‧‧汲極
116‧‧‧介電層
118‧‧‧閘極
122‧‧‧介電層
124‧‧‧場板
126‧‧‧導電材料
2DEG‧‧‧二維電子氣
AR‧‧‧進接區
GR‧‧‧閘極區

Claims (31)

  1. 一種裝置，其包含：安置於基板上之緩衝層，該緩衝層經組態以充當電晶體之通道且包括鎵(Ga)及氮(N)；安置於該緩衝層上之障壁層，該障壁層經組態以向該通道供應移動電荷載流子且包括鋁(Al)、鎵(Ga)及氮(N)；安置於該障壁層上之電荷感應層，該電荷感應層經組態以感應該通道中之電荷且包括鋁(Al)及氮(N)；及安置於該電荷感應層中且與該障壁層耦合以控制該通道之閘極端。
  2. 如申請專利範圍第1項之裝置，其中：該電荷感應層具有第一帶隙能量；該障壁層具有第二帶隙能量；且該第一帶隙能量大於該第二帶隙能量。
  3. 申請專利範圍第1項之裝置，其中：該電荷感應層具有第一極化度；該障壁層具有第二極化度；且該第一極化度大於該第二極化度。
  4. 如申請專利範圍第1項之裝置，其中：該障壁層之厚度可抑制二維電子氣(2DEG)在安置於該閘極端與該緩衝層之間的閘極區形成；且該閘極端經組態以控制功率放大器之增強型(e型)高電子遷移率電晶體(HEMT)切換器件之切換。
  5. 如申請專利範圍第1項之裝置，其進一步包含：安置於該電荷感應層上之頂蓋層，該頂蓋層包括鋁(Al)、鎵(Ga)及氮(N)。
  6. 如申請專利範圍第5項之裝置，其中：該緩衝層包括氮化鎵(GaN)；該障壁層及該頂蓋層包括氮化鋁鎵(AlxGa1-xN)，其中x具有小於或等於0.2之值，其表示相應元素之相對量；且該電荷感應層包括氮化銦鋁(InyAl1-yN)，其中y具有小於或等於0.2之值，其表示相應元素之相對量。
  7. 如申請專利範圍第6項之裝置，其中：該障壁層具有大於或等於30埃之厚度；該電荷感應層具有小於或等於30埃之厚度；且該頂蓋層具有小於或等於10,000埃之厚度。
  8. 如申請專利範圍第1項之裝置，其中該閘極端包括與該障壁層之材料耦合而形成肖特基接面(Schottky junction)之閘極電極。
  9. 如申請專利範圍第1項之裝置，其中：該閘極端包括閘極電極及與該障壁層之材料耦合而形成金屬-絕緣體-半導體(MIS)接面之閘極絕緣體。
  10. 如申請專利範圍第1項之裝置，其進一步包含：與該電荷感應層耦合之源極；及與該電荷感應層耦合之汲極，其中該源極及該汲極延伸穿過該電荷感應層及該障壁層至該緩衝層中。
  11. 如申請專利範圍第10項之裝置，其進一步包含：安置於該電荷感應層上之介電材料，該介電材料包封該閘極端之一部分。
  12. 如申請專利範圍第11項之裝置，其中：該閘極端為T形場板閘極；且該閘極端包括鎳(Ni)、鉑(Pt)、銥(Ir)、鉬(Mo)或金(Au)。
  13. 如申請專利範圍第12項之裝置，其進一步包含：安置於該介電材料上之場板，該場板與該源極電耦合且與穿過該介電材料之該閘極端電容耦合。
  14. 如申請專利範圍第1項之裝置，其進一步包含：基板，該基板包括矽(Si)、碳化矽(SiC)、藍寶石(Al2O3)、氮化鎵(GaN)、鑽石(C)、氧化矽(SiO2)或氮化鋁(AlN)。
  15. 如申請專利範圍第14項之裝置，其中：該緩衝層係以磊晶方式與該基板耦合；該障壁層係以磊晶方式與該緩衝層耦合；且該電荷感應層係以磊晶方式與該障壁層耦合。
  16. 如申請專利範圍第15項之裝置，其中該緩衝層、該障壁層或該電荷感應層係由多個層組成。
  17. 一種方法，其包含：在基板上形成緩衝層，該緩衝層經組態以充當電晶體之通道且包括鎵(Ga)及氮(N)；在該緩衝層上形成障壁層，該障壁層經組態以向該通道供應移動電荷載流子且包括鋁(Al)、鎵(Ga)及氮(N)； 在該障壁層上形成電荷感應層，該電荷感應層經組態以感應該通道中之電荷且包括鋁(Al)及氮(N)；及在該電荷感應層中形成閘極端，該閘極端與該障壁層耦合以控制該通道。
  18. 如申請專利範圍第17項之方法，其中：形成該緩衝層包括在該基板上以磊晶方式沈積緩衝層材料；形成該障壁層包括在該緩衝層上以磊晶方式沈積障壁層材料；且形成該電荷感應層包括在該障壁層上以磊晶方式沈積電荷感應層材料，其中該電荷感應層具有第一極化度，該障壁層具有第二極化度且該第一極化度大於該第二極化度。
  19. 如申請專利範圍第18項之方法，其中形成該電荷感應層包括在該障壁層上以磊晶方式沈積電荷感應層材料，其中該電荷感應層具有第一帶隙能量，該障壁層具有第二帶隙能量且該第一帶隙能量大於該第二帶隙能量。
  20. 如申請專利範圍第18項之方法，其進一步包含藉由在該電荷感應層上以磊晶方式沈積頂蓋層材料而在該電荷感應層上形成頂蓋層，該頂蓋層包括鋁(Al)、鎵(Ga)及氮(N)。
  21. 如申請專利範圍第20項之方法，其中：該緩衝層材料包括氮化鎵(GaN)；該障壁層材料及該頂蓋層材料包括氮化鋁鎵(AlxGa1-xN)，其中x具有小於或等於0.2之值，其表示相應元素之相對量；且該電荷感應層材料包括氮化銦鋁(InyAl1-yN)，其中y具有小於或等於0.2之值，其表示相應元素之相對量。
  22. 如申請專利範圍第21項之方法，其中： 形成該障壁層提供小於或等於60埃之障壁層厚度；形成該電荷感應層提供小於或等於30埃之電荷感應層厚度；且形成該頂蓋層提供小於或等於10,000埃之頂蓋層厚度。
  23. 如申請專利範圍第22項之方法，其中：該障壁層厚度抑制二維電子氣(2DEG)在安置於該閘極端與該緩衝層之間的閘極區形成；且該閘極端經組態以控制增強型(e型)高電子遷移率電晶體(HEMT)器件之切換。
  24. 如申請專利範圍第20項之方法，其中形成該閘極端包含：移除該頂蓋層之一部分以暴露該電荷感應層；及移除該電荷感應層之一部分。
  25. 如申請專利範圍第24項之方法，其中：移除該頂蓋層之材料包含使用氯化硼(BCl3)或氯氣(Cl2)選擇性蝕刻該頂蓋層材料；且移除該電荷感應層之一部分包含使用氫氧化鉀(KOH)或氫氧化四甲基銨(TMAH)選擇性蝕刻該電荷感應層材料。
  26. 如申請專利範圍第25項之方法，其中：移除該電荷感應層之一部分暴露該障壁層；且該障壁層充當蝕刻終止層以便選擇性蝕刻該電荷感應層材料。
  27. 如申請專利範圍第25項之方法，其中形成該閘極端進一步包含：在已移除該頂蓋層材料及該電荷感應層之區域中沈積閘極電極材料，該閘極電極材料與該障壁層之材料耦合以形成肖特基接面。
  28. 如申請專利範圍第25項之方法，其中形成該閘極端進一步包含：選擇性氧化藉由移除該電荷感應層之一部分而暴露之該電荷感應層材料以形成閘極絕緣體；及在該閘極絕緣體上沈積閘極電極材料，該閘極電極及該閘極絕緣體與該障壁層材料耦合以形成金屬-絕緣體-半導體(MIS)接面。
  29. 如申請專利範圍第17項之方法，其進一步包含：形成與該電荷感應層耦合之源極及汲極，其中該源極及該汲極延伸穿過該電荷感應層及該障壁層至該緩衝層中。
  30. 如申請專利範圍第29項之方法，其進一步包含：在該電荷感應層上沈積介電材料，該介電材料包封該閘極端之一部分。
  31. 如申請專利範圍第30項之方法，其中該閘極端為T形場板閘極，該方法進一步包含：在該介電材料上形成場板，該場板與該源極電耦合且經由該介電材料與該閘極端電容耦合。
TW102115230A 2012-05-25 2013-04-29 具有電荷感應層之第三族氮化物電晶體 TW201407780A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/481,198 US20130313561A1 (en) 2012-05-25 2012-05-25 Group iii-nitride transistor with charge-inducing layer

Publications (1)

Publication Number Publication Date
TW201407780A true TW201407780A (zh) 2014-02-16

Family

ID=49547107

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102115230A TW201407780A (zh) 2012-05-25 2013-04-29 具有電荷感應層之第三族氮化物電晶體

Country Status (4)

Country Link
US (1) US20130313561A1 (zh)
JP (1) JP2013247363A (zh)
DE (1) DE102013008512A1 (zh)
TW (1) TW201407780A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI748271B (zh) * 2019-07-09 2021-12-01 台灣積體電路製造股份有限公司 積體晶片及其形成方法

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8884334B2 (en) * 2012-11-09 2014-11-11 Taiwan Semiconductor Manufacturing Co., Ltd. Composite layer stacking for enhancement mode transistor
JP6486828B2 (ja) * 2012-11-16 2019-03-20 マサチューセッツ インスティテュート オブ テクノロジー 半導体構造およびリセス形成のエッチング技術
US9105578B2 (en) * 2013-03-12 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Interface for metal gate integration
US9263275B2 (en) 2013-03-12 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Interface for metal gate integration
KR102340742B1 (ko) * 2013-08-30 2021-12-20 고쿠리츠켄큐카이하츠호진 카가쿠기쥬츠신코키코 InGaAlN계 반도체 소자
KR102086360B1 (ko) * 2013-11-07 2020-03-09 삼성전자주식회사 n형 질화물 반도체의 전극형성방법, 질화물 반도체 소자 및 그 제조방법
US10483386B2 (en) * 2014-01-17 2019-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, transistor having doped seed layer and method of manufacturing the same
CN106030809B (zh) * 2014-03-25 2019-12-31 英特尔公司 具有提供陡峭的亚阈值摆幅的外延层的iii-n晶体管
US9318593B2 (en) * 2014-07-21 2016-04-19 Transphorm Inc. Forming enhancement mode III-nitride devices
KR102248478B1 (ko) 2014-09-18 2021-05-06 인텔 코포레이션 실리콘 cmos-호환가능 반도체 디바이스들에서의 결함 전파 제어를 위한 경사 측벽 패싯들을 가지는 우르자이트 이종에피택셜 구조체들
EP3198649A4 (en) 2014-09-25 2018-05-16 Intel Corporation Iii-n epitaxial device structures on free standing silicon mesas
US10243069B2 (en) 2014-10-30 2019-03-26 Intel Corporation Gallium nitride transistor having a source/drain structure including a single-crystal portion abutting a 2D electron gas
KR102333752B1 (ko) * 2014-11-18 2021-12-01 인텔 코포레이션 n-채널 및 p-채널 갈륨 질화물 트랜지스터들을 사용하는 CMOS 회로들
US11164970B2 (en) 2014-11-25 2021-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Contact field plate
US10756208B2 (en) 2014-11-25 2020-08-25 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated chip and method of forming the same
KR102309482B1 (ko) 2014-12-18 2021-10-07 인텔 코포레이션 N-채널 갈륨 질화물 트랜지스터들
US20160293596A1 (en) * 2015-03-30 2016-10-06 Texas Instruments Incorporated Normally off iii-nitride transistor
JP2016207890A (ja) * 2015-04-24 2016-12-08 トヨタ自動車株式会社 ヘテロ接合半導体装置
KR102504576B1 (ko) 2015-05-19 2023-02-28 인텔 코포레이션 융기된 도핑 결정성 구조체들을 가진 반도체 디바이스들
TWI808473B (zh) * 2015-06-05 2023-07-11 美商蘭姆研究公司 GaN及其他Ⅲ-Ⅴ族材料之原子層蝕刻
CN107667424B (zh) 2015-06-26 2022-02-18 英特尔公司 具有高温稳定基板界面材料的异质外延结构
CN108604596A (zh) * 2015-07-17 2018-09-28 剑桥电子有限公司 用于半导体装置的场板结构
US10096487B2 (en) 2015-08-19 2018-10-09 Lam Research Corporation Atomic layer etching of tungsten and other metals
DE102015118440A1 (de) * 2015-10-28 2017-05-04 Infineon Technologies Austria Ag Halbleiterbauelement
US10574187B2 (en) 2015-12-21 2020-02-25 Intel Corporation Envelope-tracking control techniques for highly-efficient RF power amplifiers
WO2017111869A1 (en) 2015-12-24 2017-06-29 Intel Corporation Transition metal dichalcogenides (tmdcs) over iii-nitride heteroepitaxial layers
US10062776B2 (en) * 2016-02-05 2018-08-28 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US9991128B2 (en) 2016-02-05 2018-06-05 Lam Research Corporation Atomic layer etching in continuous plasma
US9941398B2 (en) * 2016-03-17 2018-04-10 Taiwan Semiconductor Manufacturing Company Ltd. High-electron-mobility transistor (HEMT) capable of protecting a III-V compound layer
WO2018004650A1 (en) * 2016-07-01 2018-01-04 Intel Corporation 1t-1r rram cell including group iii-n access transistor
US10991817B2 (en) * 2016-07-01 2021-04-27 Intel Corporation Group III-N transistors including source to channel heterostructure design
US10068976B2 (en) * 2016-07-21 2018-09-04 Taiwan Semiconductor Manufacturing Co., Ltd. Enhancement mode field-effect transistor with a gate dielectric layer recessed on a composite barrier layer for high static performance
CN106712829A (zh) * 2016-11-28 2017-05-24 深圳天珑无线科技有限公司 一种天线切换方法和电路
US10566212B2 (en) 2016-12-19 2020-02-18 Lam Research Corporation Designer atomic layer etching
US10446544B2 (en) * 2017-06-08 2019-10-15 Qorvo Us, Inc. Enhancement-mode/depletion-mode field-effect transistor GAN technology
WO2018231928A1 (en) * 2017-06-15 2018-12-20 Efficient Power Conversion Corporation ENHANCEMENT-MODE GaN TRANSISTOR WITH SELECTIVE AND NONSELECTIVE ETCH LAYERS FOR IMPROVED UNIFORMITY IN GaN SPACER THICKNESS
WO2019066874A1 (en) * 2017-09-28 2019-04-04 Intel Corporation VARIABLE CAPACITY DEVICE WITH MULTILAYER ELECTRODE BIDIMENSIONAL GAS (2DEG)
WO2019066953A1 (en) 2017-09-29 2019-04-04 Intel Corporation REDUCED CONTACT RESISTANCE GROUP III (N-N) NITRIDE DEVICES AND METHODS OF MAKING SAME
WO2019066995A1 (en) * 2017-09-30 2019-04-04 Intel Corporation ENHANCED RF PERFORMANCE GROUP III (III-N) NITRIDE DEVICES AND METHODS OF MAKING SAME
CN110034186B (zh) * 2018-01-12 2021-03-16 中国科学院苏州纳米技术与纳米仿生研究所 基于复合势垒层结构的iii族氮化物增强型hemt及其制作方法
US10541313B2 (en) 2018-03-06 2020-01-21 Infineon Technologies Austria Ag High Electron Mobility Transistor with dual thickness barrier layer
US10516023B2 (en) 2018-03-06 2019-12-24 Infineon Technologies Austria Ag High electron mobility transistor with deep charge carrier gas contact structure
US11563098B2 (en) 2018-06-22 2023-01-24 Intel Corporation Transistor gate shape structuring approaches
DE102018212736B4 (de) * 2018-07-31 2022-05-12 Christian-Albrechts-Universität Zu Kiel Ferroelektrische Halbleitervorrichtung mit einer einen Mischkristall aufweisenden ferroelektrischen Speicherschicht und Verfahren zu deren Herstellung
US20200194551A1 (en) * 2018-12-13 2020-06-18 Intel Corporation High conductivity source and drain structure for hemt devices
US11610971B2 (en) * 2018-12-17 2023-03-21 Intel Corporation Cap layer on a polarization layer to preserve channel sheet resistance
EP3948955A4 (en) * 2019-04-04 2023-05-10 HRL Laboratories, LLC MINIATURE FIELD PLATE T-GRID AND METHOD OF MAKING IT
JP7448314B2 (ja) * 2019-04-19 2024-03-12 株式会社東芝 半導体装置
CN112349773A (zh) * 2019-08-07 2021-02-09 苏州能讯高能半导体有限公司 一种半导体器件及其制备方法
CN112397582B (zh) 2019-08-14 2024-05-14 联华电子股份有限公司 高电子迁移率晶体管及其制作方法
CN110808211A (zh) * 2019-11-08 2020-02-18 中国电子科技集团公司第十三研究所 斜型栅结构氧化镓场效应晶体管及其制备方法
US20210399119A1 (en) * 2020-06-23 2021-12-23 Intel Corporation Transition metal-iii-nitride alloys for robust high performance hemts
CN113972266A (zh) * 2020-07-23 2022-01-25 芜湖启迪半导体有限公司 隧穿增强型垂直结构的hemt器件

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006086398A (ja) * 2004-09-17 2006-03-30 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2008270794A (ja) * 2007-03-29 2008-11-06 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
WO2009066434A1 (ja) * 2007-11-19 2009-05-28 Nec Corporation 電界効果トランジスタおよびその製造方法
US8309987B2 (en) * 2008-07-15 2012-11-13 Imec Enhancement mode semiconductor device
US7985986B2 (en) * 2008-07-31 2011-07-26 Cree, Inc. Normally-off semiconductor devices
US8384129B2 (en) * 2009-06-25 2013-02-26 The United States Of America, As Represented By The Secretary Of The Navy Transistor with enhanced channel charge inducing material layer and threshold voltage control

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI748271B (zh) * 2019-07-09 2021-12-01 台灣積體電路製造股份有限公司 積體晶片及其形成方法

Also Published As

Publication number Publication date
DE102013008512A1 (de) 2013-11-28
JP2013247363A (ja) 2013-12-09
US20130313561A1 (en) 2013-11-28

Similar Documents

Publication Publication Date Title
TW201407780A (zh) 具有電荷感應層之第三族氮化物電晶體
JP6554530B2 (ja) 再成長構造を用いたｉｉｉ族窒化物トランジスタ
US9054167B2 (en) High electron mobility transistor structure and method
US10249615B2 (en) MISHFET and Schottky device integration
US9502524B2 (en) Compound semiconductor device having gallium nitride gate structures
US20130320349A1 (en) In-situ barrier oxidation techniques and configurations
EP2840593B1 (en) Enhanced switch device and manufacturing method therefor
US11551927B2 (en) High electron mobility transistor (HEMT) having an indium-containing layer and method of manufacturing the same
US20130099284A1 (en) Group iii-nitride metal-insulator-semiconductor heterostructure field-effect transistors
JP5126733B2 (ja) 電界効果トランジスタ及びその製造方法
JP2014222763A (ja) 常時オフ半導体デバイスおよびその作製方法
US8344420B1 (en) Enhancement-mode gallium nitride high electron mobility transistor
US10032875B2 (en) Semiconductor device and method for manufacturing the semiconductor device
CN109524460B (zh) 高空穴移动率晶体管
JP6510815B2 (ja) ドープされた窒化ガリウム高電子移動度トランジスタ
TWI605588B (zh) 具有包括基於氟或氯化合物的閘電介質之基於第三族氮化物的電晶體
US10256332B1 (en) High hole mobility transistor
KR20140110615A (ko) 질화계 반도체 소자
JP6343807B2 (ja) 電界効果トランジスタおよびその製造方法
US20180358359A1 (en) Transistor, semiconductor device, electronic apparatus, and method for producing transistor
CN108352408B (zh) 半导体装置、电子部件、电子设备以及半导体装置的制造方法
US10424659B1 (en) High electron mobility transistor