CN108604596A - 用于半导体装置的场板结构 - Google Patents

用于半导体装置的场板结构 Download PDF

Info

Publication number
CN108604596A
CN108604596A CN201680041408.0A CN201680041408A CN108604596A CN 108604596 A CN108604596 A CN 108604596A CN 201680041408 A CN201680041408 A CN 201680041408A CN 108604596 A CN108604596 A CN 108604596A
Authority
CN
China
Prior art keywords
field plate
dielectric
source electrode
grid
transistor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201680041408.0A
Other languages
English (en)
Inventor
夏令
M·阿西塞
卢斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cambridge Electronics Co Ltd
Original Assignee
Cambridge Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cambridge Electronics Co Ltd filed Critical Cambridge Electronics Co Ltd
Publication of CN108604596A publication Critical patent/CN108604596A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H01L29/454—Ohmic electrodes on AIII-BV compounds on thin film AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

公开了用于半导体装置中的电场管理的场板结构。场板半导体结构包括：半导体衬底；源极欧姆接点、漏极欧姆接点和栅极接点，所述栅极接点安置在位于所述源极欧姆接点与所述漏极欧姆接点之间的栅极区域之上；以及源极场板，其连接到所述源极欧姆接点。场板电介质安置在所述半导体衬底之上。封装电介质安置在所述栅极接点之上，其中所述封装电介质覆盖所述栅极接点的顶表面。所述源极场板在所述封装电介质不存在的场板区域中安置在所述场板电介质之上。

Description

用于半导体装置的场板结构
相关申请的引用
本申请要求以下各者的优先权：2015年7月17日提交的标题为“用于Ⅲ族氮化物晶体管的金属板结构(Metal Plate Structures for III-Nitride Transistors)”的美国序列号62/193,618、2015年7月17日提交的标题为“用于半导体装置的新颖金属结构(NovelMetal Structure for Semiconductor Device)”的美国序列号62/193,835和2015年9月17日提交的标题为“具有若干电极的场板结构(Field-Plate Structure Having SeveralElectrodes)”的美国序列号62/219,954。
技术领域
本文中描述了具有用于电场管理的场板和/或用于可制造性的无金接点的半导体结构，以及用于形成所述半导体结构的过程。此类结构和技术可以用来产生用于各种用途的高性能晶体管，诸如在功率电子学、功率放大与数字电子学中。
背景技术
这个章节中的表述可充当背景以帮助理解本发明及其应用与使用，但可不构成现有技术。
与由硅制成的常规功率装置相比较，III族氮化物(III-N)半导体拥有许多卓越的电子性质，这些电子性质使得能够制造供在多种应用中使用的现代功率电子装置和结构。硅的有限的临界电场和相对高的电阻使当前可用的商用功率装置、电路和系统变得庞大、笨重，且进一步约束操作频率。另一方面，III-N材料的更高的临界电场以及更高的电子密度和迁移率允许实现改进型功率晶体管的高电流、高电压、高功率和/或高频性能，这些对于先进的运输系统、高效的电力生产和转换系统以及能源输送网络是极大的期望的。例如，在高崩溃电压(例如，>100V)(由于大的临界电场(例如，3MV/cm))和AlGaN/GaN异质结处的高密度(例如，1013/cm2)、高迁移率(例如，>1200cm2/Vs)的二维电子气(2DEG)，AlGaN/GaN基高电子迁移率晶体管(HEMT)具有极大地减少功率损耗和最小化Si基功率电子的系统大小的潜力。
尽管III-N半导体结构有产生高效功率电子装置的巨大潜力，装置性能改进仍受到半导体材料的性质、装置结构或制造方法的限制。给高压HEMT设计带来技术挑战的一个此类局限性是由表面陷阱态或体陷阱态造成的电子俘获，其导致电流崩塌且动态导通电阻增加。在高的外施电压下进行的切换操作期间，被俘获的电子耗尽2DEG沟道，并且当外施电压增大时增加导通电阻。在高应力切换下可实现的漏极电流电平低于DC测量期间所记录的漏极电流电平，并且此类电流崩塌转化成更低的输出功率和更低的装置性能。另外，虽然可通过表面钝化(诸如，电介质层的沉积)来减轻表面陷阱，但是防止表面上的电子俘获不利地增加了栅极边缘处的断态峰值电场并降低了装置崩溃电压。相反，已提议场调制板或场板，其与钝化层相结合来管理电场、减少表面俘获、防止电流崩塌和扩展装置崩溃电压。
一般地说，场板是放置在沟道之上以展开电场并减轻电场在栅极边缘处达到峰值的电极。场板帮助减小最大电场、实现跨沟道的期望的电场分布和增加III-N晶体管的崩溃电压。使用多个场板进一步增强了此类效应。在典型的横向场板结构中，一个或多个源极连接场板形成在栅极接点之上并且在栅极接点与漏极欧姆接点之间，其具有渐增的场板长度、每个场板下面渐增的电介质厚度和每个场板下面渐增的夹断电压。栅极接点与漏极欧姆接点之间的电场通过这些场板被展开，从而扩展装置的崩溃电压。
III-N晶体管中的常规场板结构存在若干个问题。第一，虽然栅极之上的电介质沉积可以用适当的距离来分离源极场板、栅极场板和晶体管中的半导体材料，但是常规场板结构限制了间隔距离的范围以及对源极场板和栅极场板的材料选择。第二，将一个场板沉积在另一个场板上面常需要在栅极形成之后沉积电介质材料，因此限制了高温过程的使用。第三，由于场板的数目增加来承受更高的崩溃电压，所以常规场板结构的制造变得愈发困难且成本高。堆叠上的每个新场板层增加一组额外的制造步骤，包括电介质沉积、蚀刻和金属沉积。装置特性还经受电介质厚度的变化和场板对准误差。虽然期望大量的场板以更好地分散电场分布，但是在使用常规场板结构的情况下增加的制造变化和制造成本使具有两个或三个以上场板变得困难。
此外，在III-N半导体装置(包括具有场板结构的III-N半导体装置)中，期望具有低电阻和良好边缘敏度的可靠且可重现的无金欧姆接点和肖特基金属接点。III-N装置中的大多数低电阻欧姆接点使用金(Au)作为顶层，以减小欧姆接点区域下面的薄层电阻和减少高温退火过程期间的氧化。由于Au基肖特基接点的低接触电阻，它们也通常被用于III-N半导体装置中。尽管如此，硅制造设施(诸如，用于大规模CMOS处理的芯片制造厂)中Au的存在会带来严重的污染问题，这些问题导致灾难性的良率问题。另一方面，与CMOS处理相容的其他材料要么具有更高的接触电阻，要么无法承受高温处理以及金。
因此，考虑到上述实际性和困难，在具有无Au金属接点的半导体装置(包括III-N半导体晶体管)中存在对新颖场板几何结构和结构设计的未解决的需求，以用于更好地控制装置特性、简化制造过程和提升装置性能(包括装置崩溃电压的持续缩放)。正是在这个背景下发展了本发明的各种实施例。
发明内容
本发明提供用于制造具有场板和/或无Au金属接点的半导体装置的结构和方法。
在一个方面中，本发明的一个实施例是一种半导体晶体管装置，其包括：半导体衬底；源极欧姆接点、漏极欧姆接点和栅极接点，所述栅极接点安置在定位于源极欧姆接点与漏极欧姆接点之间的栅极区域之上。包括第一场板区域的场板电介质安置在半导体衬底之上，且封装电介质安置在栅极接点之上，其中封装电介质覆盖栅极接点的顶表面。半导体晶体管装置进一步包括连接到源极欧姆接点的源极场板，其中源极场板在第一场板区域中安置在场板电介质之上，并且其中第一场板区域中不存在封装电介质。
在本发明的一些实施例中，半导体衬底包括选自由IV族、III-V族和II-VI族半导体材料组成的组的材料。在一些实施例中，半导体衬底包括III族氮化物(III-N)材料。
在本发明的一些实施例中，源极场板电连接到源极欧姆接点。在本发明的一些其他实施例中，源极场板电容性耦合到源极欧姆接点。
在本发明的一些实施例中,第一场板区域具有长于1纳米的长度。在一些实施例中,封装电介质在位于栅极接点与漏极欧姆接点之间的区域之上超过栅极接点一定长度，该长度在1纳米与10,000纳米之间。
在本发明的一些实施例中，半导体晶体管装置进一步包括栅极场板，所述栅极场板连接到栅极接点并且从栅极接点朝漏极欧姆接点横向地延伸，其中封装电介质覆盖栅极场板的顶表面，其中栅极场板在第二场板区域中安置在场板电介质之上，并且其中第二场板区域与第一场板区域不重叠。在一些实施例中，第二场板区域具有长于1纳米的长度。在一些实施例中,封装电介质在位于栅极接点与漏极欧姆接点之间的区域之上超过栅极场板一定长度，该长度在1纳米与10,000纳米之间。
在本发明的一些实施例中，场板电介质包括至少两个层。场板电介质的不同层的厚度可相同或可不同。在一些实施例中，场板电介质由选自由氮化硅、氧化硅、氧化铝、氮化铝、氮氧化硅和氧化铪组成的组的一种或多种材料制成。
在一些实施例中，栅极接点的顶表面与场板电介质的顶表面齐平或低于场板电介质的顶表面。在一些实施例中，栅极场板的顶表面也与场板电介质层的顶表面齐平或低于场板电介质层的顶表面。在一些实施例中，栅极区域包括凹槽(recess)。在一些实施例中，栅极电介质安置在栅极接点下面。在一些实施例中，栅极场板呈阶梯形。
本发明的又其他方面包括半导体结构、包括本文中所描述的步骤的过程和方法，并且还包括本文中所描述的装置的操作的过程和模式。当结合附图阅读时，本发明的其他方面和实施例将从本发明的详细描述变得显而易见。
可使用标题为“用于III-N晶体管的单片集成的半导体结构和蚀刻技术(Semiconductor Structure and Etch Technique for Monolithic Integration ofIII-N Transistors)”的美国专利申请号15/094,985中所论述的结构和技术或以与其的任何组合来实践本发明的各种方面的实施例。
提供前述概要是作为说明之用而非旨在为限制性的。
附图说明
本文中所描述的本发明的实施例是示例性的而非限制性的。现将参考附图通过示例来描述实施例。在这些附图中，各种图中所说明的每个相同或几乎相同的部件由相似的参考字符来表示。出于清晰性的目的，并未在每个图中未标注每个部件。附图未按比例绘制，而改为强调说明本文中所描述的技术和装置的各种方面。
图1示出了具有常规场板结构的晶体管的横截面图，所述常规场板结构具有一个源极场板和一个栅极场板。
图2示出了根据本发明的一个实施例的示例性栅极封装晶体管的横截面图，所述栅极封装晶体管具有场板。
图3示出了根据本发明的一个实施例的示例性栅极封装晶体管的横截面图，所述栅极封装晶体管具有场板和两个场板电介质层。
图4示出了根据本发明的另一个实施例的示例性栅极封装晶体管的横截面图，所述栅极封装晶体管具有场板和两个场板电介质层。
图5、图6、图7、图8、图9和图10示出了根据本发明的若干个实施例的示例性栅极封装晶体管的相应横截面图。
图11示出了根据本发明的一个实施例的栅极封装晶体管的顶视图，所述栅极封装晶体管具有电连接到源极的单独的源极场板。
图12示出了根据本发明的一个实施例的栅极封装晶体管的顶视图，所述栅极封装晶体管具有至源极场板的桥接。
图13A、图13B、图13C、图13D、图13E和图13F示出了根据本发明的一个实施例的在连续制造阶段中描绘的栅极封装晶体管的相应横截面图，所述栅极封装晶体管具有图2中的场板。
图14A、图14B、图14C、图14D、图14E、图14F、图14G、图14H和图14J示出了根据本发明的一个实施例的在连续制造阶段中描绘的栅极封装晶体管的相应横截面图，所述栅极封装晶体管具有图3中的场板。
图15A、图15B、图15C、图15D、图15E、图15F、图15G、图15H和图15J示出了根据本发明的一个实施例的在连续制造阶段中描绘的栅极封装晶体管的相应横截面图，所述栅极封装晶体管具有图9中的场板。
图16示出了具有常规场板结构的晶体管的横截面图，所述常规场板结构具有两个源极场板和一个栅极场板。
图17A示出了根据本发明的一个实施例的示例性晶体管的横截面图，所述晶体管具有电容性耦合场板。
图17B示出了晶体管的顶视图，所述晶体管具有图17A中的电容性耦合场板。
图18示出了根据本发明的一个实施例的金属-绝缘体-金属电容器的横截面图。
图19示出了根据本发明的另一个实施例的金属-绝缘体-金属电容器的横截面图。
图20示出了根据本发明的一个实施例的示例性晶体管的横截面图，所述晶体管具有使用集成式金属-绝缘体-金属电容器电容性耦合到源极的场板。
图21A和图21B示出了根据本发明的一个实施例的示例性二极管的相应横截面图和顶视图，所述二极管具有电容性耦合场板。
图22A和图22B示出了根据本发明的一个实施例的示例性晶体管的相应横截面图和顶视图，所述晶体管具有栅极场板和电容性耦合源极场板。
图23A示出了根据本发明的一个实施例的图22A和图22B中的晶体管的集成式实施的顶视图。
图23B和图23C示出了根据本发明的一个实施例的集成式电容器单元的相应横截面图，所述集成式电容器单元用于在图23A中所示的晶体管中将场板耦合到源极。
图24示出了根据本发明的一个实施例的用于形成无金电极的核-壳结构。
图25示出了根据本发明的一个实施例的具有核-壳电极的示例性晶体管。
图26示出了根据本发明的一个实施例的具有核-壳电极和衬底凹槽的示例性晶体管。
具体实施方式
在以下描述中，出于解释的目的，阐述了众多特定细节以便提供对本发明的透彻理解。然而，本领域技术人员将显而易见，可以在没有这些特定细节的情况下实践本发明。在其他例子中，使用示意图、用例和/或图表来示出结构、装置、活动和方法，以便避免混淆本发明。虽然出于说明的目的以下描述包含许多细节，但是本领域技术人员将了解，对所建议的详情的许多变化和/或变更是在本发明的范围内。类似地，虽然本发明的许多特征是依据彼此或结合彼此来描述的，但本领域技术人员将了解，许多这些特征可以独立于其他特征来提供。因此，在本发明不失任何一般性且不对本发明强加限制的情况下，阐述了对本发明的这个描述。
广泛而言，本发明的实施例涉及具有用于电场管理的场板和/或用于可制造性的无金接点的半导体结构，以及用于制造此类半导体结构的过程。对半导体装置设计的显著挑战是电子俘获，所述电子俘获在诸如III-N AlGaN/GaN HEMT的装置中在HEMT操作期间可以发生于不同位置处，包括金属/AlGaN界面、栅极边缘附近的无栅AlGaN表面、AlGaN/GaN界面和缓冲GaN层。电子俘获造成电流崩塌且动态导通电阻增加，并且已提议场板来抑制这些现象。然而，现有的场板结构设计存在若干缺陷，这些缺陷使制造过程不仅耗时和成本高，而且还限制对过程条件的选择(尤其是当存在多个场板时)。
本文中描述了场板结构和用于形成此类场板结构的最佳化过程。与常规场板装置相比较，本发明的实施例提供更好的装置性能、材料和过程选择方面更高的灵活性以及制造复杂性、时间、成本及过程变化方面显著的减小。所公开的半导体设计成实现性能和可制造性，并且可由IV族、III-V族、II-VI族半导体材料形成，包括(例如)呈BwAlxInyGazN形式的III族氮化物(III-N)半导体材料，其中w、x、y和z各自具有在0与1(包括0与1)之间的合适的值，且w+x+y+z＝1。
更具体地，在一个方面中，本文中描述了栅极封装和场板沉积技术，从而允许在不损坏金属电极的情况下使用高温过程。例如，在半导体晶体管中，通过使用单独的栅极封装电介质和新颖的源极场板几何结构，可以在形成栅极金属之前完成场板沉积，从而使得能够在不损坏栅极金属的情况下使用高温过程。本发明的实施例还允许源极场板电介质和将栅极与源极场板分离的电介质不同。另外，可使源极场板电介质的厚度和将栅极与源极场板分离的电介质的厚度变得彼此独立。
在本发明的另一个方面中，本文中进一步描述了电容性耦合场板结构，这些场板结构允许在同一电介质层上同时形成多个场板，因此显著地简化了制造过程。因此，在没有额外的制造步骤的情况下，可以形成比常规场板结构中更多的场板电极。通过仔细地设计耦合电容器，可很好地控制场板电压以实现装置中期望的电场分布。
本发明的又一个方面涉及一种用于III-N半导体装置中的可靠且可重现的无金金属接点的新颖核-壳结构。通过将按顺序沉积的低电阻金属封闭在难熔金属壳中，可制造用于半导体装置的CMOS相容型无金接点。
参考诸图，现详细描述本发明的实施例。
栅极封装场板结构
图1示出了具有常规场板结构的晶体管100的横截面图，所述常规场板结构具有一个源极场板和一个栅极场板。栅极130、源极110和漏极150被蚀刻至钝化层180和衬底190中，并沉积在这两者上。源极场板112直接连接到源极110，而栅极场板132直接连接到栅极130。源极场板112与栅极场板132两者帮助展开电场以增加晶体管100的崩溃电压。为制作晶体管100，首先通过在钝化层180上蚀刻和沉积来形成栅极130和栅极场板132。然后，将电介质115沉积在栅极130和栅极场板132之上，以充当源极场板电介质。随后，将源极110和源极场板112形成在源极电介质115之上。
一般地说，场板是放置在沟道之上以展开或分散电场并减轻电场在栅极边缘处达到峰值的电极。场板帮助减小最大电场、实现跨沟道的期望的电场分布和增加半导体装置的崩溃电压。使用多个场板进一步增强了此类效应。在图1中所示的典型的横向场板结构100中，栅极130与漏极150之间的电场通过场板132和112被展开，因此扩展装置的崩溃电压。
在由图1说明的常规场板结构中，电介质115起两个作用。其将源极场板112与晶体管中的半导体材料分离；其还将源极场板112与栅极场板132分离以避免两者之间发生短路。由于通过源极场板112施加的电压的作用既取决于电介质层115和钝化层180的厚度又取决于用于这两者的材料，所以常规场板设计100限制了对间隔距离和电介质材料的选择。
图2示出了根据本发明的一个实施例的示例性栅极封装场板晶体管200的横截面图，所述栅极封装场板晶体管具有源极场板和栅极场板。在本公开中，“场板晶体管”指代具有一个或多个场板的晶体管。在这个实施例中，场板电介质220沉积在衬底290之上。用于场板电介质220的示例性材料包括但不限于：氮化硅(SixNy)、氧化硅(SixOy)、氧化铝(Al2O3)、氮化铝(AlN)、氮氧化硅(SiOxNy)、铁氟龙和氧化铪(HfO2)。衬底290包括形成晶体管所必要的外延层，且可包括(例如)IV族、III-V族、II-VI族半导体材料，诸如钻石、Si、SiC、Ge、ZnO、ZnO2、Ga2O3、InxAlyGazAs(0≤x≤l、0≤y≤l、0≤z≤l、x+y+z＝1)、GaN、AlGaN和InxAlyGazN(0≤x≤l、0≤y<l、0≤z≤l、x+y+z＝l)。在一些实施例中，衬底290可包括沟道层。在一些实施例中，衬底290可进一步包括形成在沟道层上的势垒层，所述势垒层具有比沟道层的带隙更宽的带隙。此类势垒层可包括由上述IV族、III-V族、II-VI族半导体材料形成的一个或多个外延子层。在一些其他实施例中，衬底290可包括安置在其上表面上的绝缘体层。用于这个绝缘体层的示例性绝缘体材料包括但不限于：Al2O3、SixOy、SixNy、SixOyNz、铁氟龙、HfO2和具有低于200的介电常数的任何其他电介质。晶体管200可以是(例如)金属氧化物场效晶体管(MOSFET)、金属绝缘体场效晶体管(MISFET)、金属半导体场效晶体管(MESFET)或高电子迁移率晶体管(HEMT)。
在图2中所示的晶体管200中，场板电介质220被嵌在位于源极欧姆接点210与漏极欧姆接点250之间的其中沉积有栅极230的栅极区域260之上。用于源极210、栅极230和漏极250的材料无需相同，并且这些接点中的任何一或多者可采用如本文中稍后所公开的核-壳结构。场板电介质220可进一步嵌入，以在栅极场板区域266中形成栅极场板232和在栅极场板区域268中形成栅极场板234。在这个示例中，两个栅极场板232和234呈阶梯形并且各自包含单个阶梯。在其他实施例中，一个或两个栅极场板232和234可包含0个或一个以上阶梯，所述阶梯利用场板电介质220中的适当凹槽形成。在一些实施例中，栅极场板234不存在，并且栅极场板232形成从栅极230朝向漏极250的Γ状延伸部。电介质240进一步沉积在包括栅极场板延伸部232和234的栅极接点230之上，从而既覆盖栅极和栅极场板的顶表面238又覆盖栅极场板232和234的侧表面237和239。换句话说，电介质240在不接触衬底290或场板电介质220的表面上完全覆盖栅极电极(包括栅极场板延伸部)。因此，电介质240被视为“封装电介质”。栅极封装电介质覆盖被封装的栅极的至少顶表面。最后，源极场板212沉积在源极场板区域263之上，所述源极场板通过使源极欧姆接点210朝漏极欧姆接点250横向地延伸而形成。在本公开中，“场板区域”指代覆盖场板的至少一部分但排除栅极的连续区域。例如，场板区域263包括不重叠的场板区域262和266，而场板区域262又包括场板区域264和具有长度L侧面的另一个场板区域265。
图2中所示的双场板结构的一个优势是封装电介质240和场板电介质220的去耦合。由于这些电介质是在单独的处理步骤中形成的，所以L侧面独立于源极场板电介质220的厚度tS-FP，因此允许在最佳化场板电介质厚度以用于实现更好的电场管理方面比图1中所示的常规设计有更多的自由。另外，由于可以在栅极形成之前完全沉积场板电介质220，所以可以使用高温过程来形成场板电介质220，同时使封装电介质240的温度保持低，并且可最小化对栅极金属的损害。
在图2中，将封装电介质240与源极场板电介质220两者绘制为单一电介质材料的单个层。在本发明的各种实施例中，每一者可包括电介质材料的一个或多个层，其中每个层在单独的处理步骤中形成，并且其中可将相同或不同的材料用于不同的层。因此，场板电介质220和封装电介质240中的每一者可由一种或多种电介质材料形成；场板电介质220和封装电介质240也可由多组相同或不同的电介质材料形成。例如，图3和图4示出了示例性栅极封装双场板晶体管300和400的横截面图，其中场板电介质包括两个层。在图3中，场板电介质包括一者安置在另一者的顶部的两个层320和322。如果电介质层的至少一部分位于场板电极下面，则该电介质层被视为场板电介质层。场板电介质的不同层可具有相同或不同的厚度，其中厚度可被测量为在场板电介质的顶表面与底表面之间的最大或平均垂直距离。在图4中，场板电介质包括两个层420和422，这两个层通过适当的沉积和蚀刻过程并排放置。如先前所公开的，在本发明的一些实施例中，场板电介质可包括相同或不同电介质材料的多个层。类似地，栅极封装电介质可包括相同或不同电介质材料的多个层。
作为本发明的示例性实施例，图5到图10示出了若干个栅极封装场板晶体管的相应横截面图，每个栅极封装场板晶体管具有(物理地或通过电连接)连接到源极欧姆接点的单个源极场板。
图5示出了根据本发明的一个实施例的示例性栅极封装双场板晶体管500的横截面图，所述栅极封装双场板晶体管具有平面封装电介质540。在这个示例中，栅极场板532不呈阶梯形，并且栅极场板532的顶表面538与场板电介质520的顶表面528齐平或在同一水平面上。由于栅极场板532是从栅极530起的直接平坦延伸部，所以封装电介质540的形状为平面。在一些实施例中，栅极场板532(具有或不具有额外阶梯)可使其顶表面538定位在场板电介质520的顶表面528上面、与之齐平或在其下面。另外，可将栅极场板532的外边缘与源极场板512的内边缘之间的间隔L侧面设定成接近0。在一些实施例中，L侧面在1纳米与5纳米(包括或排除1纳米与5纳米)之间的范围中；在一些实施例中，L侧面在5纳米与50纳米(包括或排除5纳米与50纳米)之间的范围中；在一些实施例中，L侧面至少为50纳米(包括或排除50纳米)；在一些实施例中，L侧面在50纳米与10,000纳米(包括或排除50纳米与10,000纳米)之间的范围中。在又一些其他实施例中(其中栅极场板532的顶表面538在场板电介质520的顶表面528下面)，间隔距离L侧面可为0，并且封装电介质540可呈阶梯形而非呈平面，因为其填充在区域536的全部或一部分上面的电介质凹槽。
图6示出了根据本发明的一个实施例的示例性栅极封装单场板晶体管600的横截面图。在这个特定实施例中，栅极630具有矩形横截面，并且其顶表面上由栅极封装电介质640覆盖，且其侧表面上由场板电介质620。虽然栅极630的顶表面638被示为与场板电介质620的顶表面628齐平，但是在一些其他实施例中，通过适当调节栅极厚度和/或场板电介质厚度，栅极630的顶表面638可定位在场板电介质620的顶表面628上面或下面。在其中栅极630的顶表面638位于场板电介质620的顶表面628下面的实施例中，封装电介质640可呈阶梯形而非呈平面，因其填充在栅极630上面的电介质凹槽。
图7示出了根据本发明的一个实施例的示例性栅极封装双场板晶体管700的横截面图，所述栅极封装双场板晶体管具有进入到衬底中的栅极凹槽。在这个特定示例中，场板电介质层已跨栅极区域760被嵌入以用于形成栅极，且衬底790进一步嵌入于栅极区域760的一部分中。通过比较，图8示出了示例性栅极封装双场板晶体管800的横截面图，其中衬底890跨整个栅极区域860被嵌入。此外，在图8中，栅极电介质层880沉积在场板电介质820上面，但是在栅极830和栅极场板下面。用于栅极电介质层880的示例性栅极电介质材料包括但不限于：Al2O3、SixOy、SixNy、SixOyNz、铁氟龙、HfO2和具有低于200的介电常数的任何其他电介质。
图9示出了根据本发明的一个实施例的又一示例性栅极封装双场板晶体管900的横截面图，所述栅极封装双场板晶体管具有单独的源极场板912。不同于图2中的直接连接到源极210的源极场板212，图9中的源极场板912与源极910物理地分离，但是电连接到该源极。场板电极912可由与晶体管内的其他电极相同或不同的材料制成，并且可采用如本文中稍后所公开的核-壳结构。图10示出了根据本发明的又一实施例的另一个示例性栅极封装双场板晶体管1000的横截面图，所述栅极封装双场板晶体管具有部分地覆盖栅极封装电介质1040的电连接的源极场板1012。
图11示出了栅极封装场板晶体管1100的顶视图，所述栅极封装场板晶体管具有电连接到源极1110的源极场板1112。晶体管1100与图9中的晶体管900等效。图12通过栅极封装场板晶体管1200的顶视图示出了本发明的另一个实施例，所述栅极封装场板晶体管具有从源极1210到源极场板1212的桥接。
图13A到图13F示出了根据本发明的一个实施例的在连续制造阶段中描绘的图2中的栅极封装场板晶体管200的相应横截面图。在图13A中，可将第一场板电介质层1322沉积在衬底1390上。在图13B中，可执行两个蚀刻步骤来移除第一场板电介质层1322的一部分，以形成阶梯形凹槽或开口1332。在图13C中，可在开口1332中由任何合适的导体或半导体材料形成栅极1330和阶梯形栅极场板。在图13D中，将封装电介质层1342沉积在栅极1330和场板电介质层1322的顶部上。在图13E中，可执行蚀刻步骤来移除封装电介质层1342的多个部分，以形成栅极封装电介质1340。最后，在图13F中，如由本领域普通技术人员所理解，可通过进一步蚀刻至场板电介质层1322中来形成源极区域和漏极区域。然后，可通过同一个金属化步骤来形成源极欧姆接点1310和漏极欧姆接点1350以及源极场板1312。源极场板1312位于源极场板电介质层1322上面，并且直接连接到源极欧姆接点1310。
图14A到图14J示出了根据本发明的一个实施例的在连续制造阶段中描绘的图3中的栅极封装场板晶体管300的相应横截面图。在图14A中，可将第一场板电介质层1422沉积在衬底1490上。在图14B中，可使用蚀刻技术执行蚀刻步骤来移除第一场板电介质层1422的一部分，以形成凹槽或栅极开口1432。在图14C中，将第二场板电介质层1424沉积在第一场板电介质层1422的顶部上。如先前所公开的，两个场板电介质层可包括相同或不同的电介质材料，并且可将任何合适的电介质材料用于场板电介质层1422和1424。在图14D中，可执行第二蚀刻步骤以在第二场板电介质层1424中形成栅极场板开口1434。在图14E中，栅极1430和阶梯形栅极场板可由任何合适的导体或半导体形成。在图14F中，将封装电介质层1442沉积在栅极1430和场板电介质层1424的顶部上。在图14G中，可执行蚀刻步骤来移除封装电介质层的多个部分，以形成栅极封装电介质1440。在图14H中，如由本领域普通技术人员所理解，可通过进一步蚀刻至场板电介质层1422和1424中来形成源极区域和漏极区域。然后，可形成具有延长的源极场板1412的源极欧姆接点1410和漏极欧姆接点1450。源极场板1412直接连接到源极欧姆接点1410。
图15A到图15J示出了根据本发明的一个实施例的在连续制造阶段中描绘的图9中的栅极封装场板晶体管900的相应横截面图。在图15A中，可将第一场板电介质层1522沉积在衬底1590上。在图15B中，可使用蚀刻技术执行蚀刻步骤来移除第一场板电介质层1522的一部分，以形成栅极开口1532。在图15C中，可将第二场板电介质层1524沉积在第一场板电介质层1522的顶部上。如先前所公开的，两个场板电介质层可包括相同或不同的电介质材料。在图15D中，执行第二蚀刻步骤以形成凹槽或至第二场板电介质层1524和衬底1590中的栅极开口1534。在图15E中，沉积栅极电介质层1526。在图15F中，可在穿过场板电介质层的栅极开口中形成栅极1530和阶梯形栅极场板。栅极1530和阶梯形栅极场板可由任何合适的导体或半导体材料形成。在图15G中，将封装电介质层沉积在栅极1530和栅极电介质层1526的顶部上，并且可执行蚀刻步骤来移除这个封装电介质层的多个部分，以形成栅极封装电介质1540。在图15H中，如由本领域普通技术人员所理解，可通过蚀刻至场板电介质层1522、1524和栅极电介质层1526中来形成源极区域和漏极区域。可在同一步骤中同时或按顺序形成源极欧姆接点1510和漏极欧姆接点1550以及源极场板1512。在一些实施例中，可使用金属化步骤的序列来建构用于以下各者中的一或多者的核-壳结构：源极欧姆接点1510、源极场板电极1512、栅极接点1530和漏极欧姆接点1550。然后，可建立源极欧姆接点1510与源极场板1512之间的外部电连接。
在本发明的另一个方面中，通过包括上述步骤的过程来产生半导体装置。
电容性耦合场板结构
虽然图1到图15J是针对具有单个源极场板的场板晶体管，但是图16示出了具有两个源极场板和一个栅极场板的常规场板晶体管的横截面图。栅极1630在源极1610与漏极1650之间沉积在衬底1690上，并且直接连接到栅极场板(G-FP)1631。另外，两个源极场板S-FP1 1611和S-FP2 1612直接连接到源极1610，其中源极场板1612定位在源极场板1611上面，并通过场板电介质1620与源极场板1611分离。场板1631、1611和1612中的每一者通过场板电介质1620分离并由其封装。此外，场板1631、1611和1612具有渐增的长度、下面电介质材料的渐增的厚度和用于每个场板下面的衬底1690内的沟道的渐增的夹断电压。结果，在晶体管的断态中，栅极1630与漏极1650之间的电场通过栅极场板和源极场板被展开，因此扩展装置的崩溃电压。
当期望的装置崩溃电压增加时，可通过进一步增加堆叠内的电介质层和场板层的数目来添加更多的源极连接场板。然而，每个新的场板需要一组额外的制造步骤(包括电介质沉积、蚀刻和金属沉积)，并且增加制造成本和复杂性。装置特性也可经受电介质厚度的变化和场板对准误差，因为电场的展开对电介质厚度和场板边缘的相对位置是敏感的。简言之，虽然期望大量的场板以更好地分散电场分布，但是在使用常规场板结构(如由图16中所示的晶体管1600说明)的情况下增加的制造变化和制造成本使具有两个或三个以上场板变得困难。
图17A示出了根据本发明的一个实施例的示例性场板晶体管1700的横截面图，所述场板晶体管具有电容性耦合场板。图17B示出了图17A中的场板晶体管1700的顶视图。
在晶体管1700中，栅极1730在源极1710与漏极1750之间沉积在衬底1790上。衬底1790包括形成晶体管所必要的外延层，且可包括(例如)IV族、III-V族、II-VI族半导体材料，诸如钻石、Si、SiC、Ge、ZnO、ZnO2、Ga2O3、InxAlyGazAs(0≤x≤l、0≤y≤l、0≤z≤l、x+y+z＝1)、GaN、AlGaN和InxAlyGazN(0≤x≤l、0≤y≤l、0≤z≤l、x+y+z＝l)。在一些实施例中，衬底1790可包括沟道层。在一些实施例中，衬底1790可进一步包括形成在沟道层上的势垒层，所述势垒层具有比沟道层的带隙更宽的带隙。此类势垒层可包括由上述IV族、III-V族、II-VI族半导体材料形成的一个或多个外延子层。在一些实施例中，栅极1730可形成在势垒层之上，且两者之间具有或不具有栅极电介质层。示例性栅极电介质材料包括但不限于：Al2O3、SixOy、SixNy、SixOyNz、铁氟龙、HfO2和具有低于200的介电常数的任何其他电介质。晶体管1700可以是(例如)金属氧化物场效晶体管(MOSFET)、金属绝缘体场效晶体管(MISFET)、金属半导体场效晶体管(MESFET)或高电子迁移率晶体管(HEMT)。
在这个特定示例中，三个不重叠的场板FP1 1711、FP2 1712和FP3 1713形成在安置于衬底1790的顶表面上的场板电介质1720上。用于场板电介质1720的示例性材料包括但不限于：SixNy、SixOy、Al2O3、AlN、SiOxNy、铁氟龙和HfO2。每个场板电容性连接到源极1710。在这个实施例中，栅极1730通过场板电介质1720上的蚀刻开口被直接安置在衬底1790上。虽然图17A中示出了三个场板，但是本发明的各种实施例可包括形成在栅极1730与漏极1750之间的任何非零数目个场板。另外，在一些实施例中，场板电介质1720可跨越衬底1790的顶表面完全或部分地不存在，其中一个或多个场板直接安置在衬底1790上，且具有或不具有被蚀刻至衬底中的凹槽。在一些其他实施例中，场板电介质1720可用多个电介质材料被分层、在选择性区域处被蚀刻或适当地呈体形，因此每个场板下面的场板电介质厚度是通过可用的制造技术可获得的任何非负值。在又一些其他实施例中，如本文中所公开的电容性耦合场板结构可与其他场板结构(包括具有如由图16所说明的堆叠的场板的常规场板结构)组合或集成。
不同于其中场板堆叠在彼此顶部上从而使渐增的场板长度和渐增的场板电介质厚度成为必需的常规场板结构，图17A中所示的场板结构针对每个场板电极并不需要渐增的电介质厚度，并且可将全部三个场板电极1711、1712和1713形成在同一个平面电介质层1720上，从而有可能同时显著减少制造步骤的数目。因此，在没有额外的制造过程的情况下，可以形成比常规结构中更多的场板电极。
在示例性晶体管1700中，晶体管1700中的全部三个场板1711、1712和1713分别通过具有电容C1、C2和C3的电容器1721、1722和1723电容性耦合到源极1710。可产生外部或集成式互连以将电容器的一个端子电连接到源极电极1710，并将电容器的另一端子电连接到对应的场板电极。在其中每个源极场板直接连接到源极的常规场板结构中，场板电压与源极电压电平相同，并且必须仔细设计场板电介质厚度和对准以实现半导体装置中期望的电场。通过比较，图17A中所示的说明性实施例中场板1711、1712和1713到源极1710的电容性耦合允许个别地调节场板电压，因此使得能够对电场的控制和管理好得多。
为管理晶体管1700内的电场，耦合电容器1721、1722和1723可配置成将场板1711、1712和1713上的电位设定成从栅极电极1710朝漏极电极1750渐增。因此，在晶体管的断态操作期间，场板电压可满足VFP1<VFP2<VFP3。由于每个场板电极具有相同的夹断电压(V夹断)以耗尽沟道(诸如，下面的二维电子气(2DEG))，所以场板电位将沟道中的电位设定成大约为VFP1+V夹断<VFP2+V夹断<VFP3+V夹断，并且可将栅极1710与漏极1750之间的电场控制为具有平滑的分布。
对于相同的场板电极长度而言，图17A中所示的耦合电容器1721、1722和1723需要渐减的电容C1>C2>C3以实现渐增的场板电压VFP1<VFP2<VFP3。尽管如此，如由这个特定示例说明的电容性耦合场板结构在选择场板数目、场板长度、场板间隔和场板电介质厚度方面提供充分的自由，以实现期望的电场分布。更一般地说，在一些实施例中，仅全部场板的非空子集电容性耦合到源极电极，每一者通过串联或并联连接的一个或多个电容器实现该电容性耦合。在一些实施例中，可使用电容器网络以联合控制场板电压和所得电场分布，而非将每个场板个别地耦合到源极。
为形成图17A中所示的电容性耦合场板结构1700，首先形成半导体衬底1790，继之以将源极欧姆接点1710和漏极欧姆接点1750形成在衬底1790上。然后，可将包括电介质材料的一个或多个层的场板电介质1720安置在衬底1790之上，并且进一步蚀刻该场板电介质以用于在源极1710与漏极1750之间形成栅极接点1730。然后，将一个或多个场板电极(诸如，场板1711、1712和1713)沉积在场板电介质1720上。此类场板可具有相同或不同的长度和面积。接下来，可在外部或通过集成式实施方式来形成一个或多个电容器。可将因此形成的电容器的子集串联或并联连接，并且也可形成互连以将每一组互连电容器的一个端子电连接到源极接点1710，且将该组互连电容器的另一端子电连接到场板电极，因此场板电极电容性地耦合到源极1710。也可建构类似的场板并且将其电容性耦合到栅极电极1730。在一些实施例中，可通过如由图13A到图15J所说明的过程步骤来制造电容性耦合场板结构(诸如，图17中的1700)。例如，在场板电介质沉积之后，可形成栅极电极和场板电极，继之以形成源极电极和漏极电极。然后，可形成电容器以将场板耦合到源极电极。
如本文中论述的耦合电容器可为电路中的外部电容器，但它们也可与装置集成。所公开的耦合电容器的一个可能的实施例是使用额外的电介质层和顶部金属层将金属-绝缘体-金属(MIM)电容器结构形成在装置活性区域外部或装置活性区域之上。
更为特别的是，图18示出了根据本发明的一个实施例的MIM电容器1800的横截面图。可通过以下步骤来产生MIM电容器1800：首先，将下金属板或端子1812形成在电介质1820上，将额外的电介质层1825沉积在金属板1812的顶部上，以及将上金属板或端子1840形成在电介质1825上。用于电介质层1825的示例性材料包括但不限于：Al2O3、SixOy、SixNy、SixOyNz、铁氟龙、HfO2和具有低于200的介电常数的任何其他电介质。上金属板1840就电容器面积S而言至少部分地与下金属板1812重叠。这两个平行的金属板通过距离d隔开。可将MIM电容器1800的电容CA计算为εS/d，其中ε是电介质1825的介电常数。另外，可将跨越这些平行板的电位差VA计算为Ed，其中E是电场强度。因此，MIM电容器1800的电容可根据其电介质厚度、介电常数和电容器面积而变化。可使用如图18中所说明的MIM电容器1800，以通过将下金属板1812电连接到场板1811以及将上金属板1840电连接到源极1810来将场板1811电容性耦合到源极电极1810。在其中MIM电容器1800形成在装置活性区域之上的一些实施例中，顶部金属板1840可直接连接到源极，且底部金属板1812可充当场板自身，从而消除至另一可选场板(诸如，1811)的可选电连接。在一些实施例中，金属板1812和1840中的一者可由半导体装置(电容器1800与该半导体装置集成)的沟道层形成。
图19示出了根据本发明的另一个实施例的MIM电容器结构1900的横截面图。与图18中的MIM电容器1800相比较，图19中的MIM电容器结构1900利用不同的重叠区域，且包括串联连接的两个平行板MIM电容器。更具体地，可通过以下步骤来产生MIM电容器结构1900：按顺序将下金属板1912和1914形成在电介质1920上，将额外的电介质层1925沉积在下金属板的顶部上，以及将上金属板1940形成在电介质1925上。用于电介质层1925的示例性材料包括但不限于：Al2O3、SixOy、SixNy、SixOyNz、铁氟龙、HfO2和具有低于200的介电常数的任何其他电介质。在这个示例中，上金属板1940就电容器面积S而言至少部分地与下金属板1912和1914重叠。这些平行的金属板通过距离d隔开。可将MIM电容器结构1900视作串联连接的两个平行板电容器。可将MIM电容器结构1900的电容CB计算为εS/2d，其中ε是电介质1925的介电常数。另外，可将跨越这些平行板的电位差VB计算为2Ed，其中E是电场强度。因此，MIM电容器结构1900的电容可根据每个部件电容器单元的电介质厚度、介电常数和电容器面积以及部件电容器当中的电连接的构型而变化。可使用如所说明的MIM电容器结构1900，以通过将下金属板1912电连接到场板1911以及将下金属板1914电连接到源极电极1910来将场板1911电容性耦合到源极电极1910。在其中MIM电容器1900形成在装置活性区域之上的一些实施例中，底部金属板1912和1914中的一者或两者可充当场板，因此消除至另一可选场板(诸如，1911)的可选电连接。
在各种实施例中，可使用集成式电容器的不同的重叠区域和并联或串联连接，以实现不同的电容器大小和电容值，如由图18和图19中所示的两个示例说明。另外，耦合MIM电容器可使它的其中一个端子在一个金属化步骤中形成，且使另一端子在另一个金属化步骤中形成在位于第一端子之上的电容器电介质的顶部上。可替代地，耦合MIM电容器可使它的其中一个端子在一个金属化步骤中形成在半导体衬底中，且使另一端子在另一个金属化步骤中形成在位于第一端子之上的电容器电介质的顶部上。例如，耦合MIM电容器可将异质结构中的2DEG用作金属电容器端子，如本文中关于图23A到图23C所论述。
图20示出了根据本发明的一个实施例的示例性场板晶体管2000的横截面图，所述场板晶体管具有使用集成式MIM电容器电容性耦合到源极2010的场板。类似于图17A中所示的场板晶体管1700，三个场板2011、2012和2013在栅极接点2030与漏极欧姆接点2050之间形成在场板电介质2020上。场板电介质2020安置在衬底2090上。此外，沉积额外的电介质层2040以封装栅极2030以及全部三个场板。最后，耦合电极2021、2022和2023形成在电介质层2040上。在一些实施例中，利用与栅极电极2030相同的金属化步骤来形成场板电极2011、2012和2013。在一些实施例中，耦合电极2021、2022和2023在另一个金属化步骤中形成，且电连接到源极电极2010。可将晶体管2000视作图17A中所示的电容性耦合场板结构的特定例子。假设耦合电极2021就面积S而言与场板2011重叠，耦合电极2022就面积S而言与场板2011和2012中的每一者重叠，耦合电极2023就面积S而言与场板2012和2013中的每一者重叠，并且耦合电极与场板之间的间隔距离为d，可将连接到场板2011、2012和2013的耦合电容分别计算为εS/d、εS/3d和εS/5d。
除了如关于图17A到图20所论述的晶体管之外，如本文中公开的电容性耦合场板结构也可应用于具有场板的其他半导体装置。图21A示出了根据本发明的一个实施例的示例性二极管2100的横截面图，所述二极管具有电容性耦合场板；图21B示出了图21A中的二极管2100的对应顶视图。
在这个特定示例中，四个场板2111、2112、2113和2114在阳极2110与阴极2150之间形成在场板电介质2120之上、在衬底2190的顶部上。如所示的场板2111、2112、2113和2114分别通过耦合电容器2121、2122、2123和2124耦合到阳极2110。场板电极和耦合电容器的形成和当中的互连可与上述晶体管装置中的情况相同。
除了将场板电极耦合到如图17A到图20中所示的晶体管中的源极电极或耦合到如图21A和图21B中所示的二极管中的阳极电极之外，一个或多个场板电极也可耦合到装置或电路中的另一个端子或电极，所述端子或电极具有低于装置的最大断态电压的电位。一般地说，本发明的实施例显著地简化了制造过程以降低制造成本，同时提供在缩放装置崩溃电压和管理装置内的电场分布方面大得多的灵活性。就此新颖的场板结构和集成式耦合电容器而言，只用少数制造步骤就可以形成具有不同电压电平的许多场板，从而克服常规常板设计的障碍。此新颖的场板结构的制造也与标准GaN基过程相容，并且其可以应用于许多其他装置结构，诸如基于Si、GaAs、Ga2O3、AlN、SiC、钻石的功率和RF装置。此场板结构也可应用于不同晶体管技术，包括增强模式晶体管、耗尽模式晶体管、具有栅极电介质或肖特基栅极的晶体管以及具有多个势垒层和栅极凹槽的晶体管。
由图22A说明电容性耦合场板晶体管的又一示例，图22A示出了场板晶体管2200的横截面图，所述场板晶体管具有通过一系列电容器(包括电容器2221、2222和2223)耦合到源极电极2210的源极场板2211。图22B示出了图22A中的晶体管2200的顶视图，其中在栅极2210与漏极2250之间仅产生一个源极场板指状物2211。源极场板2211通过一系列电容器连接到源极2210。在这个示例中，栅极2230与栅极场板2232一起形成，所述栅极场板在场板电介质2220之上从栅极2230朝漏极2250横向地延伸。
图22A和图22B中所示的结构的一个优势是：使用场板电介质的单个层就可以实施晶体管2200中的栅极场板与源极场板两者，而如图1中所示的常规双场板晶体管将需要两个场板电介质层。此特定的电容性耦合结构也类似于图9中所示的栅极封装双场板结构(其中源极场板912与源极910物理地分离，但是电连接到该源极)。
图22A和图22B中所示的结构的另一个优势是：使用场板电介质的单个层就可以实施栅极场板和单个源极场板，但是仍允许用于晶体管2200的高崩溃电压。由图1中的常规场板晶体管100和图16中的常规场板晶体管1600忆起，必须增加场板的数目来承受或容忍更高的崩溃电压。尽管如此，在具有单个源极场板的晶体管2200中仍实现了高崩溃电压，因为外部电容器(诸如，2221、2222和2223)可各自承受一定量的电压降落。在一些实施例中，此类外部电容器可以是如先前所公开的薄膜电介质MIM电容器。
在一些其他实施例中，可将图22A和图22B中所示的外部电容器2221、2222和2223实施为在装置活性区域外部的一连串特殊集成式结构。作为示例，图23A示出了根据本发明的一个实施例的电容性耦合、双场板III-N晶体管2300的顶视图，所述晶体管具有处于串联连接的集成式电容器。在晶体管2300中，可通过隔离的岛(诸如，岛区域2370内的岛2360)形成电容器。每个岛可通过台面蚀刻、离子植入或两者的组合而彼此电隔离。图23B中提供了岛区域2370的横截面图。
如图23A和图23B中所示，在岛2360内部，金属层2361沉积在电介质2362上。在一些实施例中，金属层2361可与栅极2330同时形成，并且电介质2362可以是与安置在从栅极2330延伸的栅极场板下面的电介质层相同的电介质层。电介质2362安置在衬底2365上，所述衬底可以是III-N半导体。在这个III-N半导体异质结构中，欧姆接点2364连接到2DEG2363。欧姆接点2364可与晶体管欧姆接点2310和2350一起形成。金属2361、场板电介质2362、2DEG 2363和欧姆接点2364形成一系列电容器的单位晶胞。
取决于电容器电极之间的距离和电容器电介质厚度，如关于图23A和图23B所论述的外部电容器可承受几百伏特。与薄膜电介质MIM电容器相比较，此新颖的电容器设计使用III-N半导体2365的电介质电容与耗尽电容两者。为承受几百伏特，MIM电容器可需要几微米厚的电介质。相比之下，如本文中所公开的新颖的半导体电容器可仅需要几百纳米的电介质，因此提供了更好的可制造性和更低的成本。另外，由于此单位晶胞在半导体层中采用耗尽电容，所以当外施电压增加时，耗尽区域的有效长度增加，并且可容忍更大的电压。使此类单位晶胞级联使可容忍的总电压随晶胞总数而增加。
作为另一示例，图23C示出了根据本发明的另一个实施例的可代替岛2360被使用的另一个电容器岛2385的横截面图2380。在这个示例中，该系列中的个别电容器不再通过台面型岛被隔离。相反，具有植入的离子的区域2389起隔离的作用。在一些其他实施例中，可使用台面蚀刻，并且可使用电介质来填充台面型间隙以使2389与半导体材料均匀地在同一水平面上。
用于无金金属接点的核-壳结构
接点(诸如，本文中所公开的源极电极、漏极电极、栅极电极和场板电极)提供在集成电路中的不同部件当中的电连接性，且通常由具有良好导电性质的金属制成。铝和铜通常被用于硅基装置中，而金则通常被用于III-V装置中，所述III-V装置包括高频、高功率III-N半导体装置(诸如，AlGaN/GaN高电子迁移率晶体管(HEMT))。在HEMT中，经由漏极欧姆接点注入电流，并且由源极欧姆接点收集电流。由通过肖特基栅极接点施加的电压来调制穿过装置的电流。具有低电阻和良好边缘敏度的可靠且可重现的欧姆接点和肖特基金属接点是必要的。III-N装置中的大多数低电阻欧姆接点使用金(Au)作为顶层，以减小欧姆接点区域下面的薄层电阻和减少高温退火期间的氧化。Au基栅极也用在肖特基接点中，以减小栅极电阻。
尽管如，硅制造设施(诸如，CMOS代工厂)中Au的存在会带来严重的污染问题，因为金很容易扩散到硅中。一方面，CMOS硅芯片制造厂中不可以使用金。另一方面，与CMOS处理相容的其他材料要么具有更高的接触电阻，要么无法承受高温处理以及金。考虑到此类挑战，本文中公开了新颖的核-壳结构，以用于使CMOS相容型无金金属接点变得具有低接触电阻。
图24示出了根据本发明的一个实施例的用于形成无金金属接点2400的核-壳结构。金属接点2400包括核和封装壳。通过按顺序沉积一个或多个CMOS相容型核层(诸如，层2410、2420和2430)来形成核；通过按顺序沉积并蚀刻一个或多个CMOS相容型难熔壳层(诸如，2440和2450)来形成核-封装壳。如由图24中所示的横截面图所说明，壳通过覆盖核的不与衬底2490直接接触的所有表面来封装核。因此，核-壳结构包括总共两个或两个以上的层，其中最少为一个核层且最少为一个难熔壳层。在一些实施例中，每个核或壳层可具有大于1纳米的厚度；在一些实施例中，每个核或壳层可具有在1纳米与100纳米(包括1纳米与100纳米)之间的范围中的厚度。另外，衬底2490包括形成复合半导体装置所必要的外延层，且具有类似于关于图2所论述的衬底290的组合物。
在各种实施例中，可使用如由图24所说明的核-壳结构来产生核-壳欧姆接点和核-壳肖特基接点。每个核或壳层可以是属于周期表中的III列一直到XI列的金属。对于欧姆接点而言，沉积在衬底2490的顶部上的核可包括诸如Ti、Ta、Al、Al:Cu合金、Al:Si合金或以上各者的任何组合的材料；另一方面，核-封装壳可包括难熔材料(诸如Mo、W或TiN)。在一些实施例中，最下核层2410由难熔材料形成。难熔材料具有高于1100℃的熔点。另外，在一些实施例中，在高于或等于500℃的温度下使用退火过程，可在最下核层2410与半导体衬底2490之间的界面处形成欧姆接点。对于肖特基接点而言，沉积在衬底2490的顶部上的核可包括具有高于下面衬底2490的功函数的材料。例如，对于AlGaN/GaN晶体管而言，核可包括诸如Ti、TiN、Ni、WN、W和Mo的材料。另一方面，对于肖特基接点而言，核-封装壳可包括难熔材料(诸如，Mo、W或TiN)。
此外，在具有三个层的核-壳欧姆接点或肖特基接点的说明性实施例中，图24中所示的接点2400可仅由两个核层2410、2430和一个壳层2440组成。可首先将难熔材料沉积在衬底2490上，然后可将常规低电阻率材料沉积在难熔层的顶部上。在使用光刻之后，可执行干式蚀刻以产生具有难熔核层2410和低电阻率核层2430的核结构。然后，可将另一种难熔材料沉积在核上，并对其选择性地干式蚀刻以形成用于完全封装层2410和2440的难熔壳层2440。在各种实施例中，难熔的核层2410可以是诸如Ti、Ta、W、Mo的金属、这些金属的氮化作用物(诸如，TiN、TaN、WN、MoN)或以上各者的任何组合。更低电阻率的核层2430可由诸如Al、W、Mo、Ta、Cu、Al:Si、Al:Cu或以上各者的任何组合的材料制成。难熔壳层2440可由诸如W、Mo、Pt、Ni的金属、这些金属的氮化作用物(诸如，TiN、TaN、WN、MoN)或以上各者的任何组合制成。
图25示出了根据本发明的一个实施例的使用核-壳电极的示例性晶体管。在这个示例中，平面核-壳欧姆接点和肖特基接点被沉积作为III-N HEMT 2500的源极电极2510、漏极电极2550和栅极电极2530。可通过首先在衬底层2592上外延生长III-N半导体层来产生晶体管2500。衬底层2592可包括Si、SiC、蓝宝石、ZnO或III-N半导体材料。缓冲层2593可沉积在衬底层2592上，并且沟道层2594(诸如，GaN层)可沉积在缓冲层2593上以用于传导载流子。可在沟道层2594上生长势垒层2595(诸如，AlxGayN层或InxAlyN层)，所述势垒层具有比沟道层2594更大的带隙以用于将沟道载流子限制在势垒层2595与沟道层2594之间的异质结附近。在一些实施例中，势垒层2595可包括一个以上的半导体子层。此外，在这个示例中，在栅极区域中栅极电极2530形成在势垒层2595的顶部上，而在源极区域和漏极区域中源极电极2510和漏极电极2550分别形成在势垒层2595的顶部上。每个电极被制成为具有核-壳结构，所述核-壳结构具有由Ti制成的难熔核层、由Al制成的低电阻率核层和由Mo制成的难熔壳层。在一些实施例中，也可包括可选的钝化层2596。由图25说明的新颖的核-壳结构可被用于微电子装置和光电子装置中。
图26示出了根据本发明的另一个实施例的使用核-壳电极的示例性晶体管2600。在这个特定示例中，源极欧姆接点2610、栅极接点2630和漏极欧姆接点2650的核分别在凹槽区域2810、2830和2850处被嵌进或蚀刻至下面的半导体中，并且每个电极的底表面是在沟道层2694内。对于每个核-壳电极而言，核可以任何期望的深度被嵌进下面的半导体材料中，并且一个以上的核层可被嵌进半导体材料中。在一些实施例中，凹槽区域2810、2830和2850可具有相同或不同的横向长度和/或相同或不同的深度。在一些实施例中，每个凹槽区域可与上面的核部分地或完全地重叠。在又一些实施例中，并不是全部三个电极都被嵌进半导体材料中。
额外的方面
在权利要求书中使用诸如“第一”、“第二”、“第三”等序数术语来修饰权利要求要素自身并不暗示一个权利要求要素相对于另一个要素的任何优先、先后或次序或执行方法动作的时间次序，而是仅用作区别具有某一名称的一个权利要求要素与具有相同名称(假使没有使用序数术语)的另一个要素以区分权利要求要素的标记。
而且，本文中使用的措辞和术语是用于描述的目的，且不应被视为限制性的。本文中对“包括(including/comprising)”或“具有(having)”、“包含(containing)”、“涉及(involving)”及其变化的使用意在涵盖其后所列举的条目和其等效物以及额外条目。例如，被叙述为“包括”或“具有”、“包含”、“涉及”特定材料的设备、结构、装置、层或区域意在至少涵盖所列举的材料和可能存在的任何其他元件或材料。部分开放式短语“基本由……组成”意在基本涵盖所列举的材料，且不排除相对少量的其他材料的存在(包括掺杂剂的存在)。
本文中描述的设备和技术的各个方面可单独地使用、结合地使用，或以在前述描述中所描述的实施例中并未具体地论述的多种布置来使用，且因此在其应用方面并不限于在前述描述中陈述或在附图中说明的部件的细节和布置。例如，一个实施例中所描述的方面可以任何方式与其他实施例中所描述的方面相结合。换句话说，虽然已参照特定示例性实施例描述了本发明，但是将显而易见，在不脱离本发明的更广泛范围的情况下，可以对这些实施例做出各种修改和变化。因此，将在说明性意义上而非限制性意义上看待说明书和附图。技术人员还将显而易见的是，上文所描述的实施例是单个更广泛发明的特定示例，其可具有比所教导的任何单一描述更大的范围。在不脱离本发明的范围的情况下，可存在在描述中所作的许多变更。

Claims (20)

1.一种半导体晶体管装置，其包括：
半导体衬底；
源极欧姆接点、漏极欧姆接点和栅极接点，所述栅极接点安置在定位于所述源极欧姆接点与所述漏极欧姆接点之间的栅极区域之上；
场板电介质，其安置在所述半导体衬底之上，其中所述场板电介质包括第一场板区域；
封装电介质，其安置在所述栅极接点之上，其中所述封装电介质覆盖所述栅极接点的顶表面；以及
源极场板，其连接到所述源极欧姆接点，其中所述源极场板在所述第一场板区域中安置在所述场板电介质之上，并且其中所述第一场板区域中不存在所述封装电介质。
2.根据权利要求1所述的半导体晶体管装置，其中所述半导体衬底包括选自由IV族、III-V族和II-VI族半导体材料组成的组的材料。
3.根据权利要求1所述的半导体晶体管装置，其中所述半导体衬底包括III族氮化物(III-N)材料。
4.根据权利要求1所述的半导体晶体管装置，其中所述源极场板电连接到所述源极欧姆接点。
5.根据权利要求1所述的半导体晶体管装置，其中所述源极场板电容性耦合到所述源极欧姆接点。
6.根据权利要求1所述的半导体晶体管装置，其中所述场板电介质包括至少两个层。
7.根据权利要求6所述的半导体晶体管装置，其中所述场板电介质的第一层的厚度与所述场板电介质的第二层的厚度不同。
8.根据权利要求6所述的半导体晶体管装置，其中所述场板电介质的第一层的厚度与所述场板电介质的第二层的厚度相同。
9.根据权利要求1所述的半导体晶体管装置，其中所述第一场板区域具有长于1纳米的长度。
10.根据权利要求1所述的半导体晶体管装置，其中所述封装电介质在位于所述栅极接点与所述漏极欧姆接点之间的区域之上超过所述栅极接点一定长度，所述长度在1纳米与10,000纳米之间。
11.根据权利要求1所述的半导体晶体管装置，其中所述栅极接点的所述顶表面与所述场板电介质的顶表面齐平，或低于所述场板电介质的顶表面。
12.根据权利要求1所述的半导体晶体管装置，其中所述栅极区域包括凹槽。
13.根据权利要求1所述的半导体晶体管装置，其进一步包括安置在所述栅极接点下面的栅极电介质。
14.根据权利要求1所述的半导体晶体管装置，其中所述场板电介质由选自由氮化硅、氧化硅、氧化铝、氮化铝、氮氧化硅和氧化铪组成的组的一种或多种材料制成。
15.根据权利要求1所述的半导体晶体管装置，其进一步包括栅极场板，所述栅极场板连接到所述栅极接点并且从所述栅极接点朝所述漏极欧姆接点横向地延伸，
其中所述封装电介质覆盖所述栅极场板的顶表面，
其中所述栅极场板在第二场板区域中安置在所述场板电介质之上，并且
其中所述第二场板区域与所述第一场板区域不重叠。
16.根据权利要求15所述的半导体晶体管装置，其中所述栅极场板呈阶梯形。
17.根据权利要求15所述的半导体晶体管装置，其中所述第二场板区域具有长于1纳米的长度。
18.根据权利要求15所述的半导体晶体管装置，其中所述封装电介质超过所述栅极场板一定长度，所述长度在1纳米与10,000纳米之间。
19.根据权利要求15所述的半导体晶体管装置，其中所述栅极场板的所述顶表面与所述场板电介质的顶表面齐平，或低于所述场板电介质的顶表面。
20.根据权利要求15所述的半导体晶体管装置，其中所述场板电介质由选自由氮化硅、氧化硅、氧化铝、氮化铝、氮氧化硅和氧化铪组成的组的材料制成。
CN201680041408.0A 2015-07-17 2016-07-18 用于半导体装置的场板结构 Pending CN108604596A (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201562193835P 2015-07-17 2015-07-17
US201562193618P 2015-07-17 2015-07-17
US62/193,618 2015-07-17
US62/193,835 2015-07-17
US201562219954P 2015-09-17 2015-09-17
US62/219,954 2015-09-17
PCT/US2016/042831 WO2017015225A1 (en) 2015-07-17 2016-07-18 Field-plate structures for semiconductor devices

Publications (1)

Publication Number Publication Date
CN108604596A true CN108604596A (zh) 2018-09-28

Family

ID=57775909

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680041408.0A Pending CN108604596A (zh) 2015-07-17 2016-07-18 用于半导体装置的场板结构

Country Status (4)

Country Link
US (2) US9911817B2 (zh)
EP (1) EP3326208A4 (zh)
CN (1) CN108604596A (zh)
WO (1) WO2017015225A1 (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109659366A (zh) * 2018-12-21 2019-04-19 英诺赛科（珠海）科技有限公司 高电子迁移率晶体管及其制造方法
CN110581169A (zh) * 2019-08-13 2019-12-17 中山市华南理工大学现代产业技术研究院 有保护层的GaN基HEMT器件源漏电极及制备方法
CN111554735A (zh) * 2020-05-12 2020-08-18 南方科技大学 半导体器件场板的制作方法
CN111952366A (zh) * 2020-08-19 2020-11-17 深圳方正微电子有限公司 场效应晶体管及其制备方法
CN111952360A (zh) * 2020-08-19 2020-11-17 深圳方正微电子有限公司 场效应管及其制备方法
CN112753104A (zh) * 2018-10-03 2021-05-04 三菱电机株式会社 场效应晶体管
WO2021189923A1 (zh) * 2020-03-21 2021-09-30 中山市华南理工大学现代产业技术研究院 具有多金属栅结构的hemt器件及其制备方法
CN113690132A (zh) * 2021-07-30 2021-11-23 华南理工大学 一种基于双层钝化精准刻蚀的双t型栅的制备方法
CN113823675A (zh) * 2021-08-23 2021-12-21 华南理工大学 一种具有新型源漏场板结构的hemt器件及制备方法
CN115050819A (zh) * 2022-08-16 2022-09-13 合肥艾创微电子科技有限公司 用于降低多层场板输入电容的氮化镓晶体管
US20230031205A1 (en) * 2021-07-30 2023-02-02 Cree, Inc. Encapsulation stack for improved humidity performance and related fabrication methods
WO2023240491A1 (en) * 2022-06-15 2023-12-21 Innoscience (suzhou) Semiconductor Co., Ltd. Nitride-based semiconductor device and method for manufacturing the same
CN110581169B (zh) * 2019-08-13 2024-10-22 中山市华南理工大学现代产业技术研究院 有保护层的GaN基HEMT器件源漏电极及制备方法

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3019682B1 (fr) * 2014-04-04 2016-04-29 Thales Sa Couche tampon optimisee pour transistor a effet de champ a haute mobilite
US10756084B2 (en) * 2015-03-26 2020-08-25 Wen-Jang Jiang Group-III nitride semiconductor device and method for fabricating the same
EP3326208A4 (en) * 2015-07-17 2019-03-06 Cambridge Electronics, Inc. FIELD PLATE STRUCTURES FOR SEMICONDUCTOR COMPONENTS
US10985284B2 (en) 2016-04-15 2021-04-20 Macom Technology Solutions Holdings, Inc. High-voltage lateral GaN-on-silicon schottky diode with reduced junction leakage current
US10541323B2 (en) * 2016-04-15 2020-01-21 Macom Technology Solutions Holdings, Inc. High-voltage GaN high electron mobility transistors
US10637460B2 (en) 2016-06-14 2020-04-28 Macom Technology Solutions Holdings, Inc. Circuits and operating methods thereof for monitoring and protecting a device
US20180109228A1 (en) 2016-10-14 2018-04-19 MACOM Technology Solution Holdings, Inc. Phase shifters for gallium nitride amplifiers and related methods
US20190028065A1 (en) * 2017-07-24 2019-01-24 Macom Technology Solutions Holdings, Inc. Fet operational temperature determination by gate structure resistance thermometry
US20190028066A1 (en) * 2017-07-24 2019-01-24 Macom Technology Solutions Holdings, Inc. Fet operational temperature determination by field plate resistance thermometry
US20190097001A1 (en) * 2017-09-25 2019-03-28 Raytheon Company Electrode structure for field effect transistor
CN108847422B (zh) * 2018-06-15 2021-08-06 济南大学 带有耦合场板的高电子迁移率晶体管
US10950598B2 (en) 2018-01-19 2021-03-16 Macom Technology Solutions Holdings, Inc. Heterolithic microwave integrated circuits including gallium-nitride devices formed on highly doped semiconductor
US11233047B2 (en) 2018-01-19 2022-01-25 Macom Technology Solutions Holdings, Inc. Heterolithic microwave integrated circuits including gallium-nitride devices on highly doped regions of intrinsic silicon
US11056483B2 (en) 2018-01-19 2021-07-06 Macom Technology Solutions Holdings, Inc. Heterolithic microwave integrated circuits including gallium-nitride devices on intrinsic semiconductor
CN108417628A (zh) * 2018-03-06 2018-08-17 中国电子科技集团公司第十三研究所 一种GaN HEMT器件及制备方法
CN108389904B (zh) * 2018-03-06 2020-09-01 中国电子科技集团公司第十三研究所 一种GaN HEMT器件及制备方法
US11043563B2 (en) * 2018-03-12 2021-06-22 Vanguard International Semiconductor Corporation Semiconductor devices and methods for fabricating the same
CN109786453B (zh) * 2018-04-25 2022-05-17 苏州捷芯威半导体有限公司 半导体器件及其制作方法
US20220262941A1 (en) * 2019-07-10 2022-08-18 Power Integrations, Inc. Capacitance networks for enhancing high voltage operation of a high electron mobility transistor and method therein
KR20220031619A (ko) * 2019-07-12 2022-03-11 파워 인티그레이션즈, 인크. 고 전자 이동도 트랜지스터의 고 전압 동작을 향상시키기 위한 정전용량 네트워크 및 그 방법
US11335810B2 (en) * 2019-07-22 2022-05-17 Nexgen Power Systems, Inc. Method and system for fabrication of a vertical fin-based field effect transistor
CN111106169A (zh) * 2019-11-27 2020-05-05 厦门市三安集成电路有限公司 晶体管器件及其制备方法
FR3105580A1 (fr) * 2019-12-20 2021-06-25 Thales Transistor hemt ameliore
WO2021195506A1 (en) 2020-03-26 2021-09-30 Macom Technology Solutions Holdings, Inc. Microwave integrated circuits including gallium-nitride devices on silicon
US11728415B2 (en) * 2020-03-27 2023-08-15 Nexgen Power Systems, Inc. Method for regrown source contacts for vertical gallium nitride based FETS
CN113964119A (zh) 2020-07-21 2022-01-21 联华电子股份有限公司 半导体元件
US11316019B2 (en) * 2020-07-29 2022-04-26 Globalfoundries U.S. Inc. Symmetric arrangement of field plates in semiconductor devices
CN114256229A (zh) 2020-09-21 2022-03-29 联华电子股份有限公司 具有氮化镓结构的电阻器、电阻晶体管逻辑电路及其制法
US20220199817A1 (en) 2020-12-18 2022-06-23 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
CN112635552A (zh) * 2020-12-20 2021-04-09 华南师范大学 多栅极场板结构hemt器件及其制备方法
US11569378B2 (en) 2020-12-22 2023-01-31 Texas Instruments Incorporated Semiconductor on insulator on wide band-gap semiconductor
US11557673B2 (en) 2020-12-29 2023-01-17 Texas Instruments Incorporated Hybrid semiconductor device
TW202236396A (zh) * 2021-02-16 2022-09-16 美商高效電源轉換公司 閘極金屬層-絕緣體層-場板金屬層積體電路電容器及其形成方法
CN115332332A (zh) * 2021-05-11 2022-11-11 联华电子股份有限公司 具有较低接触电阻的半导体晶体管结构及其制作方法
US20220399328A1 (en) * 2021-06-15 2022-12-15 Texas Instruments Incorporated High-voltage depletion-mode current source, transistor, and fabrication methods
CN113517340A (zh) * 2021-06-28 2021-10-19 西安理工大学 一种凹槽双场板AlGaN/GaN HEMT器件
US20230067590A1 (en) * 2021-08-26 2023-03-02 Texas Instruments Incorporated Fin field-effect transistor (finfet) with a high-k material field-plating
US12009414B2 (en) * 2021-12-03 2024-06-11 International Business Machines Corporation Superconductor gate semiconductor field-effect transistor
EP4310918A1 (en) * 2022-07-21 2024-01-24 Infineon Technologies Austria AG Semiconductor device and method of fabricating a semiconductor device
US20240105808A1 (en) * 2022-09-22 2024-03-28 Nxp Usa, Inc. Transistor with cladded structure and method of fabrication therefor

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008258419A (ja) * 2007-04-05 2008-10-23 Toshiba Corp 窒化物半導体素子
CN103035683A (zh) * 2011-09-29 2013-04-10 富士通株式会社 化合物半导体器件及其制造方法
CN103367403A (zh) * 2013-08-01 2013-10-23 苏州能讯高能半导体有限公司 半导体器件及其制造方法
US20140097471A1 (en) * 2007-01-10 2014-04-10 International Rectifier Corporation Active Area Shaping of III-Nitride Devices Utilizing A Field Plate Defined By A Dielectric Body
CN104769715A (zh) * 2012-07-31 2015-07-08 硅联纳半导体(美国)有限公司 共用衬底上的功率裝置集成

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07326743A (ja) 1994-05-31 1995-12-12 Fuji Electric Co Ltd プレーナ型半導体素子
US6849882B2 (en) 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
US7501669B2 (en) 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
US7449728B2 (en) 2003-11-24 2008-11-11 Tri Quint Semiconductor, Inc. Monolithic integrated enhancement mode and depletion mode field effect transistors and method of making the same
US7183592B2 (en) 2004-05-26 2007-02-27 Raytheon Company Field effect transistor
KR100606290B1 (ko) 2004-12-02 2006-07-31 한국전자통신연구원 전계효과 트랜지스터의 제조방법
US7626218B2 (en) 2005-02-04 2009-12-01 Raytheon Company Monolithic integrated circuit having enhancement mode/depletion mode field effect transistors and RF/RF/microwave/milli-meter wave milli-meter wave field effect transistors
US7321132B2 (en) 2005-03-15 2008-01-22 Lockheed Martin Corporation Multi-layer structure for use in the fabrication of integrated circuit devices and methods for fabrication of same
CN101976686A (zh) 2005-06-10 2011-02-16 日本电气株式会社 场效应晶体管
US7388236B2 (en) * 2006-03-29 2008-06-17 Cree, Inc. High efficiency and/or high power density wide bandgap transistors
EP1921669B1 (en) * 2006-11-13 2015-09-02 Cree, Inc. GaN based HEMTs with buried field plates
WO2009073866A1 (en) * 2007-12-07 2009-06-11 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Gate after diamond transistor
US8686562B2 (en) 2009-08-25 2014-04-01 International Rectifier Corporation Refractory metal nitride capped electrical contact and method for frabricating same
US20110140173A1 (en) 2009-12-16 2011-06-16 National Semiconductor Corporation Low OHMIC contacts containing germanium for gallium nitride or other nitride-based power devices
US20120037985A1 (en) * 2010-08-16 2012-02-16 Michael Smith Apparatus with capacitive coupling and associated methods
US8466555B2 (en) 2011-06-03 2013-06-18 Raytheon Company Gold-free ohmic contacts
US20130313561A1 (en) * 2012-05-25 2013-11-28 Triquint Semiconductor, Inc. Group iii-nitride transistor with charge-inducing layer
US9570600B2 (en) 2012-11-16 2017-02-14 Massachusetts Institute Of Technology Semiconductor structure and recess formation etch technique
US9087718B2 (en) 2013-03-13 2015-07-21 Transphorm Inc. Enhancement-mode III-nitride devices
US9142626B1 (en) 2013-04-23 2015-09-22 Hrl Laboratories, Llc Stepped field plate wide bandgap field-effect transistor and method
US8829613B1 (en) 2013-05-03 2014-09-09 Texas Instruments Incorporated Stepped dielectric for field plate formation
JP2014222724A (ja) 2013-05-14 2014-11-27 三菱電機株式会社 窒化物半導体を用いたトランジスタおよびその製造方法
US9679981B2 (en) * 2013-06-09 2017-06-13 Cree, Inc. Cascode structures for GaN HEMTs
WO2015077647A2 (en) 2013-11-22 2015-05-28 Cambridge Electronics, Inc. Electric field management for a group iii-nitride semiconductor
EP3326208A4 (en) * 2015-07-17 2019-03-06 Cambridge Electronics, Inc. FIELD PLATE STRUCTURES FOR SEMICONDUCTOR COMPONENTS

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140097471A1 (en) * 2007-01-10 2014-04-10 International Rectifier Corporation Active Area Shaping of III-Nitride Devices Utilizing A Field Plate Defined By A Dielectric Body
JP2008258419A (ja) * 2007-04-05 2008-10-23 Toshiba Corp 窒化物半導体素子
CN103035683A (zh) * 2011-09-29 2013-04-10 富士通株式会社 化合物半导体器件及其制造方法
CN104769715A (zh) * 2012-07-31 2015-07-08 硅联纳半导体(美国)有限公司 共用衬底上的功率裝置集成
CN103367403A (zh) * 2013-08-01 2013-10-23 苏州能讯高能半导体有限公司 半导体器件及其制造方法

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112753104B (zh) * 2018-10-03 2024-02-23 三菱电机株式会社 场效应晶体管
CN112753104A (zh) * 2018-10-03 2021-05-04 三菱电机株式会社 场效应晶体管
CN109659366A (zh) * 2018-12-21 2019-04-19 英诺赛科（珠海）科技有限公司 高电子迁移率晶体管及其制造方法
US11784237B2 (en) 2018-12-21 2023-10-10 Innoscience (Zhuhai) Technology Co., Ltd. Semiconductor devices and methods of manufacturing the same
CN110581169A (zh) * 2019-08-13 2019-12-17 中山市华南理工大学现代产业技术研究院 有保护层的GaN基HEMT器件源漏电极及制备方法
CN110581169B (zh) * 2019-08-13 2024-10-22 中山市华南理工大学现代产业技术研究院 有保护层的GaN基HEMT器件源漏电极及制备方法
WO2021189923A1 (zh) * 2020-03-21 2021-09-30 中山市华南理工大学现代产业技术研究院 具有多金属栅结构的hemt器件及其制备方法
CN111554735A (zh) * 2020-05-12 2020-08-18 南方科技大学 半导体器件场板的制作方法
CN111952360A (zh) * 2020-08-19 2020-11-17 深圳方正微电子有限公司 场效应管及其制备方法
CN111952366A (zh) * 2020-08-19 2020-11-17 深圳方正微电子有限公司 场效应晶体管及其制备方法
CN113690132A (zh) * 2021-07-30 2021-11-23 华南理工大学 一种基于双层钝化精准刻蚀的双t型栅的制备方法
US11842937B2 (en) * 2021-07-30 2023-12-12 Wolfspeed, Inc. Encapsulation stack for improved humidity performance and related fabrication methods
CN113690132B (zh) * 2021-07-30 2024-04-19 华南理工大学 一种基于双层钝化精准刻蚀的双t型栅的制备方法
US20230031205A1 (en) * 2021-07-30 2023-02-02 Cree, Inc. Encapsulation stack for improved humidity performance and related fabrication methods
CN113823675A (zh) * 2021-08-23 2021-12-21 华南理工大学 一种具有新型源漏场板结构的hemt器件及制备方法
CN113823675B (zh) * 2021-08-23 2023-09-29 华南理工大学 一种具有新型源漏场板结构的hemt器件及制备方法
WO2023240491A1 (en) * 2022-06-15 2023-12-21 Innoscience (suzhou) Semiconductor Co., Ltd. Nitride-based semiconductor device and method for manufacturing the same
CN115050819B (zh) * 2022-08-16 2022-12-02 合肥艾创微电子科技有限公司 用于降低多层场板输入电容的氮化镓晶体管
CN115050819A (zh) * 2022-08-16 2022-09-13 合肥艾创微电子科技有限公司 用于降低多层场板输入电容的氮化镓晶体管

Also Published As

Publication number Publication date
US20170358651A1 (en) 2017-12-14
WO2017015225A1 (en) 2017-01-26
EP3326208A4 (en) 2019-03-06
US9887268B2 (en) 2018-02-06
US9911817B2 (en) 2018-03-06
US20170018617A1 (en) 2017-01-19
EP3326208A1 (en) 2018-05-30

Similar Documents

Publication Publication Date Title
CN108604596A (zh) 用于半导体装置的场板结构
US10446542B1 (en) GaN structures
JP6246849B2 (ja) フィールドプレートを有する半導体デバイス
US11075196B2 (en) Integrated resistor for semiconductor device
US20150084104A1 (en) Method of manufacturing a semiconductor device and the semiconductor device
US8891266B2 (en) Monolithic high voltage multiplier having high voltage semiconductor diodes and high-k capacitors
JP2008244002A (ja) 電界効果半導体装置
CN102194819A (zh) 一种基于MOS控制的增强型GaN异质结场效应晶体管
US20200395447A1 (en) Semiconductor Device and Method for Fabricating a Wafer
JP2008244001A (ja) 窒化物半導体装置
TW201639180A (zh) 二極體元件及其製造方法
US11869963B2 (en) Semiconductor device and method of fabricating a semiconductor device
US11152364B1 (en) Semiconductor structure and methods for manufacturing the same
CN111048576B (zh) 一种半导体器件及其制备方法
JP7141046B2 (ja) 窒化物半導体トランジスタ装置
CN117558746B (zh) 一种含可变电势多场板结构的器件及其制备方法
CN113078098A (zh) 半导体结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180928