CN108389904B - 一种GaN HEMT器件及制备方法 - Google Patents
一种GaN HEMT器件及制备方法 Download PDFInfo
- Publication number
- CN108389904B CN108389904B CN201810184656.1A CN201810184656A CN108389904B CN 108389904 B CN108389904 B CN 108389904B CN 201810184656 A CN201810184656 A CN 201810184656A CN 108389904 B CN108389904 B CN 108389904B
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- gate dielectric
- gate
- grid
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 8
- 239000002184 metal Substances 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 73
- 230000008569 process Effects 0.000 claims description 62
- 238000005530 etching Methods 0.000 claims description 39
- 229920002120 photoresistant polymer Polymers 0.000 claims description 30
- 230000000149 penetrating effect Effects 0.000 claims description 22
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 11
- 238000007738 vacuum evaporation Methods 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 238000001259 photo etching Methods 0.000 claims description 6
- 239000007789 gas Substances 0.000 claims description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 230000008878 coupling Effects 0.000 claims description 3
- 238000010168 coupling process Methods 0.000 claims description 3
- 238000005859 coupling reaction Methods 0.000 claims description 3
- 230000001939 inductive effect Effects 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 238000001020 plasma etching Methods 0.000 claims 1
- 230000003071 parasitic effect Effects 0.000 abstract description 14
- 230000008859 change Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- UMVBXBACMIOFDO-UHFFFAOYSA-N [N].[Si] Chemical compound [N].[Si] UMVBXBACMIOFDO-UHFFFAOYSA-N 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7788—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明涉及半导体器件技术领域，公开了一种GaN HEMT器件及制备方法，包括衬底，衬底上表面由下至上依次设有GaN外延层和栅介质层，还包括贯穿栅介质层与GaN外延层接触的栅极、源电极和漏电极；栅介质层包括不同性质的第一栅介质层和第二栅介质层；第一栅介质层上开设有第一栅槽，第二栅介质层上开设有第二栅槽，第一栅槽与第二栅槽位置对应；栅极包括填充满第一栅槽和第二栅槽的栅金属，以及设置于第二介质层上表面的栅帽；源电极和漏电极位于栅极两侧。本发明通过在两种不同性质的栅介质层对应位置上开设侧壁陡直的双凹槽结构栅槽，有效降低栅寄生电容，提高器件频率特性。
Description
技术领域
本发明涉及半导体器件技术领域，特别是涉及一种GaN HEMT器件及制备方法。
背景技术
目前，由于GaN HEMT(High Electron Mobility Transistor高电子迁移率晶体管)器件具备优异的功率及频率特性，高击穿和低噪声特性，广泛应用于移动通信、雷达等领域。为提高GaN HEMT器件的频率特性，不仅需要缩短栅极的长度，还需要减小器件的寄生参数，例如：寄生电容、寄生电感、寄生电阻等。降低材料方阻、缩短源电极与漏电极间距是减小寄生电阻的主要方式。当源电极与漏电极间距减小时，栅极的套刻成为影响器件频率特性的关键，栅极套刻偏差和工艺波动将导致寄生参数变化，直接影响器件的频率特性。
发明内容
本发明实施例的目的在于提供一种GaN HEMT器件及制备方法，旨在解决GaN HEMT器件源电极和漏电极间距减小时，栅极套刻工艺波动导致寄生参数变化，从而影响器件频率特性的问题，其利用在栅介质层制备的双凹槽结构栅槽，避免栅极套刻工艺波动导致的寄生参数变化，从而降低工艺难度，提高工艺稳定性和器件的频率特性。
为解决上述技术问题，本发明实施例的第一方面提供了一种GaN HEMT器件，包括衬底，所述衬底的上表面由下至上依次设有GaN外延层和栅介质层，还包括栅极、源电极和漏电极；
所述栅极、源电极和漏电极贯穿所述栅介质层与所述GaN外延层接触；
所述栅介质层包括不同性质的第一栅介质层和第二栅介质层；
所述第一栅介质层上开设有贯穿所述第一栅介质层的第一栅槽，第二栅介质层上开设有贯穿所述第二栅介质层的第二栅槽；其中，所述第一栅槽与第二栅槽位置对应；
所述栅极包括填充满所述第一栅槽和第二栅槽的栅金属，以及设置于所述第二介质层上表面且覆盖所述第二栅槽的栅帽；
所述源电极和漏电极位于所述栅极两侧。
可选的，所述第一栅介质层厚度为100nm-200nm；所述第二栅介质层厚度为50nm-100nm。
可选的，所述栅极长度为0.15μm-0.5μm。
本发明实施例第二方面提供了一种GaN HEMT器件的制备方法，包括：
选取半导体材料作为衬底，在所述衬底上表面形成GaN外延层；
在所述GaN外延层上表面形成第一栅介质层，在所述第一栅介质层上表面形成第二栅介质层；
在所述第二栅介质层上表面有源区以外区域采用离子注入工艺进行隔离；其中，所述有源区包括源电极区、漏电极区和栅极区；
在所述第二栅介质层栅极区形成贯穿所述第二栅介质层的第二栅槽，在所述第一栅介质层上形成贯穿所述第一栅介质层的第一栅槽；其中，所述第一栅槽与第二栅槽位置对应；
通过真空蒸发工艺在所述栅极区形成栅极；其中，所述栅极包括填充满所述第一栅槽和第二栅槽的栅金属，和在所述第二栅介质层上表面覆盖所述第二栅槽的栅帽；
在所述栅极两侧的源电极区和漏电极区形成源电极和漏电极。
可选的，在所述GaN外延层上表面形成第一栅介质层，在所述第一栅介质层上表面形成第二栅介质层，包括：
在所述GaN外延层上表面通过高密度等离子体化学气相沉积工艺制备厚度为100nm-200nm的第一栅介质层；
在所述第一栅介质层上表面通过等离子体增强化学气相沉积工艺制备厚度为50nm-100nm的第二栅介质层。
可选的，在所述GaN外延层上表面形成第一栅介质层，在所述第一栅介质层上表面形成第二栅介质层，包括：
在所述GaN外延层上表面通过等离子体增强化学气相沉积工艺制备厚度为100nm-200nm的第一栅介质层；
调整等离子体增强化学气相沉积工艺参数，包括射频功率、硅氮比或气流量压力中的一个或多个参数的组合；
在所述第一栅介质层上表面通过等离子体增强化学气相沉积工艺制备厚度为50nm-100nm的第二栅介质层。
可选的，在所述第二栅介质层栅极区形成贯穿所述第二栅介质层的第二栅槽，在所述第一栅介质层上形成贯穿所述第一栅介质层的第一栅槽，包括：
通过光刻工艺在所述第二栅介质层上表面覆盖第一光刻胶层，并通过曝光、显影在所述第一光刻胶层得到与所述栅极区位置对应的栅槽区域；
通过电感耦合等离子体工艺依次刻蚀所述第二栅介质层和第一栅介质层，得到贯穿第二栅介质层的第二栅槽和贯穿第一栅介质层的第一栅槽；其中，第二栅介质层刻蚀速率与第一栅介质层刻蚀速率的刻蚀速率比大于2:1；
去除所述第一光刻胶层。
可选的，所述第一栅介质层刻蚀速率为50nm/min-80nm/min；所述第二栅介质层刻蚀速率为100nm/min-160nm/min。
可选的，所述第一栅介质层和第二栅介质层与光刻胶刻蚀选择比大于3:1。
可选的，在所述栅极两侧的源电极区和漏电极区形成源电极和漏电极，包括：
通过光刻工艺在所述第二栅介质层上表面覆盖第二光刻胶层，并通过刻蚀工艺在所述栅极两侧的源电极区和漏电极区形成源电极窗口和漏电极窗口；
通过真空蒸发工艺在所述源电极窗口和漏电极窗口形成源电极和漏电极；
剥离源漏电极以外的金属，去除所述第二光刻胶层。
采用上述技术方案所产生的有益效果在于：(1)本发明实施例的一种GaN HEMT器件，通过在两种不同性质的栅介质层对应位置上开设的双凹槽结构栅槽，有效降低栅寄生电容，提高器件频率特性；(2)本发明实施例的制备方法操作简单，通过调节刻蚀工艺对两种不同性质的栅介质层刻蚀速率比和光刻胶刻蚀选择比，获得双凹槽结构栅槽，避免栅极套刻工艺波动导致的寄生参数变化，从而降低工艺难度和成本，提高工艺稳定性。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例一提供的GaN HEMT器件的结构剖视图；
图2是本发明实施例二提供的GaN HEMT器件的制备方法的流程结构剖视图；
图3是本发明实施例二提供的GaN HEMT器件制备方法的实现流程示意图图；
图中：101、衬底，102、GaN外延层，103、第一栅介质层，104、第二栅介质层，105、栅极，106、源电极，107、漏电极，108、第一栅槽，109、第二栅槽。
具体实施方式
下面结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
实施例一
本实施例中的GaN HEMT器件，包括衬底，所述衬底的上表面由下至上依次设有GaN外延层和栅介质层，还包括栅极、源电极和漏电极；所述栅极、源电极和漏电极贯穿所述栅介质层与所述GaN外延层接触；所述栅介质层包括不同性质的第一栅介质层和第二栅介质层；所述第一栅介质层上开设有贯穿所述第一栅介质层的第一栅槽，第二栅介质层上开设有贯穿所述第二栅介质层的第二栅槽；其中，所述第一栅槽与第二栅槽位置对应；所述栅极包括填充满所述第一栅槽和第二栅槽的栅金属，以及设置于所述第二介质层上表面且覆盖所述第二栅槽的栅帽；所述源电极和漏电极位于所述栅极两侧。
可选的，所述第一栅介质层厚度为100nm-200nm；所述第二栅介质层厚度为50nm-100nm。
可选的，所述栅极长度为0.15μm-0.5μm。
具体地，请参阅图1，本实施例中的GaN HEMT器件包括衬底101，衬底101可以是SiC、Si等半导体材料。在衬底101的上表面依次设有GaN外延层102，厚度为100nm-200nm的第一栅介质层103，厚度为50nm-100nm的第二栅介质层104。第一栅介质层103与第二栅介质层104采用不同性质的材料，可以为同类型不同致密度的材料，例如，不同致密度的SiN、SiO2等材料。第一栅介质层103上开设有贯穿第一栅介质层103的第一栅槽108，第二栅介质层104上开设有贯穿第二栅介质层104的第二栅槽109，第一栅槽108与第二栅槽109连通，并且第一栅槽108与第二栅槽109位置对应，且为以中心位置成对称结构的栅槽，从而形成双凹槽栅槽。栅极105包括填充满第一栅槽108和第二栅槽109的栅金属和设置于第二介质层104上表面且覆盖第二栅槽的栅帽。栅极105为长度0.15μm-0.5μm，栅极105贯穿栅介质层与GaN外延层102形成肖特基接触，用于控制HEMT器件沟道电流。位于栅极105两侧的源电极106和漏电极107贯穿栅介质层与GaN外延层102形成欧姆接触。其中，位置对应是指第一栅槽108与第二栅槽109在GaN外延层102的上表面的正投影的形状一致，且第一栅槽108与第二栅槽109的中心重合，第一栅槽108对应的投影区域包含在第二栅槽109对应的投影区域中。
本发明实施例的一种GaN HEMT器件，通过在两种不同性质的栅介质层对应位置上开设双凹槽结构栅槽，有效降低栅寄生电容，提高器件频率特性。
实施例二
请参阅图2(1)，图2为GaN HEMT器件的制备方法的流程结构剖视图。GaN HEMT器件包括衬底101、GaN外延层102、第一栅介质层103和第二栅介质层104。
请参阅图3，本实施例公开一种GaN HEMT器件制备方法，详述如下：
步骤S301，选取半导体材料作为衬底，在所述衬底上表面生长GaN外延层。
可选的，衬底可以采用SiC、Si等。
步骤S302，在所述GaN外延层上表面形成第一栅介质层，在所述第一栅介质层上表面形成第二栅介质层。
可选的，步骤S302的具体实现方法为：在所述GaN外延层上表面通过高密度等离子体化学气相沉积(High Density Plasma Chemical Vapor Deposition，HDPCVD)工艺制备厚度为100nm-200nm的第一栅介质层；
在所述第一栅介质层上表面通过等离子体增强化学气相沉积(Plasma EnhancedChemical Vapor Deposition,PECVD)工艺制备厚度为50nm-100nm的第二栅介质层。
具体地，通过HDPCVD工艺制备的第一栅介质层为高致密度的栅介质层，而通过PECVD工艺制备的第二栅介质层为低致密度的栅介质层，因此，可以通过不同的工艺获得同种类型不同致密度材料的栅介质层。
可选的，步骤S302的具体实现方法为：在所述GaN外延层上表面通过PECVD工艺制备厚度为100nm-200nm的第一栅介质层；
调整PECVD工艺参数，包括射频功率、硅氮比或气流量压力中的一个或多个参数的组合；
在所述第一栅介质层上表面通过PECVD工艺制备厚度为50nm-100nm的第二栅介质层。
具体地，通过相同的PECVD工艺，调整PECVD工艺射频功率、硅氮比或气流量压力参数中的一个或多个参数组合制备同种类型不同致密度材料的栅介质层，采用同种类型不同致密度材料制备栅介质层能够降低工艺难度，提高器件成品率。
可选的，栅介质层可以采用SiN、SiO2等材料。
步骤S303，在所述第二栅介质层上表面有源区以外区域采用离子注入工艺进行隔离；其中，所述有源区包括源电极区、漏电极区和栅极区。
具体地，在第二栅介质层上表面划分源电极区、漏电极区和栅极区作为有源区，并对有源区以外的区域采用离子注入工艺进行掺杂隔离。
步骤S304，在所述第二栅介质层栅极区形成贯穿所述第二栅介质层的第二栅槽，在所述第一栅介质层上形成贯穿所述第一栅介质层的第一栅槽；其中，所述第一栅槽与第二栅槽位置对应。
请参阅图2(2)，通过光刻工艺和刻蚀工艺在第一栅介质层103开设第一栅槽108，在第二栅介质层104开设第二栅槽109，第一栅槽108与第二栅槽109位置对应，并形成双凹槽栅槽，能够有效的降低GaN HEMT器件寄生电容，提高器件频率特性。
可选的，步骤S304的具体实现方法为：通过光刻工艺在所述第二栅介质层上表面覆盖第一光刻胶层，并通过曝光、显影在所述第一光刻胶层得到与所述栅极区位置对应的栅槽区域；通过电感耦合等离子体工艺依次刻蚀所述第二栅介质层和第一栅介质层，得到贯穿第二栅介质层的第二栅槽和贯穿第一栅介质层的第一栅槽；其中，第二栅介质层刻蚀速率与第一栅介质层刻蚀速率的刻蚀速率比大于2:1；去除所述第一光刻胶层。
可选的，所述第一栅介质层刻蚀速率为50nm/min-80nm/min；所述第二栅介质层刻蚀速率为100nm/min-160nm/min。
可选的，所述第一栅介质层和第二栅介质层与光刻胶刻蚀选择比大于3:1。
具体地，首先，在第二栅介质层上表面覆盖第一光刻胶层；然后，对第一光刻胶层进行曝光、显影，在第一光刻胶层得到需要进行刻蚀的栅槽区域；其次，通过电感耦合等离子体(Inductive Coupled Plasma，ICP)工艺，采用氟基气体以光刻胶刻蚀选择比大于3:1、刻蚀速率为100nm/min-160nm/min对第二栅介质层进行刻蚀得到第二栅槽，以光刻胶刻蚀选择比大于3:1、刻蚀速率为50nm/min-80nm/min对第一栅介质层进行刻蚀得到第一栅槽，第一栅槽和第二栅槽的长度为0.15μm-0.5μm；最后，去除第一光刻胶层。
步骤S305，通过真空蒸发工艺在所述栅极区形成栅极；其中，所述栅极包括填充满所述第一栅槽和第二栅槽的栅金属，和在所述第二栅介质层表面覆盖所述第二栅槽的栅帽。
请参阅图2(3)，通过真空蒸发工艺将栅金属填充满第一栅槽108和第二栅槽109形成金属栅。
具体地，通过真空蒸发工艺将栅金属填充满第一栅槽和第二栅槽，形成金属栅，栅金属可以采用Au、TiPt等材料；然后剥离栅金属以外区域形成金属栅。
步骤S306，在所述栅极两侧的源电极区和漏电极区形成源电极和漏电极。
请参阅图2(4)，通过光刻工艺和刻蚀工艺在栅极105两侧的形成源电极106和漏电极107。
可选的，步骤S306的具体实现方法为：通过光刻工艺在所述第二栅介质层上表面覆盖第二光刻胶层，并通过刻蚀工艺在所述栅极两侧的源电极区和漏电极区形成源电极窗口和漏电极窗口；通过真空蒸发工艺在所述源电极窗口和漏电极窗口形成源电极和漏电极；剥离源漏电极以外的金属，去除所述第二光刻胶层。
具体地，首先，在第二栅介质层上表面覆盖第二光刻胶层；然后，对第二光刻胶层进行曝光、显影，在第二光刻胶层得到需要进行刻蚀的源电极窗口区域和漏电极窗口区域；其次，通过刻蚀工艺在源电极窗口区域和漏电极窗口区域对第一栅介质层和第二栅介质层进行刻蚀，得到源电极窗口和漏电极窗口；再次，通过真空蒸发工艺填充满源电极窗口和漏电极窗口，形成源电极和漏电极；最后，剥离源漏电极以外的金属，去除第二光刻胶层。
本实施例的制备方法，通过调节刻蚀工艺对两种不同性质的栅介质层刻蚀速率比和光刻胶刻蚀选择比，获得双凹槽栅槽，避免栅极套刻工艺波动导致的寄生参数变化，从而降低工艺难度和成本，提高工艺稳定性，有效降低栅寄生电容，提高器件频率特性。
应理解，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本发明实施例的实施过程构成任何限定。
前述是对示例实施例的举例说明，并且不应被解释为对示例实施例的限制。虽然已经描述了一些示例实施例，但是本领域的技术人员将容易理解的是，在实质上不脱离本公开的新颖性教导和优点的情况下，示例实施例中的许多修改是可以的。因此，所有这些修改都意图被包括在如权利要求所限定的本公开的范围之内。因此，将理解的是，前述是对各种示例实施例的举例说明，而不应被解释为受限于所公开的特定的示例实施例，并且对所公开的示例实施例及其他示例实施例的修改意图包括在权利要求的范围之内。
Claims (5)
1.一种GaN HEMT器件制备方法，其特征在于，包括步骤：
选取半导体材料作为衬底，在所述衬底上表面形成GaN外延层；
在所述GaN外延层上表面形成第一栅介质层，在所述第一栅介质层上表面形成第二栅介质层；
在所述第二栅介质层上表面有源区以外区域采用离子注入工艺进行隔离；其中，所述有源区包括源电极区、漏电极区和栅极区；
在所述第二栅介质层栅极区形成贯穿所述第二栅介质层的第二栅槽，在所述第一栅介质层上形成贯穿所述第一栅介质层的第一栅槽；其中，所述第一栅槽与第二栅槽位置对应；
通过真空蒸发工艺在所述栅极区形成栅极；其中，所述栅极包括填充满所述第一栅槽和第二栅槽的栅金属，和在所述第二栅介质层上表面覆盖所述第二栅槽的栅帽；
在所述栅极两侧的源电极区和漏电极区形成源电极和漏电极；
其中，所述第一栅介质层和所述第二栅介质层为同类型不同致密度的材料；
所述第二栅介质层栅极区形成贯穿所述第二栅介质层的第二栅槽，在所述第一栅介质层上形成贯穿所述第一栅介质层的第一栅槽，包括：
通过光刻工艺在所述第二栅介质层上表面覆盖第一光刻胶层，并通过曝光、显影在所述第一光刻胶层得到与所述栅极区位置对应的栅槽区域；
通过电感耦合等离子体刻蚀工艺依次刻蚀所述第二栅介质层和第一栅介质层，得到贯穿第二栅介质层的第二栅槽和贯穿第一栅介质层的第一栅槽；其中，第二栅介质层刻蚀速率与第一栅介质层刻蚀速率的刻蚀速率比大于2:1；
去除所述第一光刻胶层；
所述第一栅介质层和第二栅介质层与光刻胶刻蚀选择比大于3:1；
其中，所述第一栅介质层包括高致密度的栅介质层，所述第二栅介质层包括低致密度的栅介质层。
2.根据权利要求1所述的GaN HEMT器件制备方法，其特征在于，在所述GaN外延层上表面形成第一栅介质层，在所述第一栅介质层上表面形成第二栅介质层，包括：
在所述GaN外延层上表面通过高密度等离子体化学气相沉积工艺制备厚度为100nm-200nm的第一栅介质层；
在所述第一栅介质层上表面通过等离子体增强化学气相沉积工艺制备厚度为50nm-100nm的第二栅介质层。
3.根据权利要求1所述的GaN HEMT器件制备方法，其特征在于，在所述GaN外延层上表面形成第一栅介质层，在所述第一栅介质层上表面形成第二栅介质层，包括：
在所述GaN外延层上表面通过等离子体增强化学气相沉积工艺制备厚度为100nm-200nm的第一栅介质层；
调整等离子体增强化学气相沉积工艺参数，包括射频功率、硅氮比或气流量压力中的一个或多个参数的组合；
在所述第一栅介质层上表面通过等离子体增强化学气相沉积工艺制备厚度为50nm-100nm的第二栅介质层。
4.根据权利要求1所述的GaN HEMT器件制备方法，其特征在于，所述第一栅介质层刻蚀速率为50nm/min-80nm/min；所述第二栅介质层刻蚀速率为100nm/min-160nm/min。
5.根据权利要求1至4任一项所述的GaN HEMT器件制备方法，其特征在于，在所述栅极两侧的源电极区和漏电极区形成源电极和漏电极，包括：
通过光刻工艺在所述第二栅介质层上表面覆盖第二光刻胶层，并通过刻蚀工艺在所述栅极两侧的源电极区和漏电极区形成源电极窗口和漏电极窗口；
通过真空蒸发工艺在所述源电极窗口和漏电极窗口形成源电极和漏电极；
剥离源漏电极以外的金属，去除所述第二光刻胶层。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810184656.1A CN108389904B (zh) | 2018-03-06 | 2018-03-06 | 一种GaN HEMT器件及制备方法 |
| PCT/CN2019/076322 WO2019170022A1 (zh) | 2018-03-06 | 2019-02-27 | 一种GaN HEMT器件及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810184656.1A CN108389904B (zh) | 2018-03-06 | 2018-03-06 | 一种GaN HEMT器件及制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108389904A CN108389904A (zh) | 2018-08-10 |
| CN108389904B true CN108389904B (zh) | 2020-09-01 |
Family
ID=63066610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810184656.1A Active CN108389904B (zh) | 2018-03-06 | 2018-03-06 | 一种GaN HEMT器件及制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN108389904B (zh) |
| WO (1) | WO2019170022A1 (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108389904B (zh) * | 2018-03-06 | 2020-09-01 | 中国电子科技集团公司第十三研究所 | 一种GaN HEMT器件及制备方法 |
| CN109841677A (zh) | 2019-03-28 | 2019-06-04 | 英诺赛科（珠海）科技有限公司 | 高电子迁移率晶体管及其制造方法 |
| CN111312816B (zh) * | 2020-03-03 | 2023-02-28 | 厦门市三安集成电路有限公司 | 半导体器件及其制作方法 |
| CN111863960A (zh) * | 2020-07-24 | 2020-10-30 | 北京大学东莞光电研究院 | 基于高K材料的品型栅AlGaN/GaN高电子迁移率晶体管及制作方法 |
| CN112768409B (zh) * | 2020-12-31 | 2023-03-07 | 深圳市汇芯通信技术有限公司 | GaN HEMT集成器件及其制备方法 |
| WO2023205936A1 (zh) * | 2022-04-24 | 2023-11-02 | 华为技术有限公司 | 半导体器件及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101465372A (zh) * | 2009-01-08 | 2009-06-24 | 西安电子科技大学 | AlN/GaN增强型金属-绝缘体-半导体场效应晶体管及其制作方法 |
| CN102637726A (zh) * | 2012-04-29 | 2012-08-15 | 西安电子科技大学 | MS栅GaN基增强型高电子迁移率晶体管及制作方法 |
| CN103887335A (zh) * | 2014-02-25 | 2014-06-25 | 中国电子科技集团公司第五十五研究所 | 一种提升频率特性的赝配高电子迁移率晶体管及制作方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6271128B1 (en) * | 2000-09-29 | 2001-08-07 | Vanguard International Semiconductor Corp. | Method for fabricating transistor |
| US9281204B2 (en) * | 2014-04-23 | 2016-03-08 | Freescale Semiconductor, Inc. | Method for improving E-beam lithography gate metal profile for enhanced field control |
| US9911817B2 (en) * | 2015-07-17 | 2018-03-06 | Cambridge Electronics, Inc. | Field-plate structures for semiconductor devices |
| CN105118774B (zh) * | 2015-07-22 | 2018-03-30 | 中国电子科技集团公司第十三研究所 | 纳米t型栅的制作方法 |
| CN108389904B (zh) * | 2018-03-06 | 2020-09-01 | 中国电子科技集团公司第十三研究所 | 一种GaN HEMT器件及制备方法 |
-
2018
- 2018-03-06 CN CN201810184656.1A patent/CN108389904B/zh active Active
-
2019
- 2019-02-27 WO PCT/CN2019/076322 patent/WO2019170022A1/zh active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101465372A (zh) * | 2009-01-08 | 2009-06-24 | 西安电子科技大学 | AlN/GaN增强型金属-绝缘体-半导体场效应晶体管及其制作方法 |
| CN102637726A (zh) * | 2012-04-29 | 2012-08-15 | 西安电子科技大学 | MS栅GaN基增强型高电子迁移率晶体管及制作方法 |
| CN103887335A (zh) * | 2014-02-25 | 2014-06-25 | 中国电子科技集团公司第五十五研究所 | 一种提升频率特性的赝配高电子迁移率晶体管及制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108389904A (zh) | 2018-08-10 |
| WO2019170022A1 (zh) | 2019-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108389904B (zh) | 一种GaN HEMT器件及制备方法 | |
| US20230047052A1 (en) | Semiconductor device, method for manufacturing same, and use thereof | |
| JP4179539B2 (ja) | 化合物半導体装置及びその製造方法 | |
| US8183558B2 (en) | Compound semiconductor device with T-shaped gate electrode | |
| US10847650B2 (en) | Semiconductor structure and associated fabricating method | |
| CN111463260B (zh) | 垂直型高电子迁移率场效应晶体管及其制备方法 | |
| JP2010515279A (ja) | Ｉｉｉ族窒化物素子のための活性領域成形およびその製造方法 | |
| CN103545364B (zh) | 自对准接触孔的小尺寸mosfet结构及制作方法 | |
| CN216354230U (zh) | 一种半导体器件及其应用 | |
| CN111430240B (zh) | 基于场板复合结构的GaN器件及其制备方法 | |
| CN108417628A (zh) | 一种GaN HEMT器件及制备方法 | |
| WO2020181548A1 (zh) | GaN基超结型垂直功率晶体管及其制作方法 | |
| CN113113480A (zh) | 具有p-GaN盖帽层的HEMT器件及制备方法 | |
| CN112216741B (zh) | 高电子迁移率晶体管的绝缘结构以及其制作方法 | |
| KR100456037B1 (ko) | 컬렉터의 역방향 선택적 식각을 이용한 이종접합 바이폴라 트랜지스터 제조방법 | |
| JP2023035975A (ja) | 電界効果トランジスタ、その製造方法、及び電子回路 | |
| CN112820648B (zh) | 一种氮化镓金属氧化物半导体晶体管及其制备方法 | |
| CN111463259B (zh) | 高电子迁移率场效应晶体管及其制备方法 | |
| CN111739800B (zh) | 一种SOI基凹栅增强型GaN功率开关器件的制备方法 | |
| KR20100088854A (ko) | 반도체 장치 및 그의 제조 방법 | |
| JP2008219054A (ja) | 化合物半導体装置 | |
| CN111508840B (zh) | 台阶式GaN栅极器件及制备方法 | |
| CN214956756U (zh) | 半导体器件 | |
| KR102659766B1 (ko) | 고전자이동도 트랜지스터 및 그 제조방법 | |
| CN116666456B (zh) | 一种半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20230807 Address after: No. 113 Hezuo Road, High tech Zone, Shijiazhuang City, Hebei Province, 050000 Patentee after: Hebei Zhongci Electronic Technology Co.,Ltd. Shijiazhuang High tech Branch Address before: 050051 cooperation Road 113, Xinhua District, Hebei, Shijiazhuang Patentee before: THE 13TH RESEARCH INSTITUTE OF CHINA ELECTRONICS TECHNOLOGY Group Corp. |