CN111863960A - 基于高K材料的品型栅AlGaN/GaN高电子迁移率晶体管及制作方法 - Google Patents

基于高K材料的品型栅AlGaN/GaN高电子迁移率晶体管及制作方法 Download PDF

Info

Publication number
CN111863960A
CN111863960A CN202010724259.6A CN202010724259A CN111863960A CN 111863960 A CN111863960 A CN 111863960A CN 202010724259 A CN202010724259 A CN 202010724259A CN 111863960 A CN111863960 A CN 111863960A
Authority
CN
China
Prior art keywords
layer
dielectric
algan
gan
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010724259.6A
Other languages
English (en)
Inventor
梁智文
杨倩倩
张法碧
王�琦
汪青
张国义
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dongguan Institute of Opto Electronics Peking University
Original Assignee
Dongguan Institute of Opto Electronics Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongguan Institute of Opto Electronics Peking University filed Critical Dongguan Institute of Opto Electronics Peking University
Priority to CN202010724259.6A priority Critical patent/CN111863960A/zh
Publication of CN111863960A publication Critical patent/CN111863960A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/511Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种基于高K材料的品型栅AlGaN/GaN高电子迁移率晶体管及制备方法,该高电子迁移率晶体管包括衬底、AlN成核层、GaN缓冲层、AlN插入、AlGaN势垒层、源极、漏极和栅介质层,该栅介质层包括介电常数不同的第一介质材料层与第二介质材料层横向连接组成的界面过渡层和介电常数大于Al2O3的高K介质层。本发明采用了品型栅介质层结构,提高了栅介质层的介电常数,增强栅电容对沟道电子的控制力,有效减小了栅极泄漏电流;界面过渡层增加了栅介质与AlGaN势垒层的导带偏移量,改善了栅介质层与势垒层的界面质量,并且减小了采用高K材料作栅介质层带来的大的栅电容,使器件的频率特性提升,提高了器件的可靠性。

Description

基于高K材料的品型栅AlGaN/GaN高电子迁移率晶体管及制作 方法
技术领域
本发明涉及宽禁带半导体技术领域,尤指一种基于高K材料的品型栅AlGaN/GaN高电子迁移率晶体管及制作方法。
背景技术
随着无线通信技术的发展,这对微波功率器件有了更高的要求。相比于其他材料,GaN的禁带宽度大,电子饱和速度高,热传导性好,非常适合于高温、高频、大功率的环境下使用。尤其是AlGaN/GaN高电子迁移率晶体管,在高频、大功率的应用领域已经取得了很大的发展。
但是传统的高电子迁移率晶体管(以下简称:HEMT)存在的栅极泄漏电流和电流崩塌现象严重影响了器件性能,限制了其的应用范围。引入MOS结构,一方面可以显著降低HEMT的栅极泄漏电流,提高器件饱和漏电流,但是栅控能力出现了下降;另一方面在AlGaN上生长一层高质量的栅介质可以起到钝化作用,从而降低电流崩塌效应。
随着器件工艺进入纳米级别,传统的MOS结构的栅介质SiO2厚度和沟道长度都需按比例缩小,引起量子隧穿效应。选取高K材料作为器件的栅介质已经成为目前HEMT的发展趋势,高K介质在与SiO2拥有同样栅控能力的情况下,其厚度远大于SiO2、Si3N4等传统介质,有效地减小了栅泄漏电流。但是高K材料作为栅介质还是存在不少问题:高K材料直接与AlGaN势垒层相接触,由于其禁带宽度往往比较小而存在较小的导带不连续性,导致栅极泄漏电流依然存在,并且存在着导带偏移量低,界面质量低和界面态密度高等问题;同时高K材料作栅介质层又会引入大的栅电容,对器件的电流增益截止频率造成负面影响,影响器件特性。
发明内容
为解决上述问题,本发明提供一种基于高K材料的品型栅AlGaN/GaN高电子迁移率晶体管及制作方法,通过MOS结构降低漏电流,并采用高K材料作栅介质层,提高栅控能力的同时降低栅电容,提高器件的性能和可靠性。
为实现上述目的,本发明采用的技术方案是:一种基于高K材料的品型栅AlGaN/GaN高电子迁移率晶体管及制作方法;
其中,一种基于高K材料的品型栅AlGaN/GaN高电子迁移率晶体管,由下至上依次包括衬底、AlN成核层、GaN缓冲层、AlN插入层、AlGaN势垒层、栅介质层和栅极,所述栅介质层由下至上依次包括介电常数不同的界面过渡层和高K介质层,所述界面过渡层包括介电常数不同的第一介质材料层和第二介质材料层,所述第一介质材料层与所述第二介质材料层横向连接,所述第一介质材料层一端连接有源极,所述第二介质材料层一端连接有漏极。
作为一种优选方案,所述的高K介质层由介电常数大于Al2O3介电常数的高K材料制成;该高K材料为HfO2或La2O3或TiO2或Ta2O5或者介电常数大于Al2O3的绝缘介质。
作为一种优选方案,所述的第一介质材料层由SiO2、Si3N4、Al2O3、HfO2和TiO2中任一种物质制成;所述的第二介质材料层由SiO2、Si3N4、Al2O3、HfO2和TiO2中任一种物质制成。
作为一种优选方案,所述高K介质层所用材料的介电常数大于所述第一介质材料层所用材料的介电常数,所述第一介质材料层所用材料的介电常数大于所述第二介质材料层所用材料的介电常数。
作为一种优选方案,所述高K介质层的厚度大于所述界面过渡层的厚度;所述高K介质层的厚度为3nm-5nm;所述界面过渡层的厚度为2nm-3nm。
作为一种优选方案,所述衬底由蓝宝石或硅制成;所述栅极采用Ni/Au/Ni多层金属结构;所述源极和所述漏极均采用Ti/Al/Ni/Au多层金属结构。
其中,一种基于高K材料的品型栅AlGaN/GaN高电子迁移率晶体管的制作方法,所述制作方法包括如下步骤:
1)选用衬底并进行标准RCA清洗;
2)采用金属有机化合物气相沉积MOCVD技术在清洗后的衬底上依次生长AlN成核层、GaN缓冲层、AlN插入层、AlGaN势垒层,获得AlGaN/GaN异质结衬底;
3)采用原子层沉积ALD技术在AlGaN/GaN异质结衬底上沉积厚度一致且横向连接的第一介质材料层和第二介质材料层;
4)采用热型原子层沉积ALD技术在横向连接的第一介质材料层和第二介质材料层上沉积厚度大于第一介质层材料的高K介质层,形成品型栅介质层;
5)将形成品型栅介质层的AlGaN/GaN异质结衬底置于温度为750-800℃的氮气环境中,退火50-70s;
6)在品型栅介质层上,采用金属热蒸发技术淀积栅极;
7)将完成栅极淀积的AlGaN/GaN异质结衬底置于温度为550-650℃的氮气环境中,退火25-35s;
8)通过光刻与刻蚀工艺,在完成快速退火的AlGaN/GaN异质结衬底上,制作出源区和漏区;
9)采用金属热蒸发技术在源区和漏区上制作出漏极和源极,获得基于高K材料的品型栅AlGaN/GaN高电子迁移率晶体管。
作为一种优选方案,在步骤2)中,所生长的AlN成核层、GaN缓冲层、AlN插入层、AlGaN势垒层的厚度分别为200nm、1.6μm、1nm、20nm。
作为一种优选方案,步骤3)所述的采用原子层沉积ALD技术在AlGaN/GaN异质结衬底上沉积厚度一致且横向连接的第一介质材料层和第二介质材料层,其步骤为:将AlGaN/GaN异质结衬底放入原子层淀积设备反应腔,采用原子层淀积ALD方法淀积厚度为2nm的Al2O3/SiO2过渡层(L Al2O3=L SiO2,d Al2O3=d SiO2=2nm);
其淀积的工艺条件如下:
腔体压力为15hPa,
温度为300℃,
硅源、铝源和氧源分别为硅烷、三甲基铝和去离子水,
氮气流量为150sccm。
作为一种优选方案,步骤4)所述的采用原子层沉积ALD技术在横向连接的第一介质材料层和第二介质材料层上沉积厚度大于第一介质层材料的高K介质层,形成品型栅介质层,其步骤为:在Al2O3/SiO2过渡层上,利用热型ALD工艺沉积厚度为4nm的HfZrO4高K介质层;
其沉积的工艺条件为:
采用H2O、Hf[N(C2H5)2]4(TMAH)和TDMAZ作为反应前驱体源,
衬底温度为300℃,
RF功率设置为50W,
反应腔室压力为0.3Torr。
本发明的有益效果在于:
1.本发明的栅介质层由于采用品型栅MOS结构,相比较于传统HEMT器件,使得器件的沟道电子难以越过氧化层势垒形成泄漏电流,有效的减小了栅极泄漏电流,提高了器件的工作电压,扩大了器件的应用范围,改善了器件的功率特性;
2.本发明利用介电常数大于Al2O3的高K材料作为栅介质层的主体部分,对于MOS-HEMT器件而言,可以提高其栅介质材料的介电常数,增强了栅电容对沟道电子的控制力;
3.本发明在高K介质材料与AlGaN势垒层之间插入了界面过渡层,由于界面过渡层与AlGaN势垒层具有很好的界面质量,可以增加栅介质材料与AlGaN势垒层的导带偏移量,提高栅介质材料与AlGaN势垒层的界面质量,提高器件的可靠性;
4.界面过渡层由不同介电常数的两层绝缘介质横向连接组成,可以改善GaN高电子迁移率晶体管的界面特性,栅下沟道在不同栅介质层界面产生电场峰值,在电场峰值处存在电子漂移速度的峰值,使电子在沟道整体的漂移速度增加,同时低介电常数介质层使栅电容减小,使器件的频率特性提升,而不同栅介质层界面产生的电场峰值使栅极漏边沿的电场峰值减小,能减小栅极漏边沿电场集聚导致的热电子效应、电流崩塌效应的影响,提高了器件的可靠性。
附图说明
图1是本发明的基于高K材料的品型栅AlGaN/GaN高电子迁移率晶体管的结构示意图。
图2是本发明的基于高K材料的品型栅AlGaN/GaN高电子迁移率晶体管的制作方法的工艺流程框图。
图3是本发明的基于高K材料的品型栅AlGaN/GaN高电子迁移率晶体管第一实施例的结构示意图。
图4是本发明的基于高K材料的品型栅AlGaN/GaN高电子迁移率晶体管的制作方法的工作原理图。
图5是本发明基于高K材料的品型栅AlGaN/GaN高电子迁移率晶体管测试所得的栅泄漏电流曲线图。
图6是本发明基于高K材料的品型栅AlGaN/GaN高电子迁移率晶体管测试所得的转移特性曲线图。
具体实施方式
下面结合附图和实例对本发明作进一步详细说明。
请参阅图1所示,本发明关于一种基于高K材料的品型栅AlGaN/GaN高电子迁移率晶体管,由下至上依次包括衬底、AlN成核层、GaN缓冲层、AlN插入层、AlGaN势垒层、栅介质层和栅极,栅介质层由下至上依次包括介电常数不同的界面过渡层和高K介质层,界面过渡层包括介电常数不同的第一介质材料层和第二介质材料层,第一介质材料层与第二介质材料层横向连接,第一介质材料层一端连接有源极,第二介质材料层一端连接有漏极。
优选地,衬底由蓝宝石或硅或其它外延衬底材料制成;
界面过渡层的厚度为2nm-3nm;其中,第一介质材料层由SiO2、Si3N4、Al2O3、HfO2和TiO2中任一种物质制成,第二介质材料层由SiO2、Si3N4、Al2O3、HfO2和TiO2中任一种物质制成;
高K介质层的厚度为3nm-5nm;高K介质层由介电常数大于Al2O3介电常数的高K材料制成;该高K材料为HfO2或La2O3或TiO2或Ta2O5或者介电常数大于Al2O3的绝缘介质;
源极和漏极采用Ti/Al/Ni/Au多层金属结构;
栅极采用Ni/Au/Ni多层金属结构。
具体地,高K介质层所用材料的介电常数大于第一介质材料层所用材料的介电常数,第一介质材料层所用材料的介电常数大于第二介质材料层所用材料的介电常数。
请参阅图2所示,本发明是关于一种基于高K材料的品型栅AlGaN/GaN高电子迁移率晶体管的制作方法,包括如下步骤:
S10、选用衬底并进行标准RCA清洗;
S20、采用金属有机化合物气相沉积MOCVD技术在清洗后的衬底上依次生长AlN成核层、GaN缓冲层、AlN插入层、AlGaN势垒层,获得AlGaN/GaN异质结衬底;
S30、采用原子层沉积ALD技术在AlGaN/GaN异质结衬底上沉积厚度一致且横向连接的第一介质材料层和第二介质材料层;
S40、采用热型原子层沉积ALD技术在横向连接的第一介质材料层和第二介质材料层上沉积厚度大于第一介质层材料的高K介质层,形成品型栅介质层;
S50、将形成品型栅介质层的AlGaN/GaN异质结衬底置于温度为750-800℃的氮气环境中,退火50-70s;
S60、在品型栅介质层上,采用金属热蒸发技术淀积栅极;
S70、将完成栅极淀积的AlGaN/GaN异质结衬底置于温度为550-650℃的氮气环境中,退火25-35s;
S80、通过光刻与刻蚀工艺,在完成快速退火的AlGaN/GaN异质结衬底上,制作出源区和漏区;
S90、采用金属热蒸发技术在源区和漏区上制作出漏极和源极,获得基于高K材料的品型栅AlGaN/GaN高电子迁移率晶体管。
本发明利用介电常数大于Al2O3的高K材料作为栅介质层的主体部分,对于MOS-HEMT器件而言,可以提高其栅介质材料的介电常数,增强了栅电容对沟道电子的控制力;在高K介质材料与AlGaN势垒层之间插入了界面过渡层,由于界面过渡层与AlGaN势垒层具有很好的界面质量,可以增加栅介质材料与AlGaN势垒层的导带偏移量,提高栅介质材料与AlGaN势垒层的界面质量,提高器件的可靠性。
下面结合附图和实例对本发明作进一步详细说明。
第一实施例
如图3所示,本实施例提供了一种高电子迁移率晶体管,由下至上包括蓝宝石衬底、AlN成核层、GaN缓冲层、AlN插入层、Al0.27Ga0.73N势垒层、栅介质层和Ni/Au/Ni栅极,栅介质层由下至上包括Al2O3/SiO2过渡层和HfZrO4层,Al2O3/SiO2过渡层包括横向连接的Al2O3层和SiO2层,Al2O3层与Ti/Al/Ni/Au源极邻接,SiO2层与Ti/Al/Ni/Au漏极邻接。
具体地,AlN成核层的厚度为200nm;GaN缓冲层的厚度为1.6μm,AlN插入层的厚度为1nm,AlGaN势垒层的厚度为20nm,Al2O3/SiO2过渡层的厚度为2nm,HfZrO4层的厚度为4nm。
第二实施例
如图4所示,本实施例是基于第一实施例的高电子迁移率晶体管的制造方法,其步骤如下:
步骤1),选用衬底并进行标准RCA清洗,结合图4.1所示,具体步骤包括:
1a)选用蓝宝石衬底;
1b)将蓝宝石衬底放在比例为1:1:5的盐酸、双氧水、去离子水的混合溶液中清洗,去除蓝宝石衬底上的活泼金属、金属氧化物和氢氧化物等杂质;
1c)将清洗后的蓝宝石衬底在氢氟酸溶液内浸泡30秒,去除蓝宝石衬底上的自然氧化物,去离子水冲洗,氮气吹干。
步骤2),在蓝宝石衬底上沉积AlN成核层,结合图4.2所示,具体步骤为:采用三甲基铝与高纯氨气分别作为铝源与氮源,在温度为1050℃,压力为40Torr的条件下,使用金属有机化学气相淀积MOCVD方法,在蓝宝石衬底上淀积厚度为0.2μm的AlN成核层。
步骤3),在AlN成核层上淀积GaN缓冲层,结合图4.3所示,具体步骤为:采用三乙基镓与高纯氨气分别作为镓源与氮源,在温度为1000℃,压力为40Torr的条件下,使用金属有机化学气相淀积MOCVD方法,在AlN成核层上淀积厚度为1.6μm的GaN缓冲层。
步骤4),在GaN缓冲层上淀积AlN插入层,结合图4.4所示,具体步骤为:用三甲基铝与高纯氨气分别作为铝源与氮源,在温度为1000℃,压力为40Torr的条件下,使用金属有机化学气相淀积MOCVD方法,在GaN缓冲层上淀积厚度为1nm的AlN插入层。
步骤5),在AlN插入层上淀积AlGaN势垒层,形成AlGaN/GaN异质结衬底,结合图4.5所示,具体步骤为:采用三乙基镓、三甲基铝和高纯氨气分别作为镓源、铝源和氮源,在温度为1060℃,压力为60Torr的条件下,使用金属有机化学气相淀积MOCVD方法,在AlN插入层上淀积厚度为20nm的Al0.27Ga0.73N势垒层。
步骤6),在Al0.27Ga0.73N/GaN异质结衬底上淀积Al2O3/SiO2过渡层,结合图4.6所示,具体步骤为:将清洗后的AlGaN/GaN异质结衬底放入原子层淀积设备反应腔,采用原子层淀积ALD方法淀积厚度为2nm的Al2O3/SiO2过渡层(L Al2O3=L SiO2,d Al2O3=d SiO2=2nm),淀积的工艺条件是:腔体压力为15hPa,温度为300℃,硅源、铝源和氧源分别为硅烷、三甲基铝和去离子水,氮气流量为150sccm。
步骤7),在Al2O3/SiO2过渡层上淀积HfZrO4层,结合图4.7所示,具体步骤为:在Al2O3/SiO2过渡层上,利用热型ALD工艺沉积厚度为4nm的HfZrO4层形成栅介质层,其沉积的工艺条件为:采用H2O、Hf[N(C2H5)2]4(TMAH)和TDMAZ作为反应前驱体源,衬底温度为300℃,RF功率设置为50W,反应腔室压力为0.3Torr。
步骤8),将完成栅介质层淀积的AlGaN/GaN异质结衬底置于温度为800℃的氮气环境中,退火60s。
步骤9),在栅介质层上淀积栅电极,结合图4.8所示,具体步骤为:在栅介质层上,采用金属热蒸发法,淀积Ni/Au/Ni多层金属。
步骤10),将完成栅电极淀积的AlGaN/GaN异质结衬底置于温度为500℃的氮气环境中,退火30s。
步骤11),通过光刻与刻蚀工艺,在完成栅电极淀积的AlGaN/GaN异质结衬底上制作AlGaN/GaN高电子迁移率MOS器件的源区和漏区。
步骤12),结合图4.9,采用金属热蒸发法在AlGaN/GaN异质结衬底的源区和漏区上制作源极和漏极,获得器件。
下面结合附图和测试例对本发明第一实施例提及的高电子迁移率晶体管(即通过本发明第二实施例制造出来的器件)作进一步详细说明。
测试例一
将第二实施例最终获得的器件置于不同的栅极电压下,获取不同栅极电压下的栅极泄漏电流数值;图5表示栅极泄露电流与栅极电压形成的曲线关系图,在图5中,横坐标Vg表示栅极电压;纵坐标Ig表示源极和栅极形成的回路的电流。
结合图5可得,该器件的栅极泄漏电流数值表现为较小数量级,这说明提高了器件的工作电压,扩大了器件的应用范围,改善了器件的功率特性。
测试例二
将第二实施例最终获得的器件置于不同的栅极电压下的转移特性;图6表示源极和漏极形成的回路的电流与栅极电压形成的曲线关系图,在图6中,横坐标Vg表示栅极电压,纵坐标Id表示源极和漏极形成的回路的电流。
结合图6可得,该器件表现为“常开”特性。
以上实施方式仅仅是对本发明的优选实施方式进行描述,并非对本发明的范围进行限定,在不脱离本发明设计精神的前提下,本领域普通工程技术人员对本发明的技术方案作出的各种变形和改进,均应落入本发明的权利要求书确定的保护范围内。

Claims (10)

1.一种基于高K材料的品型栅AlGaN/GaN高电子迁移率晶体管,由下至上依次包括衬底、AlN成核层、GaN缓冲层、AlN插入层、AlGaN势垒层、栅介质层和栅极,其特征在于:所述栅介质层由下至上依次包括介电常数不同的界面过渡层和高K介质层,所述界面过渡层包括介电常数不同的第一介质材料层和第二介质材料层,所述第一介质材料层与所述第二介质材料层横向连接,所述第一介质材料层一端连接有源极,所述第二介质材料层一端连接有漏极。
2.根据权利要求1所述的基于高K材料的品型栅AlGaN/GaN高电子迁移率晶体管,其特征在于:所述的高K介质层由介电常数大于Al2O3介电常数的高K材料制成;该高K材料为HfO2或La2O3或TiO2或Ta2O5或者介电常数大于Al2O3的绝缘介质。
3.根据权利要求2所述的基于高K材料的品型栅AlGaN/GaN高电子迁移率晶体管,其特征在于:所述的第一介质材料层由SiO2、Si3N4、Al2O3、HfO2和TiO2中任一种物质制成;所述的第二介质材料层由SiO2、Si3N4、Al2O3、HfO2和TiO2中任一种物质制成。
4.根据权利要求3所述的基于高K材料的品型栅AlGaN/GaN高电子迁移率晶体管,其特征在于:所述高K介质层所用材料的介电常数大于所述第一介质材料层所用材料的介电常数,所述第一介质材料层所用材料的介电常数大于所述第二介质材料层所用材料的介电常数。
5.根据权利要求1中所述的基于高K材料的品型栅AlGaN/GaN高电子迁移率晶体管,其特征在于:所述高K介质层的厚度大于所述界面过渡层的厚度;所述高K介质层的厚度为3nm-5nm;所述界面过渡层的厚度为2nm-3nm。
6.根据权利要求1所述的基于高K材料的品型栅AlGaN/GaN高电子迁移率晶体管,其特征在于:所述衬底由蓝宝石或硅制成;所述栅极采用Ni/Au/Ni多层金属结构;所述源极和所述漏极均采用Ti/Al/Ni/Au多层金属结构。
7.一种基于高K材料的品型栅AlGaN/GaN高电子迁移率晶体管的制作方法,其特征在于,所述制作方法包括如下步骤:
1)选用衬底并进行标准RCA清洗;
2)采用金属有机化合物气相沉积MOCVD技术在清洗后的衬底上依次生长AlN成核层、GaN缓冲层、AlN插入层、AlGaN势垒层,获得AlGaN/GaN异质结衬底;
3)采用原子层沉积ALD技术在AlGaN/GaN异质结衬底上沉积厚度一致且横向连接的第一介质材料层和第二介质材料层;
4)采用热型原子层沉积ALD技术在横向连接的第一介质材料层和第二介质材料层上沉积厚度大于第一介质层材料的高K介质层,形成品型栅介质层;
5)将形成品型栅介质层的AlGaN/GaN异质结衬底置于温度为750-800℃的氮气环境中,退火50-70s;
6)在品型栅介质层上,采用金属热蒸发技术淀积栅极;
7)将完成栅极淀积的AlGaN/GaN异质结衬底置于温度为550-650℃的氮气环境中,退火25-35s;
8)通过光刻与刻蚀工艺,在完成快速退火的AlGaN/GaN异质结衬底上,制作出源区和漏区;
9)采用金属热蒸发技术在源区和漏区上制作出漏极和源极,获得基于高K材料的品型栅AlGaN/GaN高电子迁移率晶体管。
8.根据权利要求7所述的基于高K材料的品型栅AlGaN/GaN高电子迁移率晶体管的制作方法,其特征在于:在步骤2)中,所生长的AlN成核层、GaN缓冲层、AlN插入层、AlGaN势垒层的厚度分别为200nm、1.6μm、1nm、20nm。
9.根据权利要求7所述的基于高K材料的品型栅AlGaN/GaN高电子迁移率晶体管的制作方法,其特征在于,步骤3)所述的采用原子层沉积ALD技术在AlGaN/GaN异质结衬底上沉积厚度一致且横向连接的第一介质材料层和第二介质材料层,其步骤为:将AlGaN/GaN异质结衬底放入原子层淀积设备反应腔,采用原子层淀积ALD方法淀积厚度为2nm的Al2O3/SiO2过渡层(L Al2O3=L SiO2,d Al2O3=d SiO2=2nm);
其淀积的工艺条件如下:
腔体压力为15hPa,温度为300℃,硅源、铝源和氧源分别为硅烷、三甲基铝和去离子水,氮气流量为150sccm。
10.根据权利要求9所述的基于高K材料的品型栅AlGaN/GaN高电子迁移率晶体管的制作方法,其特征在于:步骤4)所述的采用原子层沉积ALD技术在横向连接的第一介质材料层和第二介质材料层上沉积厚度大于第一介质层材料的高K介质层,形成品型栅介质层,其步骤为:在Al2O3/SiO2过渡层上,利用热型ALD工艺沉积厚度为4nm的HfZrO4高K介质层;
其沉积的工艺条件为:
采用H2O、Hf[N(C2H5)2]4(TMAH)和TDMAZ作为反应前驱体源,衬底温度为300℃,RF功率设置为50W,反应腔室压力为0.3Torr。
CN202010724259.6A 2020-07-24 2020-07-24 基于高K材料的品型栅AlGaN/GaN高电子迁移率晶体管及制作方法 Pending CN111863960A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010724259.6A CN111863960A (zh) 2020-07-24 2020-07-24 基于高K材料的品型栅AlGaN/GaN高电子迁移率晶体管及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010724259.6A CN111863960A (zh) 2020-07-24 2020-07-24 基于高K材料的品型栅AlGaN/GaN高电子迁移率晶体管及制作方法

Publications (1)

Publication Number Publication Date
CN111863960A true CN111863960A (zh) 2020-10-30

Family

ID=72950835

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010724259.6A Pending CN111863960A (zh) 2020-07-24 2020-07-24 基于高K材料的品型栅AlGaN/GaN高电子迁移率晶体管及制作方法

Country Status (1)

Country Link
CN (1) CN111863960A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100044753A1 (en) * 2008-08-21 2010-02-25 Masahiro Sugimoto Semiconductor device
CN104299999A (zh) * 2014-10-11 2015-01-21 电子科技大学 一种具有复合栅介质层的氮化镓基异质结场效应晶体管
CN104966731A (zh) * 2015-07-06 2015-10-07 大连理工大学 具有三明治栅极介质结构的hemt器件及其制备方法
CN108389904A (zh) * 2018-03-06 2018-08-10 中国电子科技集团公司第十三研究所 一种GaN HEMT器件及制备方法
CN109285890A (zh) * 2017-07-19 2019-01-29 吴绍飞 基于高K材料的叠栅AlGaN/GaN高电子迁移率MOS器件

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100044753A1 (en) * 2008-08-21 2010-02-25 Masahiro Sugimoto Semiconductor device
CN104299999A (zh) * 2014-10-11 2015-01-21 电子科技大学 一种具有复合栅介质层的氮化镓基异质结场效应晶体管
CN104966731A (zh) * 2015-07-06 2015-10-07 大连理工大学 具有三明治栅极介质结构的hemt器件及其制备方法
CN109285890A (zh) * 2017-07-19 2019-01-29 吴绍飞 基于高K材料的叠栅AlGaN/GaN高电子迁移率MOS器件
CN108389904A (zh) * 2018-03-06 2018-08-10 中国电子科技集团公司第十三研究所 一种GaN HEMT器件及制备方法

Similar Documents

Publication Publication Date Title
JP2016139781A (ja) エンハンスメント型高電子移動度トランジスタおよびその製作方法
CN104201104A (zh) 一种氮化镓基增强型器件的制造方法
CN113314590B (zh) 一种氮化物高电子迁移率晶体管及其制作方法
WO2013185526A1 (zh) 一种射频器件及其制作方法
WO2021237901A1 (zh) Iii族氮化物凹槽栅常关型p沟道hemt器件及其制作方法
CN107785435A (zh) 一种低导通电阻MIS凹槽栅GaN基晶体管及制备方法
CN111081763B (zh) 一种场板下方具有蜂窝凹槽势垒层结构的常关型hemt器件及其制备方法
CN115911094A (zh) 一种基于外延技术的三端铁电存储器及其制备方法
CN110164976B (zh) 应变型氧化镓mosfet器件结构及制备方法
CN115799331B (zh) 一种基于蓝宝石衬底的多凹槽AlGaN/GaN HEMT器件
CN111710650A (zh) 基于双沟道栅的GaN器件及其制备方法
CN111933708A (zh) 一种氮化镓mis-hemt钝化设计及其制备方法
CN111613671A (zh) 一种对称结构的GaN基MIS-HEMT器件及其制备方法
CN106571387A (zh) 基于高K材料的叠栅AlGaN/GaN高电子迁移率MOS器件
CN116092935A (zh) 一种AlGaN/GaN HEMT器件的制作方法
CN111863960A (zh) 基于高K材料的品型栅AlGaN/GaN高电子迁移率晶体管及制作方法
CN112768409B (zh) GaN HEMT集成器件及其制备方法
CN113555283B (zh) 一种刻蚀GaN基高电子迁移率晶体管异质结的方法
CN114725214A (zh) 一种多层钝化凹槽栅mis-hemt器件及其制备方法
CN106158954A (zh) 一种高电子迁移率晶体管及制备方法
CN112768359A (zh) 用于制备射频半导体器件的方法及其结构
CN112713188A (zh) 一种GaN基增强型MIS-HEMT器件及其制备方法
CN112885899A (zh) 一种自对准低欧姆接触电阻GaN HEMT器件及其制造方法
CN108695156B (zh) 改善iii族氮化物mis-hemt欧姆接触的方法及mis-hemt器件
CN111463129B (zh) 基于原位钝化及氧化工艺的GaN器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20201030

RJ01 Rejection of invention patent application after publication