CN109841677A - 高电子迁移率晶体管及其制造方法 - Google Patents

高电子迁移率晶体管及其制造方法 Download PDF

Info

Publication number
CN109841677A
CN109841677A CN201910245261.2A CN201910245261A CN109841677A CN 109841677 A CN109841677 A CN 109841677A CN 201910245261 A CN201910245261 A CN 201910245261A CN 109841677 A CN109841677 A CN 109841677A
Authority
CN
China
Prior art keywords
layer
grid
slot
initial
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910245261.2A
Other languages
English (en)
Inventor
黄敬源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innovo Secco (zhuhai) Technology Co Ltd
Innoscience Zhuhai Technology Co Ltd
Original Assignee
Innovo Secco (zhuhai) Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innovo Secco (zhuhai) Technology Co Ltd filed Critical Innovo Secco (zhuhai) Technology Co Ltd
Priority to CN201910245261.2A priority Critical patent/CN109841677A/zh
Publication of CN109841677A publication Critical patent/CN109841677A/zh
Priority to US16/771,670 priority patent/US11201222B2/en
Priority to CN202080000989.XA priority patent/CN111771284B/zh
Priority to CN202080000993.6A priority patent/CN111771285A/zh
Priority to PCT/CN2020/081115 priority patent/WO2020192689A1/en
Priority to PCT/CN2020/081116 priority patent/WO2020192690A1/en
Priority to CN202111359577.8A priority patent/CN113889530B/zh
Priority to US16/771,673 priority patent/US11721729B2/en
Priority to CN202111359446.XA priority patent/CN113889529B/zh
Priority to US17/522,929 priority patent/US11569358B2/en
Priority to US17/522,930 priority patent/US11569359B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0895—Tunnel injectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种高电子迁移率晶体管，所述高电子迁移率晶体管包括硅衬底、沟道层、势垒层、介电层和栅极，所述硅衬底、所述沟道层、所述势垒层和所述介电层沿所述高电子迁移率晶体管的厚度方向依次层叠设置，所述介电层上形成有最终栅极槽，在远离所述势垒层的方向上，所述最终栅极槽的开口面积越来越大，所述栅极的一部分设置在所述最终栅极槽中，以与所述势垒层相连。本发明还提供一种高电子迁移率晶体管的制造方法。所述高电子迁移率晶体管性能良好、且成本低。

Description

高电子迁移率晶体管及其制造方法
技术领域
本发明涉及微电子领域，具体地，涉及一种高电子迁移率晶体管以及该高电子迁移率晶体管的制造方法。
背景技术
高电子迁移率晶体管(HEMT，High Electron Mobility Transistor)是一种场效应晶体管，如图1所示，该高电子迁移率晶体管包括硅衬底500、设置在硅衬底500上的沟道层400、设置在沟道层400上的势垒层300、设置在势垒层300上的介电层200、源极120、漏极130和栅极110。介电层200上形成有源极槽、栅极槽和漏极槽，源极120的一部分设置在源极槽中，漏极130的一部分设置在漏极槽中，栅极110的一部分设置在栅极槽中。
当高电子迁移率晶体管应用于电子设备中时，栅极110需要与相应的栅线电连接，因此，栅极110应当具有位于介电层200表面上的部分。但是，在制造高电子迁移率晶体管时，良率不够高。
因此，如何提高制造高电子迁移率晶体管的良率成为本领域亟待解决的技术问题。
发明内容
本发明的目的在于提供一种高电子迁移率晶体管以及该高电子迁移率晶体管的制造方法，利用所述制造方法制得所述高电子迁移率晶体管时良率较高。
为了实现上述目的，作为本发明的一个方面，提供一种高电子迁移率晶体管，所述高电子迁移率晶体管包括硅衬底、沟道层、势垒层、介电层和栅极，所述硅衬底、所述沟道层、所述势垒层和所述介电层沿所述高电子迁移率晶体管的厚度方向依次层叠设置，其中，所述介电层上形成有最终栅极槽，在远离所述势垒层的方向上，所述最终栅极槽的开口面积越来越大，所述栅极的一部分设置在所述最终栅极槽中，以与所述势垒层相连。
优选地，所述介电层包括初始介电层和过渡介电部，所述初始介电层层叠设置在所述势垒层背离所述沟道层的表面上，所述初始介电层上形成有初始栅极槽，所述初始栅极槽沿所述初始介电层的厚度方向贯穿所述初始介电层，所述过渡介电部设置在所述初始栅极槽中，且贴合在所述初始栅极槽的侧壁上，以形成所述最终栅极槽。
优选地，所述初始介电层的材料和所述过渡介电部的材料均包括硅的氧化物和/或硅的氮化物。
优选地，所述栅极包括第一栅极部、第二栅极部和第三栅极部，所述第一栅极部设置在所述介电层背离所述势垒层的表面上，所述第二栅极部贴合在所述最终栅极槽的侧壁上，所述第三栅极部位于所述最终栅极槽中，且与所述势垒层的表面贴合，所述第二栅极部连接在所述第一栅极部和所述第三栅极部之间。
优选地，所述沟道层的材料包括GaN，所述势垒层的材料包括AlGaN。
作为本发明的第二个方面，提供一种高电子迁移率晶体管的制造方法，其中，所述制造方法包括：
提供硅衬底；
形成沟道层；
形成势垒层；
形成介电层，所述介电层上形成有最终栅极槽，在远离所述势垒层的方向上，所述最终栅极槽的开口面积越来越大；
形成栅极，所述栅极的一部分设置在所述最终栅极槽中，以与所述势垒层相连。
优选地，形成介电层的步骤包括：
形成初始介电材料层；
在所述初始介电材料层上形成初始栅极槽，所述初始栅极槽沿所述初始介电材料层的厚度方向贯穿所述初始介电层，以获得初始介电层；
形成过渡介电材料层，所述过渡介电材料层的一部分位于所述初始栅极槽中；
对所述过渡介电材料层进行刻蚀，去除所述过渡介电材料层上位于初始介电材料层背离势垒层的表面上的部分，以获得过渡介电部，所述过渡介电部位于所述初始栅极槽中，且与所述初始栅极槽的侧壁贴合，以获得所述最终栅极槽。
优选地，所述过渡介电材料层的材料以及所述初始介电材料层的材料均包括硅的氧化物和/或硅的氮化物，在对所述过渡介电材料层进行刻蚀的步骤中，刻蚀气体包括CF4，刻蚀持续时间为100s至300s，刻蚀腔室下电极功率为100W至300W。
优选地，所述栅极包括第一栅极部、第二栅极部和第三栅极部，所述第一栅极部设置在所述介电层背离所述势垒层的表面上，所述第二栅极部贴合在所述最终栅极槽的侧壁上，所述第三栅极部位于所述最终栅极槽中，且与所述势垒层的表面贴合，所述第一栅极部与所述第二栅极部相连，所述第二栅极部还与所述第三栅极部相连。
优选地，所述沟道层的材料包括GaN，所述势垒层的材料包括AlGaN。
在本发明所提供的高电子迁移率晶体管中，最终栅极槽的侧壁并非与势垒层垂直设置，而是平缓过渡，因此，在通过沉积工艺形成栅极时，栅极材料可以连续地贴附在最终栅极槽的侧壁上，从而可以形成完整连续的栅极，从而可以提高制造高电子迁移率晶体管的良率。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：
图1是高电子迁移率晶体管的示意图；
图2是不良的高电子迁移率晶体管的示意图；
图3是本发明所提供的高电子迁移率晶体管的示意图；
图4是本发明所提供的制造高电子迁移率晶体管的制造方法的流程图；
图5是硅衬底上形成了沟道层和势垒层的示意图；
图6是硅衬底上形成了沟道层、势垒层和初始介电层的示意图；
图7是硅衬底上形成了沟道层、势垒层、初始介电层和过渡介电材料层的示意图；
图8是对过渡介电材料层进行刻蚀获得过渡介电部后的示意图。
附图标记说明
110：栅极 111：第一栅极部
112：第二栅极部 113：第三栅极部
120：源极 130：漏极
200：介电层 210：初始介电层
210a：初始栅极槽 220：过渡介电部
220a：过渡介电材料层 300：势垒层
400：沟道层 500：硅衬底
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
经本发明的发明人研究发现，现有技术中，制造高电子迁移率晶体管时产生不良的一大原因在于，由于当前设备精度的限制，只有在栅极槽宽度较大的情况下，才能够获得图1中所示的理想状态(即，栅极连续、且与栅极槽的侧壁贴合状况良好)的高电子迁移率晶体管。当栅极槽宽度较小时，受工艺水平的限制，如图2所示，形成栅极的金属材料无法连续地贴附在栅极槽的侧壁上，因此，栅极110位于介电层200表面上的部分可能与栅极110位于栅极槽底部的部分断开，并导致高电子迁移率晶体管不良。除了具有栅极断开的缺点外，栅极110厚度不连续的情况还会导致栅极中产生空穴，降低栅极的强度。
有鉴于此，作为本发明的一个方面，提供一种高电子迁移率晶体管，如图3所示，所述高电子迁移率晶体管包括硅衬底500、沟道层400、势垒层300、介电层200和栅极110，硅衬底500、沟道层400、势垒层300和介电层200沿所述高电子迁移率晶体管的厚度方向依次层叠设置，其中，介电层200上形成有最终栅极槽，在远离势垒层300的方向上，所述最终栅极槽的开口面积越来越大，栅极110的一部分设置在所述最终栅极槽中，以与势垒层300相连。
在本发明所提供的高电子迁移率晶体管中，最终栅极槽的侧壁并非与势垒层300垂直设置，而是平缓过渡，因此，在通过沉积工艺形成栅极时，栅极材料可以连续地贴附在最终栅极槽的侧壁上，从而可以形成完整连续的栅极110，从而可以提高制造高电子迁移率晶体管的良率。
在本发明中，对如何形成侧壁平缓过渡的最终栅极槽不做特殊的限定，例如，可以通过控制刻蚀工艺形成所述最终栅极槽。为了便于制造，优选地，可以先形成侧壁垂直于势垒层的初始栅极槽、随后在初始栅极槽中设置过渡部的方式形成所述最终栅极槽。具体地，如图3中所示，介电层200包括初始介电层210和过渡介电部220，初始介电层210层叠地设置在势垒层300背离沟道层200的表面上，且初始介电层210上形成有初始栅极槽，该初始栅极槽沿初始介电层210的厚度方向贯穿该初始介电层210。过渡介电部220设置在所述初始栅极槽中，且贴合在所述初始栅极槽的侧壁上，以形成所述最终栅极槽。在形成介电层200时，可以先形成初始介电层210，再形成过渡介电部220，从而可以简化制造工艺。
在本发明中，对介电层200各个部分的材料不做特殊的限定，只要绝缘即可。作为一种实施方式，优选地，初始介电层210的材料和过渡介电部220的材料均包括硅的氧化物和/或硅的氮化物。
如图3中所示，栅极110包括第一栅极部111、第二栅极部112和第三栅极部113，该第一栅极部111设置在介电层200背离势垒层300的表面上(具体地，设置在初始节点层210背离势垒层300的表面上)，第二栅极部112贴合设置在最终栅极槽的侧壁上，第三栅极部113位于所述最终栅极槽中，且与势垒层300的表面贴合。第二栅极部112连接在第一电极部111和第三栅极部113之间。
第一栅极部111用于与栅线电连接，由于最终栅极槽的侧壁是平缓过渡的，因此，第二栅极部112是连续的。
作为一种优选实施方式，沟道层200的材料包括GaN，势垒层300的材料包括AlGaN。
需要指出的是，所述高电子迁移率晶体管还包括源极120和漏极130，作为一种实施方式，源极120和漏极130与栅极110同层设置，且均穿过介电层200与势垒层300相接触。
作为本发明的第二个方面，提供一种高电子迁移率晶体管的制造方法，其中，如图4所示，所述制造方法包括：
在步骤S110中，提供硅衬底500(如图5所示)；
在步骤S120中，形成沟道层400(如图5所示)；
在步骤S130中，形成势垒层300(如图5所示)；
在步骤S140中，形成介电层，所述介电层上形成有最终栅极槽，在远离所述势垒层的方向上，所述最终栅极槽的开口面积越来越大；
在步骤S150中，形成栅极，所述栅极的一部分设置在所述最终栅极槽中，以与所述势垒层相连。
通过所述制造方法可以获得本发明所提供的上述高电子迁移率晶体管。由于步骤S140中获得的最终栅极槽的侧壁与势垒层的表面之间平缓过渡，因此，步骤S150中获得的栅极材料连续，从而可以提高制造高电子迁移率晶体管的良率。
可以通过控制工艺参数来获得具有所述最终栅极槽的介电层。例如，步骤S140可以包括：
形成介电材料层；
在介电材料层上形成掩膜图形；
对介电材料层进行刻蚀，以形成具有所述最终栅极槽的介电层。
为了降低对工艺参数的要求，优选地，步骤S140可以包括：
形成初始介电材料层；
在所述初始介电材料层上形成初始栅极槽210a，该初始栅极槽210a沿所述初始介电材料层的厚度方向贯穿该初始介电材料层，以获得初始介电层210(参见图6)；
形成过渡介电材料层220a，该过渡介电材料层220a的一部分位于所述初始栅极槽中(参见图7)；
对过渡介电材料层220a进行刻蚀，去除过渡介电材料层220a上位于初始介电材料层210背离势垒层的表面上的部分，以获得过渡介电部220(如图8所示)，该过渡介电部220位于所述初始栅极槽中，且与所述初始栅极槽的侧壁贴合，以获得所述最终栅极槽。
在本发明中，初始栅极槽210a具有较大的尺寸，形成初始栅极槽210a时对刻蚀设备的精度要求不高，从而可以降低制造所述高电子迁移率晶体管的成本。
作为本发明的一种优选实施方式，所述过渡介电材料层的材料以及所述初始介电材料层的材料均包括硅的氧化物和/或硅的氮化物，相应地，在对所述过渡介电材料层进行刻蚀的步骤中，刻蚀气体包括CF4，刻蚀持续时间为100s至300s，刻蚀腔室下电极功率为100W至300W。
如上文中所述，所述栅极包括第一栅极部、第二栅极部和第三栅极部，所述第一栅极部设置在所述介电层背离所述势垒层的表面上，所述第二栅极部贴合在所述最终栅极槽的侧壁上，所述第三栅极部位于所述最终栅极槽中，且与所述势垒层的表面贴合，所述第一栅极部与所述第二栅极部相连，所述第二栅极部还与所述第三栅极部相连。
相应地，形成栅极的步骤可以包括：
形成栅极金属层；
形成栅极掩膜层；
对栅极金属层进行刻蚀，以获得栅极。
如上文中所述，所述沟道层的材料包括GaN，所述势垒层的材料包括AlGaN。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (10)

1.一种高电子迁移率晶体管，所述高电子迁移率晶体管包括硅衬底、沟道层、势垒层、介电层和栅极，所述硅衬底、所述沟道层、所述势垒层和所述介电层沿所述高电子迁移率晶体管的厚度方向依次层叠设置，其特征在于，所述介电层上形成有最终栅极槽，在远离所述势垒层的方向上，所述最终栅极槽的开口面积越来越大，所述栅极的一部分设置在所述最终栅极槽中，以与所述势垒层相连。
2.根据权利要求1所述的高电子迁移率晶体管，其特征在于，所述介电层包括初始介电层和过渡介电部，所述初始介电层层叠设置在所述势垒层背离所述沟道层的表面上，所述初始介电层上形成有初始栅极槽，所述初始栅极槽沿所述初始介电层的厚度方向贯穿所述初始介电层，所述过渡介电部设置在所述初始栅极槽中，且贴合在所述初始栅极槽的侧壁上，以形成所述最终栅极槽。
3.根据权利要求2所述的高电子迁移率晶体管，其特征在于，所述初始介电层的材料和所述过渡介电部的材料均包括硅的氧化物和/或硅的氮化物。
4.根据权利要求1至3中任意一项所述的高电子迁移率晶体管，其特征在于，所述栅极包括第一栅极部、第二栅极部和第三栅极部，所述第一栅极部设置在所述介电层背离所述势垒层的表面上，所述第二栅极部贴合在所述最终栅极槽的侧壁上，所述第三栅极部位于所述最终栅极槽中，且与所述势垒层的表面贴合，所述第二栅极部连接在所述第一栅极部和所述第三栅极部之间。
5.根据权利要求1至3中任意一项所述的高电子迁移率晶体管，其特征在于，所述沟道层的材料包括GaN，所述势垒层的材料包括AlGaN。
6.一种高电子迁移率晶体管的制造方法，其特征在于，所述制造方法包括：
提供硅衬底；
形成沟道层；
形成势垒层；
形成介电层，所述介电层上形成有最终栅极槽，在远离所述势垒层的方向上，所述最终栅极槽的开口面积越来越大；
形成栅极，所述栅极的一部分设置在所述最终栅极槽中，以与所述势垒层相连。
7.根据权利要求6所述的制造方法，其特征在于，形成介电层的步骤包括：
形成初始介电材料层；
在所述初始介电材料层上形成初始栅极槽，所述初始栅极槽沿所述初始介电材料层的厚度方向贯穿所述初始介电层，以获得初始介电层；
形成过渡介电材料层，所述过渡介电材料层的一部分位于所述初始栅极槽中；
对所述过渡介电材料层进行刻蚀，去除所述过渡介电材料层上位于初始介电材料层背离势垒层的表面上的部分，以获得过渡介电部，所述过渡介电部位于所述初始栅极槽中，且与所述初始栅极槽的侧壁贴合，以获得所述最终栅极槽。
8.根据权利要求7所述的制造方法，其特征在于，所述过渡介电材料层的材料以及所述初始介电材料层的材料均包括硅的氧化物和/或硅的氮化物，在对所述过渡介电材料层进行刻蚀的步骤中，刻蚀气体包括CF4，刻蚀持续时间为100s至300s，刻蚀腔室下电极功率为100W至300W。
9.根据权利要求7或8所述的制造方法，其特征在于，所述栅极包括第一栅极部、第二栅极部和第三栅极部，所述第一栅极部设置在所述介电层背离所述势垒层的表面上，所述第二栅极部贴合在所述最终栅极槽的侧壁上，所述第三栅极部位于所述最终栅极槽中，且与所述势垒层的表面贴合，所述第一栅极部与所述第二栅极部相连，所述第二栅极部还与所述第三栅极部相连。
10.根据权利要求7或8所述的制造方法，其特征在于，所述沟道层的材料包括GaN，所述势垒层的材料包括AlGaN。
CN201910245261.2A 2019-03-28 2019-03-28 高电子迁移率晶体管及其制造方法 Pending CN109841677A (zh)

Priority Applications (11)

Application Number Priority Date Filing Date Title
CN201910245261.2A CN109841677A (zh) 2019-03-28 2019-03-28 高电子迁移率晶体管及其制造方法
CN202111359446.XA CN113889529B (zh) 2019-03-28 2020-03-25 半导体装置
PCT/CN2020/081115 WO2020192689A1 (en) 2019-03-28 2020-03-25 Semiconductor device and fabrication method thereof
CN202080000989.XA CN111771284B (zh) 2019-03-28 2020-03-25 半导体装置和其制造方法
CN202080000993.6A CN111771285A (zh) 2019-03-28 2020-03-25 半导体装置和其制造方法
US16/771,670 US11201222B2 (en) 2019-03-28 2020-03-25 Semiconductor device and fabrication method thereof
PCT/CN2020/081116 WO2020192690A1 (en) 2019-03-28 2020-03-25 Semiconductor device and fabrication method thereof
CN202111359577.8A CN113889530B (zh) 2019-03-28 2020-03-25 半导体装置
US16/771,673 US11721729B2 (en) 2019-03-28 2020-03-25 Semiconductor device and fabrication method thereof
US17/522,929 US11569358B2 (en) 2019-03-28 2021-11-10 Semiconductor device and fabrication method thereof
US17/522,930 US11569359B2 (en) 2019-03-28 2021-11-10 Semiconductor device and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910245261.2A CN109841677A (zh) 2019-03-28 2019-03-28 高电子迁移率晶体管及其制造方法

Publications (1)

Publication Number Publication Date
CN109841677A true CN109841677A (zh) 2019-06-04

Family

ID=66886482

Family Applications (5)

Application Number Title Priority Date Filing Date
CN201910245261.2A Pending CN109841677A (zh) 2019-03-28 2019-03-28 高电子迁移率晶体管及其制造方法
CN202080000989.XA Active CN111771284B (zh) 2019-03-28 2020-03-25 半导体装置和其制造方法
CN202111359446.XA Active CN113889529B (zh) 2019-03-28 2020-03-25 半导体装置
CN202111359577.8A Active CN113889530B (zh) 2019-03-28 2020-03-25 半导体装置
CN202080000993.6A Pending CN111771285A (zh) 2019-03-28 2020-03-25 半导体装置和其制造方法

Family Applications After (4)

Application Number Title Priority Date Filing Date
CN202080000989.XA Active CN111771284B (zh) 2019-03-28 2020-03-25 半导体装置和其制造方法
CN202111359446.XA Active CN113889529B (zh) 2019-03-28 2020-03-25 半导体装置
CN202111359577.8A Active CN113889530B (zh) 2019-03-28 2020-03-25 半导体装置
CN202080000993.6A Pending CN111771285A (zh) 2019-03-28 2020-03-25 半导体装置和其制造方法

Country Status (3)

Country Link
US (4) US11201222B2 (zh)
CN (5) CN109841677A (zh)
WO (2) WO2020192689A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110534421A (zh) * 2019-08-26 2019-12-03 深圳市汇芯通信技术有限公司 栅极制造方法及相关产品
WO2020192690A1 (en) * 2019-03-28 2020-10-01 Innoscience (Zhuhai) Technology Co., Ltd. Semiconductor device and fabrication method thereof

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12015075B2 (en) 2021-05-20 2024-06-18 Macom Technology Solutions Holdings, Inc. Methods of manufacturing high electron mobility transistors having a modified interface region
US12009417B2 (en) * 2021-05-20 2024-06-11 Macom Technology Solutions Holdings, Inc. High electron mobility transistors having improved performance

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120261720A1 (en) * 2011-04-15 2012-10-18 Stmicroelectronics S.R.I. Method for manufacturing a hemt transistor and corresponding hemt transistor
CN107170809A (zh) * 2017-06-16 2017-09-15 北京华进创威电子有限公司 一种基于自对准工艺的GaNHEMT器件及其制造方法
CN108461543A (zh) * 2018-05-29 2018-08-28 苏州闻颂智能科技有限公司 一种GaN HEMT器件及其制备方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69111120T2 (de) * 1990-04-11 1996-04-04 Hughes Aircraft Co HEMT-Struktur mit passivierter Struktur.
EP0592064B1 (en) * 1992-08-19 1998-09-23 Mitsubishi Denki Kabushiki Kaisha Method of producing a field effect transistor
DE19631744C1 (de) 1996-08-06 1998-03-12 Siemens Ag Verfahren zur Herstellung eines Feldeffekttransistors
US7045404B2 (en) * 2004-01-16 2006-05-16 Cree, Inc. Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof
US7238560B2 (en) * 2004-07-23 2007-07-03 Cree, Inc. Methods of fabricating nitride-based transistors with a cap layer and a recessed gate
US7932539B2 (en) * 2005-11-29 2011-04-26 The Hong Kong University Of Science And Technology Enhancement-mode III-N devices, circuits, and methods
JP2007194588A (ja) * 2005-12-20 2007-08-02 Sony Corp 電界効果トランジスタ及びこの電界効果トランジスタを備えた半導体装置並びに半導体装置の製造方法
JP5217157B2 (ja) * 2006-12-04 2013-06-19 日本電気株式会社 電界効果トランジスタおよびその製造方法
US7985986B2 (en) 2008-07-31 2011-07-26 Cree, Inc. Normally-off semiconductor devices
JP5487613B2 (ja) * 2008-12-19 2014-05-07 富士通株式会社 化合物半導体装置及びその製造方法
US8455860B2 (en) * 2009-04-30 2013-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing source/drain resistance of III-V based transistors
CN102130160A (zh) 2011-01-06 2011-07-20 西安电子科技大学 槽形沟道AlGaN/GaN增强型HEMT器件及制作方法
US8941118B1 (en) * 2011-07-29 2015-01-27 Hrl Laboratories, Llc Normally-off III-nitride transistors with high threshold-voltage and low on-resistance
JP2013120871A (ja) 2011-12-08 2013-06-17 Mitsubishi Electric Corp ヘテロ接合電界効果型トランジスタおよびその製造方法
EP2667415B1 (en) 2012-05-22 2021-02-17 Nexperia B.V. Heterojunction semiconductor device and manufacturing method
JP2014045069A (ja) * 2012-08-27 2014-03-13 Toshiba Corp 半導体装置および半導体装置の製造方法
JP6085442B2 (ja) * 2012-09-28 2017-02-22 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
WO2014127150A1 (en) * 2013-02-15 2014-08-21 Transphorm Inc. Electrodes for semiconductor devices and methods of forming the same
US8969927B2 (en) 2013-03-13 2015-03-03 Cree, Inc. Gate contact for a semiconductor device and methods of fabrication thereof
JP6136571B2 (ja) 2013-05-24 2017-05-31 富士通株式会社 半導体装置及び半導体装置の製造方法
US9159822B2 (en) 2014-02-24 2015-10-13 International Business Machines Corporation III-V semiconductor device having self-aligned contacts
DE102015118440A1 (de) * 2015-10-28 2017-05-04 Infineon Technologies Austria Ag Halbleiterbauelement
CN107230715A (zh) 2016-03-25 2017-10-03 北京大学 高电子迁移率晶体管及其制作方法
CN108389904B (zh) 2018-03-06 2020-09-01 中国电子科技集团公司第十三研究所 一种GaN HEMT器件及制备方法
CN108417628A (zh) 2018-03-06 2018-08-17 中国电子科技集团公司第十三研究所 一种GaN HEMT器件及制备方法
JP2019192698A (ja) * 2018-04-19 2019-10-31 富士通株式会社 半導体装置、半導体装置の製造方法及び増幅器
CN109841677A (zh) 2019-03-28 2019-06-04 英诺赛科（珠海）科技有限公司 高电子迁移率晶体管及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120261720A1 (en) * 2011-04-15 2012-10-18 Stmicroelectronics S.R.I. Method for manufacturing a hemt transistor and corresponding hemt transistor
CN107170809A (zh) * 2017-06-16 2017-09-15 北京华进创威电子有限公司 一种基于自对准工艺的GaNHEMT器件及其制造方法
CN108461543A (zh) * 2018-05-29 2018-08-28 苏州闻颂智能科技有限公司 一种GaN HEMT器件及其制备方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020192690A1 (en) * 2019-03-28 2020-10-01 Innoscience (Zhuhai) Technology Co., Ltd. Semiconductor device and fabrication method thereof
WO2020192689A1 (en) * 2019-03-28 2020-10-01 Innoscience (Zhuhai) Technology Co., Ltd. Semiconductor device and fabrication method thereof
CN111771284A (zh) * 2019-03-28 2020-10-13 英诺赛科（珠海）科技有限公司 半导体装置和其制造方法
US11201222B2 (en) 2019-03-28 2021-12-14 Innoscience (Zhuhai) Technology Co., Ltd. Semiconductor device and fabrication method thereof
US11721729B2 (en) 2019-03-28 2023-08-08 Innoscience (Zhuhai) Technology Co., Ltd. Semiconductor device and fabrication method thereof
CN110534421A (zh) * 2019-08-26 2019-12-03 深圳市汇芯通信技术有限公司 栅极制造方法及相关产品

Also Published As

Publication number Publication date
US20210257486A1 (en) 2021-08-19
CN111771285A (zh) 2020-10-13
US11721729B2 (en) 2023-08-08
WO2020192690A1 (en) 2020-10-01
CN111771284B (zh) 2021-12-10
CN113889529A (zh) 2022-01-04
CN113889530A (zh) 2022-01-04
US11569359B2 (en) 2023-01-31
US20220069095A1 (en) 2022-03-03
US20210257475A1 (en) 2021-08-19
WO2020192689A1 (en) 2020-10-01
CN113889530B (zh) 2024-01-23
CN111771284A (zh) 2020-10-13
US11569358B2 (en) 2023-01-31
US11201222B2 (en) 2021-12-14
US20220069096A1 (en) 2022-03-03
CN113889529B (zh) 2024-01-23

Similar Documents

Publication Publication Date Title
CN109841677A (zh) 高电子迁移率晶体管及其制造方法
CN103681835B (zh) 具有多个栅极电介质层的异质结构晶体管
CN100508212C (zh) 半导体器件
JP5260550B2 (ja) Ｉｉｉ族窒化物素子のための活性領域成形およびその製造方法
CN102891171B (zh) 氮化物半导体装置及其制造方法
JP2021526308A (ja) 半導体デバイス及びその製造方法
TWI555209B (zh) 具有降低的輸出電容之氮化鎵裝置及其製法
CN102044559B (zh) 半导体装置以及半导体装置的制造方法
CN105814673B (zh) 半导体装置及其制造方法
CN104064470A (zh) 半导体装置及其制造方法
US9178055B2 (en) Semiconductor device
TWI658586B (zh) 半導體結構及其製造方法
TW201931599A (zh) 增強型高電子遷移率電晶體元件
CN110957357A (zh) 屏蔽栅极式金氧半场效应晶体管及其制造方法
CN104350601B (zh) Hemt装置和制造hemt装置的方法
WO2002099870A1 (fr) Procede de production d'un dispositif semi-conducteur
CN106783983A (zh) 一种绝缘栅双极型晶体管器件及其制造方法
JP2020109808A (ja) 半導体装置
CN104051513B (zh) 半导体装置和制造半导体装置的方法
JP2010062321A (ja) 半導体装置およびその製造方法
US7923330B2 (en) Method for manufacturing a semiconductor device
US9882045B2 (en) Vertical conduction integrated electronic device protected against the latch-up and relating manufacturing process
CN105990434A (zh) 半导体装置及其制造方法
CN107180857B (zh) Vdmos器件的制作方法
CN107204369A (zh) 半导体装置和半导体装置的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190604