CN107230715A - 高电子迁移率晶体管及其制作方法 - Google Patents
高电子迁移率晶体管及其制作方法 Download PDFInfo
- Publication number
- CN107230715A CN107230715A CN201610178242.9A CN201610178242A CN107230715A CN 107230715 A CN107230715 A CN 107230715A CN 201610178242 A CN201610178242 A CN 201610178242A CN 107230715 A CN107230715 A CN 107230715A
- Authority
- CN
- China
- Prior art keywords
- layer
- semiconductor active
- contact hole
- active layer
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 21
- 239000004065 semiconductor Substances 0.000 claims abstract description 72
- 230000005611 electricity Effects 0.000 claims abstract description 10
- 229910002704 AlGaN Inorganic materials 0.000 claims abstract 7
- 238000000034 method Methods 0.000 claims description 28
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 24
- 230000008569 process Effects 0.000 claims description 23
- 229910052751 metal Inorganic materials 0.000 claims description 22
- 239000002184 metal Substances 0.000 claims description 22
- 238000004140 cleaning Methods 0.000 claims description 20
- 238000009413 insulation Methods 0.000 claims description 19
- 239000012530 fluid Substances 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 17
- 238000001259 photo etching Methods 0.000 claims description 17
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 11
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 10
- 239000012774 insulation material Substances 0.000 claims description 6
- 235000011114 ammonium hydroxide Nutrition 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 2
- 238000003780 insertion Methods 0.000 claims 1
- 230000037431 insertion Effects 0.000 claims 1
- 238000005516 engineering process Methods 0.000 abstract description 4
- 230000015572 biosynthetic process Effects 0.000 description 34
- 229910002601 GaN Inorganic materials 0.000 description 26
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 25
- 230000007547 defect Effects 0.000 description 19
- 230000004888 barrier function Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 5
- 238000001755 magnetron sputter deposition Methods 0.000 description 4
- 239000012528 membrane Substances 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 230000005533 two-dimensional electron gas Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000006701 autoxidation reaction Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 229910001882 dioxygen Inorganic materials 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 2
- 239000006210 lotion Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种高电子迁移率晶体管及其制作方法，涉及半导体元器件技术，该高电子迁移率晶体管包括：半导体有源层，该半导体有源层包括自下而上依次形成AlGaN层、GaN层和AlN层，其中，AlN层的厚度小于AlGaN层的厚度；覆盖在半导体有源层上的介质层；穿过介质层，且暴露半导体有源层的第一接触孔；形成在第一接触孔中的栅电极。解决了现有的高电子迁移率晶体管栅漏电较大的问题。
Description
技术领域
本发明涉及半导体元器件技术，尤其涉及一种高电子迁移率晶体管及其制作方法。
背景技术
GaN(氮化镓)是第三代宽禁带半导体材料，由于其具有大禁带宽度、高电子饱和速率、高击穿电场，较高热导率，耐腐蚀和抗辐射性能，在高压、高频、高温、大功率和抗辐照环境条件下具有较强的优势，被认为是研究短波光电子器件和高压高频率大功率器件的最佳材料。
在大功率器件中，高电子迁移率晶体管是研究热点，其包含的半导体有源层是研究的关键，该半导体有源层包括自下而上依次形成的衬底、GaN层和AlGaN(氮化镓铝)层。AlGaN层与GaN层之间的异质结处能形成高浓度、高迁移率的2DEG(Two-dimensional electron gas，二维电子气),同时异质结对2DEG具有良好的调节作用。2DEG作为沟道可显著提升高迁移率晶体管的性能。
但是在现有高电子迁移率晶体管的半导体有源层中，AlGaN层较厚，通常超过30nm，使得栅电极底部到沟道的距离相对较大，且AlGaN层中具有缺陷，由于AlGaN层较厚，栅电极底部到沟道之间的缺陷也较多，导致产生较大的栅漏电，从而妨碍了高迁移率晶体管性能的提升。
发明内容
本发明提供一种高电子迁移率晶体管及其制作方法，解决了现有的高电子迁移率晶体管栅漏电较大的问题。
本发明实施例一方面提供一种高电子迁移率晶体管，包括：
半导体有源层，所述半导体有源层包括自下而上依次形成AlGaN层、GaN层和AlN层，所述AlN层的厚度小于所述AlGaN层的厚度；
覆盖在所述半导体有源层上的介质层；
穿过所述介质层，且暴露所述半导体有源层的第一接触孔；
形成在所述第一接触孔中的栅电极。
本发明实施例另一方面提供一种高电子迁移率晶体管的制作方法，包括：
形成半导体有源层，所述半导体有源层包括自下而上依次形成AlGaN层、GaN层和AlN层，所述AlN层的厚度小于所述AlGaN层的厚度；
在所述半导体有源层上形成介质层；
在所述介质层上形成暴露所述半导体有源层的第一接触孔；
在所述第一接触孔中形成栅电极。
本发明提供的高电子迁移率晶体管及其制作方法中，由于半导体有源层包括自下而上依次形成AlGaN层、GaN层和AlN层，在GaN层和AlN层之间会形成一个势垒层，这个势垒层用作该高电子迁移率晶体管的沟道，并且由于AlN层的厚度小于AlGaN层的厚度，使得第一接触孔中栅电极的底部与沟道之间的距离减小，同时由于AlN层中的缺陷浓度小于AlGaN层中的缺陷浓度，使得栅电极底部与沟道之间的缺陷显著减小，从而显著减小了栅电极漏电，提升了高迁移率晶体管的性能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例一提供的一种高电子迁移率晶体管的示意图；
图2为本发明实施例一提供的另一种高电子迁移率晶体管的示意图；
图3为本发明实施例一提供的又一种高电子迁移率晶体管的示意图；
图4为本发明实施例二提供的高电子迁移率晶体管的制作方法的流程图；
图5a～图5h为本发明实施例三提供的高电子迁移率晶体管的制作方法中各步骤形成的结构示意图；
图6a～图6j为本发明实施例四提供的高电子迁移率晶体管的制作方法中各步骤形成的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一
图1为本发明实施例一提供的一种高电子迁移率晶体管的示意图。
如图1所示，该高电子迁移率晶体管包括半导体有源层11、介质层12和栅电极14。其中，半导体有源层11包括自下而上依次形成AlGaN层112、GaN层113和AlN层114，该AlN层114的厚度小于该AlGaN层112的厚度。介质层12覆盖在半导体有源层11上，且在介质层12上设置有穿过该介质层12，并暴露该半导体有源层11的第一接触孔13。栅电极14形成在该接触孔中。
与现有技术不同的是，本实施例提供的高电子迁移率晶体管将现有高电子迁移率晶体管中的AlGaN层112与GaN层113交换了一下位置，并且在位于上层的GaN层113上形成了AlN层114。AlGaN层112与GaN层113的厚度均与现有技术相同。
该高电子迁移率晶体管中，AlGaN层112与GaN层113之间会形成现有技术所述的二维电子气，且AlN层114与GaN层113之间会形成一个较薄的势垒层，相比于二维电子气与栅电极14底部之间的距离，势垒层与栅电极14底部之间的距离更近一些，因此可以将该势垒层作为沟道。AlN层114的厚度就相当于栅电极底部与沟道之间的距离。
现有的高电子迁移率晶体管中，AlGaN层是半导体有源层中的顶层，AlGaN层的厚度就相当于栅电极底部与沟道之间的距离。
本实施例中，当AlN层114的厚度小于AlGaN层112的厚度时，相比于现有的高电子迁移率晶体管，栅电极14底部与沟道的距离更小。在使用该晶体管时，栅漏电就会更小。
图2为本发明实施例一提供的另一种高电子迁移率晶体管的示意图。
图2所示的晶体管结构与图1所示的晶体管结构不同之处在于：栅电极14的底部嵌入AlN层中。这样设置使得栅电极14与半导体有源层11形成肖特基接触，从而使得栅电极14的正向导通门限电压和正向压降均显著降低。并且能使栅电极14与沟道的距离更小。
图3为本发明实施例一提供的又一种高电子迁移率晶体管的示意图。
图3所示的晶体管结构与图1和图2所示的晶体管结构不同之处在于：该晶体管还包括形成在第一接触孔13中的栅绝缘层15，该栅绝缘层15位于栅电极14与AlN层114之间，且栅绝缘层15的厚度与AlN层114的厚度之和小于AlGaN层的厚度。
AlN层114中存在缺陷，虽然该缺陷浓度小于AlGaN层112中的缺陷浓度，但是有缺陷存在也会导致栅电极漏电。通过在栅电极14与AlN层114之间设置栅绝缘层，可以改善栅电极金属和AlN层114之间的界面态，从而减少缺陷对栅电极的影响，从而改善栅漏电。
另外，通过限制栅绝缘层15的厚度与AlN层114的厚度之和小于AlGaN层的厚度，可以避免增加栅绝缘层15后，栅电极14的底部与沟道间距离增加过多导致的栅漏电大于现有技术的情况。通常情况下，AlN层114的厚度为11nm～17nm，栅绝缘层15的厚度为5nm～7nm，这两者之和小于现有AlGaN层的厚度(＞30nm)。
上述实施例中，栅绝缘层的材料可以为Si3N4。以保证栅电极14与半导体有缘层之间的可靠绝缘以及更好地改善栅电极金属和AlN层114之间的界面态。
上述的高电子迁移率晶体管还包括穿过介质层12，且与半导体有源层11接触的源电极16和漏电极17。
另外，本实施例中，如图1～图3所示，半导体有源层11还包括衬底111，衬底可以包括但不限于SiC、Si或者蓝宝石。
本实施例提供的高电子迁移率晶体管中，半导体有源层包括自下而上依次形成AlGaN层、GaN层和AlN层，在GaN层和AlN层之间会形成一个势垒层，这个势垒层用作该高电子迁移率晶体管的沟道，由于AlN层的厚度小于AlGaN层的厚度，使得第一接触孔中栅电极的底部与沟道之间的距离减小，同时由于AlN层中的缺陷浓度小于AlGaN层中的缺陷浓度，使得栅电极底部与沟道之间的缺陷显著减小，从而显著减小了栅极漏电，进而提升了高迁移率晶体管的性能。
实施例二
图4为本发明实施例二提供的高电子迁移率晶体管的制作方法的流程图。如图4所示，该方法包括如下步骤。
步骤401、形成半导体有源层11。
具体地，如图1～图3所示，半导体有源层11包括自下而上依次形成AlGaN层112、GaN层113和AlN层114，该AlN层114的厚度小于该AlGaN层112的厚度。
步骤402、在半导体有源层11上形成介质层12。
具体地，该介质层12的材料可以是Si3N4。
步骤403、在介质层12上形成暴露半导体有源层11的第一接触孔13。
步骤404、在第一接触孔13中形成栅电极14。
本实施例提供的高电子迁移率晶体管的制作方法中，形成的半导体有源层包括自下而上依次形成AlGaN层、GaN层和AlN层，在GaN层和AlN层之间会形成一个势垒层，这个势垒层用作该高电子迁移率晶体管的沟道，另外，由于AlN层的厚度小于AlGaN层的厚度，使得形成的第一接触孔中栅电极的底部与沟道之间的距离减小，同时由于AlN层中的缺陷浓度小于AlGaN层中的缺陷浓度，使得栅电极底部与沟道之间的缺陷显著减小，从而显著减小了栅极漏电，进而提升了高迁移率晶体管的性能。
实施例三
图5a～图5h为本发明实施例三提供的高电子迁移率晶体管的制作方法中各步骤形成的结构示意图。该方法用于制作图2所示的高电子迁移率晶体管。如图5a～图5h所示，该方法包括如下步骤。
步骤501、形成半导体有源层11。
该步骤如图5a所示，该半导体有源层11包括自下而上依次形成AlGaN层、GaN层和AlN层，其中，AlN层的厚度小于AlGaN层的厚度。当然该半导体有源层11还包括位于AlGaN层112下方的衬底111。
步骤502、在半导体有源层11上形成介质层12。
该步骤如图5b所示，该介质层12的材料可以是Si3N4。
步骤503、利用光刻工艺对介质层12进行刻蚀，在介质层12上形成暴露半导体有源层11的第二接触孔51和第三接触孔52。
该步骤如图5c所示，需要说明的是，此处的“第二”“第三”与下面实施例描述的“第一”仅是为了区别不同的接触孔，并不代表各接触孔的形成顺序。其中的光刻工艺为现有技术，包括光刻胶涂覆、曝光、显影、刻蚀、除胶等步骤，在此不再赘述。刻蚀步骤优选采用干法刻蚀。
步骤504、依次用氢氟酸、第一清洗液及第二清洗液对暴露的表面进行清洗。
具体地，第一清洗液包括氨水和双氧水，第二清洗液包括盐酸和双氧水。用氢氟酸对暴露的表面进行清洗的目的是去除暴露的暴露表面的自然氧化膜，而附着在自然氧化膜上的金属也被溶解到氢氟酸中，同时氢氟酸抑制了氧化膜的形成，此过程产生氟化氢和废氢氟酸。包括氨水和双氧水的第一清洗液通常被称为SC1清洗液，它用来去除暴露表面的颗粒。包括盐酸和双氧水的第二清洗液通常被称为SC2清洗液，它用来去除暴露表面的杂质粒子。
步骤505、在介质层12上形成第三金属层53。
该步骤如图5d所示，需要说明的是，此处的“第三”与下面实施例描述的“第一”、“第二”仅是为了区别不同的金属层，并不代表各层的形成顺序。该步骤可采用现有的磁控溅射镀膜工艺。
步骤506、利用光刻工艺对第三金属层53进行刻蚀，形成源电极16和漏电极17。
该步骤如图5e所示，源电极16在第二接触孔51中与半导体有源层11接触，而漏电极17在第三接触孔52中与半导体有源层11接触。源电极16与半导体有源层11的接触属于欧姆接触，源电极16选用不同的材料，接触电阻的大小不同，从而对源电极16的导电性产生不同的影响。同样地，漏电极17与半导体有源层11的接触也属于欧姆接触，漏电极17选用不同的材料，接触电阻的大小不同，从而对漏电极17的导电性产生不同的影响。
步骤507、在840℃的条件下，在N2氛围内对已形成的源电极和漏电极退火30秒。
退火操作的目的是使用于形成源电极16和漏电极17的金属层形成合金，从而使导电性能进一步提升。
步骤508、利用光刻工艺对介质层12和部分半导体有源层11进行刻蚀，在介质层12上形成暴露半导体有源层11的第一接触孔13。
该步骤如图5f所示。
步骤509、在介质层12上形成第一金属层54。
该步骤如图5g所示，可采用现有的磁控溅射镀膜工艺。
步骤510、利用光刻工艺对第一金属层54进行刻蚀，形成栅电极14。
该步骤如图5h所示，形成的栅电极14底部部分嵌入到半导体有源层中。
本实施例提供的高电子迁移率晶体管的制作方法中，形成的半导体有源层包括自下而上依次形成AlGaN层、GaN层和AlN层，在GaN层和AlN层之间会形成一个势垒层，这个势垒层用作该高电子迁移率晶体管的沟道，由于AlN层的厚度小于AlGaN层的厚度，使得形成的第一接触孔中栅电极的底部与沟道之间的距离减小，同时由于AlN层中的缺陷浓度小于AlGaN层中的缺陷浓度，使得栅电极底部与沟道之间的缺陷显著减小，另外，形成的栅电极底部部分嵌入在半导体有源层中，使得栅电极底部更接近沟道，从而进一步减小了栅极漏电，并且进一步提升了高迁移率晶体管的性能。
实施例四
图6a～图6j为本发明实施例四提供的高电子迁移率晶体管的制作方法中各步骤形成的结构示意图。该方法用于制作图3所示的高电子迁移率晶体管。如图6a～图6j所示，该方法包括如下步骤。
步骤601、形成半导体有源层11。
该步骤如图6a所示，该半导体有源层11包括自下而上依次形成AlGaN层、GaN层和AlN层，其中，AlN层的厚度小于AlGaN层的厚度。当然该半导体有源层11还包括位于AlGaN层112下方的衬底111。
步骤602、在半导体有源层11上形成介质层12。
该步骤如图6b所示，该介质层12的材料可以是Si3N4。
步骤603、利用光刻工艺对介质层12进行刻蚀，在介质层12上形成暴露半导体有源层11的第二接触孔61和第三接触孔62。
该步骤如图6c所示，需要说明的是，此处的“第二”“第三”与下面实施例描述的“第一”仅是为了区别不同的接触孔，并不代表各接触孔的形成顺序。其中的光刻工艺为现有技术，包括光刻胶涂覆、曝光、显影、刻蚀、除胶等步骤，在此不再赘述。刻蚀步骤优选采用干法刻蚀。
步骤604、依次用氢氟酸、第一清洗液及第二清洗液对暴露的表面进行清洗。
具体地，第一清洗液包括氨水和双氧水，第二清洗液包括盐酸和双氧水。用氢氟酸对暴露的表面进行清洗的目的是去除暴露的暴露表面的自然氧化膜，而附着在自然氧化膜上的金属也被溶解到氢氟酸中，同时氢氟酸抑制了氧化膜的形成，此过程产生氟化氢和废氢氟酸。包括氨水和双氧水的第一清洗液通常被称为SC1清洗液，它用来去除暴露表面的颗粒。包括盐酸和双氧水的第二清洗液通常被称为SC2清洗液，它用来去除暴露表面的杂质粒子。
步骤605、在介质层12上形成第三金属层63。
该步骤如图6d所示，需要说明的是，此处的“第三”与下面实施例描述的“第一”、“第二”仅是为了区别不同的金属层，并不代表各层的形成顺序。该步骤可采用现有的磁控溅射镀膜工艺。
步骤606、利用光刻工艺对第三金属层63进行刻蚀，形成源电极16和漏电极17。
该步骤如图6e所示，源电极16在第二接触孔51中与半导体有源层11接触，而漏电极17在第三接触孔52中与半导体有源层11接触。源电极16与半导体有源层11的接触属于欧姆接触，源电极16选用不同的材料，接触电阻的大小不同，从而对源电极16的导电性产生不同的影响。同样地，漏电极17与半导体有源层11的接触也属于欧姆接触，漏电极17选用不同的材料，接触电阻的大小不同，从而对漏电极17的导电性产生不同的影响。
步骤607、在840℃的条件下，在N2氛围内对已形成的源电极16和漏电极17退火30秒。
退火操作的目的是使用于形成源电极16和漏电极17的金属层形成合金，从而使导电性能进一步提升。
前述各步骤与实施例三中步骤501～步骤507相同。
步骤608、利用光刻工艺对介质层12进行刻蚀，在介质层上形成暴露半导体有源层的第一接触孔13。
该步骤如图6f所示。该步骤与实施例三中步骤508不同之处在于，没有对半导体有源层11进行部分刻蚀。当然本实施例并不限于此，也可以如步骤508所述对半导体有源层11进行部分刻蚀，这样在后续步骤中形成的栅绝缘层就会部分嵌入半导体有源层11中。
步骤609、在介质层12上形成绝缘材料层64。
该步骤如图6g所示，形成的绝缘材料层64不仅覆盖介质层12，也覆盖了形成在介质层12中的源电极16和漏电极17。
步骤610、利用光刻工艺去除第一接触孔13外的绝缘材料层64。
该步骤如图6h所示，该步骤完成后，剩余的绝缘材料层64就是位于第一接触孔13中的栅绝缘层15。
步骤611、在介质层12和栅绝缘层15上形成第二金属层65。
该步骤如图6i所示，该步骤可采用现有的磁控溅射镀膜工艺。
步骤612、利用光刻工艺对第二金属层65进行刻蚀，形成栅电极14。
该步骤如图6j所示。
本实施例提供的高电子迁移率晶体管的制作方法中，形成的半导体有源层包括自下而上依次形成AlGaN层、GaN层和AlN层，在GaN层和AlN层之间会形成一个势垒层，这个势垒层用作该高电子迁移率晶体管的沟道，由于形成的栅绝缘层的厚度与AlN层的厚度之和小于AlGaN层的厚度，使得形成的第一接触孔中栅电极的底部与沟道之间的距离减小，同时由于AlN层中的缺陷浓度小于AlGaN层中的缺陷浓度，使得栅电极底部与沟道之间的缺陷显著减小，减小了栅漏电，另外，当形成的栅绝缘层部分嵌入在半导体有源层中时，栅电极底部可以更接近沟道，从而能进一步减小栅极漏电，并且能进一步提升高迁移率晶体管的性能。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (10)
1.一种高电子迁移率晶体管，其特征在于，包括：
半导体有源层，所述半导体有源层包括自下而上依次形成AlGaN层、GaN层和AlN层，所述AlN层的厚度小于所述AlGaN层的厚度；
覆盖在所述半导体有源层上的介质层；
穿过所述介质层，且暴露所述半导体有源层的第一接触孔；
形成在所述第一接触孔中的栅电极。
2.根据权利要求1所述的高电子迁移率晶体管，其特征在于，所述栅电极的底部嵌入所述AlN层中。
3.根据权利要求1所述的高电子迁移率晶体管，其特征在于，还包括形成在所述第一接触孔中的栅绝缘层，所述栅绝缘层位于所述栅电极与所述AlN层之间；所述栅绝缘层的厚度与所述AlN层的厚度之和小于所述AlGaN层的厚度。
4.根据权利要求3所述的高电子迁移率晶体管，其特征在于，所述栅绝缘层的材料为Si3N4。
5.根据权利要求1所述的高电子迁移率晶体管，其特征在于，还包括穿过所述介质层，且与所述半导体有源层接触的源电极和漏电极。
6.一种高电子迁移率晶体管的制作方法，其特征在于，包括：
形成半导体有源层，所述半导体有源层包括自下而上依次形成AlGaN层、GaN层和AlN层，所述AlN层的厚度小于所述AlGaN层的厚度；
在所述半导体有源层上形成介质层；
在所述介质层上形成暴露所述半导体有源层的第一接触孔；
在所述第一接触孔中形成栅电极。
7.根据权利要求6所述的制作方法，其特征在于，形成所述第一接触孔的步骤具体包括：利用光刻工艺对所述介质层和部分所述半导体有源层进行刻蚀，在所述介质层中形成暴露所述半导体有源层的所述第一接触孔；
形成所述栅电极的步骤具体包括：
在所述介质层上形成第一金属层；
利用光刻工艺对所述第一金属层进行刻蚀，形成所述栅电极。
8.根据权利要求6所述的制作方法，其特征在于，形成所述栅电极的步骤具体包括：
在所述介质层上形成绝缘材料层；
利用光刻工艺去除所述第一接触孔外的所述绝缘材料层，在所述第一接触孔中形成栅绝缘层；
在所述介质层和所述栅绝缘层上形成第二金属层；
利用光刻工艺对所述第二金属层进行刻蚀，形成所述栅电极。
9.根据权利要求6所述的制作方法，其特征在于，在形成所述介质层的步骤之后，且在形成所述第一接触孔的步骤之前，还包括：
利用光刻工艺对所述介质层进行刻蚀，在所述介质层上形成暴露所述半导体有源层的第二接触孔和第三接触孔；
依次用氢氟酸、第一清洗液及第二清洗液对暴露的表面进行清洗；所述第一清洗液包括氨水和双氧水，所述第二清洗液包括盐酸和双氧水；
在所述介质层上形成第三金属层；
利用光刻工艺对所述第三金属层进行刻蚀，形成所述源电极和所述漏电极；所述源电极在所述第二接触孔中与所述半导体有源层接触；所述漏电极在所述第三接触孔中与所述半导体有源层接触。
10.根据权利要求9所述的制作方法，其特征在于，在形成所述源电极和所述漏电极步骤之后，还包括：
在840℃的条件下，在N2氛围内对已形成的所述源电极和所述漏电极退火30秒。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610178242.9A CN107230715A (zh) | 2016-03-25 | 2016-03-25 | 高电子迁移率晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610178242.9A CN107230715A (zh) | 2016-03-25 | 2016-03-25 | 高电子迁移率晶体管及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107230715A true CN107230715A (zh) | 2017-10-03 |
Family
ID=59931925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610178242.9A Pending CN107230715A (zh) | 2016-03-25 | 2016-03-25 | 高电子迁移率晶体管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107230715A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020192690A1 (en) * | 2019-03-28 | 2020-10-01 | Innoscience (Zhuhai) Technology Co., Ltd. | Semiconductor device and fabrication method thereof |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101465372A (zh) * | 2009-01-08 | 2009-06-24 | 西安电子科技大学 | AlN/GaN增强型金属-绝缘体-半导体场效应晶体管及其制作方法 |
| CN101916773A (zh) * | 2010-07-23 | 2010-12-15 | 中国科学院上海技术物理研究所 | 一种双沟道mos-hemt器件及制作方法 |
| CN102789982A (zh) * | 2011-05-16 | 2012-11-21 | 中国科学院微电子研究所 | 一种增强型AlN/GaN高电子迁移率晶体管及其制作方法 |
-
2016
- 2016-03-25 CN CN201610178242.9A patent/CN107230715A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101465372A (zh) * | 2009-01-08 | 2009-06-24 | 西安电子科技大学 | AlN/GaN增强型金属-绝缘体-半导体场效应晶体管及其制作方法 |
| CN101916773A (zh) * | 2010-07-23 | 2010-12-15 | 中国科学院上海技术物理研究所 | 一种双沟道mos-hemt器件及制作方法 |
| CN102789982A (zh) * | 2011-05-16 | 2012-11-21 | 中国科学院微电子研究所 | 一种增强型AlN/GaN高电子迁移率晶体管及其制作方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020192690A1 (en) * | 2019-03-28 | 2020-10-01 | Innoscience (Zhuhai) Technology Co., Ltd. | Semiconductor device and fabrication method thereof |
| US11721729B2 (en) | 2019-03-28 | 2023-08-08 | Innoscience (Zhuhai) Technology Co., Ltd. | Semiconductor device and fabrication method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5056753B2 (ja) | 化合物半導体装置の製造方法及びエッチング液 | |
| CN105322008B (zh) | 半导体器件及其制造方法 | |
| JP2011077122A (ja) | ゲートリセスの形成方法、ＡｌＧａＮ／ＧａＮ−ＨＥＭＴの製造方法及びＡｌＧａＮ／ＧａＮ−ＨＥＭＴ | |
| JP5645766B2 (ja) | ＧａＮベースの薄膜トランジスタの製造方法 | |
| CN103824764A (zh) | 一种沟槽型mos器件中沟槽栅的制备方法 | |
| WO2017036025A1 (zh) | Iii族氮化物增强型hemt及其制备方法 | |
| CN106373874A (zh) | 基于AlGaN/GaN HEMT的欧姆接触电极的制造方法 | |
| CN107785258A (zh) | 一种4H‑SiC P型绝缘栅双极型晶体管的制备方法 | |
| CN107230625A (zh) | 氮化镓晶体管及其制造方法 | |
| CN103839791A (zh) | 应用于沟槽型mos器件的沟槽栅的制备方法 | |
| CN107230715A (zh) | 高电子迁移率晶体管及其制作方法 | |
| CN107293587A (zh) | 一种GaN/AlGaN栅槽低损伤刻蚀的方法 | |
| CN115579290B (zh) | 一种p-GaN增强型器件制备方法 | |
| CN104465403A (zh) | 增强型AlGaN/GaN HEMT器件的制备方法 | |
| CN107240549A (zh) | 一种GaN HEMT器件的制作方法 | |
| JP2010067670A (ja) | ウェル構造，その形成方法および半導体デバイス | |
| CN107230722A (zh) | 高电子迁移率晶体管及其制作方法 | |
| CN207068860U (zh) | 一种GaN MIS沟道HEMT器件 | |
| CN107230719A (zh) | 高电子迁移率晶体管及其制作方法 | |
| CN106549049A (zh) | 一种电化学刻蚀p型氮化物实现增强型hemt的方法 | |
| CN103681831B (zh) | 高电子迁移率晶体管及其制造方法 | |
| CN107230614B (zh) | 氮化镓半导体器件的制备方法 | |
| CN107275385A (zh) | 氮化镓半导体器件及其制备方法 | |
| CN107316892A (zh) | 氮化镓半导体器件及其制备方法 | |
| CN104037219B (zh) | 一种基于栅结构的增强型AlGaN/GaN HEMT器件结构及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20171003 |