CN107785258A - 一种4H‑SiC P型绝缘栅双极型晶体管的制备方法 - Google Patents

一种4H‑SiC P型绝缘栅双极型晶体管的制备方法 Download PDF

Info

Publication number
CN107785258A
CN107785258A CN201610785087.7A CN201610785087A CN107785258A CN 107785258 A CN107785258 A CN 107785258A CN 201610785087 A CN201610785087 A CN 201610785087A CN 107785258 A CN107785258 A CN 107785258A
Authority
CN
China
Prior art keywords
sic
source region
layer
sio
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610785087.7A
Other languages
English (en)
Other versions
CN107785258B (zh
Inventor
陈喜明
李诚瞻
杨程
吴煜东
丁荣军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuzhou CRRC Times Semiconductor Co Ltd
Original Assignee
Zhuzhou CRRC Times Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuzhou CRRC Times Electric Co Ltd filed Critical Zhuzhou CRRC Times Electric Co Ltd
Priority to CN201610785087.7A priority Critical patent/CN107785258B/zh
Publication of CN107785258A publication Critical patent/CN107785258A/zh
Application granted granted Critical
Publication of CN107785258B publication Critical patent/CN107785258B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66053Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708Emitter or collector electrodes for bipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及一种4H‑SiC P型绝缘栅双极型晶体管的制备方法。该方法通过在发射极P+欧姆接触区域浅注入一层高浓度的铝离子,有利于控制欧姆接触退火后欧姆合金层中铝的组分,从而降低了P型4H‑SiC欧姆接触的比接触电阻率,由此解决了4H‑SiC P型绝缘栅双极型晶体管发射极P+源区和N+源区同时形成良好的欧姆接触P+源区比接触电阻率高的问题。本发明提供的4H‑SiC P型绝缘栅双极型晶体管的制备方法具有广阔的应用前景。

Description

一种4H-SiC P型绝缘栅双极型晶体管的制备方法
技术领域
本发明属于半导体技术领域,具体涉及一种4H-SiC P型绝缘栅双极型晶体管(IGBT)的制备方法。
背景技术
相对于以硅为代表的第一代半导体和以砷化镓为代表的第二代半导体,作为第三代半导体代表的碳化硅(SiC)材料具有更大的禁带宽度、临界击穿电场以及更高的热导率,从而适合制造高压大功率半导体器件。作为国际上功率电子和新型材料领域的研究热点,SiC一直以来受到学术界的高度重视,并已在Cree、Rohm、Infineon等公司的攻关推动下,进入商业化阶段。
在大于10kV的高压应用领域中,碳化硅绝缘栅双极型晶体管(SiC IGBT)一直被认为具有较大的发展潜力和应用前景。目前,由于生产低电阻率P+衬底N-外延SiC晶圆片的技术问题,N沟道SiC IGBT的发展遇到了极大的阻碍。相对于N沟道SiC IGBT,P沟道的SiCIGBT的发展相对成熟,但是也遇到了P型SiC欧姆接触特性差、阈值电压高、反型沟道迁移率低等技术问题。
由于4H-SiC的电子亲和势为3.8eV,禁带宽度为3.26eV,因此,N型4H-SiC理想的欧姆接触金属的功函数值要求低于4eV,P型4H-SiC理想的欧姆接触金属的功能函数值要求高于7eV,这导致非常难以在4H-SiC P-IGBT发射极P+/N+源区同时形成欧姆接触。研究表明,当退火温度为700-800℃时,Ni与高掺杂N型4H-SiC能形成良好的欧姆接触。在退火温度为900-1000℃,铝合金与P型4H-SiC能形成良好的欧姆接触。但是,如果直接采用铝与P型4H-SiC进行欧姆合金化,比接触电阻率的均匀性非常差。这是由于铝金属的熔点只有630℃,经过欧姆接触的高温退火后,铝金属容易从4H-SiC表面脱离。
目前,4H-SiC P型IGBT发射极的欧姆接触方法主要有两种。一种是在P+/N+源区分别形成欧姆接触,P+源区的欧姆接触金属为Al/Ni或Al/Ti,N+源区的欧姆接触金属为Ni。这种方法虽然形成了良好的欧姆接触,但是需要完成两次欧姆合金化工艺,一方面增加了工艺步骤,另一方面也降低了工艺的稳定性。此外,P+源区与Al/Ti形成欧姆接触的退火温度要求高达1000℃,这样的高温一方面会使Al容易被氧化,另一方面也会导致栅极MOS电容的界面特性恶化。第二种是P+/N+源区同时形成欧姆接触,选择的欧姆金属为Al/Ni。这种工艺方法虽然简化了工艺流程,但是由于Ni不是P型4H-SiC的良好欧姆接触金属,因此P+源区与Ni欧姆合金化后的比接触电阻率高达10-3Ω·cm2数量级,而且还有一定的肖特基接触现象(如图12(a)所示)。众所周知,提高欧姆接触表面的掺杂浓度有助于降低比接触电阻率。但是,由于高浓度Al掺杂的P型4H-SiC在室温下的离化率低,高剂量Al离子注入会严重破坏4H-SiC的晶格,注入后的高温退火会形成梯束。因此,4H-SiC P型IGBT发射极P+源区的Al离子掺杂浓度不能超过1019cm-3数量级。
因此,目前存在的问题是急需研究开发一种新型4H-SiC P型绝缘栅双极型晶体管的制备方法。
发明内容
本发明所要解决的技术问题是针对上述现有技术的不足,提供一种4H-SiC P型绝缘栅双极型晶体管(IGBT)的制备方法,该方法通过在发射极P+欧姆接触区域浅注入一层高浓度的铝离子,有利于控制退火后欧姆合金层中铝的组分,降低了P型4H-SiC欧姆接触的比接触电阻率,解决了4H-SiC P型IGBT发射极P+源区和N+源区同时形成欧姆接触P+源区比接触电阻率高的问题。
为此,本发明提供了一种4H-SiC P型绝缘栅双极型晶体管的制备方法,其包括:
步骤A,对完成N阱、P+、N+离子注入的4H-SiC P型外延片进行RCA清洗处理;
步骤B,在经清洗处理后的4H-SiC P型外延片的P漂移区上表面沉积厚度≥2μm的SiO2层,并采用光刻胶掩膜作为保护,腐蚀所述SiO2层,形成位于P漂移区上表面的离子注入掩膜和位于4H-SiC P型外延片的P+源区上表面的P+源区离子注入窗口,然后去除光刻胶掩膜;
步骤C,采用离子注入掩膜作为保护,通过P+源区离子注入窗口向4H-SiC P型外延片的P+源区注入铝离子,在P+源区离子注入窗口的正下方的P+源区的上方内侧形成含铝离子的P++源区;
步骤D,腐蚀所述离子注入掩膜,在4H-SiC P型外延片的P漂移区上表面形成一层碳膜后,进行铝离子注入后的激活退火处理;
步骤E,通过栅氧工艺在4H-SiC P型外延片的P漂移区上表面生长栅氧化层,并在栅氧化层上表面沉积多晶硅,形成多晶硅层;
步骤F,采用光刻胶掩膜作为保护,刻蚀所述栅氧化层和多晶硅层,形成多晶硅栅电极和刻蚀后的多晶硅层,然后去除光刻胶掩膜;
步骤G,在P+源区、N+源区以及多晶硅栅电极的上表面沉积SiO2,形成SiO2层间介质钝化层;
步骤H,刻蚀所述SiO2层间介质钝化层,形成位于含铝离子的P++源区上表面以及其中间的N+源区上表面的发射极金属接触窗口;
步骤I,在发射极金属接触窗口上表面以及SiC N+衬底的底部下表面分别溅射金属镍层,然后通过欧姆接触退火处理,将含铝离子的P++源区以及位于其中间的N+源区与发射极金属接触窗口上表面的金属镍层形成第一欧姆合金层,在SiC N+衬底的底部下表面形成第二欧姆合金层;利用光刻胶掩膜作为保护,腐蚀所述SiO2层间介质钝化层上表面的金属镍,然后去除光刻胶掩膜;
步骤J,在第一欧姆合金层上表面和腐蚀后的SiO2层间介质钝化层上表面进行金属加厚处理,形成第一金属加厚层,并在第二欧姆合金层下表面进行金属加厚处理,形成第二金属加厚层,制得所述4H-SiC P型绝缘栅双极型晶体管。
在本发明的一些实施例中,在步骤B中,采用BOE溶液腐蚀所述SiO2层;所述BOE溶液为氟化铵和氢氟酸的质量比为7:1的混合溶液。所述BOE溶液中氟化铵的质量浓度为30wt%-40wt%,所述氢氟酸的质量浓度为5wt%-8wt%。
在本发明的另一些实施例中,在步骤C中,所述含铝离子的P++源区的厚度为40-60nm;所述含铝离子的P++源区中铝离子的掺杂浓度≥2×1020cm-3
在本发明的一些实施例中,在步骤D中,采用BOE溶液腐蚀所述离子注入掩膜;所述碳膜的厚度≥30nm。
在本发明的另一些实施例中,在步骤D中,所述激活退火处理的温度为1600-1800℃;所述激活退火处理的时间为2-15min;所述激活退火处理在惰气气氛下进行,优选所述惰气为氩气。
在本发明的一些实施例中,在步骤E中,所述栅氧化层的厚度为50-100nm;所述多晶硅层的厚度为
根据本发明方法,在步骤I中,在分别溅射金属镍层之前,还包括对发射极金属接触窗口上表面以及SiC N+衬底的底部下表面进行界面调整处理的步骤:
S1,在120℃下采用SPM溶液清洗10min后,再用去离子水冲洗;所述SPM溶液为浓硫酸与双氧水体积比为8:1的混合溶液;所述浓硫酸的质量浓度为98wt%,所述双氧水的质量浓度为30wt%。
S2,采用BHF溶液腐蚀15-30s后,再用去离子水冲洗并干燥;所述BHF溶液为氢氟酸与去离子水体积比为10:1的混合溶液;所述氢氟酸的质量浓度为50wt%以上。
在本发明的一些实施例中,在步骤I中,所述欧姆接触退火处理的温度为800-970℃,优选为800-900℃;所述欧姆接触退火处理的时间为2-5min。
在本发明的另一些实施例中,在步骤I中,采用SPM溶液腐蚀所述SiO2层间介质钝化层上表面的金属镍,所述腐蚀在110-130℃下进行。
根据本发明方法,在步骤J中,在第一欧姆合金层上表面和刻蚀后的SiO2层间介质钝化层上表面以及第二欧姆合金层下表面进行金属加厚处理之前,还包括对第一欧姆合金层上表面和刻蚀后的SiO2层间介质钝化层上表面以及第二欧姆合金层下表面进行表面处理的步骤:
T1,采用等离子体氧化表面析出的碳元素,所述氧化的时间为600-1000s;
T2,采用BHF溶液进行表面处理10-15s,所述BHF溶液为氢氟酸与去离子水体积比为20:1的混合溶液;所述氢氟酸的质量浓度为50wt%以上。
在本发明的一些实施例中,在步骤J中,所述第一金属加厚层为金属铝层,所述第一金属加厚层的厚度为3-4μm;所述第二金属加厚层为由钛层、镍层与银层组成的多层金属层,所述第二金属加厚层的厚度为1-3μm。
附图说明
下面结合附图来对本发明作进一步详细说明。
图1为经清洗处理后的完成N阱、P+、N+离子注入的4H-SiC P型外延片1000的剖面图。
图2为4H-SiC P型IGBT制备过程中的第一中间体1001的剖面图。
图3为4H-SiC P型IGBT制备过程中的第二中间体1002的剖面图。
图4为4H-SiC P型IGBT制备过程中的第三中间体1003的剖面图。
图5为4H-SiC P型IGBT制备过程中的第四中间体1004的剖面图。
图6为4H-SiC P型IGBT制备过程中的第五中间体1005的剖面图。
图7为4H-SiC P型IGBT制备过程中的第六中间体1006的剖面图。
图8为4H-SiC P型IGBT制备过程中的第七中间体1007的剖面图。
图9为4H-SiC P型IGBT制备过程中的第八中间体1008的剖面图。
图10为4H-SiC P型IGBT制备过程中的第九中间体1009的剖面图。
图11为4H-SiC P型IGBT的剖面图。
图12为退火实验片进行TLM测试时电流(I/A)-电压(U/V)特性图;其中,图(a)为铝离子掺杂浓度为2.0×1019cm-3,欧姆接触退火条件为800℃下处理2min的TLM测试时伏安特性曲线图(即电流(I/A)-电压(U/V)特性图);图(b)为铝离子掺杂浓度为2.0×1020cm-3,欧姆接触退火条件为800℃下处理2min的TLM测试伏安特性曲线图(即电流(I/A)-电压(U/V)特性图)。
具体实施方式
为使本发明更加容易理解,下面将结合实施例和附图来详细说明本发明,这些实施例仅起说明性作用,并不局限于本发明的应用范围。
如前所述,在4H-SiC P型绝缘栅双极型晶体管(IGBT)的制备过程中若采用在P+/N+源区分别形成欧姆接触的方法进行发射极欧姆接触,一方面增加了工艺步骤,另一方面P+源区形成欧姆接触的高温退火会使Al容易被氧化,同时也会导致栅极MOS电容的界面特性恶化;若选择欧姆金属为Al/Ni,采用在P+/N+源区同时形成欧姆接触的方法进行发射极欧姆接触,一方面使得P+源区与Ni欧姆合金化后的比接触电阻率高达10-3Ω·cm2数量级,另一方面还存在一定的肖特基接触现象。本发明的发明人研究发现,在发射极P+欧姆接触区域浅注入一层高浓度的铝离子,有利于控制退火后欧姆合金层中铝的组分,降低了P型4H-SiC欧姆接触的比接触电阻率,解决了4H-SiC P型IGBT发射极P+源区和N+源区同时形成欧姆接触P+源区比接触电阻率高的问题。
图1-11示出了本发明所涉及的4H-SiC P型IGBT的制备过程的一个或多个具体实施方式的主要工艺步骤。从图1-11可以看出,本发明所涉及的4H-SiC P型IGBT的制备方法主要包括以下步骤:
(1)对完成N阱、P+、N+离子注入的4H-SiC P型外延片进行RCA清洗处理,得到经清洗处理后的4H-SiC P型外延片1000,其结构如图1所示。
从图1可以看出,所述经清洗处理后的4H-SiC P型外延片1000包括:
SiC N+衬底1,其为高掺杂的N型碳化硅衬底层;
P缓冲层2,其位于所述SiC N+衬底1的上表面;
P漂移区3,其位于所述P缓冲层2的上表面;
N阱31,其位于所述P漂移区3的上方两侧;
P+源区311,其位于所述N阱31的外侧上方;以及
N+源区312,其位于所述P+源区311中间。
(2)通过CVD(化学气相沉积)在经清洗处理后的4H-SiC P型外延片1000的P漂移区3上表面沉积厚度≥2μm的SiO2层,并采用光刻胶掩膜(图中未示出)作为保护,采用BOE溶液(氟化铵和氢氟酸的质量比为7:1的混合溶液,其中,氟化铵的质量浓度为30.0wt%-40.0wt%,氢氟酸的质量浓度为5.0wt%-8.0wt%)腐蚀所述SiO2层,形成位于4H-SiC P型外延片1000的P漂移区3上表面的离子注入掩膜41(即腐蚀后的SiO2层)和位于4H-SiC P型外延片1000的P+源区311上表面的P+源区离子注入窗口42,然后去除光刻胶掩膜,制得4H-SiC P型IGBT的第一中间体1001,其结构如图2所示。
从图2可以看出,所述4H-SiC P型IGBT的第一中间体1001包括:
SiC N+衬底1,其为高掺杂的N型碳化硅衬底层;
P缓冲层2,其位于所述SiC N+衬底1的上表面;
P漂移区3,其位于所述P缓冲层2的上表面;
N阱31,其位于所述P漂移区3的上方两侧;
P+源区311,其位于所述N阱31的外侧上方;
N+源区312,其位于所述P+源区311中间;
离子注入掩膜41,其位于所述P漂移区3的上表面;以及
P+源区离子注入窗口42,其位于所述P+源区311的上表面。
(3)采用离子注入掩膜41作为保护,通过P+源区离子注入窗口42向4H-SiC P型IGBT的第一中间体1001的P+源区311注入铝离子101,在P+源区离子注入窗口42的正下方的P+源区311的上方内侧形成含铝离子的P++源区313,制得4H-SiC P型IGBT的第二中间体1002,其结构如图3所示。
从图3可以看出,所述4H-SiC P型IGBT的第二中间体1002包括:
SiC N+衬底1,其为高掺杂的N型碳化硅衬底层;
P缓冲层2,其位于所述SiC N+衬底1的上表面;
P漂移区3,其位于所述P缓冲层2的上表面;
N阱31,其位于所述P漂移区3的上方两侧;
P+源区311,其位于所述N阱31的外侧上方;
N+源区312,其位于所述P+源区311中间;
离子注入掩膜41,其位于所述P漂移区3的上表面;
P+源区离子注入窗口42,其位于所述P+源区311的上表面;以及
含铝离子的P++源区313,其位于所述P+源区离子注入窗口42的正下方的P+源区311的上方内侧,厚度为40-60nm,铝离子的掺杂浓度≥2×1020cm-3
(4)采用BOE溶液腐蚀4H-SiC P型IGBT的第二中间体1002中的离子注入掩膜41,所述BOE溶液为氟化铵和氢氟酸的质量比为7:1的混合溶液,其中,氟化铵的质量浓度为30.0wt%-40.0wt%,氢氟酸的质量浓度为5.0wt%-8.0wt%,在4H-SiC P型IGBT的第二中间体1002的P漂移区3的上表面形成一层厚度≥30nm的碳膜(图中未示出)后,进行铝离子注入后的激活退火处理,激活退火处理的条件为:在1600-1800℃的高温Ar气环境下退火2-15min,经激活退火处理后,制得4H-SiC P型IGBT的第三中间体1003,其结构如图4所示。
从图4可以看出,所述4H-SiC P型IGBT的第三中间体1003包括:
SiC N+衬底1,其为高掺杂的N型碳化硅衬底层;
P缓冲层2,其位于所述SiC N+衬底1的上表面;
P漂移区3,其位于所述P缓冲层2的上表面;
N阱31,其位于所述P漂移区3的上方两侧;
P+源区311,其位于所述N阱31的外侧上方;
N+源区312,其位于所述P+源区311中间;以及
含铝离子的P++源区313,其位于所述P+源区离子注入窗口42的正下方的P+源区311的上方内侧。
(5)通过栅氧工艺在4H-SiC P型IGBT第三中间体1003的P漂移区3的上表面生长栅氧化层51(即SiO2层),并在栅氧化层51上表面通过CVD沉积多晶硅,形成多晶硅层52,制得4H-SiC P型IGBT的第四中间体1004,其结构如图5所示。
从图5可以看出,所述4H-SiC P型IGBT的第四中间体1004包括:
SiC N+衬底1,其为高掺杂的N型碳化硅衬底层;
P缓冲层2,其位于所述SiC N+衬底1的上表面;
P漂移区3,其位于所述P缓冲层2的上表面;
N阱31,其位于所述P漂移区3的上方两侧;
P+源区311,其位于所述N阱31的外侧上方;
N+源区312,其位于所述P+源区311中间;
含铝离子的P++源区313,其位于所述P+源区离子注入窗口42的正下方的P+源区311的上方内侧;
栅氧化层51,其位于所述P漂移区3的上表面,厚度为50-100nm;以及
多晶硅层52,其位于所述栅氧化层51的上表面,厚度为
(6)采用光刻胶掩膜(图中未示出)作为保护,刻蚀4H-SiC P型IGBT的第四中间体1004上的栅氧化层51和多晶硅层52,形成刻蚀后的栅氧化层53和多晶硅栅电极54(即刻蚀后的多晶硅层),然后去除光刻胶掩膜,制得4H-SiC P型IGBT的第五中间体1005,其结构如图6所示。
从图6可以看出,所述4H-SiC P型IGBT的第五中间体1005包括:
SiC N+衬底1,其为高掺杂的N型碳化硅衬底层;
P缓冲层2,其位于所述SiC N+衬底1的上表面;
P漂移区3,其位于所述P缓冲层2的上表面;
N阱31,其位于所述P漂移区3的上方两侧;
P+源区311,其位于所述N阱31的外侧上方;
N+源区312,其位于所述P+源区311中间;
含铝离子的P++源区313,其位于所述P+源区离子注入窗口42的正下方的P+源区311的上方内侧;
刻蚀后的栅氧化层53,其位于所述P漂移区3的上表面中部;以及
多晶硅栅电极54,其位于所述刻蚀后的栅氧化层53的上表面。
(7)通过CVD在P+源区311、N+源区312以及多晶硅栅电极54的上表面沉积SiO2,形成SiO2层间介质钝化层55,制得4H-SiC P型IGBT的第六中间体1006,其结构如图7所示。
从图7可以看出,所述4H-SiC P型IGBT的第六中间体1006包括:
SiC N+衬底1,其为高掺杂的N型碳化硅衬底层;
P缓冲层2,其位于所述SiC N+衬底1的上表面;
P漂移区3,其位于所述P缓冲层2的上表面;
N阱31,其位于所述P漂移区3的上方两侧;
P+源区311,其位于所述N阱31的外侧上方;
N+源区312,其位于所述P+源区311中间;
含铝离子的P++源区313,其位于所述P+源区离子注入窗口42的正下方的P+源区311的上方内侧;
刻蚀后的栅氧化层53,其位于所述P漂移区3的上表面中部;
多晶硅栅电极54,其位于所述刻蚀后的栅氧化层53的上表面;以及
SiO2层间介质钝化层55,其覆盖于所述P+源区311、N+源区312以及多晶硅栅电极54的上表面。
(8)通过干法刻蚀SiO2层间介质钝化层55,形成位于含铝离子的P++源区313上表面以及其中间的N+源区312上表面的发射极金属接触窗口6,制得4H-SiC P型IGBT的第七中间体1007,其结构如图8所示。
从图8可以看出,所述4H-SiC P型IGBT的第七中间体1007包括:
SiC N+衬底1,其为高掺杂的N型碳化硅衬底层;
P缓冲层2,其位于所述SiC N+衬底1的上表面;
P漂移区3,其位于所述P缓冲层2的上表面;
N阱31,其位于所述P漂移区3的上方两侧;
P+源区311,其位于所述N阱31的外侧上方;
N+源区312,其位于所述P+源区311中间;
刻蚀后的栅氧化层53,其位于所述P漂移区3的上表面中部;
多晶硅栅电极54,其位于所述刻蚀后的栅氧化层53的上表面;
刻蚀后的SiO2层间介质钝化层56,其覆盖于部分P+源区311上表面和多晶硅栅电极54的上表面;以及
发射极金属接触窗口6,其位于所述含铝离子的P++源区313的上表面以及其中间的N+源区312的上表面。
(9)对4H-SiC P型IGBT的第七中间体1007的发射极金属接触窗口6的上表面以及SiC N+衬底1的底部下表面进行界面调整。界面调整的具体方法如下:首先在120℃下用SPM溶液清洗10min后,再用去离子水冲洗;所述SPM溶液为浓硫酸(质量浓度为98wt%)与双氧水(质量浓度为30wt%)体积比为8:1的混合溶液;然后采用BHF溶液腐蚀15-30s后,再用去离子水冲洗并甩干;所述BHF溶液为氢氟酸(质量浓度为50wt%以上)与去离子水体积比为10:1的混合溶液。然后在发射极金属接触窗口6的上表面以及SiC N+衬底1的底部下表面分别溅射金属镍层61和金属镍层62,制得4H-SiC P型IGBT的第八中间体1008,其结构如图9所示。
从图9可以看出,所述4H-SiC P型IGBT的第八中间体1008包括:
SiC N+衬底1,其为高掺杂的N型碳化硅衬底层;
P缓冲层2,其位于所述SiC N+衬底1的上表面;
P漂移区3,其位于所述P缓冲层2的上表面;
N阱31,其位于所述P漂移区3的上方两侧;
P+源区311,其位于所述N阱31的外侧上方;
N+源区312,其位于所述P+源区311中间;
刻蚀后的栅氧化层53,其位于所述P漂移区3的上表面中部;
多晶硅栅电极54,其位于所述刻蚀后的栅氧化层53的上表面;
刻蚀后的SiO2层间介质钝化层56,其覆盖于部分P+源区311上表面和多晶硅栅电极54的上表面;
发射极金属接触窗口6,其位于所述含铝离子的P++源区313的上表面以及其中间的N+源区312的上表面;
金属镍层61,其位于所述发射极金属接触窗口6的上表面;以及
金属镍层62,其位于所述SiC N+衬底1的底部下表面。
(10)通过RTA(快速热退火)欧姆接触退火处理,将含铝离子的P++源区313以及位于其中间的N+源区312与位于发射极金属接触窗口6上表面的金属镍层61形成第一欧姆合金层71,在SiC N+衬底1的底部下表面形成第二欧姆合金层72;利用光刻胶掩膜(图中未示出)作为保护,腐蚀刻蚀后的SiO2层间介质钝化层56上表面的金属镍,然后去除光刻胶掩膜,制得4H-SiC P型IGBT的第九中间体1009,其结构如图10所示。
从图10可以看出,所述4H-SiC P型IGBT的第九中间体1009包括:
SiC N+衬底1,其为高掺杂的N型碳化硅衬底层;
P缓冲层2,其位于所述SiC N+衬底1的上表面;
P漂移区3,其位于所述P缓冲层2的上表面;
N阱31,其位于所述P漂移区3的上方两侧;
P+源区311,其位于所述N阱31的外侧上方;
N+源区312,其位于所述P+源区311中间;
刻蚀后的栅氧化层53,其位于所述P漂移区3的上表面中部;
多晶硅栅电极54,其位于所述刻蚀后的栅氧化层53的上表面;
刻蚀后的SiO2层间介质钝化层56,其覆盖于部分P+源区311上表面和多晶硅栅电极54的上表面;
第一欧姆合金层71,其位于所述含铝离子的P++源区313以及位于其中间的N+源区312及其上方;以及
第二欧姆合金层72,其位于所述SiC N+衬底1的底部下表面。
(11)对第一欧姆合金层71上表面、刻蚀后的SiO2层间介质钝化层56上表面以及第二欧姆合金层72下表面进行表面处理,具体方法为:首先采用等离子体氧化表面析出的碳元素,所述氧化的时间为600-1000s;然后采用BHF溶液进行表面处理10-15s,所述BHF溶液为氢氟酸(质量浓度为50wt%以上)与去离子水体积比为20:1的混合溶液。经表面处理后,采用金属铝在第一欧姆合金层71上表面和刻蚀后的SiO2层间介质钝化层56上表面进行金属加厚处理,形成第一金属加厚层81;采用钛、镍和银多层金属在第二欧姆合金层72下表面进行金属加厚处理,在第二欧姆合金层72下表面依次形成包含钛层、镍层与银层的第二金属加厚层82,制得4H-SiC P型IGBT,其结构如图11所示。
从图11可以看出,所述4H-SiC P型IGBT包括:
SiC N+衬底1,其为高掺杂的N型碳化硅衬底层;
P缓冲层2,其位于所述SiC N+衬底1的上表面;
P漂移区3,其位于所述P缓冲层2的上表面;
N阱31,其位于所述P漂移区3的上方两侧;
P+源区311,其位于所述N阱31的外侧上方;
N+源区312,其位于所述P+源区311中间;
刻蚀后的栅氧化层53,其位于所述P漂移区3的上表面中部;
多晶硅栅电极54,其位于所述刻蚀后的栅氧化层53的上表面;
刻蚀后的SiO2层间介质钝化层56,其覆盖于部分P+源区311上表面和多晶硅栅电极54的上表面;
第一欧姆合金层71,其位于所述含铝离子的P++源区313以及位于其中间的N+源区312及其上方;
第二欧姆合金层72,其位于所述SiC N+衬底1的底部下表面;
第一金属加厚层81,其位于所述第一欧姆合金层71的上表面以及刻蚀后的SiO2层间介质钝化层56的上表面,厚度为3-4μm;以及
第二金属加厚层82,其位于所述第二欧姆合金层72的下表面,厚度为1-3μm。
根据本发明方法,在步骤(1)中,使用RCA清洗4H-SiC P型外延片。RCA清洗是通过多道清洗去除碳化硅外延片表面的颗粒物质和金属离子。具体工艺流程如下:
(1)SPM清洗:用H2SO4溶液和H2O2溶液按比例配成SPM溶液,SPM溶液具有很强的氧化能力,可将金属氧化后溶于清洗液,并将有机污染物氧化成CO2和H2O。用SPM清洗碳化硅外延片可去除碳化硅外延片表面的有机污物和部分金属。
(2)APM清洗:APM溶液由一定比例的NH4OH溶液、H2O2溶液组成,硅片表面由于H2O2氧化作用生成氧化膜(约6nm呈亲水性),该氧化膜又被NH4OH腐蚀,腐蚀后立即又发生氧化,氧化和腐蚀反复进行,因此附着在硅片表面的颗粒和金属也随腐蚀层而落入清洗液内。
(3)HPM清洗:由HCl溶液和H2O2溶液按一定比例组成的HPM溶液,用于去除硅表面的钠、铁、镁和锌等金属污染物。
(4)DHF清洗:用一定浓度的氢氟酸去除硅片表面的自然氧化膜,而附着在自然氧化膜上的金属也被溶解到清洗液中,同时DHF抑制了氧化膜的形成。
根据本发明方法,在步骤(3)中,P+源区铝离子的注入浓度需满足P+源区对比接触电阻率的要求。从表1的实验结果可以看出,当P+源区铝离子的注入浓度提高到2×1020cm-3时,P+源区的比接触电阻率提高到10-4Ω·cm2数量级。
根据本发明方法,在步骤(10)中,通过调整RTA欧姆接触退火的条件,选择在900℃下退火2min,将P+源区高浓度Al掺杂的4H-SiC消耗,与Ni金属形成欧姆合金接触,P+源区的比接触电阻率提高到10-4Ω·cm2数量级,并表现出良好的欧姆接触特性(如图12(b)所示),避免了高浓度Al掺杂的P型4H-SiC在高温退火过程中形成梯束的问题。
表1
如无特别说明,本发明在制备4H-SiC P型IGBT的过程中采用的方法均为本领域常规方法。
本发明中,通过在发射极P+欧姆接触区域(P+源区)浅注入一层高浓度的铝离子,有利于控制退火后欧姆合金层中铝的组分,降低了P型4H-SiC欧姆接触的比接触电阻率,解决了4H-SiC P型IGBT发射极P+源区和N+源区同时形成良好的欧姆接触P+源区比接触电阻率高的问题。本发明提供的4H-SiC P型IGBT的制备方法具有广阔的应用前景。
应当注意的是,以上所述的实施具体实施方式仅用于解释本发明,并不构成对本发明的任何限制。通过参照典型实施例对本发明进行了描述,但应当理解为其中所用的词语为描述性和解释性词汇,而不是限定性词汇。可以按规定在本发明权利要求的范围内对本发明作出修改,以及在不背离本发明的范围和精神内对本发明进行修订。尽管其中描述的本发明涉及特定的方法、材料和实施方式,但是并不意味着本发明限于其中公开的特定例,相反,本发明可扩展至其他所有具有相同功能的方法和应用。

Claims (10)

1.一种4H-SiC P型绝缘栅双极型晶体管的制备方法,其包括:
步骤A,对完成N阱、P+、N+离子注入的4H-SiC P型外延片进行RCA清洗处理;
步骤B,在经清洗处理后的4H-SiC P型外延片的P漂移区上表面沉积厚度≥2μm的SiO2层,并采用光刻胶掩膜作为保护,腐蚀所述SiO2层,形成位于P漂移区上表面的离子注入掩膜和位于4H-SiC P型外延片的P+源区上表面的P+源区离子注入窗口,然后去除光刻胶掩膜;
步骤C,采用离子注入掩膜作为保护,通过P+源区离子注入窗口向4H-SiC P型外延片的P+源区注入铝离子,在P+源区离子注入窗口的正下方的P+源区的上方内侧形成含铝离子的P++源区;
步骤D,腐蚀所述离子注入掩膜,在4H-SiC P型外延片的P漂移区上表面形成一层碳膜后,进行铝离子注入后的激活退火处理;
步骤E,通过栅氧工艺在4H-SiC P型外延片的P漂移区上表面生长栅氧化层,并在栅氧化层上表面沉积多晶硅,形成多晶硅层;
步骤F,采用光刻胶掩膜作为保护,刻蚀所述栅氧化层和多晶硅层,形成多晶硅栅电极和刻蚀后的多晶硅层,然后去除光刻胶掩膜;
步骤G,在P+源区、N+源区以及多晶硅栅电极的上表面沉积SiO2,形成SiO2层间介质钝化层;
步骤H,刻蚀所述SiO2层间介质钝化层,形成位于含铝离子的P++源区上表面以及其中间的N+源区上表面的发射极金属接触窗口;
步骤I,在发射极金属接触窗口上表面以及SiC N+衬底的底部下表面分别溅射金属镍层,然后通过欧姆接触退火处理,将含铝离子的P++源区以及位于其中间的N+源区与发射极金属接触窗口上表面的金属镍层形成第一欧姆合金层,在SiC N+衬底的底部下表面形成第二欧姆合金层;利用光刻胶掩膜作为保护,腐蚀所述SiO2层间介质钝化层上表面的金属镍,然后去除光刻胶掩膜;
步骤J,在第一欧姆合金层上表面和腐蚀后的SiO2层间介质钝化层上表面进行金属加厚处理,形成第一金属加厚层,并在第二欧姆合金层下表面进行金属加厚处理,形成第二金属加厚层,制得所述4H-SiC P型绝缘栅双极型晶体管。
2.根据权利要求1所述的制备方法,其特征在于,在步骤B中,采用BOE溶液腐蚀所述SiO2层;所述BOE溶液为氟化铵和氢氟酸的质量比为7:1的混合溶液。
3.根据权利要求1或2所述的制备方法,其特征在于,在步骤C中,所述含铝离子的P++源区的厚度为40-60nm;所述含铝离子的P++源区中铝离子的掺杂浓度≥2×1020cm-3
4.根据权利要求1-3中任意一项所述的制备方法,其特征在于,在步骤D中,采用BOE溶液腐蚀所述离子注入掩膜;所述碳膜的厚度≥30nm;
优选所述激活退火处理的温度为1600-1800℃;优选所述激活退火处理的时间为2-15min;优选所述激活退火处理在惰气气氛下进行,优选所述惰气为氩气。
5.根据权利要求1-4中任意一项所述的制备方法,其特征在于,在步骤E中,所述栅氧化层的厚度为50-100nm;所述多晶硅层的厚度为
6.根据权利要求1-5中任意一项所述的制备方法,其特征在于,在步骤I中,在分别溅射金属镍层之前,还包括对发射极金属接触窗口上表面以及SiC N+衬底的底部下表面进行界面调整处理的步骤:
S1,在120℃下采用SPM溶液清洗10min后,再用去离子水冲洗;所述SPM溶液为浓硫酸与双氧水体积比为8:1的混合溶液;
S2,采用BHF溶液腐蚀15-30s后,再用去离子水冲洗并干燥;所述BHF溶液为氢氟酸与去离子水体积比为10:1的混合溶液。
7.根据权利要求1-6中任意一项所述的制备方法,其特征在于,在步骤I中,所述欧姆接触退火处理的温度为800-970℃,优选为800-900℃;所述欧姆接触退火处理的时间为2-5min。
8.根据权利要求1-7中任意一项所述的制备方法,其特征在于,在步骤I中,采用SPM溶液腐蚀所述SiO2层间介质钝化层上表面的金属镍,所述腐蚀在110-130℃下进行。
9.根据权利要求1-8中任意一项所述的制备方法,其特征在于,在步骤J中,在第一欧姆合金层上表面和刻蚀后的SiO2层间介质钝化层上表面以及第二欧姆合金层下表面进行金属加厚处理之前,还包括对第一欧姆合金层上表面和刻蚀后的SiO2层间介质钝化层上表面以及第二欧姆合金层下表面进行表面处理的步骤:
T1,采用等离子体氧化表面析出的碳元素,所述氧化的时间为600-1000s;
T2,采用BHF溶液进行表面处理10-15s,所述BHF溶液为氢氟酸与去离子水体积比为20:1的混合溶液。
10.根据权利要求1-9中任意一项所述的制备方法,其特征在于,在步骤J中,所述第一金属加厚层为金属铝层,所述第一金属加厚层的厚度为3-4μm;所述第二金属加厚层为由钛层、镍层与银层组成的多层金属层,所述第二金属加厚层的厚度为1-3μm。
CN201610785087.7A 2016-08-31 2016-08-31 一种4H-SiC P型绝缘栅双极型晶体管的制备方法 Active CN107785258B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610785087.7A CN107785258B (zh) 2016-08-31 2016-08-31 一种4H-SiC P型绝缘栅双极型晶体管的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610785087.7A CN107785258B (zh) 2016-08-31 2016-08-31 一种4H-SiC P型绝缘栅双极型晶体管的制备方法

Publications (2)

Publication Number Publication Date
CN107785258A true CN107785258A (zh) 2018-03-09
CN107785258B CN107785258B (zh) 2020-08-28

Family

ID=61450961

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610785087.7A Active CN107785258B (zh) 2016-08-31 2016-08-31 一种4H-SiC P型绝缘栅双极型晶体管的制备方法

Country Status (1)

Country Link
CN (1) CN107785258B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109087850A (zh) * 2018-06-20 2018-12-25 中国电子科技集团公司第五十五研究所 SiC表面欧姆接触优化方法
CN109712887A (zh) * 2018-12-17 2019-05-03 成都森未科技有限公司 一种半导体器件集电区的制造方法
CN112928017A (zh) * 2021-04-02 2021-06-08 杭州中欣晶圆半导体股份有限公司 有效去除硅片表面金属的清洗方法
CN113394090A (zh) * 2021-06-11 2021-09-14 西安微电子技术研究所 一种n型低电阻率的4H-SiC欧姆接触制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120280252A1 (en) * 2011-05-06 2012-11-08 Sei-Hyung Ryu Field Effect Transistor Devices with Low Source Resistance
CN103367405A (zh) * 2012-03-26 2013-10-23 株式会社东芝 半导体装置及其制造方法
CN103928321A (zh) * 2014-04-21 2014-07-16 西安电子科技大学 碳化硅绝缘栅双极型晶体管的制备方法
CN104718604A (zh) * 2012-10-23 2015-06-17 富士电机株式会社 半导体装置的制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120280252A1 (en) * 2011-05-06 2012-11-08 Sei-Hyung Ryu Field Effect Transistor Devices with Low Source Resistance
CN103367405A (zh) * 2012-03-26 2013-10-23 株式会社东芝 半导体装置及其制造方法
CN104718604A (zh) * 2012-10-23 2015-06-17 富士电机株式会社 半导体装置的制造方法
CN103928321A (zh) * 2014-04-21 2014-07-16 西安电子科技大学 碳化硅绝缘栅双极型晶体管的制备方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109087850A (zh) * 2018-06-20 2018-12-25 中国电子科技集团公司第五十五研究所 SiC表面欧姆接触优化方法
CN109712887A (zh) * 2018-12-17 2019-05-03 成都森未科技有限公司 一种半导体器件集电区的制造方法
CN112928017A (zh) * 2021-04-02 2021-06-08 杭州中欣晶圆半导体股份有限公司 有效去除硅片表面金属的清洗方法
CN113394090A (zh) * 2021-06-11 2021-09-14 西安微电子技术研究所 一种n型低电阻率的4H-SiC欧姆接触制造方法
CN113394090B (zh) * 2021-06-11 2023-01-31 西安微电子技术研究所 一种n型低电阻率的4H-SiC欧姆接触制造方法

Also Published As

Publication number Publication date
CN107785258B (zh) 2020-08-28

Similar Documents

Publication Publication Date Title
CN106783558B (zh) 一种低导通电阻氢终端金刚石场效应晶体管及其制备方法
CN101789446B (zh) 一种双异质结mos-hemt器件
CN107785258A (zh) 一种4H‑SiC P型绝缘栅双极型晶体管的制备方法
CN105810722A (zh) 一种碳化硅mosfet器件及其制备方法
CN107240605A (zh) 一种GaN MIS沟道HEMT器件及制备方法
CN105047539B (zh) 提高SiC MOSFET沟道迁移率的方法
CN106876256A (zh) SiC双槽UMOSFET器件及其制备方法
CN103928309B (zh) N沟道碳化硅绝缘栅双极型晶体管的制备方法
CN106684146B (zh) 一种栅自对准型碳化硅mosfet及其制备方法
CN107180759A (zh) 一种增强型P型栅GaN HEMT器件的制作方法
CN107230625A (zh) 氮化镓晶体管及其制造方法
CN107230617A (zh) 氮化镓半导体器件的制备方法
CN109686667A (zh) 一种SiC基MOS器件及其制备方法和应用
CN112599603A (zh) 基于纵向肖特基源隧穿结的准垂直场效应晶体管及方法
CN207068860U (zh) 一种GaN MIS沟道HEMT器件
CN106571387A (zh) 基于高K材料的叠栅AlGaN/GaN高电子迁移率MOS器件
CN105280503A (zh) 提高横向导电结构SiC MOSFET沟道迁移率的方法
CN104716189A (zh) 一种具有界面钝化层的锑化镓基半导体器件及其制备方法
CN106876471A (zh) 双槽umosfet器件
CN110676172B (zh) 一种实现低导通电阻的增强型氮化镓晶体管的方法
CN107240549A (zh) 一种GaN HEMT器件的制作方法
CN209418507U (zh) 一种常关型SiC基DMOSFET器件
CN105161526A (zh) 提高垂直导电结构 SiC MOSFET沟道迁移率的方法
CN112614889A (zh) 基于纵向肖特基源隧穿结的全垂直场效应晶体管及方法
CN105140285B (zh) 一种垂直导电结构SiC MOSFET功率器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200930

Address after: 412001 Room 309, floor 3, semiconductor third line office building, Tianxin hi tech park, Shifeng District, Zhuzhou City, Hunan Province

Patentee after: Zhuzhou CRRC times Semiconductor Co.,Ltd.

Address before: The age of 412001 in Hunan Province, Zhuzhou Shifeng District Road No. 169

Patentee before: ZHUZHOU CRRC TIMES ELECTRIC Co.,Ltd.

TR01 Transfer of patent right