CN110676172B - 一种实现低导通电阻的增强型氮化镓晶体管的方法 - Google Patents

一种实现低导通电阻的增强型氮化镓晶体管的方法 Download PDF

Info

Publication number
CN110676172B
CN110676172B CN201910836167.4A CN201910836167A CN110676172B CN 110676172 B CN110676172 B CN 110676172B CN 201910836167 A CN201910836167 A CN 201910836167A CN 110676172 B CN110676172 B CN 110676172B
Authority
CN
China
Prior art keywords
gallium nitride
barrier layer
etching
titanium oxide
titanium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910836167.4A
Other languages
English (en)
Other versions
CN110676172A (zh
Inventor
蔡宇韬
王洋
刘雯
赵策洲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Jiaotong Liverpool University
Original Assignee
Xian Jiaotong Liverpool University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Jiaotong Liverpool University filed Critical Xian Jiaotong Liverpool University
Priority to CN201910836167.4A priority Critical patent/CN110676172B/zh
Publication of CN110676172A publication Critical patent/CN110676172A/zh
Application granted granted Critical
Publication of CN110676172B publication Critical patent/CN110676172B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40Oxides
    • C23C16/405Oxides of refractory metals or yttrium
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523Pulsed gas flow or change of composition over time
    • C23C16/45525Atomic layer deposition [ALD]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开一种实现低导通电阻的增强型氮化镓晶体管的方法,该氮化镓晶体管包括硅衬底;依次设于衬底上的氮化镓沟道层、铝镓氮势垒层;与铝镓氮势垒层相接触的源极和漏极;设于铝镓氮势垒层上除源极漏极以外区域的钝化层;刻蚀掉栅下的钝化层和部分栅下铝镓氮势垒层后形成凹槽结构的栅极。栅极第一层为p型氧化钛,第二层为金属层,p型氧化钛作为栅介质,使得零栅压时耗尽栅极下方的二维电子气,实现增强型的金属绝缘体半导体场效应晶体管结构,同时具有较低的漏电和较高的击穿电压。

Description

一种实现低导通电阻的增强型氮化镓晶体管的方法
技术领域
本发明属于半导体制造领域,涉及一种使用栅介质去实现低导通电阻的晶体管的方法以及通过该方法制得的半导体器件,具体涉及一种使用p型氧化钛实现低导通电阻的增强型氮化镓晶体管的方法以及制得的增强型金属绝缘体半导体场效应晶体管。
背景技术
氮化镓半导体材料具有带隙宽度大、耐压能力高的优点,引起了研究学者的浓厚兴趣,可广泛应用于高温、高频、大功率电子器件。在常温下其禁带宽度为3.4eV,原子间结合力强、化学性质稳定,临界击穿电场大、饱和电子迁移率高和耐温性能良好,作为高频高功率器件被广泛应用。氮化镓高电子迁移率晶体管(GaN HEMT)的工作原理是依靠AlGaN/GaN异质结特有的压电效应与自发极化两种效应所产生的内建极化电场,在AlGaN/GaN界面生成高浓度二维电子气形成导电沟道。最常见实现增强型氮化镓HEMT的方法就是使用凹槽增强型结构,这种结构是通过对栅极区进行刻蚀减薄二维电子气上方的AlGaN势垒层而形成增强型。但是,这种方法中,阈值电压过低(一般不超过1V),为了提高阈值电压还需增加介质层。介质层的选择也十分重要,如介质层与AlGaN势垒层界面处存在较高密度的界面态,导通电阻较大,会增大器件的阈值的不稳定,对器件的开关效率造成较大影响。
因此,针对上述技术问题,需要提供一种使用栅介质去实现低导通电阻的增强型氮化镓半导体器件,以克服上述缺陷。
发明内容
氧化钛是一种特殊的氧化物,在钛和氧的不同比例条件下,改变其电学特性。P型氧化钛介质提拉栅极下方二维电子气沟道中的费米能级,耗尽栅极下方的二维电子气浓度,实现零栅压下的常关器件
本发明提供一种由P型氧化钛作为栅介质,实现低导通电阻的增强型氮化镓高电子迁移率晶体管的方法,步骤如下:
(1)在衬底上使用MOCVD依次生长GaN沟道层、AlGaN势垒层。
(2)在AlGaN/GaN结构的样品上,通过光刻以及ICP刻蚀技术形成有源区台面。
(3)在有源区台面上通过电子束蒸发源、漏电极材料,制备出源、漏的合金电极。并且在氮气氛围中进行快速热退火,形成欧姆接触。
(4)在样品上使用PECVD或者ICPCVD或者LPCVD,并利用光刻以及刻蚀方法完全刻蚀栅下的钝化层。
(5)利用ICP刻蚀或者氧化和湿法刻蚀循环的方法刻蚀部分栅下的AlGaN势垒层,形成凹槽结构。
(6)将样品放入ALD或者PEALD设备中,利用氧源和钛前驱体源,淀积氧化钛作为栅介质。
(7)淀积完成后,将样品放入退火炉中,氮气氛围中退火,使本征氧化钛介质反应成为P型氧化钛介质。
(8)通过电子束蒸发出栅极区的金属电极。
优选的是,在步骤(1)中,衬底可以选用硅或者蓝宝石或者碳化硅。
优选的是,在步骤(1)中,GaN沟道层的厚度在0~6000nm。
优选的是,在步骤(1)中,AlGaN势垒层的厚度在0~50nm。
优选的是,在步骤(1)中,AlGaN势垒层中Al的组分为0~1。
优选的是,在步骤(2)中,ICP刻蚀使用的气体为Cl2或者BCl3或者Cl2/BCl3混合气体。
优选的是,在步骤(2)中ICP刻蚀深度为0~1000nm。
优选的是,在步骤(3)中,源、漏欧姆接触电极材料为:钛、铝、镍、金、氮化钛、铂、钨、硅、硒等中的一种或者多种的组合。
优选的是,在步骤(3)中,快速热退火温度为700°C~900°C,快速热退火时间为30s~60s。
优选的是,在步骤(4)中,钝化层可以是SiO2、SiON 、Si3N4中的一种或多种的组合;
优选的是,在步骤(4)中所述的钝化层厚度为1nm~1000nm。
优选的是,在步骤(5)中,所述的刻蚀技术可以是使用Cl2或者BCl3或者Cl2/BCl3混合气体的干法刻蚀技术;或者可以是使用氧气氧化,HCl或者KOH溶液刻蚀的湿法刻蚀技术。
优选的是,在步骤(5)中刻蚀深度为0~50nm。
优选的是,在步骤(6)中,ALD或者PEALD设备反应室的温度为25℃~400℃,优选为200 ℃~300℃,真空范围为1pa~500pa;
优选的是,在步骤(6)中淀积氧化钛厚度为1nm~500nm,优选为3nm~50nm。
优选的是,在步骤(7)中热退火温度为25°C~600°C,快速热退火时间为1s~600s。
优选的是,在步骤(8)中栅电极材料为:钛、铝、镍、金、氮化钛、铂、钨、硅、硒等中的一种或者多种的组合。优选Ni/Au的组合,Ni厚度为50nm ~ 100nm,金属Au厚度为40nm~120nm。
本发明的优点是:本发明的p型半导体氧化钛可以提拉下方二维电子气沟道中的费米能级,耗尽栅极下方的二维电子气或大大降低二维电子气的浓度。实现零栅压下的常关器件;通过形成栅极凹槽结构,可以减薄AlGaN势垒层,降低AlGaN势垒层和GaN沟道层界面处形成的二维电子气的浓度,提高器件的阈值电压使其向正向转移,从而实现具有较高阈值电压便于实际应用的增强型器件。
附图说明
下面结合附图及实施例对本发明作进一步描述:
图1为AlGaN/GaN异质结结构衬底截面图;
图2为形成源漏极欧姆接触电极后的器件截面图;
图3为完全刻蚀栅下的钝化层后的器件截面图;
图4为部分刻蚀栅下的势垒层后的器件截面图;
图5为形成P型氧化钛栅介质后的器件截面图;
图6为制造完成后的器件截面图。
具体实施方式
实施例1
利用p型氧化钛实现低导通电阻的增强型氮化镓晶体管的方法包括:
第一、在衬底上依次生长GaN沟道层和AlGaN势垒层,形成AlGaN/GaN结构的样品。
第二、在AlGaN/GaN结构的样品上形成有源区台面,通过电子束蒸发在有源区台面制备源、漏区的合金电极,且源极和漏极在700℃~900℃的氮气氛围中进行快速退火30s~60s形成欧姆接触。
第三、通过PECVD或者ICPCVD或者LPCVD方式在源极和漏极之间的AlGaN势垒层上沉积出氮化硅、二氧化硅、硅铝氮中一种或几种的组合而成的钝化层,且钝化层与AlGaN势垒层的层积厚度不超过合金电极的厚度。
第四、通过光刻以及干法刻蚀方法刻蚀掉栅电极下的钝化层,刻蚀并延伸至AlGaN势垒层上形成凹槽结构, 保留凹槽底的AlGaN势垒层。
第五、以水、双氧水、氧气和臭氧作为氧源,三甲基钛、三乙基钛和二异丁基钛作为前驱体源,在温度25 ℃~400℃、压力1Pa~500Pa的条件下在刻蚀区内淀积氧化钛;再对氧化钛在25℃ ~ 600℃的氮气氛围中退火1s~600s,使本征氧化钛介质反应成为P型氧化钛介质。
第六、通过电子束蒸发Ni/Au(50nm/100nm)两种材料,采用剥离工艺制备出栅极区的金属电极。
基于上述方法步骤,其中涉及到的工艺参数具体取值如下表所示:
序号 源、漏极快速热退火温度(℃) 源、漏极快速热退火时间(s) 氧化钛沉积温度(℃) 氧化钛沉积压力(Pa) P型氧化钛介质退火温度(℃) P型氧化钛介质退火时间(s)
1 870 45 200 14 300 600
2 870 45 200 14 400 600
3 870 45 300 14 400 1200
4 870 45 300 14 500 1200
实施例2:
利用P型氧化钛实现低导通电阻的增强型氮化镓晶体管的方法,步骤如下:
1、在硅或者蓝宝石或者碳化硅的衬底上使用MOCVD依次生长GaN沟道层、AlGaN势垒层。其中,GaN沟道层的厚度在0~6000nm,AlGaN势垒层的厚度在0~50nm。
2、在AlGaN/GaN结构的样品上,通过光刻以及ICP刻蚀技术形成有源区台面,ICP刻蚀深度为0~1000nm。
3、在有源区台面上通过电子束蒸发源、漏电极材料,并且在氮气氛围中进行快速热退火,形成欧姆接触,制备出源、漏的合金电极。
4、在样品上使用PECVD或者ICPCVD或者LPCVD设备处理,并利用光刻以及刻蚀方法完全刻蚀栅下的钝化层,钝化层厚度为1nm~1000nm。
5、利用ICP刻蚀或者氧化和湿法刻蚀循环的方法刻蚀部分栅下的AlGaN势垒层,形成凹槽结构,凹槽深度为0~50nm, 保留1~25nm 厚度的AlGaN势垒层。
6、将样品放入ALD或者PEALD设备中,利用氧源和钛前驱体源,淀积氧化钛作为栅介质;其中,淀积的氧化钛厚度为1nm~500nm,优选为3nm~50nm。
7、淀积完成后,将样品放入退火炉中,在氮气氛围中退火,使本征氧化钛介质反应成为P型氧化钛介质。
8、通过电子束蒸发出栅极区的金属电极,优选为Ni/Au的组合为栅电极材料,Ni厚度为50nm ~ 100nm,金属Au厚度为40nm~120nm。
基于上述方法步骤中,所涉及的各层厚参数具体取值如下表所示:
序号 GaN沟道层厚度(nm) AlGaN势垒层厚度(nm) 有源区台面ICP刻蚀深度(nm) 钝化层厚度(nm) AlGaN势垒层上凹槽深度(nm) 淀积的氧化钛厚度(nm) 金属栅极中Ni厚度(nm) 金属栅极中Au厚度(nm)
1 4200 25 500 100 23 5 50 80
2 4200 25 500 100 23 10 50 80
3 4200 25 500 100 23 25 50 80
4 4200 25 500 100 23 20 50 80
实施例3:
如附图1-6所示,一种实现低导通电阻的增强型氮化镓晶体管的方法,其步骤包括:
1.在Si衬底上,首先用MOCVD生长一层420μm GaN沟道层,并在其之上生长一层25nm的AlGaN势垒层,其横截面图如图1所示。
2.在以上结构的氮化镓异质结衬底上,通过光刻以及ICP刻蚀技术形成有源区台面。通过电子束蒸发Ti/Al/Ni/Au(30nm/120nm/60nm/60nm)四种材料,采用剥离工艺制备出源、漏区的金属电极。并且在860℃的氮气氛围中进行快速退火40s,形成欧姆接触,其横截面图如图2所示。
3.在源、漏两极形成欧姆接触之后,立即在样片上使用PECVD、ICPCVD或者LPCVD生长200nm 氮化硅、二氧化硅、硅铝氮中一种或几种的组合作为钝化层,并通过光刻以及干法刻蚀方法完全刻蚀栅电极区域下的钝化层,结构如图3所示。
4.在以上结构的基础上,利用氧化和湿法刻蚀循环的方法,可以慢速、均匀刻蚀掉部分栅电极区域下的AlGaN势垒层,形成凹槽结构。保留约5nm的栅下AlGaN势垒层在GaN沟道层之上。刻蚀掉部分AlGaN势垒层可以大大降低栅极下方的二维电子气的浓度,而剩余5nm的栅下AlGaN势垒层可以保留AlGaN/GaN异质结沟道结构,保持器件沟道高迁移率的特点。结构如图4所示。
5.在以上结构的基础上,将样品放入原子层淀积设备中,利用去离子水作为氧源,四(二甲氨基)钛作为前驱体源,腔体温度为200℃,腔体压力约为50Pa,在刻蚀掉的区域内淀积10nm厚的氧化钛作为栅介质。
6.在氧化钛淀积完毕后,将样品放入退火炉中,在400℃的氮气氛围中退火360s,使本征氧化钛介质反应成为P型氧化钛介质。在部分刻蚀掉AlGaN势垒层的基础上,P型氧化钛介质提拉栅极下方二维电子气沟道中的费米能级,耗尽栅极下方的二维电子气浓度,实现零栅压下的常关器件。
通过电子束蒸发Ni/Au(50nm/100nm)两种材料,采用剥离工艺制备出栅极区的金属电极。结构如图6所示。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明的。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明的所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。

Claims (9)

1.一种实现低导通电阻的增强型氮化镓晶体管的方法,其特征在于:步骤包括:
第一、在衬底上依次生长GaN沟道层和AlGaN势垒层,形成AlGaN/GaN结构的样品;
第二、在AlGaN/GaN结构的样品上形成有源区台面,通过电子束蒸发在有源区台面制备源、漏区的合金电极,且源极和漏极在700℃~900℃ 的氮气氛围中进行快速退火30s~60s形成欧姆接触;
第三、通过PECVD或者ICPCVD或者LPCVD方式在源极和漏极之间的AlGaN势垒层上沉积出氮化硅、二氧化硅、硅铝氮中一种或几种的组合而成的钝化层,且钝化层与AlGaN势垒层的层积厚度不超过合金电极的厚度;
第四、通过光刻以及干法刻蚀方法刻蚀掉栅电极下的钝化层,刻蚀并延伸至AlGaN势垒层上形成凹槽结构,保留凹槽底的AlGaN势垒层;
第五、以三甲基钛、三乙基钛和二异丁基钛作为前驱体源,在刻蚀区内淀积氧化钛;并对氧化钛进行退火,使本征氧化钛介质反应成为P型氧化钛介质;
第六、以钛、铝、镍、金、氮化钛、铂、钨中的一种或者多种的组合作为栅电极材料,在绝缘层上形成金属栅极。
2. 根据权利要求1所述的一种实现低导通电阻的增强型氮化镓晶体管的方法,其特征在于:所述第五步中:以水、双氧水、氧气和臭氧作为氧源,三甲基钛、三乙基钛和二异丁基钛作为前驱体源,在温度25 ℃~400℃、压力1Pa~500Pa的条件下在刻蚀区内淀积氧化钛;再对氧化钛在25℃ ~ 600℃但不包括25℃的氮气氛围中退火1s~600s,使本征氧化钛介质反应成为P型氧化钛介质。
3.根据权利要求1所述的一种实现低导通电阻的增强型氮化镓晶体管的方法,其特征在于:所述有源区台面的刻蚀方法选用:Cl2或者BCl3或者Cl2/BCl3混合气体的干法刻蚀;或选用O2气体氧化,HCl或者KOH或者TMAH溶液刻蚀的湿法刻蚀。
4.根据权利要求1所述的一种实现低导通电阻的增强型氮化镓晶体管的方法,其特征在于:所述源极、漏极的材料为:钛、铝、镍、金、氮化钛、铂、钨、硅、硒中的一种或者多种的组合。
5.根据权利要求1所述的一种实现低导通电阻的增强型氮化镓晶体管的方法,其特征在于:所述的衬底是硅或者蓝宝石或者碳化硅。
6.根据权利要求1所述的一种实现低导通电阻的增强型氮化镓晶体管的方法,其特征在于:所述的AlGaN势垒层中Al的组分为0~1,但不包括0。
7.根据权利要求1所述的一种实现低导通电阻的增强型氮化镓晶体管的方法,其特征在于:所述第一步中:所述GaN沟道层的厚度在0~6000nm,但不包括0nm;所述AlGaN势垒层的厚度在0~50nm,但不包括0nm。
8.根据权利要求1所述的一种实现低导通电阻的增强型氮化镓晶体管的方法,其特征在于:所述第三步中:所述钝化层厚度为0nm~1000nm,但不包括0nm。
9.根据权利要求8所述的一种实现低导通电阻的增强型氮化镓晶体管的方法,其特征在于:所述第四步中:钝化层被刻蚀穿透,刻蚀区延伸至AlGaN势垒层并形成刻蚀深度为0~50nm,但不包括0nm的凹槽,保留的AlGaN势垒层的厚度为1~25nm。
CN201910836167.4A 2019-09-05 2019-09-05 一种实现低导通电阻的增强型氮化镓晶体管的方法 Active CN110676172B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910836167.4A CN110676172B (zh) 2019-09-05 2019-09-05 一种实现低导通电阻的增强型氮化镓晶体管的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910836167.4A CN110676172B (zh) 2019-09-05 2019-09-05 一种实现低导通电阻的增强型氮化镓晶体管的方法

Publications (2)

Publication Number Publication Date
CN110676172A CN110676172A (zh) 2020-01-10
CN110676172B true CN110676172B (zh) 2023-06-30

Family

ID=69076022

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910836167.4A Active CN110676172B (zh) 2019-09-05 2019-09-05 一种实现低导通电阻的增强型氮化镓晶体管的方法

Country Status (1)

Country Link
CN (1) CN110676172B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113053742B (zh) * 2021-03-12 2024-06-11 浙江集迈科微电子有限公司 GaN器件及制备方法
CN115579290B (zh) * 2022-12-13 2023-03-10 江苏能华微电子科技发展有限公司 一种p-GaN增强型器件制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105720097A (zh) * 2016-04-28 2016-06-29 中国科学院半导体研究所 增强型高电子迁移率晶体管及制备方法、半导体器件
CN108987474A (zh) * 2018-06-04 2018-12-11 北京大学深圳研究生院 一种增强型高电子迁移率晶体管及其制备方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105720097A (zh) * 2016-04-28 2016-06-29 中国科学院半导体研究所 增强型高电子迁移率晶体管及制备方法、半导体器件
CN108987474A (zh) * 2018-06-04 2018-12-11 北京大学深圳研究生院 一种增强型高电子迁移率晶体管及其制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Positive Threshold Voltage Shift in AlGaN/GaN HEMTs and E-Mode Operation By AlxTi1-xO based Gate Stack Engineering;Sayak Dutta Grupta et al;《IEEE Transactions on Electron Devices》;IEEE;20190521;第66卷(第6期);第2544-2549页 *

Also Published As

Publication number Publication date
CN110676172A (zh) 2020-01-10

Similar Documents

Publication Publication Date Title
CN110581068A (zh) 一种使用栅介质去实现低导通电阻的增强型氮化镓晶体管的方法
CN110648914B (zh) 一种提升氮化镓晶体管击穿电压的方法
CN103930978B (zh) 场效应晶体管及其制造方法
CN111916351A (zh) 半导体器件及其制备方法
CN106033724A (zh) Iii族氮化物增强型hemt及其制备方法
CN110660643A (zh) 一种优化氮化镓高电子迁移率晶体管钝化的方法
CN110676172B (zh) 一种实现低导通电阻的增强型氮化镓晶体管的方法
CN106158960A (zh) 基于数字化湿法栅刻蚀技术形成GaN增强型MOSFET及制备方法
JP2003059946A (ja) GaN系半導体装置
CN111933708B (zh) 一种氮化镓mis-hemt钝化设计及其制备方法
CN116387246A (zh) p-GaN增强型MIS-HEMT器件及其制备方法
CN114121655B (zh) 一种基于增强型器件的自终止刻蚀方法及器件
CN113257896B (zh) 多场板射频hemt器件及其制备方法
US9236441B2 (en) Nitride-based semiconductor device and method for manufacturing the same
CN110676166B (zh) P-GaN帽层的FinFET增强型器件及制作方法
JP4850410B2 (ja) 窒化物半導体装置及びその製造方法
CN115588616B (zh) 一种增强型氮化镓高电子迁移率晶体管制造方法及器件
CN116613065B (zh) 一种增强型氮化镓hemt器件及制造方法
CN112736137B (zh) 增强型HEMT的p型氮化物栅的制备方法、增强型氮化物HEMT及其制备方法
CN112768508B (zh) 背栅全控型AlGaN/GaN异质结增强型功率HEMT器件及制备方法
Tang et al. Recess-Patterned Ohmic Contact Technology for AlGaN/GaN Heterostructures
CN108695383B (zh) 实现高频mis-hemt的方法及mis-hemt器件
TWI685970B (zh) 半導體結構
CN115472691A (zh) 一种晶体管及其制备方法
CN108666360B (zh) 一种提高GaN L-FER反向击穿电压的器件结构及实现方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant