CN108987474A - 一种增强型高电子迁移率晶体管及其制备方法 - Google Patents
一种增强型高电子迁移率晶体管及其制备方法 Download PDFInfo
- Publication number
- CN108987474A CN108987474A CN201810572026.1A CN201810572026A CN108987474A CN 108987474 A CN108987474 A CN 108987474A CN 201810572026 A CN201810572026 A CN 201810572026A CN 108987474 A CN108987474 A CN 108987474A
- Authority
- CN
- China
- Prior art keywords
- grid
- layer
- source electrode
- gate
- concave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 27
- 229910052751 metal Inorganic materials 0.000 claims abstract description 77
- 239000002184 metal Substances 0.000 claims abstract description 77
- 238000000407 epitaxy Methods 0.000 claims abstract description 59
- 230000004888 barrier function Effects 0.000 claims abstract description 35
- 238000000151 deposition Methods 0.000 claims abstract description 25
- 239000010410 layer Substances 0.000 claims description 184
- 238000000034 method Methods 0.000 claims description 45
- 238000005530 etching Methods 0.000 claims description 44
- 230000008569 process Effects 0.000 claims description 22
- 238000005036 potential barrier Methods 0.000 claims description 18
- 239000000956 alloy Substances 0.000 claims description 12
- 229910045601 alloy Inorganic materials 0.000 claims description 12
- 239000010931 gold Substances 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 9
- 238000001259 photo etching Methods 0.000 claims description 8
- 230000008021 deposition Effects 0.000 claims description 6
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 230000005533 two-dimensional electron gas Effects 0.000 claims description 6
- 239000011241 protective layer Substances 0.000 claims description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 230000003628 erosive effect Effects 0.000 claims 1
- 238000004347 surface barrier Methods 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract description 11
- 238000001556 precipitation Methods 0.000 abstract description 2
- 229910002601 GaN Inorganic materials 0.000 description 68
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 68
- 239000000463 material Substances 0.000 description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 239000010936 titanium Substances 0.000 description 10
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- CPLXHLVBOLITMK-UHFFFAOYSA-N Magnesium oxide Chemical compound [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 7
- 238000000231 atomic layer deposition Methods 0.000 description 7
- 229910017083 AlN Inorganic materials 0.000 description 6
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 238000009616 inductively coupled plasma Methods 0.000 description 6
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- 238000005240 physical vapour deposition Methods 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 5
- 229910052681 coesite Inorganic materials 0.000 description 4
- 229910052906 cristobalite Inorganic materials 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 230000001590 oxidative effect Effects 0.000 description 4
- 229910052682 stishovite Inorganic materials 0.000 description 4
- 229910052905 tridymite Inorganic materials 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- NWAIGJYBQQYSPW-UHFFFAOYSA-N azanylidyneindigane Chemical compound [In]#N NWAIGJYBQQYSPW-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 238000011049 filling Methods 0.000 description 3
- 239000000395 magnesium oxide Substances 0.000 description 3
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 238000001289 rapid thermal chemical vapour deposition Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 229910052593 corundum Inorganic materials 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 2
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- HYXGAEYDKFCVMU-UHFFFAOYSA-N scandium(III) oxide Inorganic materials O=[Sc]O[Sc]=O HYXGAEYDKFCVMU-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910001845 yogo sapphire Inorganic materials 0.000 description 2
- 229910017109 AlON Inorganic materials 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000007792 gaseous phase Substances 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000004408 titanium dioxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Abstract
一种增强型HEMT及其制备方法，该增强型HEMT包括GaN外延片、分别位于GaN外延片两端的源极和漏极及位于源极和漏极之间的栅极，该栅极包括多个凹型栅槽，该凹型栅槽表面直接沉积有栅极金属层形成肖特基栅极，或依次沉积栅介质层和栅极金属层形成MIS栅极，凹型栅槽的底部位于GaN外延片的势垒层内，其总长度等于预设栅长，保证了足够的栅极控制能力；各凹型栅槽的深度沿远离源电极的方向依次减小，使得沟道中电子耗尽程度依次减弱，保证了沟道中存在足够的电子，这样能够在实现增强型的基础上维持大电流的特性，从而减小了沟道的导通电阻，降低了器件的功耗。
Description
技术领域
本发明涉及半导体器件技术领域，具体涉及一种增强型高电子迁移率晶体管(High Electron Mobility Transistor，HEMT)及其制备方法。
背景技术
随着高效完备的功率转换电路以及半导体材料与技术的发展，具有低功耗和高速特性的功率器件受到了广泛的关注，宽禁带化合物半导体材料和器件成为半导体电子器件领域的主力军，以GaN(氮化镓)为代表的III-V族宽禁带化合物半导体材料，具有高击穿电场、高电子饱和漂移速率和高热导率等特性，因而广泛应用于大功率、高速和大电压的电力电子器件的制备。其中，以增强型AlGaN/GaN HEMT为代表的增强型HEMT能够完美兼容于现有的集成电路接口模块，成为最具吸引力的器件类型，一方面，AlGaN(氮化铝镓)和GaN之间的极强的自发极化和压电极化效应使得AlGaN和GaN之间形成高电子浓度和高电子迁移率的二维电子气(Two-Dimensional Electron Gas，2-DEG)，电子浓度高达1012～1013cm-2，电子迁移率可高达2000cm2/V；另一方面，AlGaN/GaN HEMT器件工艺简单，适合基于多种平台进行开发，开发周期短，成本低。
目前，在实现增强型方面，主要是对栅极区域的势垒层进行刻蚀，通过减薄栅极区域势垒层的厚度来减少栅极区域沟道中的电子浓度，从而达到增强型操作的目的。在该过程中，由于刻蚀的引入，导电沟道会被严重破坏，致使器件栅漏电流和导通电阻增大，不利于大电流、大功率器件的开发。
发明内容
本申请提供一种增强型高电子迁移率晶体管及其制备方法，以降低增强型高电子迁移率晶体管的导通电阻，提高其电流特性。
根据第一方面，一种实施例中提供一种增强型高电子迁移率晶体管，包括：
GaN外延片，其包括势垒层；
源极和漏极，分别位于GaN外延片的两端；
栅极，位于源极和漏极之间，其包括M个凹型栅槽，所述M个凹型栅槽表面沉积有栅极金属层或依次沉积有栅介质层和栅极金属层，所述M个凹型栅槽的底部位于GaN外延片的势垒层内，其总长度等于预设栅长，且各凹型栅槽的深度沿远离源极的方向依次减小，所述M为大于或等于2的整数。
根据第二方面，一种实施例中提供一种增强型高电子迁移率晶体管的制备方法，所述增强型高电子迁移率晶体管的栅极包括M个凹型栅槽，所述M为大于或等于2的整数，所述凹型栅槽表面沉积有栅极金属层或依次沉积有栅介质层和栅极金属层，所有凹型栅槽的底部位于GaN外延片的势垒层内，其总长度等于预设栅长，且各凹型栅槽的深度沿远离源极的方向依次减小，所述方法包括：
准备GaN外延片，所述GaN外延片包括势垒层；
采用光刻工艺，对GaN外延片进行M次曝光并刻蚀曝光区域的GaN外延片，使刻蚀停止在势垒层内，形成M个深度随曝光次数的增加而减小的凹型栅槽，得到栅极窗口；
在制备好栅极窗口的器件上沉积栅极金属层或依次沉积栅介质层和栅极金属层；
在沉积栅极金属层或依次沉积栅介质层和栅极金属层的器件上刻蚀定义的源极和漏极区域，使刻蚀停止在GaN外延片的上表面或势垒层的表面、内部或底部，形成源极和漏极窗口；
在形成源极和漏极窗口的器件上淀积欧姆金属层，通过欧姆金属图形化形成源极、漏极和栅极。
根据第三方面，一种实施例中提供一种增强型高电子迁移率晶体管的制备方法，所述增强型高电子迁移率晶体管的栅极包括M个凹型栅槽，所述M为大于或等于2的整数，所述凹型栅槽表面沉积有栅极金属层或依次沉积有栅介质层和栅极金属层，所有凹型栅槽的底部位于GaN外延片的势垒层内，其总长度等于预设栅长，且各凹型栅槽的深度沿远离源极的方向依次减小，所述方法包括：
准备GaN外延片，所述GaN外延片包括势垒层；
在GaN外延片上刻蚀定义的源极和漏极区域，使刻蚀停止在GaN外延片的上表面或势垒层的表面、内部或底部，形成源极和漏极窗口；
在形成源极和漏极窗口的器件上沉积欧姆金属层，通过欧姆金属图形化成源极和漏极；
沿源极到漏极的方向，在形成源极和漏极的器件上进行M次曝光并刻蚀曝光区域，使刻蚀停止在势垒层内，形成M个深度随曝光次数的增加而减小的凹型栅槽，得到栅极窗口；
在得到栅极窗口的器件上依次沉积栅介质层和栅极金属层；
在依次沉积栅介质层和栅极金属层的器件上刻蚀掉栅极区以外的栅极金属层，形成栅极；
在形成栅极的器件上刻蚀掉源极和漏极区域的栅介质层。
依据上述实施例的增强型高电子迁移率晶体管及其制备方法，由于栅极的凹槽为深度呈梯度变化的多个凹型栅槽，这多个凹型栅槽的总长等于预设栅长，能够保证足够的栅控能力；且各凹型栅槽的深度沿远离源极的方向依次减小，使得沟道中电子耗尽程度依次减弱，保证了沟道中存在足够的电子，进而能够在实现增强型的基础上维持大电流特性，降低静态功耗。
附图说明
图1为本发明实施例中一种增强型HEMT的结构示意图；
图2为本发明实施例中一种增强型HEMT的制备方法的流程图；
图3～图7为本发明实施例中一种增强型HEMT制备过程中的器件结构示意图；
图8为本发明实施例中另一种增强型HEMT的结构示意图；
图9为本发明实施例中一种增强型HEMT的另一种制备方法的流程图；
图10～图15为本发明实施例中一种增强型HEMT的另一种制备过程中的器件结构示意图；
图16为本发明实施例中又一种增强型HEMT的结构示意图；
图17为本发明实施例中再一种增强型HEMT的结构示意图。
具体实施方式
下面通过具体实施方式结合附图对本发明作进一步详细说明。
在本发明实施例中，增强型HEMT的栅极的凹槽由多个凹型栅槽构成，各凹型栅槽的底部位于GaN外延片的势垒层内，其总长度等于预设栅长，且各凹型栅槽的深度沿远离源极的方向依次减小。
实施例一：
本实施例以M＝4为例对增强型HEMT的结构及制备方法进行说明，但并不用于限制本发明，实际应用中，M为大于或等于2的整数，可以根据对阈值电压和电流的需求来设定M的值。
请参考图1，图1为本发明一种实施例中增强型HEMT的结构示意图，如图1所示，增强型HEMT包括GaN外延片，该GaN外延片至少包括衬底11和依次形成在衬底11上的缓冲层12、沟道层13、势垒层14和帽层15，其中的帽层15作为GaN外延片的上表面，沟道层13和势垒层14之间形成二维电子气薄层16，且该二维电子气薄层16位于沟道层13内。在GaN外延片上表面的两端分别形成有源极2和漏极3，源极2和漏极3之间形成有栅极6(图1中椭圆虚线所示的部分)，该栅极6为MIS(金属-绝缘层-半导体)型栅极，其包括M个凹型栅槽，这M个凹型栅槽的表面依次沉积有栅介质层4和栅极金属层5；M个凹型栅槽的底部位于GaN外延片的势垒层14内，其总长度等于预设栅长，以保证足够的栅极控制能力，且各凹型栅槽的深度沿远离源电极的方向依次减小，使沟道中电子耗尽程度依次减弱。
具体的，该M个凹型栅槽通过光刻工艺(如黄光光刻)依次曝光后，刻蚀掉曝光区域的帽层15和部分势垒层14形成，且靠近源极2的第一个凹型栅槽的底部位于沟道层13的上表面，即该凹型栅槽处的势垒层14被完全去除。
在图1所示的4个凹型栅槽的增强型HEMT中，设预设栅长为L，靠近源极2的第一个凹型栅槽(即最左侧的凹型栅槽)的栅长为L1，第二至第四个凹型栅槽的栅长分别为L2、L3和L4，则有L＝L1+L2+L3+L4。在实际应用中，预设栅长L可根据需要的栅控能力进行设定，这样，当4个凹型栅槽的栅长总和等于预设栅长时，便可以保证足够的栅控能力。同时，最左侧的凹型栅槽的深度最深，该处的势垒层14被完全去除，这样可以完全耗尽沟道中的电子，实现增强型的效果，使得器件在栅电极电压为0时保持关闭状态。从靠近源极2的第二个凹型栅槽开始，沿从左往右的方向，凹型栅槽的深度依次变浅，其底部均位于势垒层14内，使得沟道中电子耗尽程度依次减弱，从而保证了第二个凹型栅槽至第四个凹型栅槽下方的沟道中存在足够的电子，这样便相当于使用预设栅长的四分之一实现增强型的效果，四分之三在提供足够栅控能力的基础上维持大电流的特性。
实际应用中，各凹型栅槽的深度可以根据对阈值电压和电流的需求来设定。另外，各栅槽之间的距离也会对增强型HEMT的导通电阻产生一定程度的影响，栅槽之间的距离越大越有利于导通电阻的降低，但栅槽之间过大的间距会使器件尺寸显著增加，不利于器件的集成，而且，也会因为材料的缺陷问题影响器件的可靠性。因此，在设定增强型HEMT的凹型栅槽的数量M、各凹型栅槽的深度以及各凹型栅槽之间的间距时，需要综合考虑这些因素，以使器件达到最优的特性。
实际应用中，衬底11的材料可以是GaN、SiC(碳化硅)或Si(硅)等常用的衬底材料；缓冲层12可以是超晶格、AlN(氮化铝)和变组分AlGaN中的至少一种；沟道层13可以是GaN、AlN或InN(氮化铟)等材料；势垒层14的材料可以是AlGaN、InGaN(氮化铟稼)或InAlN(氮化铟铝)等材料，其厚度一般为10～30nm，其中，AlGaN中Al的组分为15％～30％；帽层15的材料一般为Si3N4(氮化硅)、AlN或GaN，其厚度一般小于5nm；栅介质层4的材料可以是Si3N4、SiO2(二氧化硅)、Al2O3(氧化铝)、HfO2(二氧化铪)、TiO2(二氧化钛)、MgO(氧化镁)、SiON(氮氧化硅)、AlON(氮氧化铝)或Sc2O3(氧化钪)等，其厚度一般不大于50nm；栅极金属层5的材料可以是TiN(氮化钛)、Ni(镍)、Au(金)、Pt(铂)、W(钨)或Pd(钯)中的至少一种，但不限于此，其厚度一般为100nm左右；形成源极2和漏极3的欧姆金属可以是Ti/Al/Ti/TiN、Ti/Al/Ti/Au或Ti/Al/Ni/Au等常见的金属堆叠结构，其厚度可以是200A/1200A/200A/200A。
实际应用中，增强型HEMT还包括在源极2、漏极3和栅极6上沉积的保护层7，在保护层7上采用刻蚀方式打开源极2、漏极3和栅极6的接触孔。
基于图1所示的增强型HEMT，本发明实施例提供一种增强型HEMT的制备方法，其流程图参见图2，如图2所示，该制备方法可以包括以下步骤：
步骤101：准备GaN外延片。
首先，准备GaN外延片，该GaN外延片的结构如图3所示，在衬底11上依次形成有缓冲层12、沟道层13、势垒层14和帽层15，本实施例中以衬底11为硅衬底、缓冲层12为GaN缓冲层、沟道层13为GaN沟道层、势垒层14为AlGaN势垒层、帽层15为GaN帽层为例来进行说明，但并不用于限定本发明。其中，GaN帽层15作为GaN外延片的上表面；GaN沟道层13和AlGaN势垒层14之间形成二维电子气薄层16(2-DEG)。GaN帽层15用来钝化材料表面，可以显著抑制电流崩塌效应并减小表面漏电。
将GaN外延片进行清洗，清洗完毕后，执行以下步骤：
步骤102：制备栅极窗口。
首先通过刻蚀或离子注入的方法实现器件隔离，然后采用光刻工艺，沿源极到漏极的方向，对GaN外延片的栅极区域进行4次曝光并刻蚀曝光区域的GaN外延片，使刻蚀停止在AlGaN势垒层14内，形成4个深度随曝光次数的增加而减小的凹型栅槽，所有凹型栅槽的总长度等于预设栅长L。
具体的，使用光罩(Gate Mask)对GaN外延片进行4次曝光，在第一次曝光后，刻蚀掉曝光区域的GaN帽层15和AlGaN势垒层14，使其刻蚀停止在GaN沟道层13的上表面，得到第一个凹型栅槽，这样可以完全耗尽沟道中的电子，实现增强型的效果。在第一次刻蚀完成后，对GaN外延片进行第二次曝光并刻蚀掉曝光区域的GaN帽层15和部分AlGaN势垒层14，其刻蚀深度小于第一次的刻蚀深度，得到第二个凹型栅槽。如此重复曝光和刻蚀的过程，完成第三个和第四个凹型栅槽的制作，每次曝光时都比前一次偏移一定的距离Ls，每次曝光后的刻蚀深度也比前一次的刻蚀深度小，从而形成呈梯度变化的凹型栅槽，且所有凹型栅槽的总长度等于预设栅长L，形成的器件参见图4。
实际应用中，每次曝光后的具体刻蚀深度可根据对阈值电压和电流的设计需求来确定。
步骤103：沉积栅介质层和栅极金属层。
在图4的器件上，可以通过MOCVD(Metal-organic Chemical Vapor Deposition，金属有机化合物化学气相沉淀)、ICP-CVD(Inductively Coupled Plasma Chemical VaporDeposition，等离子体电感耦合化学气相沉积)、RTCVD(Rapid Thermal Chemical VaporDeposition，快速热化学气相沉积)、PEALD(Plasma Enhanced Atomic Layer Deposition，等离子体增强原子层沉积)、PECVD(Plasma Enhanced Chemical Vapor Deposition，等离子体增强化学的气相沉积)或LPCVD(Low Pressure Chemical Vapor Deposition，低压化学气相沉积)的方法沉积一层Si3N4或SiO2，或者通过氧化或ALD(Atomic LayerDeposition，原子层沉积)的方法沉积一层Al2O3或HfO2，也可以通过溅射工艺沉积一层TiO2，还可以通过MBE(Molecular Beam Epitaxy，分子束外延)技术沉积一层MgO或Sc2O3，形成栅介质层4，栅介质层4的厚度可根据对栅极控制能力的需要进行调整，一般不大于50nm。栅介质层4作为栅极介质，构成MIS(金属-绝缘层-半导体)结构中的绝缘层；同时，作为外延片表面的钝化层，能够消除材料的表面态，提高器件的稳定性和可靠性。
在沉积好栅介质层4的器件上，可以通过PVD(Physical Vapor Deposition，物理气相沉积)或蒸镀的方式沉积一层TiN(氮化钛)、Ni(镍)、Au(金)、Pt(铂)、W(钨)或Pd(钯)中的至少一种金属，形成栅极金属层5，其主要用来做栅极金属中高功函数的部分，此外也用来阻止后续沉积的Al金属在高温过程中扩散进入AlGaN或GaN外延层中，形成的器件参见图5。
步骤104：制备源极和漏极窗口。
在图5的器件上，使用黄光工艺定义源极和漏极区域，然后采用ICP(InductivelyCoupled Plasma，等离子体电感耦合)刻蚀方法刻蚀源极和漏极区域，使刻蚀停止在GaN外延片的上表面或AlGaN势垒层14的表面、内部或底部，形成源极窗口和漏极窗口。即就是，刻蚀掉源极和漏极区域的栅极金属层5和栅介质层4；或者，刻蚀掉源极和漏极区域的栅极金属层5、栅介质层4和GaN帽层15；亦或者刻蚀掉源极和漏极区域的栅极金属层5、栅介质层4、GaN帽层15和部分或全部的AlGaN势垒层14。这里以刻蚀停止在AlGaN势垒层14的表面为例来进行说明，形成的器件参见图6，其中，虚线区域A为形成的源极窗口，位于第一次形成的凹槽的一端，虚线区域B为形成的漏极窗口。
实际应用中，刻蚀也可以采用RIE(Reactive Ion Etching，反应离子刻蚀)干法刻蚀工艺，也可以通过氧化法结合湿法腐蚀的方法实现，还可以通过ICP干法刻蚀与氧化法和湿法腐蚀结合的方式实现。
步骤105：制备源极、漏极和栅极。
在图6的器件上淀积欧姆金属层，通过欧姆金属图形化形成源极2、漏极3和栅极6。
具体的，可以通过PVD或蒸镀的方式在图6的器件上沉积一层欧姆金属层，并通过欧姆金属图形化刻蚀掉非源极、非漏极以及非栅极区域的欧姆金属层和栅极金属层5，形成源极2、漏极3和栅极6，参见图7。其中，欧姆金属和栅极金属的结构可以是Ti/Al/Ti/TiN、Ti/Al/Ti/Au、Ti/Al/Ni/Au等常见的金属堆叠结构，其厚度可以是200A/1200A/200A/200A。
实际应用中，为使欧姆接触良好，在金属淀积前需要使用HF(氟化氢)清洗接触孔，在金属图形化后，需要对金属图形化的器件进行高温合金，即在一定气氛保护下，将金属图形化的器件在某一特定温度下保温一段时间，比如，在850℃的N2气氛下恒温45s，使欧姆金属与半导体之间形成具备良好连接的欧姆接触。
步骤106：护层开孔。
在制备好源极2、漏极3和栅极6的器件上，可以先通过PECVD的方式制备保护层7，其可以为依次沉积6000A的TEOS(正硅酸乙酯)、3000A的Si3N4和2000A的TEOS，形成的保护层7是与Si CMOS工艺相同的护层结构；然后经过黄光工艺定义出电极(PAD)开孔区，采用刻蚀方式(比如RIE刻蚀方法)打开源极2、漏极3和栅极6的接触孔，以用于器件互联以及测试，得到图1所示的增强型HEMT。
本实施例提供的增强型HEMT，其栅极包括多个凹型栅槽，靠近源极的第一个凹型栅槽的深度最深，其底部位于沟道层的上表面，即该凹型栅槽处的势垒层被完全去除，从而可以完全耗尽沟道中的电子，实现增强型的效果；而且，各凹型栅槽的总长等于预设栅长，保证了足够的栅控能力；同时，沿远离源极的方向，凹型栅槽的深度依次减小，使得沟道中电子耗尽程度依次减弱，保证了沟道中存在足够的电子，进而能够在提供足够栅控能力的基础上维持大电流特性。另一方面，在整个增强型HEMT器件的制造过程中，在制作栅极时，仅需要多次重复现有的黄光工艺及刻蚀步骤便可以实现多个凹型栅槽的制作，而不需要特殊的工艺方法，其工艺简单，成本低，适合于进行批量生产；而且，使用的工艺和条件均为SiCMOS工艺兼容的，可操作性强，很好的协调了器件性能和工艺复杂度之间的矛盾。
实施例二：
与实施例一不同的是，在本实施例中，GaN帽层15和栅介质层4之间还包括填充介质层8，其结构参见图8。该填充介质层8可起到钝化和保护表面的作用，主要用来消除材料的表面态，减少表面损伤，提高器件的稳定性和可靠性。实际应用中，填充介质层8的材料可以是SiO2、Si3N4和AlN中的至少一种。
基于图8所示的增强型HEMT，在制备过程中，与实施例一不同的是，在执行步骤102之前，需要先在GaN外延片的上表面沉积填充介质层8，然后再执行步骤102及其之后的步骤。实际应用中，可以采用LPCVD、ALD或PECVD的方式在GaN外延片的上表面沉积填充介质层8。
实施例三：
基于实施例一，与实施例一不同的是，本实施例中，在对增强型HEMT进行制备时，优先制备源极和漏极，在高温合金之后再制备栅极，这样可以避免欧姆金属高温合金时对栅极金属的影响，从而能够提升器件的栅极可靠性。具体的，其制备方法的流程图参见图9，可以包括如下步骤：
步骤201：准备GaN外延片。其具体过程与步骤101相同。
将GaN外延片进行清洗，清洗完毕后，执行以下步骤：
步骤202：制备源极和漏极窗口。
首先通过刻蚀或离子注入的方法实现器件隔离，然后对图3所示的GaN外延片，采用光刻工艺(如黄光工艺)先定义出源极区域和漏极区域，然后刻蚀该源极区域和漏极区域的GaN外延片，使刻蚀停止在GaN外延片的上表面，或者是刻蚀掉源极区域和漏极区域的GaN帽层15，使刻蚀停止在AlGaN势垒层14的表面，也可以是刻蚀掉源极区域和漏极区域的GaN帽层15和部分AlGaN势垒层14，使刻蚀停止在AlGaN势垒层14的内部任一位置，还可以是刻蚀掉源极区域和漏极区域的GaN帽层15和全部AlGaN势垒层14，从而形成源极和漏极窗口。这里以刻蚀停止在AlGaN势垒层14的表面为例来进行说明，形成的器件参见图10，形成源极窗口A和漏极窗口B。
步骤203：制作源极和漏极。
在图10的器件上，可以通过PVD或蒸镀的方式沉积一层欧姆金属层，然后通过欧姆金属图形化蚀掉非源极区和非漏极区的欧姆金属层，形成源极2和漏极3，参见图11。与步骤105相同，在实际应用中，为使欧姆接触良好，也需要在欧姆金属沉积前进行接触孔的清洗，在金属图形化后对图11的器件进行高温合金。
步骤204：制备栅极窗口。
采用光刻工艺，沿源极到漏极方向，在图11的器件上，对栅极区域进行M次曝光并刻蚀掉曝光区域的GaN帽层15和部分或全部AlGaN势垒层14，使刻蚀停止在AlGaN势垒层14内，形成M个深度随曝光次数的增加而减小的凹型栅槽，所有凹型栅槽的总长度等于预设栅长L。其具体过程可参见步骤102，形成的器件如图12所示，其中的虚线区域C即为得到的栅极窗口。
步骤205：沉积栅介质层和栅极金属层。
在图12所示的器件上依次沉积栅介质层4和栅极金属层5，其具体过程与步骤103相同，形成的器件参见图13。
步骤206：制作栅极。
在图13的器件上，刻蚀掉栅极区以外的栅极金属层5，形成栅极6，然后通过刻蚀工艺刻蚀掉源极和漏极区域的栅介质层4，形成的器件参见图14。其中的刻蚀方法可以采用ICP、RIE、氧化法结合湿法腐蚀或ICP干法刻蚀与氧化法和湿法腐蚀结合等刻蚀工艺。
步骤207：护层开孔。与步骤106相同，从而得到与图1结构相似的增强型HEMT，参见图15。
实施例四：
基于实施例二和实施例三，本实施例将实施例二和实施例三相结合，与实施例三不同的是，在制备源极和漏极窗口之前，先在GaN外延片的上表面沉积填充介质层8，然后再执行步骤202及其之后的步骤。这样，通过优先制备源极和漏极，在高温合金之后再制备栅极，可以有效避免欧姆金属高温合金时对栅极金属的影响，从而能够提升器件的栅极可靠性。
实施例五：
本实施例提供另一种增强型HEMT，其结构示意图参见图16。与实施例一不同的是，实施例一提供的增强型HEMT的栅极为MIS型栅极，而本实施例提供的增强型HEMT的M个凹型栅槽的表面仅沉积有栅极金属层5，而没有栅介质层4，形成的栅极6为肖特基栅极。
在制备图16所示的增强型HEMT的过程中，与实施例一制备图1所示的增强型HEMT的过程不同的是，在步骤103中，仅需在图4的器件上直接沉积栅极金属层5即可。
实施例六：
基于实施例五，与实施例五不同的是，本实施例在制备增强型HEMT时，优先制备源极和漏极，在高温合金之后再制备栅极，这样可以避免欧姆金属高温合金时对栅极金属的影响，从而能够提升器件的栅极可靠性。其具体过程可参见实施例三中对图1所示的增强型HEMT进行制备的方法，只是在步骤205中，仅需沉积栅极金属层5而不需沉积栅介质层4。
实施例七：
基于实施例五，与实施例五不同的是，在本实施例中，GaN帽层15和栅极金属层5之间还包括填充介质层8，其结构参见图17。该填充介质层8可起到钝化和保护表面的作用，主要用来消除材料的表面态，减少表面损伤，提高器件的稳定性和可靠性。实际应用中，填充介质层8的材料可以是SiO2、Si3N4和AlN中的至少一种。
基于图17所示的增强型HEMT，在制备过程中，与实施例五不同的是，在制备栅极窗口之前，需要先在GaN外延片的上表面沉积填充介质层8，然后再制备栅极窗口并执行其之后的步骤。实际应用中，可以采用LPCVD、ALD或PECVD的方式在GaN外延片的上表面沉积填充介质层8。
实施例八：
基于实施例六和实施例七，本实施例将实施例六和实施例七相结合，在实施例六制备源极和漏极窗口之前，先在GaN外延片的上表面沉积填充介质层8，然后再执行制备源极和漏极窗口及其之后的步骤。这样，通过优先制备源极和漏极，在高温合金之后再制备栅极，可以避免欧姆金属高温合金时对栅极金属的影响，从而能够提升器件的栅极可靠性。
以上应用了具体个例对本发明进行阐述，只是用于帮助理解本发明，并不用以限制本发明。对于本发明所属技术领域的技术人员，依据本发明的思想，还可以做出若干简单推演、变形或替换。
Claims (10)
1.一种增强型高电子迁移率晶体管，其特征在于，包括：
GaN外延片，其包括势垒层；
源极和漏极，分别位于GaN外延片的两端；
栅极，位于源极和漏极之间，其包括M个凹型栅槽，所述M个凹型栅槽表面沉积有栅极金属层或依次沉积有栅介质层和栅极金属层，所述M个凹型栅槽的底部位于GaN外延片的势垒层内，其总长度等于预设栅长，且各凹型栅槽的深度沿远离源极的方向依次减小，所述M为大于或等于2的整数。
2.如权利要求1所述的增强型高电子迁移率晶体管，其特征在于，所述GaN外延片包括衬底和依次形成在衬底上的缓冲层、沟道层、势垒层和帽层，帽层作为GaN外延片的上表面，沟道层和势垒层之间形成二维电子气薄层。
3.如权利要求2所述的增强型高电子迁移率晶体管，其特征在于，所述M个凹型栅槽通过光刻工艺依次曝光并刻蚀掉曝光区域的帽层和部分势垒层形成，靠近源极的第一个凹型栅槽的底部位于沟道层的上表面。
4.如权利要求3所述的增强型高电子迁移率晶体管，其特征在于，所述凹型栅槽的数量M和各凹型栅槽的深度由增强型高电子迁移率晶体管的阈值电压和电流确定。
5.如权利要求1所述的增强型高电子迁移率晶体管，其特征在于，还包括在源极、漏极和栅极上沉积的保护层，在保护层上采用刻蚀方式形成有用于打开源极、漏极和栅极的接触孔。
6.如权利要求1至5任一项所述的增强型高电子迁移率晶体管，其特征在于，帽层上还沉积有填充介质层。
7.一种增强型高电子迁移率晶体管的制备方法，其特征在于，所述增强型高电子迁移率晶体管的栅极包括M个凹型栅槽，所述M为大于或等于2的整数，所述凹型栅槽表面沉积有栅极金属层或依次沉积有栅介质层和栅极金属层，所有凹型栅槽的底部位于GaN外延片的势垒层内，其总长度等于预设栅长，且各凹型栅槽的深度沿远离源极的方向依次减小，所述方法包括：
准备GaN外延片，所述GaN外延片包括势垒层；
采用光刻工艺，对GaN外延片进行M次曝光并刻蚀曝光区域的GaN外延片，使刻蚀停止在势垒层内，形成M个深度随曝光次数的增加而减小的凹型栅槽，得到栅极窗口；
在制备好栅极窗口的器件上沉积栅极金属层或依次沉积栅介质层和栅极金属层；
在沉积栅极金属层或依次沉积栅介质层和栅极金属层的器件上刻蚀定义的源极和漏极区域，使刻蚀停止在GaN外延片的上表面或势垒层的表面、内部或底部，形成源极和漏极窗口；
在形成源极和漏极窗口的器件上淀积欧姆金属层，通过欧姆金属图形化和高温合金形成源极、漏极和栅极。
8.如权利要求7所述的方法，其特征在于，在形成源极、漏极和栅极之后，所述方法还包括：
在形成源极、漏极和栅极的器件上沉积保护层，在保护层上采用刻蚀方式打开源极、漏极和栅极的接触孔。
9.如权利要求7或8所述的方法，其特征在于，在制备栅极窗口之前，所述方法还包括：
在GaN外延片的上表面沉积填充介质层。
10.一种增强型高电子迁移率晶体管的制备方法，其特征在于，所述增强型高电子迁移率晶体管的栅极包括M个凹型栅槽，所述M为大于或等于2的整数，所述凹型栅槽表面沉积有栅极金属层或依次沉积有栅介质层和栅极金属层，所有凹型栅槽的底部位于GaN外延片的势垒层内，其总长度等于预设栅长，且各凹型栅槽的深度沿远离源极的方向依次减小，所述方法包括：
准备GaN外延片，所述GaN外延片包括势垒层；
在GaN外延片上刻蚀定义的源极和漏极区域，使刻蚀停止在GaN外延片的上表面或势垒层的表面、内部或底部，形成源极和漏极窗口；
在形成源极和漏极窗口的器件上沉积欧姆金属层，通过欧姆金属图形化成源极和漏极；
沿源极到漏极的方向，在形成源极和漏极的器件上进行M次曝光并刻蚀曝光区域，使刻蚀停止在势垒层内，形成M个深度随曝光次数的增加而减小的凹型栅槽，得到栅极窗口；
在得到栅极窗口的器件上依次沉积栅介质层和栅极金属层；
在依次沉积栅介质层和栅极金属层的器件上刻蚀掉栅极区以外的栅极金属层，形成栅极；
在形成栅极的器件上刻蚀掉源极和漏极区域的栅介质层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810572026.1A CN108987474A (zh) | 2018-06-04 | 2018-06-04 | 一种增强型高电子迁移率晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810572026.1A CN108987474A (zh) | 2018-06-04 | 2018-06-04 | 一种增强型高电子迁移率晶体管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108987474A true CN108987474A (zh) | 2018-12-11 |
Family
ID=64540671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810572026.1A Pending CN108987474A (zh) | 2018-06-04 | 2018-06-04 | 一种增强型高电子迁移率晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108987474A (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110676172A (zh) * | 2019-09-05 | 2020-01-10 | 西交利物浦大学 | 一种实现低导通电阻的增强型氮化镓晶体管的方法 |
| CN111081763A (zh) * | 2019-12-25 | 2020-04-28 | 大连理工大学 | 一种场板下方具有蜂窝凹槽势垒层结构的常关型hemt器件及其制备方法 |
| CN113035938A (zh) * | 2021-03-12 | 2021-06-25 | 浙江集迈科微电子有限公司 | 多栅GaN器件及制备方法 |
| CN113410307A (zh) * | 2021-04-16 | 2021-09-17 | 深圳真茂佳半导体有限公司 | 场效晶体管结构及其制造方法、芯片装置 |
| CN113725288A (zh) * | 2021-08-03 | 2021-11-30 | 中国科学院微电子研究所 | 一种高电子迁移率晶体管的栅结构及其制备方法 |
| US20220199802A1 (en) * | 2020-12-22 | 2022-06-23 | Applied Materials, Inc. | Implantation Enabled Precisely Controlled Source And Drain Etch Depth |
| WO2022193492A1 (zh) * | 2021-03-15 | 2022-09-22 | 厦门市三安集成电路有限公司 | 一种hemt射频器件及其制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110057257A1 (en) * | 2009-09-08 | 2011-03-10 | Samsung Electro-Mechanics Co., Ltd. | Semiconductor device and method for manufacturing the same |
| CN102130158A (zh) * | 2011-01-05 | 2011-07-20 | 西安电子科技大学 | 阶梯型凹槽栅高电子迁移率晶体管 |
| US20130307026A1 (en) * | 2012-05-16 | 2013-11-21 | Samsung Electronics Co., Ltd. | High electron mobility transistors and methods of manufacturing the same |
| US20140151747A1 (en) * | 2012-11-30 | 2014-06-05 | Samsung Electronics Co., Ltd. | High electron mobility transistor including plurality of gate electrodes |
-
2018
- 2018-06-04 CN CN201810572026.1A patent/CN108987474A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110057257A1 (en) * | 2009-09-08 | 2011-03-10 | Samsung Electro-Mechanics Co., Ltd. | Semiconductor device and method for manufacturing the same |
| CN102130158A (zh) * | 2011-01-05 | 2011-07-20 | 西安电子科技大学 | 阶梯型凹槽栅高电子迁移率晶体管 |
| US20130307026A1 (en) * | 2012-05-16 | 2013-11-21 | Samsung Electronics Co., Ltd. | High electron mobility transistors and methods of manufacturing the same |
| US20140151747A1 (en) * | 2012-11-30 | 2014-06-05 | Samsung Electronics Co., Ltd. | High electron mobility transistor including plurality of gate electrodes |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110676172A (zh) * | 2019-09-05 | 2020-01-10 | 西交利物浦大学 | 一种实现低导通电阻的增强型氮化镓晶体管的方法 |
| CN110676172B (zh) * | 2019-09-05 | 2023-06-30 | 西交利物浦大学 | 一种实现低导通电阻的增强型氮化镓晶体管的方法 |
| CN111081763A (zh) * | 2019-12-25 | 2020-04-28 | 大连理工大学 | 一种场板下方具有蜂窝凹槽势垒层结构的常关型hemt器件及其制备方法 |
| US20220199802A1 (en) * | 2020-12-22 | 2022-06-23 | Applied Materials, Inc. | Implantation Enabled Precisely Controlled Source And Drain Etch Depth |
| US11721743B2 (en) * | 2020-12-22 | 2023-08-08 | Applied Materials, Inc. | Implantation enabled precisely controlled source and drain etch depth |
| CN113035938A (zh) * | 2021-03-12 | 2021-06-25 | 浙江集迈科微电子有限公司 | 多栅GaN器件及制备方法 |
| WO2022193492A1 (zh) * | 2021-03-15 | 2022-09-22 | 厦门市三安集成电路有限公司 | 一种hemt射频器件及其制作方法 |
| CN113410307A (zh) * | 2021-04-16 | 2021-09-17 | 深圳真茂佳半导体有限公司 | 场效晶体管结构及其制造方法、芯片装置 |
| CN113725288A (zh) * | 2021-08-03 | 2021-11-30 | 中国科学院微电子研究所 | 一种高电子迁移率晶体管的栅结构及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108987474A (zh) | 一种增强型高电子迁移率晶体管及其制备方法 | |
| CN208861993U (zh) | 常关型高电子迁移率晶体管 | |
| TWI656644B (zh) | 異質結構功率電晶體以及製造異質結構半導體裝置的方法 | |
| CN102810564B (zh) | 一种射频器件及其制作方法 | |
| CN105932041B (zh) | N面GaN基鳍式高电子迁移率晶体管及制作方法 | |
| WO2011094059A2 (en) | Low leakage gan mosfet | |
| CN108807526A (zh) | 增强型开关器件及其制造方法 | |
| CN103915492A (zh) | 高电子迁移率晶体管及其形成方法 | |
| US10312175B1 (en) | Diamond air bridge for thermal management of high power devices | |
| JP2011198837A (ja) | 半導体装置およびその製造方法 | |
| CN106298887A (zh) | 一种高阈值电压高迁移率凹槽栅mosfet的制备方法 | |
| CN107768252A (zh) | 一种高阈值电压高导通性能的常关型GaN基MOSFET结构及其制备方法 | |
| CN108987277A (zh) | 一种增强型高电子迁移率晶体管及其制备方法 | |
| CN103296077B (zh) | 半导体结构及其形成方法 | |
| CN103050511B (zh) | 半导体结构及形成半导体结构的方法 | |
| TWI676216B (zh) | 半導體裝置及其製造方法 | |
| CN107623030B (zh) | 高电子迁移率晶体管的制造方法及高电子迁移率晶体管 | |
| CN110875386A (zh) | 一种增强型GaN基HEMT器件的外延结构、器件及其器件的制备方法 | |
| CN105679679B (zh) | 一种GaN基凹槽栅MISFET的制备方法 | |
| CN107706232A (zh) | 一种原位MIS栅结构常关型GaN基晶体管及制备方法 | |
| CN115332322B (zh) | 一种多沟道GaN HEMT器件及制作方法 | |
| CN106684145B (zh) | 具有漂移区的高压无结场效应器件及其形成方法 | |
| CN207966998U (zh) | 一种高阈值电压高导通性能的常关型GaN基MOSFET结构 | |
| CN111755330A (zh) | 一种半导体结构及其制造方法 | |
| CN109727863A (zh) | 一种基于自对准工艺的AlGan/GaN HEMT器件结构及制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20181211 |
|
| RJ01 | Rejection of invention patent application after publication |