CN108987277A - 一种增强型高电子迁移率晶体管及其制备方法 - Google Patents

一种增强型高电子迁移率晶体管及其制备方法 Download PDF

Info

Publication number
CN108987277A
CN108987277A CN201810564945.4A CN201810564945A CN108987277A CN 108987277 A CN108987277 A CN 108987277A CN 201810564945 A CN201810564945 A CN 201810564945A CN 108987277 A CN108987277 A CN 108987277A
Authority
CN
China
Prior art keywords
layer
gate
window
light shield
gan epitaxy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810564945.4A
Other languages
English (en)
Inventor
孙辉
胡腾飞
刘美华
林信南
陈东敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University Shenzhen Graduate School
Original Assignee
Peking University Shenzhen Graduate School
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University Shenzhen Graduate School filed Critical Peking University Shenzhen Graduate School
Priority to CN201810564945.4A priority Critical patent/CN108987277A/zh
Publication of CN108987277A publication Critical patent/CN108987277A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66431Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一种增强型HEMT及其制备方法,该方法包括:准备包含衬底、缓冲层、沟道层、势垒层和帽层结构的GaN外延片;在GaN外延片上刻蚀由第一层光罩定义的隔离区和栅极区,形成刻蚀深度深入沟道层的隔离窗口和栅极窗口;依次沉积栅介质层和栅极金属层,使栅介质层和栅极金属层覆盖GaN外延片表面及隔离窗口和栅极窗口的内壁;刻蚀由第二层光罩定义的欧姆接触区,使刻蚀停止在势垒层的表面、内部或底部,形成源极窗口和漏极窗口;沉积欧姆金属层;刻蚀掉由第三层光罩定义的电极区以外的欧姆金属层和栅极金属层,形成源极、漏极和栅极。由于隔离区和栅极区使用同一层光罩同时进行制备,减少了一层光罩的使用,从而有效降低了加工成本,更适合于进行批量生产。

Description

一种增强型高电子迁移率晶体管及其制备方法
技术领域
本发明涉及半导体器件技术领域,具体涉及一种增强型高电子迁移率晶体管及其制备方法。
背景技术
随着半导体材料与技术的发展,宽禁带化合物半导体材料和器件成为半导体电子器件领域的主力军,以GaN(氮化镓)为代表的III-V族宽禁带化合物半导体材料,具有高击穿电场、高电子饱和漂移速率和高热导率等特性,因而广泛应用于大功率、高速和大电压的电力电子器件的制备。增强型高电子迁移率晶体管(High Electron MobilityTransistor,HEMT),如增强型AlGaN/GaN HEMT,是其中最具吸引力的器件类型,一方面,AlGaN(氮化铝镓)和GaN之间的极强的自发极化和压电极化效应使得AlGaN和GaN之间形成高电子浓度和高电子迁移率的二维电子气(Two-Dimensional Electron Gas,2-DEG),电子浓度高达1012~1013cm-2,电子迁移率可高达2000cm2/V;另一方面,AlGaN/GaN HEMT器件工艺简单,适合基于多种平台进行开发,开发周期短。
目前,在对增强型HEMT器件进行加工的过程中,需要对隔离区(Isolation)使用光罩层Mask01来完成,栅极区(Gate)使用光罩层Mask02来完成,欧姆接触区(Contact)使用光罩层Mask03来完成,金属电极(PAD)使用光罩层Mask04来完成,护层开孔(Via)使用光罩层Mask05来完成,即共需要5层光罩来完成增强型HEMT器件的制备。而每一层光罩的成本都比较高,这样,基于光罩Mask的增强型HEMT器件加工成本较高,不适合于进行批量生产。
发明内容
本申请提供一种增强型高电子迁移率晶体管及其制备方法,以降低增强型高电子迁移率晶体管的加工成本,使其适用于批量生产。
根据第一方面,一种实施例中提供一种增强型高电子迁移率晶体管的制备方法,包括:
准备GaN外延片,所述GaN外延片包括沟道层和势垒层;
采用光刻工艺,在GaN外延片上刻蚀由第一层光罩定义的隔离区和栅极区,形成刻蚀深度深入GaN外延片沟道层的隔离窗口和栅极窗口;
在形成隔离窗口和栅极窗口的器件上依次沉积栅介质层和栅极金属层,使栅介质层和栅极金属层覆盖GaN外延片表面以及隔离窗口和栅极窗口的内壁;
在沉积栅介质层和栅极金属层的器件上刻蚀由第二层光罩定义的欧姆接触区,使刻蚀停止在势垒层的表面、内部或底部,形成源极窗口和漏极窗口;
在形成源极窗口和漏极窗口的器件上沉积欧姆金属层;
使用第三层光罩定义电极区,并刻蚀掉电极区以外的欧姆金属层和栅极金属层,形成源极、漏极和栅极。
根据第二方面,一种实施例中提供一种增强型高电子迁移率晶体管的制备方法,包括:
准备GaN外延片,所述GaN外延片包括沟道层和势垒层;
采用光刻工艺,在GaN外延片上刻蚀由第一层光罩定义的隔离区和栅极区,形成刻蚀深度深入GaN外延片沟道层的隔离窗口和栅极窗口;
在形成隔离窗口和栅极窗口的器件上依次沉积栅介质层和填充介质,使栅介质层覆盖GaN外延片表面以及隔离窗口和栅极窗口的内壁;
在沉积栅介质层和填充介质的器件上刻蚀由第二层光罩定义的欧姆接触区,使刻蚀停止在势垒层的表面、内部或底部,形成源极窗口和漏极窗口;
在形成源极窗口和漏极窗口的器件上沉积欧姆金属层;
使用第三层光罩定义电极区,并刻蚀掉源极区和漏极区以外的欧姆金属层;
刻蚀掉栅极区的填充介质,并在形成的器件上沉积栅极金属层;
刻蚀源极区、漏极区和栅极区以外的栅极金属层,形成源极、漏极和栅极。
根据第三方面,一种实施例中提供一种增强型高电子迁移率晶体管,其由上述增强型高电子迁移率晶体管的制备方法制备而成。
依据上述实施例的增强型高电子迁移率晶体管的制备方法和增强型高电子迁移率晶体管,由于对隔离区和栅极区使用同一层光罩(第一层光罩)同时进行制备,减少了一层光罩的使用,从而有效降低了加工成本,更适合于进行批量生产。
附图说明
图1为一种实施例中增强型HEMT的制备方法的流程图;
图2为GaN外延片的结构示意图;
图3~图10为一种实施例中增强型HEMT制备过程中的器件结构示意图;
图11为一种实施例中增强型HEMT的结构示意图;
图12为另一种实施例中外延片沉积钝化层后形成的器件的结构示意图;
图13为另一种实施例中增强型HEMT的结构示意图;
图14为又一种实施例中增强型HEMT的制备方法的流程图;
图15~图21为又一种实施例中增强型HEMT制备过程中的器件的结构示意图;
图22为又一种实施例中增强型HEMT的结构示意图。
具体实施方式
下面通过具体实施方式结合附图对本发明作进一步详细说明。
目前,在制备增强型HEMT的过程中,对隔离区域一般采用高速率的刻蚀方法,其对器件的损伤较大,而为了保证增强型HEMT的最佳性能,又需要对栅极区域采取复杂的处理方法,因此不会将隔离区和栅极区同时进行开孔。
在本发明实施例中,首先使用第一层光罩同时制备隔离窗口和栅极窗口,再依次沉积栅介质层和栅极金属,接着使用第二层光罩制备欧姆接触区,沉积欧姆金属层,然后使用第三层光罩制备电极区,形成源极、漏极和栅极。
实施例一:
请参考图1,图1为本发明一种实施例中增强型HEMT的制备方法的流程图,该方法以AlGaN作为势垒层,且GaN作为沟道层形成增强型AlGaN/GaN HEMT为例来进行说明,如图1所示,该制备方法的工艺流程可以包括以下步骤:
步骤101:准备GaN外延片。
图2示出了GaN外延片的结构示意图,如图2所示,GaN外延片可以通过在衬底1上依次外延生长缓冲层2、GaN沟道层3、AlGaN势垒层4和帽层5构成。具体的,先在衬底1上外延生长一层超晶格、AlN、变组分的AlGaN或者是它们的任意组合,形成缓冲层2;接着,在缓冲层2上外延生长一层GaN层作为沟道层,形成GaN沟道层3,实际应用中,该GaN沟道层3的厚度一般为1~5μm;然后,在GaN沟道层3上外延生长一层AlGaN,其中Al的组分可以为15%~30%,AlGaN层的厚度可以为10~30nm,得到AlGaN势垒层4;最后在AlGaN势垒层4上外延生长一层帽层5,该帽层5可以是通过MOCVD(Metal-organic Chemical Vapor Deposition,金属有机化合物化学气相沉淀)方式生长的Si3N4、AlN或GaN膜层,其厚度一般小于5nm,作为GaN外延片的上表面。其中,衬底1可以选择GaN、SiC或Si等常用的衬底材料,其厚度可根据实际需要来选定;AlGaN势垒层4和GaN沟道层3之间存在极强的自发极化和压电极化效应,从而在AlGaN势垒层4和GaN沟道层3的界面处形成了高电子浓度和高电子迁移率的二维电子气(2-DEG)薄层11,该二维电子气薄层11位于GaN沟道层3中,其电子浓度可高达1012~1013cm-2,电子迁移率可高达2000cm2/V。
在实际应用中,AlGaN势垒层4的材料也可以是InGaN、AlN或者InAlN等材料,可根据需要进行选择。
将GaN外延片进行清洗,清洗完毕后,还具体包括以下步骤:
步骤102:制备隔离窗口和栅极窗口。
采用刻蚀工艺,在准备好的GaN外延片上,刻蚀由第一层光罩(Mask 01)定义的隔离区和栅极区,形成刻蚀深度深入GaN外延片的GaN沟道层3的隔离窗口和栅极窗口,即刻蚀停止在GaN沟道层3内。
具体的,以Mask 01为光罩,通过黄光工艺定义出隔离区和栅极区,其中的黄光工艺包括涂胶、曝光和显影三个过程,可参见图3,图3为定义出的隔离区和栅极区的示意图,如图3所示,在GaN外延片的上表面先涂上一层光刻胶,然后使用光罩Mask 01进行图形定义,定义出隔离区a和栅极区b,然后对整个GaN外延片的上表面进行曝光,通过显影去除掉隔离区a和栅极区b的光刻胶,为后续工艺做准备。其中,涂胶时使用的光刻胶可以根据实际的工艺需要选择正胶或者负胶,胶的厚度可根据类型来确定,一般在标准工艺中使用的正胶的胶厚为1.8um~3.7um。
在定义出隔离区和栅极区以后,通过形成凹槽形成隔离窗口和栅极窗口。具体的,可以通过低功率的ICP(Inductively Coupled Plasma,等离子体电感耦合)或RIE(Reactive Ion Etching,反应离子刻蚀)干法刻蚀工艺刻蚀掉隔离区和栅极区的帽层5、AlGaN势垒层4与部分GaN沟道层3,形成隔离窗口和栅极窗口,其刻蚀速率一般低于10nm/min,刻蚀气体可以是以氯气为基础的混合气体,形成的器件结构可参见图4。如图4所示,通过刻蚀形成了隔离窗口A和栅极窗口B,这样,能够将刻蚀窗口下方的2-DEG的通道完全切断,对于隔离区来说,能够起到很好的隔离作用;同时,对于栅极区来说,相当于耗尽掉了本征存在的高浓度2-DEG,可以很好的实现增强型的操作。
实际应用中,刻蚀也可以通过氧化法结合湿法腐蚀的方法实现,或者通过ICP干法刻蚀与氧化法和湿法腐蚀结合的方式实现;其中,氧化法可以是采用高温650℃进行氧化,也可以是通过ICP或者去胶设备的含氧等离子体进行氧化;湿法腐蚀的溶液可以是KOH(氢氧化钾)、NaOH(氢氧化钠)或TMAH(四甲基氢氧化铵)等强碱溶液,或者也可以是HF(氟化氢)或HCl(氯化氢)等强酸溶液。需注意的是,在使用氧化法和湿法腐蚀的工艺中,需要用Si3N4代替光刻胶作为掩膜层来进行刻蚀。
步骤103:沉积栅介质层。
在图4所示的器件上,可以通过MOCVD(Metal-organic Chemical VaporDeposition,金属有机化合物化学气相沉淀)、ICP-CVD(Inductively Coupled PlasmaChemical Vapor Deposition,等离子体电感耦合化学气相沉积)、RTCVD(Rapid ThermalChemical Vapor Deposition,快速热化学气相沉积)、PEALD(Plasma Enhanced AtomicLayer Deposition,等离子体增强原子层沉积)、PECVD(Plasma Enhanced Chemical VaporDeposition,等离子体增强化学的气相沉积)或LPCVD(Low Pressure Chemical VaporDeposition,低压化学气相沉积)的方法沉积一层Si3N4或SiO2,或者通过氧化或ALD(AtomicLayer Deposition,原子层沉积)的方法沉积一层Al2O3(氧化铝)或HfO2(二氧化铪),也可以通过溅射工艺沉积一层TiO2(二氧化钛),还可以通过MBE(Molecular Beam Epitaxy,分子束外延)技术沉积一层MgO(氧化镁)或Sc2O3(氧化钪),形成栅介质层6,形成的器件参见图5。
实际应用中,栅介质层6可以发挥以下作用:①作为栅极介质,构成MIS(金属-绝缘层-半导体)结构中的绝缘层;②作为外延片表面的钝化层,能够消除材料的表面态,提高器件的稳定性和可靠性;③用来填充隔离区,避免因后续工艺中沉积的金属层与隔离区暴露的2-DEG的通道接触而短路。
步骤104:沉积栅极金属层。
在图5所示的器件上,可以通过PVD(Physical Vapor Deposition,物理气相沉积)或蒸镀的方式沉积一层TiN(氮化钛)、Ni(镍)、Au(金)、Pt(铂)、W(钨)或Pd(钯)中的至少一种,但不限于这几种金属,其厚度一般为100nm左右,形成栅极金属层7,形成的器件参见图6,沉积的栅介质层6和栅极金属层7覆盖GaN外延片表面以及隔离窗口和栅极窗口的内壁。
步骤105:打开源极和漏极窗口。
沉积好栅极金属层7之后,使用第二层光罩(Mask 02)定义欧姆接触区,并对欧姆接触区进行刻蚀,使刻蚀停止在AlGaN势垒层4的表面、内部或底部,形成源极窗口和漏极窗口。
具体的,对图6所示的器件,以Mask 02为光罩进行欧姆接触区的定义,然后采用刻蚀工艺刻蚀掉欧姆接触区的全部栅极金属层7和栅介质层6,刻蚀停止在帽层5的顶部,从而形成源极窗口C和漏极窗口D,可参见图7。其中采用的刻蚀工艺可以是上述制备隔离窗口和栅极窗口步骤中采用的任意一种刻蚀工艺。
实际应用中,刻蚀也可以停止在AlGaN势垒层4的底部,即刻蚀掉欧姆接触区的栅极金属层7、栅介质层6、帽层5和全部AlGaN势垒层4;或者,刻蚀也可以停止在AlGaN势垒层4中的任意一位置,即刻蚀掉欧姆接触区的栅极金属层7、栅介质层6、帽层5和部分AlGaN势垒层4。
步骤106:沉积欧姆金属层。
在图7形成源极窗口和漏极窗口的器件上,可以通过PVD或蒸镀的方式沉积一层厚度高于源极窗口和漏极窗口深度的Ti-Al-Ti-Au或Ti-Al-Ni-Au等常见的金属堆叠结构,形成欧姆金属层8,可参见图8。
步骤107:金属图形化。
对图8所示的器件,使用第三层光罩(Mask 03)定义电极区,采用刻蚀工艺(如黄光光刻工艺)刻蚀掉电极区以外的欧姆金属层8和栅极金属层7,形成源极81、漏极82和栅极9,可参见图9。
实际应用中,在形成源极、漏极和栅极之后,还需要对图9所示的器件进行以下步骤的处理:
步骤108:高温合金。
对图9所示的器件进行高温合金,即在一定气氛保护下,将图9所示的器件在某一特定温度下恒温一段时间,比如,在850℃的氮气氛围下恒温45s,使源极81和漏极82区域的欧姆金属分别与AlGaN势垒层4形成合金过渡层,有效降低半导体与欧姆金属之间的接触势垒高度,从而使欧姆金属与GaN外延片具备良好的欧姆接触。
步骤109:护层开孔。
对图9所示的器件进行高温合金之后,在高温合金后的器件上沉积一层保护层10,其一般通过沉积较厚的介质实现,比如,通过PECVD的方法沉积一层SiO2或者一层Si3N4,亦或者两者的任意组合,形成护层10,可参见图10。实际应用中,保护层10也可以通过涂敷聚酰亚胺(Polyimide)来实现。
沉积好保护层10以后,使用第四层光罩(Mask 04)对图10所示的器件进行护层开孔区的定义,然后通过黄光光刻和/或湿法和/或氧化的刻蚀方式去除护层开孔区域的保护层10,形成via接触孔,打开金属PAD,露出源极81、漏极82和栅极9,用于器件互联以及测试,参见图11。
经过上述过程,一个完整的增强型HEMT便制作完成,后面可根据需要进行多层布线。
采用本实施例提供的制备方法制成的增强型HEMT的结构如图11所示,该增强型HEMT包括:由在衬底1上依次生长缓冲层2、GaN沟道层3、势垒层4和帽层5形成的GaN外延片,栅介质层6,栅极金属层7,源极81,漏极82,栅极9和保护层10。其中,GaN外延片的两端形成刻蚀深度深入GaN沟道层3的隔离窗口,从而形成GaN外延片的隔离台;源极81和漏极82分别位于隔离台的两端;源极81和漏极82之间形成有深度深入GaN沟道层3内的凹型栅槽,凹型栅槽表面沉积有栅介质层6和栅极金属层7,形成栅极9,该栅介质层6,其两端沿帽层5上表面延伸至源极81和漏极82,且栅介质层6从源极81和漏极82远离栅极9的两端开始,覆盖帽层5表面以及隔离窗口的内壁;保护层10沉积于源极81、漏极82、栅极9以及隔离窗口区域的栅介质层6上,该保护层10上采用刻蚀方式形成有打开源极81、漏极82和栅极9的接触孔。基于压电极化等效应,GaN沟道层3和势垒层4的界面处形成有二维电子气薄层11,该二维电子气薄层11位于GaN沟道层3内,具有较高的电子迁移率。
本实施例提供的增强型HEMT的制备方法,先采用光刻工艺在准备好的GaN外延片上使用Mask 01形成刻蚀深度深入GaN外延片的隔离窗口和栅极窗口,再在形成的器件上依次沉积栅介质层和栅极金属层,接着使用Mask 02定义欧姆接触区,通过刻蚀形成刻蚀深度达到GaN外延片表面的源极窗口和漏极窗口,再在形成的器件上沉积欧姆金属层,然后使用Mask 03定义电极区,刻蚀形成源极、漏极和栅极,最后进行高温合金后沉积保护层,并使用Mask 04形成露出源极、漏极和栅极的接触孔,实现增强型HEMT的制备。由于隔离区和栅极区同时使用Mask 01进行制备,与现有技术中需要使用两层不同的光罩分别进行制备相比,有效减少了一层光罩的使用,使得增强型HEMT的制备仅需要4层光罩便可以完成,从而有效降低了加工成本,更适合于进行批量生产。
实施例二:
基于实施例一,本实施例提供另一种增强型HEMT的制备方法,与实施例一不同的是,在执行完步骤101之后,在GaN外延片表面优先沉积一层钝化层,然后再执行步骤102及其之后的步骤。
具体的,图12示出了本实施例中在GaN外延片上沉积钝化层后形成的器件的结构示意图,如图12所示,可以通过MOCVD、LPCVD、ALD、PECVD或ICP-CVD的方式在图2所示的GaN外延片的帽层5上沉积一层钝化层12,该钝化层12的材料可以是SiO2、Si3N4和AlN中的至少一种。该钝化层12可以在工艺流程的一开始就将已经生长的GaN沟道层3和AlGaN势垒层4的材料保护起来,从而避免后续工艺对材料的破坏,起到很好的保护作用。
实际应用中,沉积钝化层也可以是在执行完步骤102之后进行,即在制备好隔离窗口和栅极窗口之后,优先沉积一层钝化层,然后再执行步骤103及其之后的步骤。
采用本实施例提供的制备方法制成的增强型HEMT的结构如图13所示,与图11所示的增强型HEMT的结构不同的是,GaN帽层5和栅介质层6之间增加了一层钝化层12,可以起到保护GaN沟道层3和AlGaN势垒层4的作用。
本实施例提供的增强型高电子迁移率晶体管的制备方法,一方面,由于隔离区和栅极区同时使用Mask 01进行制备,与现有技术中需要使用两层不同的光罩分别进行制备相比,有效减少了一层光罩的使用,使得增强型HEMT的制备仅需要4层光罩便可以完成,从而有效降低了加工成本,更适合于进行批量生产;另一方面,在制备隔离区和栅极区之前,在外延片的AlGaN势垒层上沉积了一层钝化层,可以将已经生长的GaN沟道层和AlGaN势垒层的材料保护起来,从而避免后续工艺对材料的破坏,起到很好的保护作用。
实施例三
基于实施例一,本实施例提供又一种增强型HEMT的制备方法,与实施例一不同的是,本实施例在沉积栅介质层之后,需要先沉积一层填充介质,将已经沉积的栅介质层保护起来,然后优先制备源极和漏极,进行高温合金之后再制备栅极。具体的,图14示出了又一种实施例中增强型HEMT的制备方法的流程图,如图14所示,该方法可以包括以下步骤:
步骤201~203,与步骤101~103相同,具体过程可参见步骤101~103。其中沉积的栅介质层6覆盖GaN外延片表面以及隔离窗口和栅极窗口的内壁。
步骤204:沉积填充介质。
在图5所示的器件上,可以通过PECVD、LPCVD或ICPCVD等方式沉积填充介质13,可参见图15。实际应用中,该填充介质13的材料可以是SiO2
步骤205:打开源极和漏极窗口。
在图15所示的器件上,使用Mask 02定义欧姆接触区,并对欧姆接触区进行刻蚀,使刻蚀停止在势垒层的表面、内部或底部,形成源极窗口和漏极窗口。
具体的,以Mask 02为光罩,对图15所示的器件进行欧姆接触区的定义,然后采用刻蚀工艺刻蚀掉欧姆接触区的填充介质13、栅介质层6、帽层5和AlGaN势垒层4,形成源极窗口C和漏极窗口D,可参见图16。实际应用中,刻蚀也可以是仅刻蚀掉欧姆接触区的填充介质13和栅介质层6,或者是刻蚀掉欧姆接触区的填充介质13、栅介质层6、帽层5和部分AlGaN势垒层4。其中采用的刻蚀工艺可以是步骤102中制备隔离区和栅极区时所采用的任意一种刻蚀工艺。
步骤206:沉积欧姆金属层。
在图16所示的器件上沉积一层欧姆金属层8,其具体过程与步骤S106相同,形成的器件结构可参见图17。
步骤207:第一次金属图形化。
以Mask 03为光罩,对图17所示的器件进行电极区的定义,并刻蚀掉源极区和漏极区以外的欧姆金属层8,可参见图18,其刻蚀的方法可以与步骤107相同。
步骤208:高温合金,其具体过程与步骤108相同。
步骤209:打开栅极窗口。
以Mask 01为光罩,对图18所示的器件进行栅极区的定义,然后可以通过缓冲氧化硅蚀刻液(Buffer Oxide Etcher,BOE)腐蚀掉栅极区的填充介质13,从而打开栅极窗口B,可参见图19。
步骤210:沉积栅极金属层。
在图19所示的器件上沉积一层栅极金属层7,可参见图20。其中,沉积栅极金属层7的方法可以与步骤104中的沉积方法相同。
步骤211:第二次金属图形化。
以Mask 03为光罩,对图20的器件进行电极区的定义,刻蚀掉源极区、漏极区和栅极区以外的栅极金属层7,形成源极81、漏极82和栅极9,可参见图21。其刻蚀的方法可以与步骤107相同。
步骤212:护层开孔。
在图21所示的器件上先沉积一层保护层10,然后使用Mask 04定义护层开孔区,并采用刻蚀的方式形成打开源极81、漏极82和栅极9的接触孔,用于器件互联以及测试,参见图22。其具体过程可参见步骤109。
经过上述过程,一个完整的增强型HEMT便制作完成,后面可根据需要进行多层布线。
采用本实施例提供的制备方法制成的增强型HEMT的结构如图22所示,与图11所示的增强型HEMT的结构不同的是,源极81和漏极82分别与栅极9之间的栅介质层6上沉积有填充介质13,且该填充介质13从源极81和漏极82远离栅极9的两端开始,覆盖帽层5表面并填充整个隔离窗口;保护层10沉积于源极81、漏极82、栅极9以及填充介质13上,其上采用刻蚀方式形成有用于打开源极81、漏极82和栅极9的接触孔。
本实施例提供的增强型高电子迁移率晶体管的制备方法,一方面,由于隔离区和栅极区同时使用Mask 01进行制备,与现有技术中需要使用两层不同的光罩分别进行制备相比,有效减少了一层光罩的使用,使得增强型HEMT的制备仅需要4层光罩便可以完成,从而有效降低了加工成本,更适合于进行批量生产;另一方面,由于在栅介质层上沉积了一层填充介质,因而可以对栅介质层进行保护,从而可以优先制备源极和漏极,并在高温合金后再制备栅极,这样,可以使器件的栅极金属免受高温合金过程的影响,从而提升了器件的栅极可靠性。
在一较优的实施例中,可以将实施例二与实施例三相结合,即在实施例三中制备隔离区和栅极区之前,在GaN外延片的上表面沉积一层钝化层,这样,在制备增强型HEMT的过程中不仅可以节省光罩层数,节约工艺成本,而且能够对GaN沟道层和AlGaN势垒层的材料起到很好的保护作用,且制备的增强型HEMT具备良好的栅极可靠性。
上述各实施例提供的增强型HEMT的制备工艺和条件均为Si CMOS工艺所兼容的,并且工艺复杂度低,可操作性强。
在上述各实施例中,整个增强型HEMT器件的加工过程仅需要4层光罩便可以完成,而在现有的加工工艺中,为了使器件的性能达到最佳,通常对栅极区域进行复杂的处理,而对隔离区域采用高速率的刻蚀方法,但这种刻蚀方法对器件材料的损伤较大,因而在器件的加工过程中不会对隔离区域和栅极区域同时进行开孔,这样,便需要5层光罩才能完成器件的加工;因此,上述各实施例所提出的增强型HEMT器件的制备方法使得基于Mask的加工成本降低了20%左右,同时节省了时间和人力成本。进一步的,在芯片加工领域,基于Mask加工的成本大概为整个加工流程的50%以上,因此,采用上述各实施例的增强型HEMT的制备方法来加工增强型HEMT器件时,其加工成本降低了至少10%以上,非常有利于增强型HEMT的低成本、批量生产。
以上应用了具体个例对本发明进行阐述,只是用于帮助理解本发明,并不用以限制本发明。对于本发明所属技术领域的技术人员,依据本发明的思想,还可以做出若干简单推演、变形或替换。

Claims (10)

1.一种增强型高电子迁移率晶体管的制备方法,其特征在于,包括:
准备GaN外延片,所述GaN外延片包括沟道层和势垒层;
采用光刻工艺,在GaN外延片上刻蚀由第一层光罩定义的隔离区和栅极区,形成刻蚀深度深入GaN外延片沟道层的隔离窗口和栅极窗口;
在形成隔离窗口和栅极窗口的器件上依次沉积栅介质层和栅极金属层,使栅介质层和栅极金属层覆盖GaN外延片表面以及隔离窗口和栅极窗口的内壁;
在沉积栅介质层和栅极金属层的器件上刻蚀由第二层光罩定义的欧姆接触区,使刻蚀停止在势垒层的表面、内部或底部,形成源极窗口和漏极窗口;
在形成源极窗口和漏极窗口的器件上沉积欧姆金属层;
使用第三层光罩定义电极区,并刻蚀掉电极区以外的欧姆金属层和栅极金属层,形成源极、漏极和栅极。
2.如权利要求1所述的方法,其特征在于,在形成源极、漏极和栅极之后,所述方法还包括:
高温合金;
在高温合金后的器件上沉积保护层;
使用第四层光罩定义护层开孔区,并采用刻蚀的方式形成打开源极、漏极和栅极的接触孔。
3.如权利要求1所述的方法,其特征在于,在所述采用光刻工艺在GaN外延片上刻蚀由第一层光罩定义的隔离区和栅极区之前,所述方法还包括:
采用MOCVD、LPCVD、ALD、PECVD或ICP-CVD的方式在GaN外延片表面沉积钝化层,所述钝化层为SiO2、Si3N4和AlN中的至少一种。
4.如权利要求1所述的方法,其特征在于,所述GaN外延片包括衬底、依次形成在衬底上的缓冲层、GaN沟道层、势垒层和帽层,帽层作为GaN外延片的上表面。
5.一种增强型高电子迁移率晶体管的制备方法,其特征在于,包括:
准备GaN外延片,所述GaN外延片包括沟道层和势垒层;
采用光刻工艺,在GaN外延片上刻蚀由第一层光罩定义的隔离区和栅极区,形成刻蚀深度深入GaN外延片沟道层的隔离窗口和栅极窗口;
在形成隔离窗口和栅极窗口的器件上依次沉积栅介质层和填充介质,使栅介质层覆盖GaN外延片表面以及隔离窗口和栅极窗口的内壁;
在沉积栅介质层和填充介质的器件上刻蚀由第二层光罩定义的欧姆接触区,使刻蚀停止在势垒层的表面、内部或底部,形成源极窗口和漏极窗口;
在形成源极窗口和漏极窗口的器件上沉积欧姆金属层;
使用第三层光罩定义电极区,并刻蚀掉源极区和漏极区以外的欧姆金属层;
刻蚀掉栅极区的填充介质,并在形成的器件上沉积栅极金属层;
刻蚀源极区、漏极区和栅极区以外的栅极金属层,形成源极、漏极和栅极。
6.如权利要求5所述的方法,其特征在于,在形成源极、漏极和栅极之后,所述方法还包括:
沉积保护层;
使用第四层光罩定义护层开孔区,并采用刻蚀的方式形成打开源极、漏极和栅极的接触孔。
7.如权利要求5所述的方法,其特征在于,在所述采用光刻工艺在GaN外延片上刻蚀由第一层光罩定义的隔离区和栅极区之前,所述方法还包括:
采用MOCVD、LPCVD、ALD、PECVD或ICP-CVD的方式在帽层表面沉积钝化层,所述钝化层为SiO2、Si3N4和AlN中的至少一种。
8.如权利要求5所述的方法,其特征在于,在所述刻蚀掉栅极区的填充介质之前,所述方法还包括对欧姆金属进行高温合金。
9.如权利要求5所述的方法,其特征在于,所述GaN外延片包括衬底、依次形成在衬底上的缓冲层、GaN沟道层、势垒层和帽层,帽层作为GaN外延片的上表面。
10.一种增强型高电子迁移率晶体管,其特征在于,由权利要求1至9中任一项所述方法制备而成。
CN201810564945.4A 2018-06-04 2018-06-04 一种增强型高电子迁移率晶体管及其制备方法 Pending CN108987277A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810564945.4A CN108987277A (zh) 2018-06-04 2018-06-04 一种增强型高电子迁移率晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810564945.4A CN108987277A (zh) 2018-06-04 2018-06-04 一种增强型高电子迁移率晶体管及其制备方法

Publications (1)

Publication Number Publication Date
CN108987277A true CN108987277A (zh) 2018-12-11

Family

ID=64539997

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810564945.4A Pending CN108987277A (zh) 2018-06-04 2018-06-04 一种增强型高电子迁移率晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN108987277A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110571273A (zh) * 2019-07-19 2019-12-13 华南理工大学 源、漏和栅极同步制备的GaN HEMT器件及方法
CN110797398A (zh) * 2019-11-07 2020-02-14 中合博芯(重庆)半导体有限公司 一种高k氧化物栅绝缘层mos-hemt器件及其制备方法
CN112234030A (zh) * 2019-07-15 2021-01-15 珠海格力电器股份有限公司 一种三相逆变功率芯片及其制备方法
CN113809169A (zh) * 2021-08-25 2021-12-17 西安电子科技大学 基于栅源漏一体化沉积的氮化镓器件及其制作方法
WO2022193492A1 (zh) * 2021-03-15 2022-09-22 厦门市三安集成电路有限公司 一种hemt射频器件及其制作方法
CN118398492A (zh) * 2024-06-28 2024-07-26 合肥欧益睿芯科技有限公司 增强型GaAs HEMT器件及其制造方法、电子设备
CN118412273A (zh) * 2024-07-03 2024-07-30 成都航天博目电子科技有限公司 一种GaN HEMT器件的栅极制备方法、栅极以及GaN HEMT器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02142140A (ja) * 1988-11-22 1990-05-31 Fujitsu Ltd 半導体装置の製造方法
US20110241017A1 (en) * 2009-03-31 2011-10-06 Furukawa Electric Co., Ltd. Field effect transistor
CN107623031A (zh) * 2017-08-02 2018-01-23 北京大学深圳研究生院 一种改善mis‑hemt耐压特性的工艺方法及mis‑hemt

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02142140A (ja) * 1988-11-22 1990-05-31 Fujitsu Ltd 半導体装置の製造方法
US20110241017A1 (en) * 2009-03-31 2011-10-06 Furukawa Electric Co., Ltd. Field effect transistor
CN107623031A (zh) * 2017-08-02 2018-01-23 北京大学深圳研究生院 一种改善mis‑hemt耐压特性的工艺方法及mis‑hemt

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112234030A (zh) * 2019-07-15 2021-01-15 珠海格力电器股份有限公司 一种三相逆变功率芯片及其制备方法
CN112234030B (zh) * 2019-07-15 2023-07-21 珠海格力电器股份有限公司 一种三相逆变功率芯片及其制备方法
CN110571273A (zh) * 2019-07-19 2019-12-13 华南理工大学 源、漏和栅极同步制备的GaN HEMT器件及方法
CN110571273B (zh) * 2019-07-19 2024-05-17 华南理工大学 源、漏和栅极同步制备的GaN HEMT器件及方法
CN110797398A (zh) * 2019-11-07 2020-02-14 中合博芯(重庆)半导体有限公司 一种高k氧化物栅绝缘层mos-hemt器件及其制备方法
CN110797398B (zh) * 2019-11-07 2024-03-26 中合博芯(重庆)半导体有限公司 一种高k氧化物栅绝缘层mos-hemt器件及其制备方法
WO2022193492A1 (zh) * 2021-03-15 2022-09-22 厦门市三安集成电路有限公司 一种hemt射频器件及其制作方法
CN113809169A (zh) * 2021-08-25 2021-12-17 西安电子科技大学 基于栅源漏一体化沉积的氮化镓器件及其制作方法
CN118398492A (zh) * 2024-06-28 2024-07-26 合肥欧益睿芯科技有限公司 增强型GaAs HEMT器件及其制造方法、电子设备
CN118412273A (zh) * 2024-07-03 2024-07-30 成都航天博目电子科技有限公司 一种GaN HEMT器件的栅极制备方法、栅极以及GaN HEMT器件

Similar Documents

Publication Publication Date Title
CN108987277A (zh) 一种增强型高电子迁移率晶体管及其制备方法
CN108987474A (zh) 一种增强型高电子迁移率晶体管及其制备方法
CN104992979B (zh) 具有自对准外延源和漏的多栅半导体器件
CN103094335B (zh) 高电子迁移率晶体管及其形成方法
US9722064B2 (en) Isolated gate field effect transistor and manufacture method thereof
TWI811394B (zh) 高電子遷移率電晶體及其製作方法
JP2011198837A (ja) 半導体装置およびその製造方法
KR101968374B1 (ko) 개선된 패시베이션 층을 갖는 iii-n 층 스택을 포함하는 소자 및 관련 제조 방법
TW201318055A (zh) 具有單石異質積集化合物半導體與元素半導體的方法與結構
US20160284816A1 (en) Semiconductor device and manufacturing method thereof
CN104752228B (zh) 半导体器件结构及其制造方法
JP6319151B2 (ja) 半導体装置および半導体装置の製造方法
CN106257686A (zh) 半导体器件及其制造方法
CN106548941A (zh) 一种半导体器件及其制备方法
CN107331697A (zh) 氮化镓半导体器件及其制备方法
CN103794482B (zh) 金属栅极的形成方法
CN109728079A (zh) 一种晶体管及其制作方法
TW202021126A (zh) 半導體裝置及其製造方法
CN103855026B (zh) FinFET及其制造方法
CN111755330A (zh) 一种半导体结构及其制造方法
CN109727863A (zh) 一种基于自对准工艺的AlGan/GaN HEMT器件结构及制作方法
US11121229B2 (en) Methods of fabricating semiconductor structures and high electron mobility transistors
CN109755308A (zh) 半导体结构和高电子迁移率晶体管的制造方法
CN103871857B (zh) 半导体器件的形成方法
CN108695383A (zh) 实现高频mis-hemt的方法及mis-hemt器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20181211