CN110797398B - 一种高k氧化物栅绝缘层mos-hemt器件及其制备方法 - Google Patents
一种高k氧化物栅绝缘层mos-hemt器件及其制备方法 Download PDFInfo
- Publication number
- CN110797398B CN110797398B CN201911084358.6A CN201911084358A CN110797398B CN 110797398 B CN110797398 B CN 110797398B CN 201911084358 A CN201911084358 A CN 201911084358A CN 110797398 B CN110797398 B CN 110797398B
- Authority
- CN
- China
- Prior art keywords
- layer
- gate insulating
- insulating layer
- mixed metal
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 21
- 229910052751 metal Inorganic materials 0.000 claims abstract description 88
- 239000002184 metal Substances 0.000 claims abstract description 88
- 239000010936 titanium Substances 0.000 claims abstract description 84
- 230000004888 barrier function Effects 0.000 claims abstract description 46
- 229910002704 AlGaN Inorganic materials 0.000 claims abstract description 30
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 30
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 claims abstract description 21
- 229910003455 mixed metal oxide Inorganic materials 0.000 claims abstract description 19
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims abstract description 19
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims abstract description 17
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims description 48
- 230000001590 oxidative effect Effects 0.000 claims description 22
- 229910052737 gold Inorganic materials 0.000 claims description 18
- 238000001259 photo etching Methods 0.000 claims description 16
- 238000001465 metallisation Methods 0.000 claims description 12
- 238000000137 annealing Methods 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 9
- 229910052719 titanium Inorganic materials 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 4
- 230000001678 irradiating effect Effects 0.000 claims description 2
- 230000007547 defect Effects 0.000 abstract description 8
- 238000005566 electron beam evaporation Methods 0.000 description 8
- 238000001755 magnetron sputter deposition Methods 0.000 description 8
- 230000003647 oxidation Effects 0.000 description 8
- 238000007254 oxidation reaction Methods 0.000 description 8
- 239000013078 crystal Substances 0.000 description 6
- 229910010413 TiO 2 Inorganic materials 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 230000005533 two-dimensional electron gas Effects 0.000 description 3
- 238000010549 co-Evaporation Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了一种高介电常数氧化物栅绝缘层MOS‑HEMT器件及其制备方法，包括：衬底及位于所述衬底上的GaN或GaAs缓冲层；位于所述GaN或GaAs缓冲层之上的AlGaN或AlGaAs势垒层；位于所述AlGaN或AlGaAs势垒层之上的Al/Ti混合金属层以及栅绝缘层，所述栅绝缘层为包含氧化铝和氧化钛的混合金属氧化层；位于所述Al/Ti混合金属层之上的源极和漏极；位于所述栅绝缘层之上的金属栅极。本发明能够对沟道电荷有更好的控制，能减少栅介质的引入对跨导的负面影响，界面态缺陷低，制备流程简单，生产效率高，在器件的等比例缩小方面也有显著的优势。
Description
技术领域
本发明属于半导体器件制备技术，具体涉及一种高介电常数氧化物栅绝缘层MOS-HEMT器件及其制备方法。
背景技术
HEMT(High Electron Mobility Transistor)，即高电子迁移率晶体管。这是一种异质结场效应晶体管，主要利用具有高迁移率的二维电子气来工作。以GaAs和GaN为主的化合物HEMT半导体器件具有超高频和大功率等优势，目前在无线5G通信和雷达领域等具有广阔的应用前景。然而传统的肖特基栅极的HEMT器件漏电问题较为严重，易造成器件的击穿电压、效率、增益等关键性能的恶化。为了有效抑制栅极电流，在传统的化合物HEMT结构的栅极可引入金属-氧化物-半导体(MOS)结构形成MOS-HEMT器件成为有效解决方法。因此如何有效制备出高K栅绝缘层成为技术的焦点。然而现有技术中要制备栅绝缘层，需要转移到其他专用设备上进行，这样就使得工艺流程较复杂，需耗费更多的时间，生产效率难以提高。
发明内容
针对现有技术中所存在的不足，本发明提供了一种能够对沟道电荷有更好的控制、能减少栅介质的引入对跨导的负面影响、界面态缺陷低、制备流程简单、生产效率高的高介电常数氧化物栅绝缘层MOS-HEMT器件及其制备方法。
一种高介电常数氧化物栅绝缘层MOS-HEMT器件，包括：
第一衬底及位于所述第一衬底上的GaN缓冲层；
位于所述GaN缓冲层之上的AlGaN势垒层；
位于所述AlGaN势垒层之上的Al/Ti混合金属层以及第一栅绝缘层，所述第一栅绝缘层为包含氧化铝和氧化钛的混合金属氧化层；
位于所述Al/Ti混合金属层之上的源极和漏极；
位于所述第一栅绝缘层之上的金属栅极。
一种高介电常数氧化物栅绝缘层MOS-HEMT器件的制备方法，包括如下步骤：
S101：在第一衬底上制备GaN缓冲层；
S102：在所述GaN缓冲层上制备AlGaN势垒层；
S103：通过光刻工艺，将所述GaN缓冲层和AlGaN势垒层图形化；
S104：在所述AlGaN势垒层上共同沉积Al/Ti混合金属层；
S105：在所述Al/Ti混合金属层上进行金属沉积，并通过光刻工艺，得到图形化的源极和漏极；
S106：氧化所述Al/Ti混合金属层未被源极和漏极遮挡的区域，得到包含氧化铝和氧化钛的混合金属氧化层作为第一栅绝缘层；
S107：在所述第一栅绝缘层上进行金属沉积，并通过光刻工艺得到图形化的栅极。
进一步地，所述步骤S106中氧化所述Al/Ti混合金属层未被源极和漏极遮挡的区域的方法，包括：通过O2等离子体或UHV紫外线照射，将所述Al/Ti混合金属层未被源极和漏极遮挡的区域初步氧化，然后在O2气氛下高温退火，使其进一步氧化。
进一步地，所述GaN缓冲层的厚度是1～2μm，所述AlGaN势垒层的厚度是25～30nm，所述Al/Ti混合金属层的厚度是2～5nm，所述第一栅绝缘层的厚度是2～5nm。
一种高介电常数氧化物栅绝缘层MOS-HEMT器件，包括：
第二衬底及位于所述第二衬底上的GaAs缓冲层；
位于所述GaAs缓冲层之上的AlGaAs势垒层；
位于所述AlGaAs势垒层之上的Al/Ti混合金属层以及第二栅绝缘层，所述第二栅绝缘层为包含氧化铝和氧化钛的混合金属氧化层；
位于所述Al/Ti混合金属层之上的源极和漏极；
位于所述第二栅绝缘层之上的金属栅极。
一种高介电常数氧化物栅绝缘层MOS-HEMT器件的制备方法，包括如下步骤：
S201：在第二衬底上制备GaAs缓冲层；
S202：在所述GaAs缓冲层上制备AlGaAs势垒层；
S203：通过光刻工艺，将所述GaAs缓冲层和AlGaAs势垒层图形化；
S204：在所述AlGaAs势垒层上共同沉积Al/Ti混合金属层；
S205：在所述Al/Ti混合金属层上进行金属沉积，并通过光刻工艺，得到图形化的源极和漏极；
S206：氧化所述Al/Ti混合金属层未被源极和漏极遮挡的区域，得到包含氧化铝和氧化钛的混合金属氧化层作为第二栅绝缘层；
S207：在所述第二栅绝缘层上进行金属沉积，并通过光刻工艺得到图形化的栅极。
进一步地，所述步骤S206中氧化所述Al/Ti混合金属层未被源极和漏极遮挡的区域的方法，包括：通过O2等离子体或UHV紫外线照射等方法，将所述Al/Ti混合金属层未被源极和漏极遮挡的区域初步氧化，然后在O2气氛下高温退火，使其进一步氧化。
进一步地，所述GaAs缓冲层的厚度是1～2μm，所述AlGaAs势垒层的厚度是25～30nm，所述Al/Ti混合金属层的厚度是2～5nm，所述第二栅绝缘层的厚度是2～5nm。
进一步地，所述源极和漏极包括多层金属，其结构为Ni/Au/Ge/Ni/Au，其厚度为20nm/100nm/26nm/26nm/100nm；所述栅极的结构是Ni/Au，Ni/Ti/Au，Ti/Au中的一种。
进一步地，所述Al/Ti混合金属层中Al的摩尔数占总摩尔数的70％～99％。
相比于现有技术，本发明具有如下有益效果：
1、通过在AlGaAs势垒层上沉积Al/Ti混合金属层后，先制备源极和漏极，后对Al/Ti混合金属层未被源极和漏极遮挡的部分进行氧化以形成包含有氧化铝和氧化钛的栅绝缘层，不仅能够得到具有高K值的混合氧化物以对沟道电荷有更好的控制，能减少栅介质的引入对跨导的负面影响，还同时具有较低的界面态缺陷；
2、在兼容HEMT器件制程的前提下，只需增加少量制备步骤，就能成功实现高K值氧化物栅绝缘层MOS-HEMT器件的制备，无需为制备栅绝缘层引入额外的设备，简化了MOS-HEMT制备流程，提高了生产效率。
附图说明
图1为本发明GaN MOS-HEMT器件结构示意图；
图2为本发明GaAs MOS-HEMT器件结构示意图；
图3为本发明GaN MOS-HEMT器件的制备方法流程图；
图4为本发明GaAs MOS-HEMT器件的制备方法流程图；
图5为本发明GaN MOS-HEMT器件的制备方法示意图；
图6为本发明GaAs MOS-HEMT器件的制备方法示意图。
其中，11第一衬底，12GaN缓冲层，13AlGaN势垒层，14Al/Ti混合金属层，15第一栅绝缘层，21第二衬底，22GaAs缓冲层，23AlGaAs势垒层，24Al/Ti混合金属层，25第二栅绝缘层。
具体实施方式
为了使发明实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体图示，进一步阐述本发明。
实施例1：
一种高介电常数氧化物栅绝缘层MOS-HEMT器件，包括：
第一衬底11及位于所述第一衬底11上的GaN缓冲层12；
位于所述GaN缓冲层12之上的AlGaN势垒层13；
位于所述AlGaN势垒层13之上的Al/Ti混合金属层14以及第一栅绝缘层15，所述第一栅绝缘层15为包含氧化铝和氧化钛的混合金属氧化层；
位于所述Al/Ti混合金属层14之上的源极和漏极；
位于所述第一栅绝缘层15之上的金属栅极。
所述第一衬底11可以采用Si、SiC或蓝宝石等材质。所述GaN缓冲层12未掺杂，其厚度可以是1～2μm。所述AlGaN势垒层13的厚度可以是25～30nm。所述Al/Ti混合金属层14的厚度可以是2～5nm。所述Al/Ti混合金属层中Al的摩尔数占总摩尔数的70％～99％。所述第一栅绝缘层15的厚度可以是2～5nm。所述源极和漏极可以是多层金属结构，其结构可以是Ni/Au/Ge/Ni/Au(20nm/100nm/26nm/26nm/100nm)。所述金属栅极可以采用Ni/Au，Ni/Ti/Au，Ti/Au等结构。所述GaN缓冲层12和AlGaN势垒层13之间的AlGaN/GaN异质结界面处靠近GaN表面处形成二维电子气(2DEG)。
实施例2：
一种高介电常数氧化物栅绝缘层MOS-HEMT器件的制备方法，包括：
S101：通过MOCVD在第一衬底11上制备1～2μm的GaN缓冲层12；
S102：通过MOCVD在所述GaN缓冲层12上制备25～30nm的AlGaN单晶薄膜；
S103：通过光刻工艺，得到图形化的GaN/AlGaN薄膜；
S104：通过电子束蒸镀或磁控溅射等方法，在所述AlGaN单晶薄膜上共同沉积2～5nm的Al/Ti混合金属层14；
S105：通过电子束蒸镀或磁控溅射等方法，在所述Al/Ti混合金属层14上进行金属沉积，并通过光刻工艺，得到图形化的源极和漏极；
S106：通过O2等离子体或UHV紫外线照射等方法，将所述Al/Ti混合金属层14未被源极和漏极遮挡的区域初步氧化，然后在O2气氛下高温(450～500℃)退火，使其进一步氧化，得到包含氧化铝和氧化钛的混合金属氧化层，将其作为第一栅绝缘层15；
S107：通过电子束蒸镀或磁控溅射等方法，在所述第一栅绝缘层15上进行金属沉积，并通过光刻工艺得到图形化的栅极。
所述第一衬底11可以采用Si、SiC或蓝宝石等材质。所述源级和漏极可以是多层金属结构，包括但不限于Ni/Au/Ge/Ni/Au(20nm/100nm/26nm/26nm/100nm)。所述栅极可以是Ni/Au，Ni/Ti/Au，Ti/Au等结构。所述AlGaN单晶薄膜形成AlGaN势垒层13，所述Al/Ti混合金属层14被氧化的部分形成第一栅绝缘层15。所述S103中通过光刻将GaN缓冲层12以及AlGaN势垒层13图形化。所述S104中的共同沉积是指同时采用电子束蒸镀或磁控溅射对Al和Ti同时成膜，形成Al和Ti的金属混合物，可简称为共蒸法或共溅法，是现有技术中已有的方法。所述S106中获得混合金属氧化层的氧化方法，可以仅采用O2等离子体、UHV紫外线照射或高温退火中的其中一种，也可以将其中的两种或三种组合使用，只要能实现将所述混合金属层氧化成包含氧化铝和氧化钛的混合金属氧化层即可。本实施例中采用先通过O2等离子体或者UHV紫外线照射初步氧化，再在O2气氛下高温退火，是一种较优的实施方案。
虽然TiO2的K值(介电常数)高达80，是目前众多金属氧化物中K值最高的一种；但考虑到TiO2有较高的界面态缺陷，所以直接将TiO2用于栅绝缘层的效果并不理想。而本发明在AlGaN势垒层上沉积Al/Ti混合金属层，并通过先制备源漏极后氧化未被源漏极遮挡的部分Al/Ti混合金属层形成包含有氧化铝和氧化钛的栅绝缘层，不仅能够得到具有高K值的混合氧化物以对沟道电荷有更好的控制，能减少栅介质的引入对跨导的负面影响，还同时具有较低的界面态缺陷。本发明在兼容HEMT器件制程的前提下，只需增加少量制备步骤，就能成功实现高K值氧化物栅绝缘层MOS-HEMT器件的制备，无需为制备栅绝缘层引入额外的设备，简化了MOS-HEMT器件的制备流程，提高了生产效率。
实施例3：
一种高介电常数氧化物栅绝缘层MOS-HEMT器件，包括：
第二衬底21及位于所述第二衬底21上的GaAs缓冲层22；
位于所述GaAs缓冲层22之上的AlGaAs势垒层23；
位于所述AlGaAs势垒层23之上的Al/Ti混合金属层24以及第二栅绝缘层25，所述第二栅绝缘层25为包含氧化铝和氧化钛的混合金属氧化层；
位于所述Al/Ti混合金属层24之上的源极和漏极；
位于所述第二栅绝缘层25之上的金属栅极。
所述第二衬底21可以采用Si、GaAs等材质。所述GaAs缓冲层22未掺杂，其厚度可以是1～2μm。所述AlGaAs势垒层23的厚度可以是25～30nm。所述Al/Ti混合金属层24的厚度可以是2～5nm。所述Al/Ti混合金属层中Al的摩尔数占总摩尔数的70％～99％。所述第二栅绝缘层25的厚度可以是2～5nm。所述源极和漏极可以是多层金属结构，其结构可以是Ni/Au/Ge/Ni/Au(20nm/100nm/26nm/26nm/100nm)。所述金属栅极可以采用Ni/Au，Ni/Ti/Au，Ti/Au等结构。所述GaAs缓冲层22和AlGaAs势垒层23之间的AlGaAs/GaAs异质结界面处靠近GaAs表面处形成二维电子气(2DEG)。
实施例4：
一种高介电常数氧化物栅绝缘层MOS-HEMT器件的制备方法，包括：
S201：通过MOCVD在第二衬底21上制备1～2μm的GaAs缓冲层22；
S202：通过MOCVD在所述GaAs缓冲层22上制备25～30nm的AlGaAs单晶薄膜；
S203：通过光刻工艺，得到图形化的GaAs/AlGaAs薄膜；
S204：通过电子束蒸镀或磁控溅射等方法，在所述AlGaAs单晶薄膜上共同沉积2～5nm的Al/Ti混合金属层24；
S205：通过电子束蒸镀或磁控溅射等方法，在所述Al/Ti混合金属层24上进行金属沉积，并通过光刻工艺，得到图形化的源极和漏极；
S206：通过O2等离子体或UHV紫外线照射等方法，将所述Al/Ti混合金属层24未被源极和漏极遮挡的区域初步氧化，然后在O2气氛下高温(450～500℃)退火，使其进一步氧化，得到包含氧化铝和氧化钛的混合金属氧化层，将其作为第二栅绝缘层25；
S207：通过电子束蒸镀或磁控溅射等方法，在所述第二栅绝缘层25上进行金属沉积，并通过光刻工艺得到图形化的栅极。
所述第二衬底21可采用Si、GaAs等材质。所述源极和漏极可以是多层金属结构，包括但不限于Ni/Au/Ge/Ni/Au(20nm/100nm/26nm/26nm/100nm)。所述栅极可以是Ni/Au，Ni/Ti/Au，Ti/Au等结构。所述AlGaAs单晶薄膜形成AlGaAs势垒层23，所述Al/Ti混合金属层24被氧化的部分形成第二栅绝缘层25。所述S203通过光刻将GaAs缓冲层22和AlGaAs势垒层23图形化。所述S204中的共同沉积是指同时采用电子束蒸镀或磁控溅射对Al和Ti同时成膜，形成Al和Ti的金属混合物，可简称为共蒸法或共溅法，是现有技术中已有的方法。所述S206中获得混合金属氧化层的氧化方法，可以仅采用O2等离子体、UHV紫外线照射或高温退火中的其中一种，也可以将其中的两种或三种组合使用，只要能实现将所述混合金属层氧化成包含氧化铝和氧化钛的混合金属氧化层即可。本实施例中采用先通过O2等离子体或者UHV紫外线照射初步氧化，再在O2气氛下高温退火，是一种较优的实施方案。
虽然TiO2的K值(介电常数)高达80，是目前众多金属氧化物中K值最高的一种；但考虑到TiO2有较高的界面态缺陷，所以直接将TiO2用于栅绝缘层的效果并不理想。而本发明在AlGaAs势垒层上沉积Al/Ti混合金属层，并通过先制备源漏极后氧化未被源漏极遮挡的部分Al/Ti混合金属层形成包含有氧化铝和氧化钛的栅绝缘层，不仅能够得到具有高K值的混合氧化物以对沟道电荷有更好的控制，能减少栅介质的引入对跨导的负面影响，还同时具有较低的界面态缺陷。本发明在兼容HEMT器件制程的前提下，只需增加少量制备步骤，就能成功实现高K值氧化物栅绝缘层MOS-HEMT器件的制备，无需为制备栅绝缘层引入额外的设备，简化了MOS-HEMT器件的制备流程，提高了生产效率。
以上所述仅为本发明的优选实施方式，本发明的保护范围并不仅限于上述实施方式，凡是属于本发明原理的技术方案均属于本发明的保护范围。对于本领域的技术人员而言，在不脱离本发明的原理的前提下进行的若干改进，这些改进也应视为本发明的保护范围。
Claims (14)
1.一种高介电常数氧化物栅绝缘层MOS-HEMT器件，其特征在于，包括：
第一衬底及位于所述第一衬底上的GaN缓冲层；
位于所述GaN缓冲层之上的AlGaN势垒层；
位于所述AlGaN势垒层之上的Al/Ti混合金属层以及第一栅绝缘层，所述第一栅绝缘层为包含氧化铝和氧化钛的混合金属氧化层，所述第一栅绝缘层是通过先制备源漏极后氧化未被源漏极遮挡的部分Al/Ti混合金属层所形成；
位于所述Al/Ti混合金属层之上的源极和漏极；
位于所述第一栅绝缘层之上的金属栅极。
2.根据权利要求1所述的一种高介电常数氧化物栅绝缘层MOS-HEMT器件，其特征在于：
所述GaN缓冲层的厚度是1～2μm，所述AlGaN势垒层的厚度是25～30nm，所述Al/Ti混合金属层的厚度是2～5nm，所述第一栅绝缘层的厚度是2～5nm。
3.根据权利要求1所述的一种高介电常数氧化物栅绝缘层MOS-HEMT器件，其特征在于：
所述源极和漏极包括多层金属，其结构为Ni/Au/Ge/Ni/Au，其厚度为20nm/100nm/26nm/26nm/100nm，所述栅极的结构是Ni/Au，Ni/Ti/Au，Ti/Au中的一种；
或，所述Al/Ti混合金属层中Al的摩尔数占总摩尔数的70％～99％。
4.一种高介电常数氧化物栅绝缘层MOS-HEMT器件的制备方法，其特征在于，包括如下步骤：
S101：在第一衬底上制备GaN缓冲层；
S102：在所述GaN缓冲层上制备AlGaN势垒层；
S103：通过光刻工艺，将所述GaN缓冲层和AlGaN势垒层图形化；
S104：在所述AlGaN势垒层上共同沉积Al/Ti混合金属层；
S105：在所述Al/Ti混合金属层上进行金属沉积，并通过光刻工艺，得到图形化的源极和漏极；
S106：氧化所述Al/Ti混合金属层未被源极和漏极遮挡的区域，得到包含氧化铝和氧化钛的混合金属氧化层作为第一栅绝缘层；
S107：在所述第一栅绝缘层上进行金属沉积，并通过光刻工艺得到图形化的栅极。
5.根据权利要求4所述的一种高介电常数氧化物栅绝缘层MOS-HEMT器件的制备方法，其特征在于：
所述步骤S106中氧化所述Al/Ti混合金属层未被源极和漏极遮挡的区域的方法，包括：通过O2等离子体或UHV紫外线照射，将所述Al/Ti混合金属层未被源极和漏极遮挡的区域初步氧化，然后在O2气氛下高温退火，使其进一步氧化。
6.根据权利要求4或5所述的一种高介电常数氧化物栅绝缘层MOS-HEMT器件的制备方法，其特征在于：所述GaN缓冲层的厚度是1～2μm，所述AlGaN势垒层的厚度是25～30nm，所述Al/Ti混合金属层的厚度是2～5nm，所述第一栅绝缘层的厚度是2～5nm。
7.根据权利要求4或5所述的一种高介电常数氧化物栅绝缘层MOS-HEMT器件的制备方法，其特征在于：
所述源极和漏极包括多层金属，其结构为Ni/Au/Ge/Ni/Au，其厚度为20nm/100nm/26nm/26nm/100nm，所述栅极的结构是Ni/Au，Ni/Ti/Au，Ti/Au中的一种；
或，所述Al/Ti混合金属层中Al的摩尔数占总摩尔数的70％～99％。
8.一种高介电常数氧化物栅绝缘层MOS-HEMT器件，其特征在于，包括：
第二衬底及位于所述第二衬底上的GaAs缓冲层；
位于所述GaAs缓冲层之上的AlGaAs势垒层；
位于所述AlGaAs势垒层之上的Al/Ti混合金属层以及第二栅绝缘层，所述第二栅绝缘层为包含氧化铝和氧化钛的混合金属氧化层，所述第二栅绝缘层是通过先制备源漏极后氧化未被源漏极遮挡的部分Al/Ti混合金属层所形成；
位于所述Al/Ti混合金属层之上的源极和漏极；
位于所述第二栅绝缘层之上的金属栅极。
9.根据权利要求8所述的一种高介电常数氧化物栅绝缘层MOS-HEMT器件，其特征在于：
所述GaAs缓冲层的厚度是1～2μm，所述AlGaAs势垒层的厚度是25～30nm，所述Al/Ti混合金属层的厚度是2～5nm，所述第二栅绝缘层的厚度是2～5nm。
10.根据权利要求8所述的一种高介电常数氧化物栅绝缘层MOS-HEMT器件，其特征在于：
所述源极和漏极包括多层金属，其结构为Ni/Au/Ge/Ni/Au，其厚度为20nm/100nm/26nm/26nm/100nm，所述栅极的结构是Ni/Au，Ni/Ti/Au，Ti/Au中的一种；
或，所述Al/Ti混合金属层中Al的摩尔数占总摩尔数的70％～99％。
11.一种高介电常数氧化物栅绝缘层MOS-HEMT器件的制备方法，其特征在于，包括如下步骤：
S201：在第二衬底上制备GaAs缓冲层；
S202：在所述GaAs缓冲层上制备AlGaAs势垒层；
S203：通过光刻工艺，将所述GaAs缓冲层和AlGaAs势垒层图形化；
S204：在所述AlGaAs势垒层上共同沉积Al/Ti混合金属层；
S205：在所述Al/Ti混合金属层上进行金属沉积，并通过光刻工艺，得到图形化的源极和漏极；
S206：氧化所述Al/Ti混合金属层未被源极和漏极遮挡的区域，得到包含氧化铝和氧化钛的混合金属氧化层作为第二栅绝缘层；
S207：在所述第二栅绝缘层上进行金属沉积，并通过光刻工艺得到图形化的栅极。
12.根据权利要求11所述的一种高介电常数氧化物栅绝缘层MOS-HEMT器件的制备方法，其特征在于：
所述步骤S206中氧化所述Al/Ti混合金属层未被源极和漏极遮挡的区域的方法，包括：通过O2等离子体或UHV紫外线照射等方法，将所述Al/Ti混合金属层未被源极和漏极遮挡的区域初步氧化，然后在O2气氛下高温退火，使其进一步氧化。
13.根据权利要求11或12所述的一种高介电常数氧化物栅绝缘层MOS-HEMT器件的制备方法，其特征在于：所述GaAs缓冲层的厚度是1～2μm，所述AlGaAs势垒层的厚度是25～30nm，所述Al/Ti混合金属层的厚度是2～5nm，所述第二栅绝缘层的厚度是2～5nm。
14.根据权利要求11或12所述的一种高介电常数氧化物栅绝缘层MOS-HEMT器件的制备方法，其特征在于：
所述源极和漏极包括多层金属，其结构为Ni/Au/Ge/Ni/Au，其厚度为20nm/100nm/26nm/26nm/100nm，所述栅极的结构是Ni/Au，Ni/Ti/Au，Ti/Au中的一种；
或，所述Al/Ti混合金属层中Al的摩尔数占总摩尔数的70％～99％。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911084358.6A CN110797398B (zh) | 2019-11-07 | 2019-11-07 | 一种高k氧化物栅绝缘层mos-hemt器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911084358.6A CN110797398B (zh) | 2019-11-07 | 2019-11-07 | 一种高k氧化物栅绝缘层mos-hemt器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110797398A CN110797398A (zh) | 2020-02-14 |
| CN110797398B true CN110797398B (zh) | 2024-03-26 |
Family
ID=69443580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911084358.6A Active CN110797398B (zh) | 2019-11-07 | 2019-11-07 | 一种高k氧化物栅绝缘层mos-hemt器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110797398B (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002329863A (ja) * | 2001-02-27 | 2002-11-15 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2003257999A (ja) * | 2002-03-01 | 2003-09-12 | National Institute Of Advanced Industrial & Technology | 窒化物半導体材料を用いたヘテロ接合電界効果型トランジスタ |
| CN102931231A (zh) * | 2012-11-23 | 2013-02-13 | 中国科学院微电子研究所 | 一种高迁移率iii-v族半导体mos场效应晶体管 |
| CN105576031A (zh) * | 2015-12-30 | 2016-05-11 | 东莞市青麦田数码科技有限公司 | 一种以GaN为界面层的GaAs沟道MOS界面结构 |
| CN106684142A (zh) * | 2016-12-26 | 2017-05-17 | 中国电子科技集团公司第五十五研究所 | 一种具有复合金属势垒层的氮化镓器件肖特基接触系统 |
| CN108987277A (zh) * | 2018-06-04 | 2018-12-11 | 北京大学深圳研究生院 | 一种增强型高电子迁移率晶体管及其制备方法 |
| CN109004029A (zh) * | 2018-07-17 | 2018-12-14 | 中山市华南理工大学现代产业技术研究院 | 具有金属氧化物/二氧化硅叠栅的GaN基MOS-HEMT器件及其制备方法 |
| CN109119464A (zh) * | 2018-10-24 | 2019-01-01 | 中证博芯（重庆）半导体有限公司 | 一种新型离子注入型pd soi器件及其制备方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070200142A1 (en) * | 2006-02-24 | 2007-08-30 | Ching-Sung Lee | High linear enhancement-mode heterostructure field-effect transistor |
| US9633920B2 (en) * | 2015-02-12 | 2017-04-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Low damage passivation layer for III-V based devices |
| US10553712B2 (en) * | 2017-07-12 | 2020-02-04 | Indian Institute Of Technology | High-electron-mobility transistor (HEMT) |
-
2019
- 2019-11-07 CN CN201911084358.6A patent/CN110797398B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002329863A (ja) * | 2001-02-27 | 2002-11-15 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2003257999A (ja) * | 2002-03-01 | 2003-09-12 | National Institute Of Advanced Industrial & Technology | 窒化物半導体材料を用いたヘテロ接合電界効果型トランジスタ |
| CN102931231A (zh) * | 2012-11-23 | 2013-02-13 | 中国科学院微电子研究所 | 一种高迁移率iii-v族半导体mos场效应晶体管 |
| CN105576031A (zh) * | 2015-12-30 | 2016-05-11 | 东莞市青麦田数码科技有限公司 | 一种以GaN为界面层的GaAs沟道MOS界面结构 |
| CN106684142A (zh) * | 2016-12-26 | 2017-05-17 | 中国电子科技集团公司第五十五研究所 | 一种具有复合金属势垒层的氮化镓器件肖特基接触系统 |
| CN108987277A (zh) * | 2018-06-04 | 2018-12-11 | 北京大学深圳研究生院 | 一种增强型高电子迁移率晶体管及其制备方法 |
| CN109004029A (zh) * | 2018-07-17 | 2018-12-14 | 中山市华南理工大学现代产业技术研究院 | 具有金属氧化物/二氧化硅叠栅的GaN基MOS-HEMT器件及其制备方法 |
| CN109119464A (zh) * | 2018-10-24 | 2019-01-01 | 中证博芯（重庆）半导体有限公司 | 一种新型离子注入型pd soi器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110797398A (zh) | 2020-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2020221222A1 (zh) | 一种高阈值电压常关型高电子迁移率晶体管及其制备方法 | |
| CN109004017B (zh) | 具有极化结纵向泄漏电流阻挡层结构的hemt器件及其制备方法 | |
| CN102097483B (zh) | GaN基异质结构增强型绝缘栅场效应晶体管及制备方法 | |
| US8796097B2 (en) | Selectively area regrown III-nitride high electron mobility transistor | |
| CN105336789A (zh) | 一种高质量MIS结构的GaN基场效应晶体管及其制备方法 | |
| CN1937249A (zh) | 铝镓氮化物/氮化镓高电子迁移率晶体管及制造方法 | |
| CN112635545B (zh) | 具有不对称栅介质层的增强型GaN基MIS-HEMT及其制备方法 | |
| CN107785435A (zh) | 一种低导通电阻MIS凹槽栅GaN基晶体管及制备方法 | |
| CN116387246A (zh) | p-GaN增强型MIS-HEMT器件及其制备方法 | |
| CN116169169A (zh) | 一种低栅泄漏电流的增强型GaN HEMTs及其制备方法 | |
| WO2017036025A1 (zh) | Iii族氮化物增强型hemt及其制备方法 | |
| JP2007165493A (ja) | 窒化物半導体を用いたヘテロ構造電界効果トランジスタ | |
| CN111509042A (zh) | 一种MIS结构GaN高电子迁移率晶体管及其制备方法 | |
| CN113178480B (zh) | 具有栅漏复合阶梯场板结构的增强型hemt射频器件及其制备方法 | |
| CN209766428U (zh) | 一种新型mis-hemt器件结构 | |
| CN111584628B (zh) | 增强型GaN HEMT器件及其制备方法 | |
| CN110797398B (zh) | 一种高k氧化物栅绝缘层mos-hemt器件及其制备方法 | |
| CN106558606B (zh) | 一种具有多重栅极结构的晶体管及其制备方法 | |
| CN116092935A (zh) | 一种AlGaN/GaN HEMT器件的制作方法 | |
| CN110707149B (zh) | 一种含有多层高k栅绝缘层的mos-hemt器件及其制备方法 | |
| CN209947842U (zh) | 一种含有多层高k栅绝缘层的mos-hemt器件 | |
| CN110718584B (zh) | 基于GaN或GaAs的MIS-HEMT器件及其制备方法 | |
| CN113140630B (zh) | 增强型HEMT的p型氮化物栅的制备方法及应用其制备增强型氮化物HEMT的方法 | |
| JP2004119820A (ja) | 電界効果トランジスタおよびその製造方法 | |
| CN110556423A (zh) | 一种新型mis-hemt器件结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |