CN102931231A - 一种高迁移率iii-v族半导体mos场效应晶体管 - Google Patents
一种高迁移率iii-v族半导体mos场效应晶体管 Download PDFInfo
- Publication number
- CN102931231A CN102931231A CN2012104827298A CN201210482729A CN102931231A CN 102931231 A CN102931231 A CN 102931231A CN 2012104827298 A CN2012104827298 A CN 2012104827298A CN 201210482729 A CN201210482729 A CN 201210482729A CN 102931231 A CN102931231 A CN 102931231A
- Authority
- CN
- China
- Prior art keywords
- layer
- iii
- high mobility
- semiconductor
- family
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
本发明公开了一种高迁移率III-V族金属氧化物半导体场效应晶体管，包括一单晶衬底，在单晶衬底上形成的缓冲层，在缓冲层中形成的平面掺杂层，在缓冲层上形成的高迁移率沟道层，在高迁移率沟道层上形成的掺杂界面控制层，在掺杂界面控制层上形成的高掺杂半导体层，在高掺杂半导体层上形成的窄带隙欧姆接触层，在窄带隙欧姆接触层上形成的源漏金属电极，刻蚀至掺杂界面控制层的栅槽结构位于二个源漏金属电极中间，高K栅介质均匀覆盖栅槽内表面，栅金属电极形成于高K栅介质上。本发明公开的III-V MOS器件结构不仅能降低MOS界面态密度、提高沟道迁移率，而且可以提高沟道中二维电子(空穴)气浓度，满足高速低电压工作高迁移率CMOS技术的应用需求。
Description
技术领域
本发明涉及半导体集成电路制造技术领域，具体涉及一种以掺杂界面控制层、平面掺杂与重掺杂源漏等技术来实现高驱动电流、低源漏电阻的高迁移率III-V族半导体金属氧化物半导体(MOS)场效应晶体管，可应用于高性能III-V族MOS器件与电路。
背景技术
硅基互补金属氧化物半导体(CMOS)技术进入到22纳米技术节点之后，依靠等比例缩小已经很难提升器件性能，采用新材料，新器件成为继续提高CMOS器件性能的一个重要研究方向。III-V族半导体材料由于拥有出色的电子输运特性，成为当前研究的热点问题。但是，由于III-V MOS界面态密度较高，界面库仑散射使III-V反型层MOS器件中沟道迁移率依然很低。最新研究报道表明：在InGaAs沟道表面生长InP势垒层，并采用原子层沉积(ALD)技术沉积高k栅介质材料所制成的MOSFET器件已经表现出优越的沟道迁移率。然而，由于势垒层的加入，增加了MOS器件的等效氧化层厚度，并提高了MOS器件的源漏寄生电阻，这在一定程度上限制了器件的驱动电流和开关速度的提高。
因此，需要一种新的技术在III-V族半导体材料上在降低界面态密度的同时，又使得器件的驱动电流和开关速度得以提高，以满足高性能III-V族半导体CMOS技术的要求。
发明内容
(一)要解决的技术问题
有鉴于此，本发明的公开了一种高迁移率III-V族半导体MOS场效应晶体管，以同时实现高驱动电流与低MOS界面态密度，满足高性能III-V族半导体CMOS技术的应用需求。
(二)技术方案
为达到上述目的，本发明提供了一种高迁移率III-V族金属氧化物半导体场效应晶体管，包括：
单晶衬底101；
在所述单晶衬底101上形成的缓冲层102；
在所述缓冲层102中形成的平面掺杂层103；
在所述缓冲层102上形成的高迁移率沟道层104；
在所述高迁移率沟道层104上形成的掺杂界面控制层105；
在所述掺杂界面控制层105上形成的高掺杂半导体层106；
在所述高掺杂半导体层106上形成的窄带隙欧姆接触层107；
在所述窄带隙欧姆接触层107上形成的源金属电极108和漏金属电极112；
在所述源金属电极108和漏金属电极112中间对所述窄带隙欧姆接触层107和所述高掺杂半导体层106进行刻蚀，并刻蚀至所述掺杂界面控制层105表面而形成的栅槽结构109；
形成于所述栅槽结构109内表面的高K栅介质110；以及
形成于高K栅介质110上的栅金属电极111。
上述方案中，所述单晶衬底101是硅衬底、锗衬底、砷化镓衬底、磷化镓衬底或磷化铟衬底。
上述方案中，所述缓冲层102用于释放所述单晶衬底101与所述高迁移率沟道层104之间晶格失配应力，所述缓冲层102由III-V族半导体及其多元合金材料构成，其电学性能为绝缘或者半绝缘材料，且所述缓冲层102的禁带宽度大于所述高迁移率沟道层104的禁带宽度。
上述方案中，所述平面掺杂层103形成于所述缓冲层102中，所述的平面掺杂层103为N型掺杂或P型掺杂，从所述平面掺杂层103到缓冲层102与高迁移率沟道层104界面处的距离为1～10纳米。
上述方案中，所述高迁移率沟道层104采用III-V族半导体薄层材料，该III-V族半导体薄层材料包括由砷化镓、磷化铟、锑化铟、砷化铟或锑化镓构成的群组中的任一种化合物，以及该群组中多个化合物的多元合金；该高迁移率沟道层104包含一种III-V族半导体或者多种III-V族半导体的多元合金，或者包含由多种III-V族半导体及其合金薄层组合而成的复合沟道。
上述方案中，所述掺杂界面控制层105的禁带宽度大于所述高迁移率沟道层104，其晶格为匹配或者赝配关系，并且其能带具有第一类量子阱的对准关系，电子或者空穴在所述高迁移率沟道层104中具有量子限制效应；所述掺杂界面控制层105的厚度范围介于1nm到20nm之间，所述掺杂界面控制层105的掺杂浓度在从1016到1019cm-3量级；所述掺杂界面控制层105采用III-V族半导体薄层材料，该III-V族半导体薄层材料包括由磷化铟、磷化镓、磷化铝和砷化铟构成的群组中的任一种化合物，以及该群组中多个化合物的多元合金。
上述方案中，所述高掺杂半导体层106采用重掺杂的III-V半导体材料来降低源漏寄生电阻，所述的窄带隙欧姆接触层107的禁带宽度从下至上逐渐变小，且所述窄带隙欧姆接触层107在表面处的禁带宽度最小。
上述方案中，所述栅槽结构109形成于所述源金属电极108和漏金属电极112的中间，采用选择性腐蚀技术使栅槽刻蚀自动终止于所述掺杂界面控制层105表面。
上述方案中，所述高K栅介质110形成于所述栅槽结构109的内表面，其K值高于SiO2，其材料组成包括氧化硅、氧化铝、氧化铪、氧化锆、氧化镧、氧化钛、氧化钽、氧化钇或氧化镥，以及上述各氧化物的任意组合。
上述方案中，所述栅金属电极111包括底部的功函数调节层与上部的金属导电层。
(三)有益效果
本发明提供的高迁移率III-V族半导体MOS场效应晶体管，利用新型掺杂界面控制层来钝化MOS界面处的悬挂键，实现了低界面态密度，并降低了沟道中载流子的散射；通过底部势垒层中的平面掺杂和顶部势垒层的掺杂，提高了沟道层中的二维电子气浓度或二维空穴气浓度；并进一步提高了器件的驱动电流，掺杂界面控制层(介电常数大于10)与高介电常数栅介质相结合来降低等效氧化层厚度(EOT)，最终在高迁移率III-V族半导体上实现了低界面态密度和高驱动电流的MOS场效应晶体管，满足了高速低电压工作高迁移率CMOS技术的应用需求。
附图说明
图1是依照本发明实施例的高迁移率III-V族半导体金属氧化物半导体场效应晶体管的结构示意图；
图2是依照本发明实施例的掺杂InGaP界面控制层对MOS场效应晶体管输出特性影响的测试结果示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
本发明提供的具有掺杂界面控制层的MOS场效应晶体管，采用界面控制层降低沟道中载流子的散射，实现高有效沟道迁移率；并同时采用在底部势垒层中加入平面掺杂和界面控制层掺杂的方法，提高沟道层中的载流子浓度，从而提高器件驱动电流。
如图1所示，图1是依照本发明实施例的高迁移率III-V族半导体MOS场效应晶体管的结构示意图，该场效应晶体管包括：单晶衬底101；在所述单晶衬底101上形成的缓冲层102；在所述缓冲层102中形成的平面掺杂层103；在所述缓冲层102上形成的高迁移率沟道层104；在所述高迁移率沟道层104上形成的掺杂界面控制层105；在所述掺杂界面控制层105上形成的高掺杂半导体层106；在所述高掺杂半导体层106上形成的窄带隙欧姆接触层107；在所述窄带隙欧姆接触层107上形成的源金属电极108和漏金属电极112；在所述源金属电极108和漏金属电极112中间对所述窄带隙欧姆接触层107和所述高掺杂半导体层106进行刻蚀，并刻蚀至所述掺杂界面控制层105表面而形成的栅槽结构109；形成于所述栅槽结构109内表面的高K栅介质110；以及形成于高K栅介质110上的栅金属电极111。
其中，所述单晶衬底101是硅衬底、锗衬底、砷化镓衬底、磷化镓衬底或磷化铟衬底。所述缓冲层102用于释放所述单晶衬底101与所述高迁移率沟道层104之间晶格失配应力，所述缓冲层102由III-V族半导体及其多元合金材料构成，其电学性能为绝缘或者半绝缘材料，且所述缓冲层102的禁带宽度大于所述高迁移率沟道层104的禁带宽度。
所述平面掺杂层103形成于所述缓冲层102中，所述的平面掺杂层103为N型掺杂或P型掺杂，从所述平面掺杂层103到缓冲层102与高迁移率沟道层104界面处的距离为1～10纳米。
所述高迁移率沟道层104采用III-V族半导体薄层材料，该III-V族半导体薄层材料包括由砷化镓、磷化铟、锑化铟、砷化铟或锑化镓构成的群组中的任一种化合物，以及该群组中多个化合物的多元合金；该高迁移率沟道层104包含一种III-V族半导体或者多种III-V族半导体的多元合金，或者包含由多种III-V族半导体及其合金薄层组合而成的复合沟道。
所述掺杂界面控制层105的禁带宽度大于所述高迁移率沟道层104，其晶格为匹配或者赝配关系，并且其能带具有第一类量子阱的对准关系，电子或者空穴在所述高迁移率沟道层104中具有量子限制效应；所述掺杂界面控制层105的厚度范围介于1nm到20nm之间，所述掺杂界面控制层105的掺杂浓度在从1016到1019cm-3量级；所述掺杂界面控制层105采用III-V族半导体薄层材料，该III-V族半导体薄层材料包括由磷化铟、磷化镓、磷化铝和砷化铟构成的群组中的任一种化合物，以及该群组中多个化合物的多元合金。
所述高掺杂半导体层106采用重掺杂的III-V半导体材料来降低源漏寄生电阻，所述的窄带隙欧姆接触层107的禁带宽度从下至上逐渐变小，且所述窄带隙欧姆接触层107在表面处的禁带宽度最小。
所述栅槽结构109形成于所述源金属电极108和漏金属电极112的中间，采用选择性腐蚀技术使栅槽刻蚀自动终止于所述掺杂界面控制层105表面。
所述高K栅介质110形成于所述栅槽结构109的内表面，其K值高于SiO2，其材料组成包括氧化硅、氧化铝、氧化铪、氧化锆、氧化镧、氧化钛、氧化钽、氧化钇或氧化镥，以及上述各氧化物的任意组合。
所述栅金属电极111包括底部的功函数调节层与上部的金属导电层。
基于图1所示的高迁移率III-V族半导体MOS场效应晶体管的结构示意图，以下对本发明提供的高迁移率III-V族半导体MOS场效应晶体管的制作方法进行详细描述，该方法包括以下步骤：
步骤1：在单晶衬底101(包括硅与III-V族半导体衬底)上外延生长III-V族半导体缓冲层102，通过晶格弛豫将晶格常数调整到与高迁移率沟道层104相当，采取柔性衬底、渐变缓冲层以及超晶格过滤等技术来降低缓冲层顶部的位错密度；
步骤2：在高阻的缓冲层102中生长平面掺杂层103，通常对于N型沟道，采用平面掺杂Si，以提高沟道层中的电子浓度。
步骤3：在高阻的缓冲层102上生长高迁移率沟道层104，通常采用含铟和镓的材料(例如InGaAs)作为高电子迁移率N型沟道、含锑和镓的材料(例如InGaSb)作为高空穴迁移率P型沟道，通过在P型沟道中引入双轴压缩应力可以进一步提高空穴迁移率。
步骤4：在N型电子高迁移率沟道层104上外延生长超薄掺杂界面控制层InGaP 105，该势垒层与沟道材料晶格匹配或者赝配，并且异质界面平滑、界面态密度低。掺杂界面控制层InGaP 105和缓冲层102的禁带宽度大于N型电子高迁移率沟道层104，第一型能带对准关系保证沟道的导带与价带存在能量差，这样的能带结构使载流子的运动被束缚在沟道薄层中。掺杂界面控制层InGaP层将高迁移率沟道层104与高K栅介质110物理隔离，高K栅介质110中的电离中心与缺陷对载流子的散射作用被大大削弱，从而在沟道中实现高迁移率。例如，如果量子阱沟道层为In0.4Ga0.6As材料，界面控制层为In0.49Ga0.51P的III-V族化合物半导体材料，导带的能量差为0.4eV，电子被束缚在In0.4Ga0.6As沟道中，高K栅介质中的电离中心散射被InGaP界面层所削弱。如图2所示，掺杂InGaP界面控制层可以将MOS器件的驱动电流提高3倍以上。
步骤5：在界面控制层105上沉积栅介质材料，通常为高介电常数氧化物，如Al2O3、HfO2、ZrO2、La2O3等，沉积的方法主要为原子层沉积(ALD)。较高的介电常数(K值大于20)允许采用较厚的栅介质层来降低栅电极的漏电流。
步骤6：最后在高K栅介质110表面沉积栅金属电极111(包括功函数金属层与低电阻栅电极)。
步骤7：高掺杂半导体层GaAs 106其功能是作为降低扩展电阻的抬高源漏结构，采用“后栅”工艺，抬高源漏结构可以采用湿法或干法选择性刻蚀形成；如果采用“前栅”工艺，重掺杂GaAs抬高源漏层可以采用选区外延的方法形成。
步骤8：窄带隙欧姆接触层InGaAs 107外延生长在高掺杂半导体层106上，该层为重掺杂层，例如In0.54Ga0.46As，其禁带宽度只有0.75eV，并且费米能级钉扎在导带附近，易与不同的金属形成良好的欧姆接触。
步骤9：TiPtAu源漏金属电极108、112与窄带隙欧姆接触层InGaAs107可以形成良好的欧姆接触，接触电阻率小于10-7Ωcm2，以满足高性能MOS器件的源漏电阻。
因此，本发明提供的高迁移率III-V族半导体MOS场效应晶体管，利用新型掺杂界面控制层来钝化MOS界面处的悬挂键，实现了低界面态密度，并降低了沟道中载流子的散射；通过底部势垒层中的平面掺杂和顶部势垒层的掺杂，提高了沟道层中的二维电子气浓度或二维空穴气浓度；并进一步提高了器件的驱动电流，掺杂界面控制层(介电常数大于10)与高介电常数栅介质相结合来降低等效氧化层厚度(EOT)，最终在高迁移率III-V族半导体上实现了低界面态密度和高驱动电流的MOS场效应晶体管，满足了高速低电压工作高迁移率CMOS技术的应用需求。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种高迁移率III-V族金属氧化物半导体场效应晶体管，其特征在于，包括：
单晶衬底(101)；
在所述单晶衬底(101)上形成的缓冲层(102)；
在所述缓冲层(102)中形成的平面掺杂层(103)；
在所述缓冲层(102)上形成的高迁移率沟道层(104)；
在所述高迁移率沟道层(104)上形成的掺杂界面控制层(105)；
在所述掺杂界面控制层(105)上形成的高掺杂半导体层(106)；
在所述高掺杂半导体层(106)上形成的窄带隙欧姆接触层(107)；
在所述窄带隙欧姆接触层(107)上形成的源金属电极(108)和漏金属电极(112)；
在所述源金属电极(108)和漏金属电极(112)中间对所述窄带隙欧姆接触层(107)和所述高掺杂半导体层(106)进行刻蚀，并刻蚀至所述掺杂界面控制层(105)表面而形成的栅槽结构(109)；
形成于所述栅槽结构(109)内表面的高K栅介质(110)；以及
形成于高K栅介质(110)上的栅金属电极(111)。
2.根据权利要求1所述的高迁移率III-V族半导体金属氧化物半导体场效应晶体管，其特征在于，所述单晶衬底(101)是硅衬底、锗衬底、砷化镓衬底、磷化镓衬底或磷化铟衬底。
3.根据权利要求1所述的高迁移率III-V族半导体金属氧化物半导体场效应晶体管，其特征在于，所述缓冲层(102)用于释放所述单晶衬底(101)与所述高迁移率沟道层(104)之间晶格失配应力，所述缓冲层(102)由III-V族半导体及其多元合金材料构成，其电学性能为绝缘或者半绝缘材料，且所述缓冲层(102)的禁带宽度大于所述高迁移率沟道层(104)的禁带宽度。
4.根据权利要求1所述的高迁移率III-V族半导体金属氧化物半导体场效应晶体管，其特征在于，所述平面掺杂层(103)形成于所述缓冲层(102)中，所述的平面掺杂层(103)为N型掺杂或P型掺杂，从所述平面掺杂层(103)到缓冲层(102)与高迁移率沟道层(104)界面处的距离为1～10纳米。
5.根据权利要求1所述的高迁移率III-V族半导体金属氧化物半导体场效应晶体管，其特征在于，所述高迁移率沟道层(104)采用III-V族半导体薄层材料，该III-V族半导体薄层材料包括由砷化镓、磷化铟、锑化铟、砷化铟或锑化镓构成的群组中的任一种化合物，以及该群组中多个化合物的多元合金；该高迁移率沟道层(104)包含一种III-V族半导体或者多种III-V族半导体的多元合金，或者包含由多种III-V族半导体及其合金薄层组合而成的复合沟道。
6.根据权利要求1所述的高迁移率III-V族半导体金属氧化物半导体场效应晶体管，其特征在于，所述掺杂界面控制层(105)的禁带宽度大于所述高迁移率沟道层(104)，其晶格为匹配或者赝配关系，并且其能带具有第一类量子阱的对准关系，电子或者空穴在所述高迁移率沟道层(104)中具有量子限制效应；所述掺杂界面控制层(105)的厚度范围介于1nm到20nm之间，所述掺杂界面控制层(105)的掺杂浓度在从1016到1019cm-3量级；所述掺杂界面控制层(105)采用III-V族半导体薄层材料，该III-V族半导体薄层材料包括由磷化铟、磷化镓、磷化铝和砷化铟构成的群组中的任一种化合物，以及该群组中多个化合物的多元合金。
7.根据权利要求1所述的高迁移率III-V族半导体金属氧化物半导体场效应晶体管，其特征在于，所述高掺杂半导体层(106)采用重掺杂的III-V半导体材料来降低源漏寄生电阻，所述的窄带隙欧姆接触层(107)的禁带宽度从下至上逐渐变小，且所述窄带隙欧姆接触层(107)在表面处的禁带宽度最小。
8.根据权利要求1所述的高迁移率III-V族半导体金属氧化物半导体场效应晶体管，其特征在于，所述栅槽结构(109)形成于所述源金属电极(108)和漏金属电极(112)的中间，采用选择性腐蚀技术使栅槽刻蚀自动终止于所述掺杂界面控制层(105)表面。
9.根据权利要求1所述的高迁移率III-V族半导体金属氧化物半导体场效应晶体管，其特征在于，所述高K栅介质(110)形成于所述栅槽结构(109)的内表面，其K值高于SiO2，其材料组成包括氧化硅、氧化铝、氧化铪、氧化锆、氧化镧、氧化钛、氧化钽、氧化钇或氧化镥，以及上述各氧化物的任意组合。
10.根据权利要求1所述的高迁移率III-V族半导体金属氧化物半导体场效应晶体管，其特征在于，所述栅金属电极(111)包括底部的功函数调节层与上部的金属导电层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012104827298A CN102931231A (zh) | 2012-11-23 | 2012-11-23 | 一种高迁移率iii-v族半导体mos场效应晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012104827298A CN102931231A (zh) | 2012-11-23 | 2012-11-23 | 一种高迁移率iii-v族半导体mos场效应晶体管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102931231A true CN102931231A (zh) | 2013-02-13 |
Family
ID=47645994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2012104827298A Pending CN102931231A (zh) | 2012-11-23 | 2012-11-23 | 一种高迁移率iii-v族半导体mos场效应晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102931231A (zh) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103137477A (zh) * | 2013-02-27 | 2013-06-05 | 中国科学院半导体研究所 | 在Si基上制备InP基HEMT的方法 |
| CN103165446A (zh) * | 2013-03-06 | 2013-06-19 | 中国科学院半导体研究所 | 一种可用于硅基集成的hemt器件及其制备方法 |
| CN106298947A (zh) * | 2016-10-12 | 2017-01-04 | 中国科学院微电子研究所 | 一种双栅InGaAs PMOS场效应晶体管 |
| CN106531683A (zh) * | 2016-12-29 | 2017-03-22 | 中国科学院微电子研究所 | 一种绝缘体上半导体材料衬底结构及其制备方法 |
| CN106711211A (zh) * | 2016-12-29 | 2017-05-24 | 中国科学院微电子研究所 | InP基MOSHEMT结构及其制备方法 |
| CN106783613A (zh) * | 2017-01-13 | 2017-05-31 | 桂林电子科技大学 | 一种iii‑v族半导体moshemt器件及其制备方法 |
| CN106783996A (zh) * | 2016-12-01 | 2017-05-31 | 西北工业大学 | 一种高电子迁移率晶体管及其制备方法 |
| CN106783619A (zh) * | 2016-11-29 | 2017-05-31 | 东莞市广信知识产权服务有限公司 | 一种GaAs基PMOS器件制作方法 |
| CN106784003A (zh) * | 2016-11-29 | 2017-05-31 | 东莞市广信知识产权服务有限公司 | 一种GaAs基PMOS界面结构 |
| CN107248535A (zh) * | 2017-05-03 | 2017-10-13 | 东南大学 | 一种光控hemt及其控制方法 |
| CN108565288A (zh) * | 2018-06-20 | 2018-09-21 | 北京大学 | 一种基于二维半导体材料的陡亚阈器件及其制备方法 |
| CN110600443A (zh) * | 2019-08-02 | 2019-12-20 | 中国科学院微电子研究所 | 一种异构集成hemt器件结构 |
| CN110797398A (zh) * | 2019-11-07 | 2020-02-14 | 中合博芯(重庆)半导体有限公司 | 一种高k氧化物栅绝缘层mos-hemt器件及其制备方法 |
| CN110957360A (zh) * | 2018-09-27 | 2020-04-03 | 上海新微技术研发中心有限公司 | 一种硅基锗锡高电子迁移率晶体管及其制造方法 |
| CN113345960A (zh) * | 2020-03-02 | 2021-09-03 | 台湾积体电路制造股份有限公司 | 半导体器件及其形成方法 |
| WO2021237901A1 (zh) * | 2020-05-28 | 2021-12-02 | 中国科学院苏州纳米技术与纳米仿生研究所 | Iii族氮化物凹槽栅常关型p沟道hemt器件及其制作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0722614A (ja) * | 1993-07-06 | 1995-01-24 | Hitachi Cable Ltd | 化合物半導体エピタキシャルウェハ |
| JPH0982727A (ja) * | 1995-09-14 | 1997-03-28 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JPH09260643A (ja) * | 1996-03-26 | 1997-10-03 | Hitachi Cable Ltd | 高電子移動度トランジスタ |
| JPH1098052A (ja) * | 1996-09-19 | 1998-04-14 | Toshiba Corp | ヘテロ接合バイポーラトランジスタ |
| CN102610640A (zh) * | 2011-11-29 | 2012-07-25 | 中国科学院微电子研究所 | 一种高驱动电流的iii-v族金属氧化物半导体器件 |
-
2012
- 2012-11-23 CN CN2012104827298A patent/CN102931231A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0722614A (ja) * | 1993-07-06 | 1995-01-24 | Hitachi Cable Ltd | 化合物半導体エピタキシャルウェハ |
| JPH0982727A (ja) * | 1995-09-14 | 1997-03-28 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JPH09260643A (ja) * | 1996-03-26 | 1997-10-03 | Hitachi Cable Ltd | 高電子移動度トランジスタ |
| JPH1098052A (ja) * | 1996-09-19 | 1998-04-14 | Toshiba Corp | ヘテロ接合バイポーラトランジスタ |
| CN102610640A (zh) * | 2011-11-29 | 2012-07-25 | 中国科学院微电子研究所 | 一种高驱动电流的iii-v族金属氧化物半导体器件 |
Cited By (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103137477B (zh) * | 2013-02-27 | 2016-01-13 | 中国科学院半导体研究所 | 在Si基上制备InP基HEMT的方法 |
| CN103137477A (zh) * | 2013-02-27 | 2013-06-05 | 中国科学院半导体研究所 | 在Si基上制备InP基HEMT的方法 |
| CN103165446A (zh) * | 2013-03-06 | 2013-06-19 | 中国科学院半导体研究所 | 一种可用于硅基集成的hemt器件及其制备方法 |
| CN103165446B (zh) * | 2013-03-06 | 2016-04-20 | 中国科学院半导体研究所 | 一种可用于硅基集成的hemt器件及其制备方法 |
| WO2018068406A1 (zh) * | 2016-10-12 | 2018-04-19 | 中国科学院微电子研究所 | 一种双栅InGaAs沟道的PMOS场效应晶体管 |
| CN106298947A (zh) * | 2016-10-12 | 2017-01-04 | 中国科学院微电子研究所 | 一种双栅InGaAs PMOS场效应晶体管 |
| US10644100B2 (en) | 2016-10-12 | 2020-05-05 | Institute of Microelectronics, Chinese Academy of Sciences | Dual-gate PMOS field effect transistor with InGaAs channel |
| CN106298947B (zh) * | 2016-10-12 | 2020-02-07 | 中国科学院微电子研究所 | 一种双栅InGaAs PMOS场效应晶体管 |
| CN106783619A (zh) * | 2016-11-29 | 2017-05-31 | 东莞市广信知识产权服务有限公司 | 一种GaAs基PMOS器件制作方法 |
| CN106784003A (zh) * | 2016-11-29 | 2017-05-31 | 东莞市广信知识产权服务有限公司 | 一种GaAs基PMOS界面结构 |
| CN106783996A (zh) * | 2016-12-01 | 2017-05-31 | 西北工业大学 | 一种高电子迁移率晶体管及其制备方法 |
| CN106711211A (zh) * | 2016-12-29 | 2017-05-24 | 中国科学院微电子研究所 | InP基MOSHEMT结构及其制备方法 |
| CN106531683B (zh) * | 2016-12-29 | 2019-05-31 | 中国科学院微电子研究所 | 一种绝缘体上半导体材料衬底结构及其制备方法 |
| CN106531683A (zh) * | 2016-12-29 | 2017-03-22 | 中国科学院微电子研究所 | 一种绝缘体上半导体材料衬底结构及其制备方法 |
| CN106783613A (zh) * | 2017-01-13 | 2017-05-31 | 桂林电子科技大学 | 一种iii‑v族半导体moshemt器件及其制备方法 |
| CN107248535B (zh) * | 2017-05-03 | 2019-01-29 | 东南大学 | 一种光控hemt及其控制方法 |
| CN107248535A (zh) * | 2017-05-03 | 2017-10-13 | 东南大学 | 一种光控hemt及其控制方法 |
| CN108565288A (zh) * | 2018-06-20 | 2018-09-21 | 北京大学 | 一种基于二维半导体材料的陡亚阈器件及其制备方法 |
| CN110957360A (zh) * | 2018-09-27 | 2020-04-03 | 上海新微技术研发中心有限公司 | 一种硅基锗锡高电子迁移率晶体管及其制造方法 |
| CN110600443B (zh) * | 2019-08-02 | 2021-07-20 | 中国科学院微电子研究所 | 一种异构集成hemt器件结构 |
| CN110600443A (zh) * | 2019-08-02 | 2019-12-20 | 中国科学院微电子研究所 | 一种异构集成hemt器件结构 |
| CN110797398A (zh) * | 2019-11-07 | 2020-02-14 | 中合博芯(重庆)半导体有限公司 | 一种高k氧化物栅绝缘层mos-hemt器件及其制备方法 |
| CN110797398B (zh) * | 2019-11-07 | 2024-03-26 | 中合博芯(重庆)半导体有限公司 | 一种高k氧化物栅绝缘层mos-hemt器件及其制备方法 |
| CN113345960A (zh) * | 2020-03-02 | 2021-09-03 | 台湾积体电路制造股份有限公司 | 半导体器件及其形成方法 |
| WO2021237901A1 (zh) * | 2020-05-28 | 2021-12-02 | 中国科学院苏州纳米技术与纳米仿生研究所 | Iii族氮化物凹槽栅常关型p沟道hemt器件及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102931231A (zh) | 一种高迁移率iii-v族半导体mos场效应晶体管 | |
| CN110034186B (zh) | 基于复合势垒层结构的iii族氮化物增强型hemt及其制作方法 | |
| CN102610640A (zh) | 一种高驱动电流的iii-v族金属氧化物半导体器件 | |
| US20110260173A1 (en) | Semiconductor structure | |
| TWI644436B (zh) | Ｉｉｉ－ｖ族化合物半導體奈米線、場效電晶體以及開關元件 | |
| CN103311306A (zh) | 带有InAlP盖层的GeSn沟道金属氧化物半导体场效应晶体管 | |
| CN103811542B (zh) | 一种锡化物超晶格势垒半导体晶体管 | |
| CN102054870A (zh) | 一种半导体结构及其形成方法 | |
| CN102244094A (zh) | 一种iii-v族半导体mos界面结构 | |
| CN102969360A (zh) | 一种iii-v族半导体纳米线阵列场效应晶体管 | |
| Sun et al. | Scaling of In 0.7 Ga 0.3 As buried-channel MOSFETs | |
| CN110634950A (zh) | 氧化镓垂直结构半导体电子器件及其制作方法 | |
| Liu et al. | First highly stacked Ge 0.95 Si 0.05 nGAAFETs with record I ON= 110 μA (4100 μA/μm) at V OV= V DS= 0.5 V and high G m, max= 340 μS (13000 μS/μm) at V DS= 0.5 V by wet etching | |
| US10644100B2 (en) | Dual-gate PMOS field effect transistor with InGaAs channel | |
| CN105118858B (zh) | 纵向隧穿场效应晶体管 | |
| CN102194859B (zh) | 高迁移率ⅲ-ⅴ族半导体mos界面结构 | |
| TWI546958B (zh) | Gold and oxygen semi - high electron mobility transistor | |
| Divya et al. | Effects of SiNX passivation on GaN-HEMT DC characteristics | |
| CN106098765A (zh) | 一种增加电流开关比的隧穿场效应晶体管 | |
| CN103681868B (zh) | 带有源漏应变源的GeSn n沟道金属氧化物半导体场效应晶体管 | |
| CN115207086A (zh) | 磷化铟高电子迁移率晶体管及其制备方法 | |
| CN106328522B (zh) | 一种类Fin结构III-V族半导体场效应晶体管及其制备方法 | |
| Wang et al. | High-uniformity and high drain current density enhancement-mode AlGaN/GaN gates-seperating groove HFET | |
| Zhou et al. | Threshold voltage modulation by interface charge engineering for high performance normally-off GaN MOSFETs with high faulty turn-on immunity | |
| CN102983172A (zh) | GaAs基垂直结构MOS器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C05 | Deemed withdrawal (patent law before 1993) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20130213 |