CN103165446A - 一种可用于硅基集成的hemt器件及其制备方法 - Google Patents

一种可用于硅基集成的hemt器件及其制备方法 Download PDF

Info

Publication number
CN103165446A
CN103165446A CN2013100697872A CN201310069787A CN103165446A CN 103165446 A CN103165446 A CN 103165446A CN 2013100697872 A CN2013100697872 A CN 2013100697872A CN 201310069787 A CN201310069787 A CN 201310069787A CN 103165446 A CN103165446 A CN 103165446A
Authority
CN
China
Prior art keywords
gainp
layer
semi
hemt
semiconductor laminated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013100697872A
Other languages
English (en)
Other versions
CN103165446B (zh
Inventor
米俊萍
周旭亮
于红艳
李梦珂
李士颜
潘教青
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Semiconductors of CAS
Original Assignee
Institute of Semiconductors of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Semiconductors of CAS filed Critical Institute of Semiconductors of CAS
Priority to CN201310069787.2A priority Critical patent/CN103165446B/zh
Publication of CN103165446A publication Critical patent/CN103165446A/zh
Application granted granted Critical
Publication of CN103165446B publication Critical patent/CN103165446B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种可用于硅基集成的HEMT器件的制作方法及相应的HEMT器件，所述方法通过在锗上生长掺Fe的GaInP作为半绝缘层，生长GaInP作为缓冲层，在GaInP缓冲层上再制作HEMT器件。本发明可以有效地解决HEMT工艺与COMS工艺相兼容的问题，可为HEMT的硅基集成提供基础。

Description

一种可用于硅基集成的HEMT器件及其制备方法
技术领域
本发明涉及一种半导体集成器件及其制作方法，特别是涉及一种可用于硅基集成的高电子迁移率晶体管(HEMT)器件及其制作方法。
背景技术
在半导体集成电路及器件的制备过程中，硅是目前使用最广泛的材料。而CMOS工艺是制作大规模集成电路的主流工艺。为了集成电路能不断地按照摩尔定律发展，现在硅基器件的尺寸在不断缩小、器件的运算速度在不断增加。和硅基器件相比，III-V族器件在同样的功耗下具有更高的速度，在同样的速度下具有更低的功耗，满足了人们对器件的进一步要求。现在III-V族器件的应用已经从光电领域延伸到高速、低功耗的电路中。因此在硅基上实现III-V族器件的制备是应对硅基集成挑战的有效方法。
由于硅和III-V族器件的晶格常数、热胀系数等多种参数并不匹配，如果直接在硅上外延III-V族化合物，将会出现位错、缺陷等问题。同时，由于极性材料在非极性衬底上外延以及衬底台阶的存在，在外延层中会产生大量的反相畴(Anti-phase domain，APD)，而反相畴边界(Anti-phaseboundary，APB)是载流子的散射和复合中心，这将影响到电子的迁移率。现有技术中已经使用了多种方法来克服这个问题，比如生长缓冲层、键合等等。
在III-V族器件中，高电子迁移率晶体管(HEMT)具有独特的调制掺杂异质结，避免了电子受杂质的散射，从而使器件具有较高的速度。HEMT是电压控制器件，HEMT通过控制栅极电压的变化使源极、漏极之间的沟道电流产生相应的变化，从而放大信号。由于它具有高频率低噪声的特点，现在已经被用在了卫星电视、移动通信、军事通信和雷达系统的接收电路中。尽管HEMT有独特的优点和广泛的应用，但是，由于HEMT本身的稳定性、电路复杂性和费用等因素，HEMT工艺和CMOS工艺不是很兼容。
发明内容
(一)要解决的技术问题
本发明所要解决的技术问题是HEMT工艺与COMS工艺相兼容的问题。
(二)技术方案
为解决上述技术问题，本发明提出一种可用于硅基集成的HEMT器件的制备方法，其包括以下步骤：步骤A：对由锗构成的衬底进行预处理；步骤B：将所述衬底进行加热，然后进行退火处理；步骤C：在所述衬底上生长掺杂Fe的GaInP半绝缘层；步骤D：在所述掺杂Fe的GaInP半绝缘层上继续外延生长GaInP缓冲层；步骤E：在所述GaInP缓冲层上形成半导体叠层，该半导体叠层自下而上包括GaAs沟道层、未掺杂的AlGaAs隔离层和重掺杂的AlGaAs供应层；步骤F：在所述半导体叠层上生长高掺杂的GaAs帽层；步骤G：在所述GaAs帽层中形成源极和漏极；步骤H：在所述GaAs帽层中形成栅极。
根据本发明的一种具体实施方式，所述衬底为晶面方向为(100)的晶体锗，并且偏向<111>晶向4°～6°。
根据本发明的一种具体实施方式，所述步骤B包括在磷烷气体氛围中将所述锗衬底加热到700℃，然后再退火10min。
根据本发明的一种具体实施方式，所述步骤C包括采用MOCVD的方法生长掺铁GaInP半绝缘层，其条件是，反应室压力为60mbar，三甲基镓、三甲基铟作为III族源，磷烷作为V族源，二乙基铁作为铁的有机源，生长厚度为1μm。
5、根据权利要求1所述的方法，其特征在于，所述步骤C中控制Fe在GaInP中的掺杂浓度为3×1017～90×1017/cm3。
6、根据权利要求1所述的方法，其特征在于，所述步骤D中生成的GaInP缓冲层的厚度为300nm。
根据本发明的一种具体实施方式，所述步骤C和步骤D中分别生长的掺杂Fe的GaInP半绝缘层和GaInP缓冲层中Ga的组分为0.51。
根据本发明的一种具体实施方式，所述步骤E形成的的GaAs沟道层还包括在所述半导体叠层中形成的二维电子气。
本发明还提出一种可用于硅基集成的HEMT器件，包括由锗构成的衬底，以及：掺杂Fe的GaInP半绝缘层，位于所述衬底之上；GaInP缓冲层，位于所述掺杂Fe的GaInP半绝缘层之上；半导体叠层，位于所述GaInP缓冲层，该半导体叠层包括GaAs沟道层、未掺杂的AlGaAs隔离层和重掺杂的AlGaAs供应层；GaAs帽层，位于所述半导体叠层之上；源极、漏极和栅极，形成于所述GaAs帽层中。
根据本发明的一种具体实施方式，所述GaAs沟道层还包括在所述半导体叠层中形成的二维电子气。
(三)有益效果
本发明通过在锗上生长掺铁的GaInP作为半绝缘层，可以将HEMT器件制作在锗衬底上，可为HEMT的硅基集成提供技术基础。
附图说明
图1为本发明的方法的一个实施例中GaInP缓冲层生成后的结构示意图；
图2为本发明的方法的一个实施例中帽层生成后的结构示意图；
图3为本发明的方法的一个实施例中湿法腐蚀出台面后的结构示意图；
图4为本发明的方法的一个实施例中制作好源极、漏极和栅极后的HEMT结构示意图；
图5是本发明的方法的一个实施例中半导体层二维电子气2DEG的示意图。
图中各附图标记的含义如下：
1-锗衬底，2-半绝缘层，3-缓冲层，4-沟道层，5-隔离层，6-供应层，7-帽层，8-源极，9-漏极，10-栅极。
具体实施方式
针对现有技术的不足，本发明提出一种新的HEMT的制作方法及该方法制作的用于硅基集成的HEMT器件。该方法包括：在锗(Ge)上生长掺铁的GaInP作为半绝缘层，生长GaInP作为缓冲层，在GaInP上再制作HEMT器件。GaInP/Ge的结构广泛用于太阳能电池的制作中，可以用于提高电池的效率。而掺铁的GaInP由于具有高阻特性，也被用于半导体器件制作。因此在锗上生长掺铁的GaInP作为半绝缘层，可以用于制作HEMT器件。如果进一步将锗生长在硅基上，则这种结构可以方便的用于集成，从而有效地解决HEMT工艺与COMS工艺相兼容的问题，可为HEMT的硅基集成提供基础。
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步的详细说明。
图1～图5显示了本发明的制备方法的一个实施例的各步骤。请参阅图1～图5，本发明提供一种可用于硅基集成的HEMT器件的制备方法，包括以下步骤：
步骤A、对由锗构成的衬底进行预处理。
该步骤采用低阻晶体锗作为衬底。其电阻率在0.01～0.1Ω·cm，砷化镓和锗材料有较小的晶格常数失配和较小的热膨胀系数差，因此将来可以将锗作为制备高质量硅基砷化镓材料的缓冲层。
如图1所示，附图标记1为衬底，在一种实施方式中，对衬底1进行预处理的步骤包括采用5％的HF和5％的H2O2循环洗三遍，最后用5％的HF清洗，每种溶液的清洗时间是30s；5％的HF的作用是去掉氧化物，5％的H2O2的作用是氧化Ge的表面，经过循环的氧化与去氧化物，得到的是粗糙度低、新鲜的Ge表面。所述锗衬底1优选为晶面方向为(100)的晶体锗，并且偏向<111>晶向4°～6°，优选为6°。采用这种大偏向的衬底是为了抑制反相畴的生成。
步骤B、将所述衬底进行加热，然后进行退火处理。
对衬底1进行加热，然后进行退火，这样可以尽量减少衬底表面的碳和氧污染，并且在Ge的表面形成稳定的双原子台阶，以获得高质量的Ge/GaInP界面和GaInP层。
在一种实施方式中，将衬底1放入MOCVD(金属有机物化学气相外延)设备的反应室中，在通磷烷气体的氛围中，将锗衬底1先加热到700℃，再退火十分钟。但是本发明并不限于此，加热温度可以在650～750℃，优选为700℃，退火时间可以在8～10分钟。另外，根据实际实验条件，也可以适当调整上述的加热温度和退火时间，直到能获得高质量的GaInP外延层。该步骤B的目的是为了获得更高质量的Ge/GaInP界面及在步骤C中获得更高质量的GaInP半绝缘层2。
步骤C、在所述衬底上生长掺杂Fe的GaInP半绝缘层。
所谓半绝缘是指材料的电阻率大于107Ω·cm。根据本发明，该步骤要求控制Fe在GaInP中的掺杂浓度为3×1017～90×1017/cm3，以使GaInP半绝缘层2的电阻率高于107Ω·cm，即呈现高阻状态。
此外，GaInP半绝缘层Ga的组分比须控制在0.491～0.518，优选为0.51，以便让GaInP和Ge晶格匹配，减少锗衬底1和GaInP半绝缘层2间的应力和缺陷。
参见图1，根据本发明的一种具体实施方式，采用MOCVD的方法，以三甲基镓、三甲基铟作为III族源，磷烷作为V族源，二乙基铁作为铁的有机源，生长厚度为1μm的GaInP半绝缘层2，生长速率为0.412nm/s，生长过程中V/III比为45，反应室压力为60mbar。
步骤D、在所述掺杂Fe的GaInP半绝缘层上继续外延生长GaInP缓冲层。
根据本发明，该GaInP缓冲层要求Ga的组分比为0.491～0.518，优选为0.51，GaInP不掺杂。
参见图1，在本发明的上述实施方式中，在GaInP半绝缘层2上生长300nm的GaInP缓冲层3。此缓冲层3是为了避免后面形成沟道层4受到GaInP半绝缘层2的影响。
步骤E、在所述GaInP缓冲层上形成半导体叠层，该半导体叠层自下而上包括GaAs沟道层、未掺杂的AlGaAs隔离层和重掺杂的AlGaAs供应层。
所述半导体叠层用于将施主母体与电子分离，减少杂质散射，从而获得高迁移率。在生长过程中可以采用生长中断提高界面的平整度，从而提高迁移率。
根据本发明，构成所述半导体叠层的GaAs沟道层未掺杂，且厚度在300～500nm。但是本发明并不限于此，采用InxGa1-xAs也可以构成沟道层，其中x的值一般取0.2～0.22，厚度为10～15nm。
根据本发明，构成所述半导体叠层的未掺杂的AlGaAs隔离层厚度为3～9nm，但是本发明并不限于此，若采用InxGa1-xAs作为沟道层，则采用GaInP也可以构成隔离层。
根据本发明，构成所述半导体叠层的重掺杂的AlGaAs供应层掺杂浓度在1018/cm3的量级，厚度为40～50nm，但是本发明并不限于此，若采用InxGa1-xAs作为沟道层，采用GaInP也可以构成供应层。
参见图2，在本发明的上述实施方式中，用MOCVD的方法生长半导体叠层，半导体叠层包括320nm厚的GaAs沟道层4、5nm厚的未掺杂的AlGaAs隔离层5和40nm厚的N型重掺杂的AlGaAs供应层。隔离层5的作用是为了避免电离杂质的散射，提高电子的迁移率。
参见图5，所述沟道层4包括形成于沟道层与隔离层界面处的二维电子气(2DEG)。所谓二维电子气是指沟道层与隔离层界面处的电子在垂直于界面的方向运动受限，而在平行界面的方向是自由运动。此处电子与母体分离，可避免散射，提高其迁移率。2DEG可通过采用晶格常数匹配但禁带宽度不同的两种材料形成。
步骤F、在所述半导体叠层上生长高掺杂的GaAs帽层。
所述GaAs帽层要求掺杂浓度在3×108～7×108/cm3，厚度为15～30nm。
参见图2，在上述实施方式中，形成15nm厚的高掺杂的GaAs帽层7，高掺杂是为了形成欧姆接触，为在其上制作电极做好准备。
步骤G、在所述GaAs帽层上形成源极和漏极。
利用湿法腐蚀形成台面，然后涂光刻胶，光刻并显影得到源、漏电极图形，蒸发金属Au/Ge/Ni，退火合金后形成源极和漏极。
参见图3，在上述实施方式中，利用湿法腐蚀形成台面，接着，参见图4，在帽层7上光刻并蒸发Au/Ge/Ni合金形成源极8和漏极9。
步骤H、在所述GaAs帽层中形成栅极。
用湿法化学腐蚀将源漏之间的高掺杂帽层腐蚀掉，光刻栅极图形，淀积栅金属Ti/Pt/Au，然后用金属剥离工艺形成栅极。
参见图4，将源漏中间的帽层7腐蚀掉，光刻并淀积金属Ti/Pt/Au，然后金属剥离形成栅极10，完成HEMT的制备。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种可用于硅基集成的HEMT器件的制备方法，其特征在于，包括以下步骤：
步骤A：对由锗构成的衬底进行预处理；
步骤B：将所述衬底进行加热，然后进行退火处理；
步骤C：在所述衬底上生长掺杂Fe的GaInP半绝缘层；
步骤D：在所述掺杂Fe的GaInP半绝缘层上继续外延生长GaInP缓冲层；
步骤E：在所述GaInP缓冲层上形成半导体叠层，该半导体叠层自下而上包括GaAs沟道层、未掺杂的AlGaAs隔离层和重掺杂的AlGaAs供应层；
步骤F：在所述半导体叠层上生长高掺杂的GaAs帽层；
步骤G：在所述GaAs帽层上形成源极和漏极；
步骤H：在所述GaAs帽层中形成栅极。
2.根据权利要求1所述的方法，其特征在于，所述衬底为晶面方向为(100)的晶体锗，并且偏向<111>晶向4°～6°。
3.根据权利要求1所述的方法，其特征在于，所述步骤B包括在磷烷气体氛围中将所述锗衬底加热到700℃，然后再退火10min。
4.根据权利要求1所述的方法，其特征在于，所述步骤C包括采用MOCVD的方法生长掺铁GaInP半绝缘层，其条件是，反应室压力为60mbar，三甲基镓、三甲基铟作为III族源，磷烷作为V族源，二乙基铁作为铁的有机源，生长厚度为1μm。
5.根据权利要求1所述的方法，其特征在于，所述步骤C中控制Fe在GaInP中的掺杂浓度为3×1017～90×1017/cm3。
6.根据权利要求1所述的方法，其特征在于，所述步骤D中生成的GaInP缓冲层的厚度为300nm。
7.根据权利要求1所述的方法，其特征在于，所述步骤C和步骤D中分别生长的掺杂Fe的GaInP半绝缘层和GaInP缓冲层中Ga的组分为0.51。
8.根据权利要求1所述的方法，其特征在于，所述步骤E形成的GaAs沟道层还包括在所述半导体叠层中形成的二维电子气。
9.一种可用于硅基集成的HEMT器件，包括由锗构成的衬底，其特征在于，还包括：
掺杂Fe的GaInP半绝缘层，位于所述衬底之上；
GaInP缓冲层，位于所述掺杂Fe的GaInP半绝缘层之上；
半导体叠层，位于所述GaInP缓冲层，该半导体叠层包括GaAs沟道层、未掺杂的AlGaAs隔离层和重掺杂的AlGaAs供应层；
GaAs帽层，位于所述半导体叠层之上；
源极、漏极和栅极，形成于所述GaAs帽层中。
10.如权利要求9所述的可用于硅基集成的HEMT器件，其特征在于，所述GaAs沟道层还包括在所述半导体叠层中形成的二维电子气。
CN201310069787.2A 2013-03-06 2013-03-06 一种可用于硅基集成的hemt器件及其制备方法 Active CN103165446B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310069787.2A CN103165446B (zh) 2013-03-06 2013-03-06 一种可用于硅基集成的hemt器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310069787.2A CN103165446B (zh) 2013-03-06 2013-03-06 一种可用于硅基集成的hemt器件及其制备方法

Publications (2)

Publication Number Publication Date
CN103165446A true CN103165446A (zh) 2013-06-19
CN103165446B CN103165446B (zh) 2016-04-20

Family

ID=48588429

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310069787.2A Active CN103165446B (zh) 2013-03-06 2013-03-06 一种可用于硅基集成的hemt器件及其制备方法

Country Status (1)

Country Link
CN (1) CN103165446B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104880557A (zh) * 2014-02-28 2015-09-02 中国科学院半导体研究所 一种检测肿瘤标志物的生物传感器及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1326229A (zh) * 2000-05-31 2001-12-12 中国科学院半导体研究所 高电子迁移率晶体管及其制作方法
US7276723B2 (en) * 2000-07-18 2007-10-02 Epitaxial Technologies Ultra-linear multi-channel field effect transistor
CN102570305A (zh) * 2012-03-06 2012-07-11 中国科学院半导体研究所 基于硅基赝砷化镓衬底的850nm激光器的制备方法
CN102790054A (zh) * 2011-05-16 2012-11-21 中国科学院上海微系统与信息技术研究所 锗和iii-v混合共平面的半导体结构及其制备方法
CN102931231A (zh) * 2012-11-23 2013-02-13 中国科学院微电子研究所 一种高迁移率iii-v族半导体mos场效应晶体管

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1326229A (zh) * 2000-05-31 2001-12-12 中国科学院半导体研究所 高电子迁移率晶体管及其制作方法
US7276723B2 (en) * 2000-07-18 2007-10-02 Epitaxial Technologies Ultra-linear multi-channel field effect transistor
CN102790054A (zh) * 2011-05-16 2012-11-21 中国科学院上海微系统与信息技术研究所 锗和iii-v混合共平面的半导体结构及其制备方法
CN102570305A (zh) * 2012-03-06 2012-07-11 中国科学院半导体研究所 基于硅基赝砷化镓衬底的850nm激光器的制备方法
CN102931231A (zh) * 2012-11-23 2013-02-13 中国科学院微电子研究所 一种高迁移率iii-v族半导体mos场效应晶体管

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
LOURDUDOSS, S.; HOLZ, R.: "Iron doped semi-insulating GaInP lattice matched to GaAs for device fabrication", 《SEMICONDUCTING AND SEMI-INSULATING MATERIALS CONFERENCE, 1996. IEEE》, 3 May 1996 (1996-05-03) *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104880557A (zh) * 2014-02-28 2015-09-02 中国科学院半导体研究所 一种检测肿瘤标志物的生物传感器及其制作方法

Also Published As

Publication number Publication date
CN103165446B (zh) 2016-04-20

Similar Documents

Publication Publication Date Title
EP3035374B1 (en) Tunnel field-effect transistor, method for manufacturing same, and switch element
CN105789047A (zh) 一种增强型AlGaN/GaN高电子迁移率晶体管的制备方法
US20090001350A1 (en) High hole mobility semiconductor device
CN108962752A (zh) p型栅增强型HEMT器件及其制作方法
CN102324436B (zh) 大失配硅基衬底锑化物高电子迁移率晶体管及制造方法
CN104241352A (zh) 一种具有极化诱导掺杂高阻层的GaN基HEMT结构及生长方法
CN105931964A (zh) 一种增强型AlGaN/GaN晶体管的制备方法
CN109037326A (zh) 一种具有p型埋层结构的增强型hemt器件及其制备方法
WO2021072812A1 (zh) 横向GaN基增强型结型场效应管器件及其制备方法
CN208819832U (zh) p型栅增强型HEMT器件
CN110137244B (zh) GaN基自支撑衬底的垂直结构HEMT器件及制备方法
CN111223777B (zh) GaN基HEMT器件及其制作方法
CN111799326B (zh) 一种新型二维电子气浓度调控的晶体管结构及制作方法
CN103165446B (zh) 一种可用于硅基集成的hemt器件及其制备方法
CN103137477B (zh) 在Si基上制备InP基HEMT的方法
CN109244131A (zh) 一种高速晶体管及其制造方法
CN109300974A (zh) 一种非极性InAlN/GaN高电子迁移率晶体管及制备方法
CN103077892B (zh) 在硅上集成hemt器件的方法
CN110838518A (zh) 一种hemt器件的外延结构及其制备方法和应用
CN107425059B (zh) Cr掺杂异质结自旋场效应晶体管及其制备方法
CN107527949B (zh) 基于Cr掺杂4H-SiC衬底异质结自旋场效应晶体管及其制备方法
CN205984998U (zh) 一种增强型GaAs mHEMT器件
CN103560146A (zh) 一种用于制备GaN异质结场效应晶体管的外延结构及生长方法
WO2012029291A1 (ja) 半導体基板および絶縁ゲート型電界効果トランジスタ
CN204289458U (zh) 一种抑制背栅效应的砷化镓基赝配高电子迁移率晶体管材料结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant