CN104241352A - 一种具有极化诱导掺杂高阻层的GaN基HEMT结构及生长方法 - Google Patents

一种具有极化诱导掺杂高阻层的GaN基HEMT结构及生长方法 Download PDF

Info

Publication number
CN104241352A
CN104241352A CN201410505205.5A CN201410505205A CN104241352A CN 104241352 A CN104241352 A CN 104241352A CN 201410505205 A CN201410505205 A CN 201410505205A CN 104241352 A CN104241352 A CN 104241352A
Authority
CN
China
Prior art keywords
resistive formation
layer
epitaxial growth
growth direction
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410505205.5A
Other languages
English (en)
Other versions
CN104241352B (zh
Inventor
张连
张韵
闫建昌
王军喜
李晋闽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lishui Zhongke Semiconductor Materials Research Center Co., Ltd
Original Assignee
Institute of Semiconductors of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Semiconductors of CAS filed Critical Institute of Semiconductors of CAS
Priority to CN201410505205.5A priority Critical patent/CN104241352B/zh
Publication of CN104241352A publication Critical patent/CN104241352A/zh
Application granted granted Critical
Publication of CN104241352B publication Critical patent/CN104241352B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Abstract

本发明公开了一种GaN基HEMT外延结构及其生长方法,该外延结构沿外延生长方向依次包括:衬底、缓冲层、高阻层、沟道层和势垒层,其中:缓冲层外延生长在衬底上;高阻层外延生长在缓冲层上,其中,高阻层为极化诱导掺杂;沟道层外延生长在高阻层上;势垒层外延生长在沟道层上。本发明通过极化诱导掺杂实现无掺杂杂质的高阻层,从而降低器件缓冲层漏电,缓解由于缓冲层掺杂而加剧的电流崩塌,实现提高器件击穿电压、改善器件动态导通电阻可靠性的目的。

Description

一种具有极化诱导掺杂高阻层的GaN基HEMT结构及生长方法
技术领域
本发明属于半导体器件技术领域,适用于GaN基HEMT器件,尤其是一种具有极化诱导掺杂高阻层的GaN基HEMT结构及生长方法,本发明通过极化诱导掺杂实现无掺杂杂质的高阻层,从而降低器件缓冲层漏电,解决由于缓冲层掺杂而引入的电流崩塌,实现提高器件击穿电压、改善器件动态导通电阻可靠性的目的。
背景技术
目前,高压、高温、高频和大功率GaN电力电子器件是国际半导体领域的一个研究热点,也是当今微电子领域的战略制高点之一。美国、日本、欧洲等国家和地区都极其重视GaN电力电子器件技术的研究与开发。虽然GaN基HEMT器件已经取得很大进步,但仍然存在着一系列制约因素阻碍其发展。其中,GaN缓冲层的漏电是备受关注的一个问题,因为在大功率工作时,其将导致器件抗高电压能力和电能转换效率的降低。造成缓冲层漏电的主要原因是在异质衬底上外延的GaN基材料中存在大量的氮空位及位错等缺陷,这些缺陷能级及其他的浅施主杂质(如O原子等)可电离产生电子,使GaN缓冲层呈现弱n型导电。在这种情况下,当器件工作在栅电压夹断状态时,源、漏电极之间的电压(Vds)如果比较大,两电极之间就会通过缓冲层漏电流而导通,使器件无法彻底关断,并且Vds继续升高的话,器件会因为漏电流持续升高而被“软击穿”。这种缓冲层漏电的HEMT器件将严重降低电力电子模块的效率和电压等级。目前一般通过受主杂质掺杂的方式,补偿背景电子而获得高阻GaN缓冲层,抑制漏电现象。不过,受主杂质掺杂会提高缺陷密度,导致材料质量下降,引入的缺陷陷阱态还会加剧器件电流崩塌效应,严重影响可靠性。因此,找到一种既可获得高阻GaN基缓冲层,同时又不会引入其他杂质缺陷而造成电流崩塌的方法,对于GaN基HEMT器件至关重要。而利用极化掺杂方法,则无需引入受主杂质,通过采用组分线性渐变的AlGaN或InGaN即可实现高阻层。沿[0001]生长方向,极化电场强度随Al组分的线性降低(或In组分的线性增加)而降低,其均匀落差导致AlGaN或InGaN体内均匀分布着净极化负电荷。为保持电中性,则将感应产生等量空穴。通过选择合适的组分梯度,即可产生与背景电子浓度相当的空穴,实现电子空穴补偿,获得高阻层。
发明内容
本发明针对GaN基HEMT器件的GaN缓冲层漏电导致器件击穿电压降低的问题,提出了一种具有极化诱导掺杂高阻层的GaN基HEMT结构及生长方法。
根据本发明的一方面,提出一种GaN基HEMT外延结构,该外延结构沿外延生长方向依次包括:衬底、缓冲层、高阻层、沟道层和势垒层,其中:
所述缓冲层外延生长在所述衬底上;
所述高阻层外延生长在所述缓冲层上,其中,所述高阻层为极化诱导掺杂;
所述沟道层外延生长在所述高阻层上;
所述势垒层外延生长在所述沟道层上。
其中,外延生长方向为外延氮化物的[0001]方向,所述外延生长方向所对应的晶面为极性面(0001)面。
其中,所述缓冲层由GaN或AlN材料制成,厚度为0.1-5um;
和/或,所述沟道层由非掺杂的GaN或InGaN制成,厚度为5-200nm;
和/或,所述势垒层由应变AlGaN或InAlN制成,厚度为10-50nm。
其中,所述缓冲层中还依次包括低温成核层、高温缓冲层和/或超晶格层。
其中,所述高阻层由AlGaN材料制成,厚度为0.05-2um,且在所述高阻层中,Al的组分沿外延生长方向逐渐降低,使得组分渐变产生的极化诱导空穴浓度与背景电子浓度相当,实现电子和空穴的完全补偿,进而实现高阻特性;
或所述高阻层由InGaN材料制成,厚度为0.05-2um,且在所述高阻层中,In的组分沿外延生长方向逐渐增加,使得组分渐变产生的极化诱导空穴浓度与背景电子浓度相当,实现电子和空穴的完全补偿,进而实现高阻特性。
根据本发明的另一方面,还提出一种GaN基HEMT结构的外延生长方法,该方法包括以下步骤:
步骤1:在衬底上沿外延生长方向生长缓冲层;
步骤2:在所述缓冲层上沿外延生长方向生长高阻层,其中,所述高阻层为极化诱导掺杂;
步骤3:在所述高阻层上沿外延生长方向生长沟道层;
步骤4:在所述沟道层上沿外延生长方向生长势垒层。
其中,所述外延生长方向为外延氮化物的[0001]方向,所述外延生长方向所对应的晶面为极性面(0001)面。
其中,在生长缓冲层时,所述方法还包括沿外延生长方向依次生长低温成核层、高温缓冲层和/或超晶格层。
其中,所述高阻层由AlGaN材料制成,厚度为0.05-2um,且在所述高阻层中,Al的组分沿外延生长方向逐渐降低;
或所述高阻层由InGaN材料制成,厚度为0.05-2um,且在所述高阻层中,In的组分沿外延生长方向逐渐增加。
其中,当所述高阻层由AlGaN材料制成时,在N2或H2的保护下,依据反应室的生长温度条件下AlGaN的热力学气-固组分关系,对输入反应室的Ⅲ族金属有机源材料铝的流量和金属有机源材料镓的流量进行控制,控制反应室中三甲基铝(TMAl)/三甲基镓(TMGa)+三甲基铝(TMAl)的比例,形成组分渐变的AlGaN高阻层;
当所述高阻层由InGaN材料制成时,在N2或H2的保护下,依据反应室的生长温度条件下InGaN的热力学气-固组分关系,使Ⅲ族金属有机源材料铟和镓的流量保持不变输入生长反应室,控制反应室生长温度线性变化,形成组分渐变的InGaN高阻层。
本发明HEMT结构可制作在多种衬底上,包括蓝宝石、硅、碳化硅、氮化镓、氮化铝。本发明利用极化掺杂原理,在缓冲层上沿极性面方向生长非掺杂的组分渐变的InGaN层或AlGaN层。通过组分设计使渐变InGaN或AlGaN中产生极化感应空穴,且使空穴浓度与渐变InGaN或AlGaN材料的背景电子浓度相当,从而产生补偿效应,最终形成无掺杂的组分渐变InGaN或AlGaN高阻层。
附图说明
图1为具有渐变InGaN高阻层或AlGaN高阻层的GaN基HEMT外延结构示意图。
图2为具有渐变InGaN高阻层或AlGaN高阻层的GaN基HEMT外延结构生长工艺示意图。
图3为具有渐变AlGaN高阻层的GaN基HEMT结构制作过程中反应室中的TMAl和TMGa随时间的变化情况。
图4为具有渐变InGaN高阻层的GaN基HEMT结构制作过程中反应室中的温度随时间的变化情况。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明进一步详细说明。
根据本发明的一方面,公开了一种具有极化诱导掺杂高阻层的GaN基HEMT外延结构,图1为本发明具有极化诱导掺杂高阻层的GaN基HEMT外延结构的示意图,图1中,从下往上为外延生长方向,如图1所示,所述GaN基HEMT外延结构沿外延生长方向依次包括:衬底1、缓冲层2、高阻层3、沟道层4和势垒层5,其中:
所述缓冲层2外延生长在所述衬底1上;
其中,外延生长方向为外延氮化物的[0001]方向,所述外延生长方向所对应的晶面为极性面(0001)面。
所述衬底1可以为(0001)面蓝宝石、(0001)面碳化硅、(0001)面氮化镓、(0001)面氮化铝或(111)面晶体硅。
所述缓冲层2可以由GaN或AlN材料制成,厚度为0.1-5um。在本发明一实施例中,所述缓冲层2中还依次包括低温成核层、高温缓冲层和/或超晶格层,外延生长温度为常规的GaN、AlN生长温度。所述高阻层3外延生长在所述缓冲层2上;
其中,所述高阻层3为极化诱导掺杂(polarization-induced doping)。
在本发明一实施例中,所述高阻层3由AlGaN材料制成,且在所述高阻层3中,Al的组分渐变,厚度为0.05-2um,其中,Al的组分沿外延生长方向逐渐降低,比如从x0线性降低到x1,0≤x1<x0≤1。Al组分渐变的AlGaN高阻层可以为非故意掺杂(undoped)。由于六方晶系中存在自发极化和压电极化效应,且极化电场强度与Al组分有关,因此将在Al组分沿外延生长方向线性减少的AlGaN层中产生一定的极化电场差,并由此感应产生极化空穴。Al组分沿外延生长方向线性变化的趋势,即组分坡度直接决定了产生极化感应空穴的浓度,因此可根据AlGaN材料中的背景电子浓度设计特定的Al组分线性斜率,进而获得与背景电子浓度相当的空穴浓度,实现极化空穴对AlGaN材料中的背景电子的全补偿,这样Al组分渐变的AlGaN高阻层就可以不需要杂质掺杂,即得到高阻且无掺杂杂质的高阻层3。即,Al组分的渐变梯度需要根据背景电子浓度进行设计,使得组分渐变产生的极化诱导空穴浓度与背景电子浓度相当,实现电子和空穴的完全补偿,进而实现高阻特性。
在本发明另一实施例中,所述高阻层3由InGaN材料制成,且在所述高阻层3中,In的组分渐变,厚度为0.05-2um,其中,In的组分沿外延生长方向逐渐增加,比如从y0线性增加到y1,0≤y0<y1≤1。In组分渐变的InGaN高阻层为非故意掺杂。由于六方晶系中存在自发极化和压电极化效应,且极化电场强度与In组分有关,因此将在In组分沿外延生长方向线性增加的InGaN层中产生一定的极化电场差,并由此感应产生极化空穴。In组分沿外延生长方向线性变化的趋势,即组分坡度直接决定了产生极化感应空穴的浓度,因此可根据InGaN材料中的背景电子浓度设计特定的In组分线性斜率,进而获得与背景电子浓度相当的空穴浓度,实现极化空穴对InGaN材料中的背景电子的全补偿,这样In组分渐变的InGaN高阻层就可以不需要杂质掺杂,即得到高阻且无掺杂杂质的高阻层3。即,In组分的渐变梯度需要根据背景电子浓度进行设计,使得组分渐变产生的极化诱导空穴浓度与背景电子浓度相当,实现电子和空穴的完全补偿,进而实现高阻特性。
所述沟道层4外延生长在所述高阻层3上;
在本发明一实施例中,所述沟道层4由非掺杂的GaN或InGaN制成,厚度为5-200nm。
所述势垒层5外延生长在所述沟道层4上。
在本发明一实施例中,所述势垒层5由应变AlGaN或InAlN制成,厚度为10-50nm,所述势垒层5中Al的组分为0.1-0.5。由于极化效应,沟道层4与势垒层5的界面处存在大量的极化电荷,并在沟道层4一侧形成三角势阱,此为HEMT器件的载流子沟道。
根据本发明的另一方面,还公开了一种具有极化诱导掺杂高阻层的GaN基HEMT外延结构的外延生长方法,图2为具有渐变InGaN高阻层或AlGaN高阻层的GaN基HEMT外延结构生长工艺示意图,图3为具有渐变AlGaN高阻层的GaN基HEMT结构的外延生长方法中反应室中的TMAl和TMGa随时间的变化情况,图4为具有渐变InGaN高阻层的GaN基HEMT结构的外延生长方法中反应室中的温度随时间的变化情况。
如图2-4所示,所述具有极化诱导掺杂高阻层的GaN基HEMT结构的外延生长方法包括以下步骤:
步骤1:在衬底1上沿外延生长方向生长缓冲层2;
其中,外延生长方向为外延氮化物的[0001]方向。
所述衬底1可以为c面蓝宝石、c面碳化硅、c面氮化镓、c面氮化铝、或(111)面晶体硅。
所述缓冲层2可以由GaN或AlN材料制成,厚度为0.1-5um。
在本发明一实施例中,在生长缓冲层2时,所述方法还包括沿外延生长方向依次生长低温成核层、高温缓冲层和/或超晶格层,外延生长温度为常规的GaN、AlN生长温度。
其中,所述低温成核层、高温缓冲层和超晶格层的生长属于现有技术,本发明对其制作材料和制作工艺等不作任何限定。
步骤2:在所述缓冲层2上沿外延生长方向生长高阻层3;
其中,所述高阻层3为极化诱导掺杂。
在本发明一实施例中,所述高阻层3由AlGaN材料制成,且在所述高阻层3中,Al的组分渐变,具体地,Al的组分沿外延生长方向逐渐降低,比如从x0线性降低到x1,0≤x1<x0≤1。
其中,在N2或H2的保护下,依据反应室的生长温度条件下AlGaN的热力学气-固组分关系,对输入生长反应室的Ⅲ族金属有机源材料Al的流量和金属有机源材料镓的流量进行控制,控制反应室中TMAl/(TMGa+TMAl)的比例,使TMAl流量随时间线性降低,TMGa流量随时间线性增加,最终形成Al组分渐变的AlGaN高阻层。
在本发明另一实施例中,所述高阻层3由InGaN材料制成,且在所述高阻层3中,In的组分渐变,厚度为0.05-2um,其中,In的组分沿外延生长方向逐渐增加,比如从y0线性增加到y1,0≤y0<y1≤1。
其中,在N2或H2的保护下,使Ⅲ族金属有机源材料铟和镓的流量保持不变输入生长反应室,控制反应室生长温度线性变化,反应室内温度满足随生长时间线性降低,形成组分渐变的InGaN高阻缓冲层。
步骤3:在所述高阻层3上沿外延生长方向生长沟道层4;
在本发明一实施例中,所述沟道层4由非掺杂的GaN或InGaN制成,厚度为5-200nm。
步骤4:在所述沟道层4上沿外延生长方向生长势垒层5。
在本发明一实施例中,所述势垒层5由应变AlGaN或InAlN制成,厚度为10-50nm,所述势垒层5中Al的组分为0.1-0.5。
以上所述的具体实施例,对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本发明的具体实施例而已,并不用于限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种GaN基HEMT外延结构,其特征在于,该外延结构沿外延生长方向依次包括:衬底、缓冲层、高阻层、沟道层和势垒层,其中:
所述缓冲层外延生长在所述衬底上;
所述高阻层外延生长在所述缓冲层上,其中,所述高阻层为极化诱导掺杂;
所述沟道层外延生长在所述高阻层上;
所述势垒层外延生长在所述沟道层上。
2.根据权利要求1所述的外延结构,其特征在于,外延生长方向为外延氮化物的[0001]方向,所述外延生长方向所对应的晶面为极性面(0001)面。
3.根据权利要求1所述的外延结构,其特征在于,所述缓冲层由GaN或AlN材料制成,厚度为0.1-5um;
和/或,所述沟道层由非掺杂的GaN或InGaN制成,厚度为5-200nm;
和/或,所述势垒层由应变AlGaN或InAlN制成,厚度为10-50nm。
4.根据权利要求1所述的外延结构,其特征在于,所述缓冲层中还依次包括低温成核层、高温缓冲层和/或超晶格层。
5.根据权利要求1所述的外延结构,其特征在于,所述高阻层由AlGaN材料制成,厚度为0.05-2um,且在所述高阻层中,Al的组分沿外延生长方向逐渐降低,使得组分渐变产生的极化诱导空穴浓度与背景电子浓度相当,实现电子和空穴的完全补偿,进而实现高阻特性;
或所述高阻层由InGaN材料制成,厚度为0.05-2um,且在所述高阻层中,In的组分沿外延生长方向逐渐增加,使得组分渐变产生的极化诱导空穴浓度与背景电子浓度相当,实现电子和空穴的完全补偿,进而实现高阻特性。
6.一种GaN基HEMT结构的外延生长方法,其特征在于,该方法包括以下步骤:
步骤1:在衬底上沿外延生长方向生长缓冲层;
步骤2:在所述缓冲层上沿外延生长方向生长高阻层,其中,所述高阻层为极化诱导掺杂;
步骤3:在所述高阻层上沿外延生长方向生长沟道层;
步骤4:在所述沟道层上沿外延生长方向生长势垒层。
7.根据权利要求6所述的方法,其特征在于,所述外延生长方向为外延氮化物的[0001]方向,所述外延生长方向所对应的晶面为极性面(0001)面。
8.根据权利要求6所述的方法,其特征在于,在生长缓冲层时,所述方法还包括沿外延生长方向依次生长低温成核层、高温缓冲层和/或超晶格层。
9.根据权利要求6所述的方法,其特征在于,所述高阻层由AlGaN材料制成,厚度为0.05-2um,且在所述高阻层中,Al的组分沿外延生长方向逐渐降低;
或所述高阻层由InGaN材料制成,厚度为0.05-2um,且在所述高阻层中,In的组分沿外延生长方向逐渐增加。
10.根据权利要求9所述的方法,其特征在于,当所述高阻层由AlGaN材料制成时,在N2或H2的保护下,依据反应室的生长温度条件下AlGaN的热力学气-固组分关系,对输入反应室的Ⅲ族金属有机源材料铝的流量和金属有机源材料镓的流量进行控制,控制反应室中三甲基铝(TMAl)/三甲基镓(TMGa)+三甲基铝(TMAl)的比例,形成组分渐变的AlGaN高阻层;
当所述高阻层由InGaN材料制成时,在N2或H2的保护下,依据反应室的生长温度条件下InGaN的热力学气-固组分关系,使Ⅲ族金属有机源材料铟和镓的流量保持不变输入生长反应室,控制反应室生长温度线性变化,形成组分渐变的InGaN高阻层。
CN201410505205.5A 2014-09-26 2014-09-26 一种具有极化诱导掺杂高阻层的GaN基HEMT结构及生长方法 Active CN104241352B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410505205.5A CN104241352B (zh) 2014-09-26 2014-09-26 一种具有极化诱导掺杂高阻层的GaN基HEMT结构及生长方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410505205.5A CN104241352B (zh) 2014-09-26 2014-09-26 一种具有极化诱导掺杂高阻层的GaN基HEMT结构及生长方法

Publications (2)

Publication Number Publication Date
CN104241352A true CN104241352A (zh) 2014-12-24
CN104241352B CN104241352B (zh) 2018-10-02

Family

ID=52229114

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410505205.5A Active CN104241352B (zh) 2014-09-26 2014-09-26 一种具有极化诱导掺杂高阻层的GaN基HEMT结构及生长方法

Country Status (1)

Country Link
CN (1) CN104241352B (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104600109A (zh) * 2015-01-07 2015-05-06 中山大学 一种高耐压氮化物半导体外延结构及其生长方法
CN108155224A (zh) * 2017-12-06 2018-06-12 中国电子科技集团公司第十三研究所 氮化镓外延片、外延方法及氮化镓基晶体管
CN108400159A (zh) * 2018-01-25 2018-08-14 厦门市三安集成电路有限公司 具有多量子阱高阻缓冲层的hemt外延结构及制备方法
CN109217108A (zh) * 2017-06-30 2019-01-15 中国科学院半导体研究所 利用杂质诱导混杂技术制作半导体激光器的方法
CN110429128A (zh) * 2019-07-30 2019-11-08 厦门市三安集成电路有限公司 一种低势垒多量子阱高阻缓冲层外延结构及其制备方法
CN110797394A (zh) * 2019-10-31 2020-02-14 中国电子科技集团公司第十三研究所 一种高电子迁移率晶体管的外延结构及其制备方法
CN110838518A (zh) * 2019-10-10 2020-02-25 深圳大学 一种hemt器件的外延结构及其制备方法和应用
CN111952365A (zh) * 2020-08-14 2020-11-17 中国科学院半导体研究所 碳掺杂调控的GaN基HEMT外延结构及其制作方法
CN113054002A (zh) * 2021-03-22 2021-06-29 华南师范大学 一种增强型高迁移率氮化镓半导体器件及其制备方法
CN113659006A (zh) * 2021-08-05 2021-11-16 王晓波 一种基于第三代半导体GaN材料的HEMT外延器件及其生长方法
CN113972263A (zh) * 2021-10-20 2022-01-25 南京大学 一种增强型AlGaN/GaN HEMT器件及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101390201A (zh) * 2005-12-28 2009-03-18 日本电气株式会社 场效应晶体管和用于制备场效应晶体管的多层外延膜
CN101807520A (zh) * 2010-03-17 2010-08-18 中国科学院半导体研究所 利用极化感应空穴实现p型金属极性宽禁带半导体的方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101390201A (zh) * 2005-12-28 2009-03-18 日本电气株式会社 场效应晶体管和用于制备场效应晶体管的多层外延膜
CN101807520A (zh) * 2010-03-17 2010-08-18 中国科学院半导体研究所 利用极化感应空穴实现p型金属极性宽禁带半导体的方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104600109A (zh) * 2015-01-07 2015-05-06 中山大学 一种高耐压氮化物半导体外延结构及其生长方法
CN109217108A (zh) * 2017-06-30 2019-01-15 中国科学院半导体研究所 利用杂质诱导混杂技术制作半导体激光器的方法
CN108155224A (zh) * 2017-12-06 2018-06-12 中国电子科技集团公司第十三研究所 氮化镓外延片、外延方法及氮化镓基晶体管
CN108400159B (zh) * 2018-01-25 2020-08-25 厦门市三安集成电路有限公司 具有多量子阱高阻缓冲层的hemt外延结构及制备方法
CN108400159A (zh) * 2018-01-25 2018-08-14 厦门市三安集成电路有限公司 具有多量子阱高阻缓冲层的hemt外延结构及制备方法
CN110429128B (zh) * 2019-07-30 2022-09-13 厦门市三安集成电路有限公司 一种低势垒多量子阱高阻缓冲层外延结构及其制备方法
CN110429128A (zh) * 2019-07-30 2019-11-08 厦门市三安集成电路有限公司 一种低势垒多量子阱高阻缓冲层外延结构及其制备方法
CN110838518A (zh) * 2019-10-10 2020-02-25 深圳大学 一种hemt器件的外延结构及其制备方法和应用
CN110797394A (zh) * 2019-10-31 2020-02-14 中国电子科技集团公司第十三研究所 一种高电子迁移率晶体管的外延结构及其制备方法
CN110797394B (zh) * 2019-10-31 2023-07-25 中国电子科技集团公司第十三研究所 一种高电子迁移率晶体管的外延结构及其制备方法
CN111952365A (zh) * 2020-08-14 2020-11-17 中国科学院半导体研究所 碳掺杂调控的GaN基HEMT外延结构及其制作方法
CN113054002A (zh) * 2021-03-22 2021-06-29 华南师范大学 一种增强型高迁移率氮化镓半导体器件及其制备方法
CN113054002B (zh) * 2021-03-22 2022-11-08 华南师范大学 一种增强型高迁移率氮化镓半导体器件及其制备方法
CN113659006A (zh) * 2021-08-05 2021-11-16 王晓波 一种基于第三代半导体GaN材料的HEMT外延器件及其生长方法
CN113972263A (zh) * 2021-10-20 2022-01-25 南京大学 一种增强型AlGaN/GaN HEMT器件及其制备方法
CN113972263B (zh) * 2021-10-20 2024-04-09 南京大学 一种增强型AlGaN/GaN HEMT器件及其制备方法

Also Published As

Publication number Publication date
CN104241352B (zh) 2018-10-02

Similar Documents

Publication Publication Date Title
CN104241352A (zh) 一种具有极化诱导掺杂高阻层的GaN基HEMT结构及生长方法
JP6522102B2 (ja) 電界効果ダイオード及びその製造方法
JP2018152583A (ja) 高電子移動度トランジスタ
CN106252403B (zh) 一种hemt外延结构及制备方法
CN102427084B (zh) 氮化镓基高电子迁移率晶体管及制作方法
US20160064488A1 (en) Nitride based semiconductor device
CN102931230B (zh) 铝镓氮做高阻层的双异质结氮化镓基hemt及制作方法
GB2547661A (en) Layered vertical field effect transistor and methods of fabrication
CN104900689A (zh) 降低基区电阻率的GaN基HBT外延结构及生长方法
CN103123934A (zh) 具势垒层的氮化镓基高电子迁移率晶体管结构及制作方法
Wang et al. Influence of AlGaN back barrier layer thickness on the dynamic ron characteristics of AlGaN/GaN HEMTs
KR20150091705A (ko) 질화물 반도체 소자 및 그 제조 방법
CN109638074B (zh) 具有n-p-n结构背势垒的高电子迁移率晶体管及其制作方法
CN108767008B (zh) 一种具有高阻GaN缓冲层的HEMT及其制备方法
US20230031161A1 (en) Fin-Shaped Semiconductor Device, Fabrication Method, and Application Thereof
JP2023502631A (ja) 正孔チャネル半導体トランジスタ、その製造方法および応用
KR20140112272A (ko) 고전자 이동도 트랜지스터 및 그 제조방법
CN113394096B (zh) Hemt器件及其自隔离方法、制作方法
JP2012124327A (ja) 高電子移動度トランジスタ
CN212542443U (zh) 一种氮化镓晶体管结构及氮化镓基外延结构
CN109638066A (zh) 含有组分渐变高阻缓冲层的双异质结hemt及其制作方法
TWI572036B (zh) Nitride crystal structure
US9240474B2 (en) Enhanced GaN transistor and the forming method thereof
JP2023500979A (ja) 半導体デバイスおよびその製造方法
CN208142186U (zh) 一种高电子迁移率晶体管外延结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200629

Address after: 323000 Zhuopu Industrial Park, southwest of Xiushan Road, Dayuan street, nanmingshan street, Liandu District, Lishui City, Zhejiang Province

Patentee after: Lishui Zhongke Semiconductor Materials Research Center Co., Ltd

Address before: 100083 No. 35, Qinghua East Road, Beijing, Haidian District

Patentee before: Institute of Semiconductors, Chinese Academy of Sciences

TR01 Transfer of patent right