CN106252403B - 一种hemt外延结构及制备方法 - Google Patents

一种hemt外延结构及制备方法 Download PDF

Info

Publication number
CN106252403B
CN106252403B CN201610753069.0A CN201610753069A CN106252403B CN 106252403 B CN106252403 B CN 106252403B CN 201610753069 A CN201610753069 A CN 201610753069A CN 106252403 B CN106252403 B CN 106252403B
Authority
CN
China
Prior art keywords
layer
barrier layer
gan
undoped
aln
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201610753069.0A
Other languages
English (en)
Other versions
CN106252403A (zh
Inventor
吉泽生
汪连山
赵桂娟
孟钰淋
李辉杰
谭晓宇
韩东岳
杨少延
王占国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Semiconductors of CAS
Original Assignee
Institute of Semiconductors of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Semiconductors of CAS filed Critical Institute of Semiconductors of CAS
Priority to CN201610753069.0A priority Critical patent/CN106252403B/zh
Publication of CN106252403A publication Critical patent/CN106252403A/zh
Application granted granted Critical
Publication of CN106252403B publication Critical patent/CN106252403B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

本发明公开了一种HEMT外延结构,其结构是:衬底(10)、低温GaN缓冲层(20)、未掺杂GaN高阻层(30)、AlN隔离层(40)、未掺杂GaN沟道层(50)、Al组分阶梯变化的势垒层(60)、AlN势垒层(70)。将低温GaN缓冲层退火后生长未掺杂GaN高阻层以及AlN隔离层,与掺碳或掺铁等相比,能有效改善结晶质量并避免掺铁等带来的记忆效应;此外该结构具有多沟道结构,即AlN势垒层和未掺杂GaN沟道层分别与Al组分阶梯变化的势垒层在界面处形成了两个主沟道,和Al组分阶梯变化的势垒层界面处形成了多个辅沟道,与传统HEMT器件相比增强了其电流驱动能力;本发明设计的HEMT外延结构栅漏电流和缓冲层漏电流小,电流驱动能力强,可用于大功率电力电子器件领域。此外本发明还提供了一种HEMT外延结构的制备方法。

Description

一种HEMT外延结构及制备方法
技术领域
本发明属于电力电子器件材料领域,具体涉及HEMT外延技术。
背景技术
当前对于HEMT器件生长高阻缓冲层的主要方法有引入C杂质和引入Fe杂质等。但通过掺杂提高了工艺复杂度并且会使得晶体结晶质量变差;Luo W等人[Journal ofAlloys&Compounds 633(2015):494-498]通过改变退火氛围使电阻达到108ohm/sq,但这个数值达不到HEMT HR-GaN的要求。因此有必要探索更加简易且有效的生长高阻缓冲层的方法。
此外,常见的HEMT外延均为单沟道导电,限制了输出功率的提高。现有的多沟道HEMT多引入InGaN势垒层或进行n型掺杂等,但InGaN的生长温度远低于AlGaN,掺杂也提升了工艺复杂度,因此这些方法制备多沟道HEMT的难度较大而且多个沟道的导电能力难以进行独立控制。
发明内容
(一)要解决的技术问题
本发明的目的是提高HEMT的电流驱动能力并改善HEMT的漏电。
(二)技术方案
低温GaN缓冲层生长出未掺杂GaN高阻层及AlN隔离层,与掺碳或掺铁等相比,能有效改善结晶质量并避免掺铁带来的记忆效应。紧邻的AlN隔离层进一步提高了二维电子气的限域性,从而有效改善了HEMT器件的漏电。
在保障原有单沟道层导电能力不变的情况下,通过引入AlN势垒层与Al组分阶梯变化的势垒层形成另外一个导电能力与之相近的沟道层。本发明具有多沟道结构,即AlN势垒层和未掺杂GaN沟道层分别与Al组分阶梯变化的势垒层在界面处形成的两个主沟道,和Al组分阶梯变化的的势垒层界面处形成的多个辅沟道,与传统HEMT器件相比增强了其电流驱动能力。
本发明提供的多沟道HEMT,其结构是:包括衬底、低温GaN缓冲层、未掺杂GaN高阻层、AlN隔离层、未掺杂GaN沟道层、Al组分阶梯变化的势垒层、AlN势垒层。
本发明提供的上述HEMT外延结构,其制备采用包括以下步骤的方法:
步骤1:在衬底上生长低温GaN缓冲层;
步骤2:在低温GaN缓冲层上生长未掺杂高阻GaN层;
步骤3:在未掺杂高阻GaN层上生长AlN隔离层;
步骤4:在AlN隔离层上生长未掺杂GaN沟道层;
在步骤4之后,在未掺杂GaN沟道层生长Al组分阶梯变化的势垒层,在Al组分阶梯变化的势垒层上生长AlN势垒层,从而生成多沟道结构。
本发明提供的上述HEMT外延结构制备方法,其在大功率HEMT器件制造中具有参考和借鉴价值。
(三)有益效果
本发明与传统HEMT器件的结构相比具有以下主要优点:
(1)、高阻层无需掺杂,未掺杂GaN高阻层能有效改善结晶质量并避免掺铁带来的记忆效应;并进一步用紧邻的AlN隔离层提高了二维电子气的限域性,从而有效改善HEMT器件的漏电;
(2)、具有多沟道特征,同时多沟道易制备,此外还可以在不同的应用情形下可以对组分进行相应的调控以达到最佳的导电能力;
(3)、导电能力强,源漏电流饱和值Idssat和膝点电压Vknee均有了较大提高。
附图说明
图1是本发明的HEMT外延结构示意图。图2是本发明的HEMT器件结构的示意图。
图3是单沟道常规HEMT在栅压为2V时的能带图以及体电子浓度随深度的分布图。
图4是多沟道HEMT在栅压为2V时的能带图以及体电子浓度随深度的分布图。
图5是图4中的多沟道HEMT在栅压分别为-3V、0V和3V时,体电子在主沟道和辅沟道中的浓度分布图。
图6是图4中的多沟道HEMT和图2中的常规单沟道HEMT在栅压为2V时的Vds-Ids特性曲线比较。
具体实施方式
一种HEMT外延结构,包括衬底、低温GaN缓冲层、未掺杂GaN高阻层、AlN隔离层、未掺杂GaN沟道层、Al组分阶梯变化的势垒层、AlN势垒层。
低温GaN缓冲层生长得到未掺杂GaN高阻层以及AlN隔离层,此外该HEMT外延结构具有多沟道结构,即AlN势垒层和未掺杂GaN沟道层分别与Al组分阶梯变化的势垒层在界面处形成的两个主沟道和Al组分阶梯变化的的势垒层界面处形成的多个辅沟道。
关于所述的HEMT外延结构的制备方法:
步骤1:在衬底上生长低温GaN缓冲层;
步骤2:在低温GaN缓冲层上生长未掺杂高阻GaN层;
步骤3:在未掺杂高阻GaN层上生长AlN隔离层;
步骤4:在AlN隔离层上生长未掺杂GaN沟道层;
在步骤4之后,在未掺杂GaN沟道层生长Al组分阶梯变化的势垒层,在Al组分阶梯变化的势垒层上生长AlN势垒层,从而生成多沟道结构。
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明作进一步的详细说明。
图1是本发明的一种HEMT外延结构,如图1所示,包括衬底(10)、低温GaN缓冲层(20)、未掺杂GaN高阻层(30)、AlN势垒层(40)、未掺杂GaN沟道层(50)、Al组分阶梯变化的势垒层(60)、AlN隔离层(70)。将低温缓冲层在N2氛围下退火后在H2中生长非掺杂高阻层以及AlN隔离层,此外该HEMT外延结构具有多沟道结构,即AlN势垒层和未掺杂GaN沟道层分别与Al组分阶梯变化的势垒层在界面处形成了两个主沟道,和Al组分阶梯变化的的势垒层界面处形成了多个辅沟道,该多沟道结构增强了HEMT的导电能力。所述制备方法制备难度低,避免了掺加铁或碳带来的记忆效应,能有效改善结晶质量,有效改善HEMT器件的漏电。
其中图1中x表示该HEMT外延结构中AlGaN中Al的初始组分,y表示每次阶变所减少的Al组分,两条粗虚线代表主沟道,三条细虚线代表辅沟道。
该外延结构的制备方法主要为以下步骤:
步骤1:在H2氛围下,高温净化的衬底降温后,生长低温GaN缓冲层;其生长时间为5-10min,生长压力为100-500Torr;
步骤2:在N2中升温后退火后,在H2氛围下生长未掺杂高阻GaN层;
其生长厚度为1.5-2μm,生长温度为1020-1060℃,生长压力为100-500Torr;
步骤3:在H2氛围下生长AlN隔离层;其生长厚度为1-5nm,生长速率为0.1-0.3μm/h,生长温度为1060-1100℃,生长压力为50-200Torr;
步骤4:在H2氛围下生长未掺杂GaN沟道层;其生长厚度为200-400nm,生长速度为0.5-2μm/h,生长温度为1020-1060℃,生长压力为100-500Torr;
步骤5:在H2氛围下生长Al组分阶梯变化的势垒层;其生长总厚度为20-50nm,生长速率为0.1-0.3μm/h,生长温度为1050-1080℃,其中生长不同Al组分的AlGaN势垒层外延温度保持一致,生长压力为50-200Torr;
步骤6:在H2氛围下生长势垒层;其生长厚度为5-10nm,生长速率为0.1-0.3μm/h,生长温度为1060-1100℃,生长压力为50-200Torr;
图2是本发明的HEMT器件结构的示意图,如图2所示,常规HEMT和本发明中HEMT所采用的器件钝化层结构和电极采取了相同设置方便对比,其中钝化层为Si3N4,厚度为0.5μm。源漏极功函数为3.93eV,栅极功函数为5eV。
图3是单沟道常规HEMT在栅压为2V时的能带图以及体电子浓度随深度的分布图,其中势垒层AlGaN中Al组分为0.3,势垒层厚度为25nm。
图4是多沟道HEMT在栅压为2V时的能带图以及体电子浓度随深度的分布图,x轴从左至右为钝化层到衬底的方向。Al组分阶梯变化的势垒层的具体参数为:x=0.51,y=0.06,n=4,总厚度为25nm。
图5是图4中的多沟道HEMT在栅压分别为-3V、0V和3V时,体电子在主沟道和辅沟道中的浓度分布图。图6是图4中的多沟道HEMT和图2中的常规单沟道HEMT在栅压为2V时的Vds-Ids特性曲线比较,两者仅势垒层结构不同,其它参数均相同。对比单沟道常规HEMT,多沟道HEMT的源漏电流饱和值Idssat和膝点电压Vknee均有了较大提高,导电性能增强,适合大功率电子电力器件的使用。
以上所述的具体实施例,对本发明的目的、技术方案和有益效果进行了进一步详细说明,应理解的是,以上所述仅为本发明的具体实施例而已,并不用于限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (4)

1.一种HEMT外延结构,其特征在于,包括依次形成在衬底上的低温GaN缓冲层、未掺杂GaN高阻层、AlN隔离层、未掺杂GaN沟道层、Al组分阶梯变化的势垒层和AlN势垒层, 该HEMT外延结构具有多沟道结构,即AlN势垒层和未掺杂GaN沟道层分别与Al组分阶梯变化的势垒层在界面处形成的两个主沟道,和Al组分阶梯变化的势垒层界面处形成了多个辅沟道;
与A1N势垒层接触的Al组分阶梯变化的势垒层的Al组分为0.49-0.51,与GaN沟道层接触的Al组分阶梯变化的势垒层的Al组分为0.24-0.30,Al组分阶梯变化的势垒层总厚度为20-50nm,Al组分为阶梯变小,阶变周期为3-8个周期。
2.一种HEMT外延结构的制备方法,用于制备如权利要求1所述的HEMT外延结构,其特征在于,所述制备方法包含以下步骤:
步骤1:在衬底上生长低温GaN缓冲层;
步骤2:在低温GaN缓冲层上生长未掺杂高阻GaN层;
步骤3:在未掺杂高阻GaN层上生长AlN隔离层;
步骤4:在AlN隔离层上生长未掺杂GaN沟道层。
3.如权利要求2所述的HEMT外延结构的制备方法,其特征在于,在步骤4之后,在未掺杂GaN沟道层生长Al组分阶梯变化的势垒层,在Al组分阶梯变化的势垒层上生长AlN势垒层,从而生成多沟道结构。
4.根据权利要求2所述的HEMT外延结构的制备方法,其特征在于:所述低温GaN缓冲层、未掺杂GaN高阻层、AlN势垒层、Al组分阶梯变化的势垒层、未掺杂GaN沟道层和AlN隔离层通过MOCVD工艺生长。
CN201610753069.0A 2016-08-29 2016-08-29 一种hemt外延结构及制备方法 Expired - Fee Related CN106252403B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610753069.0A CN106252403B (zh) 2016-08-29 2016-08-29 一种hemt外延结构及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610753069.0A CN106252403B (zh) 2016-08-29 2016-08-29 一种hemt外延结构及制备方法

Publications (2)

Publication Number Publication Date
CN106252403A CN106252403A (zh) 2016-12-21
CN106252403B true CN106252403B (zh) 2019-08-02

Family

ID=57598143

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610753069.0A Expired - Fee Related CN106252403B (zh) 2016-08-29 2016-08-29 一种hemt外延结构及制备方法

Country Status (1)

Country Link
CN (1) CN106252403B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106876444B (zh) * 2017-03-03 2019-09-10 东南大学 基于多周期量子阱结构的hemt器件
US10658501B2 (en) * 2018-02-21 2020-05-19 Mitsubishi Electric Research Laboratories, Inc. Vertically stacked multichannel pyramid transistor
CN108598147B (zh) * 2018-04-11 2020-10-23 西安电子科技大学 渐变组分漂移层垂直型功率二极管及其制作方法
CN111106171B (zh) * 2019-12-31 2024-03-19 晶能光电股份有限公司 AlN势垒层、AlN/GaN HEMT外延结构及其生长方法
CN113035935B (zh) * 2021-03-12 2023-03-14 浙江集迈科微电子有限公司 GaN器件及制备方法
CN113097291B (zh) * 2021-03-31 2022-08-26 浙江集迈科微电子有限公司 GaN器件结构及其制备方法
CN113540233A (zh) * 2021-07-29 2021-10-22 电子科技大学 一种低导通电阻高跨导的p-GaN HEMT器件
CN113937155B (zh) * 2021-09-29 2024-01-19 西安电子科技大学 一种组份渐变复合势垒层hemt器件及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101132022A (zh) * 2007-09-29 2008-02-27 西安电子科技大学 基于组份渐变GaN MISFET的GaN器件及制备方法
CN103123934A (zh) * 2013-02-07 2013-05-29 中国科学院半导体研究所 具势垒层的氮化镓基高电子迁移率晶体管结构及制作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101132022A (zh) * 2007-09-29 2008-02-27 西安电子科技大学 基于组份渐变GaN MISFET的GaN器件及制备方法
CN103123934A (zh) * 2013-02-07 2013-05-29 中国科学院半导体研究所 具势垒层的氮化镓基高电子迁移率晶体管结构及制作方法

Also Published As

Publication number Publication date
CN106252403A (zh) 2016-12-21

Similar Documents

Publication Publication Date Title
CN106252403B (zh) 一种hemt外延结构及制备方法
US10749021B2 (en) Semiconductor device and method for manufacturing the same
CN104900689B (zh) 降低基区电阻率的GaN基HBT外延结构及生长方法
DE112016005022T5 (de) Epitaxialsubstrat für halbleiterelemente, halbleiterelement und produktionsverfahren für epitaxialsubstrate für halbleiterelemente
CN104241352A (zh) 一种具有极化诱导掺杂高阻层的GaN基HEMT结构及生长方法
DE102013010245A1 (de) Halbleitervorrichtung
JP2006278570A (ja) ショットキーダイオード、電界効果トランジスタおよびその製造方法
DE102018107966B4 (de) Verfahren zum Bilden eines Breiter-Bandabstand-Halbleiter-Bauelements
CN101140947A (zh) 氮化镓基异质结场效应晶体管结构及制作方法
CN107731902A (zh) 第iii 族氮化物常关晶体管的层结构
CN102427084B (zh) 氮化镓基高电子迁移率晶体管及制作方法
CN103123934B (zh) 具势垒层的氮化镓基高电子迁移率晶体管结构及制作方法
CN107507861B (zh) 肖特基接触注入增强型SiC PNM-IGBT器件及其制备方法
CN102931230B (zh) 铝镓氮做高阻层的双异质结氮化镓基hemt及制作方法
CN109638074B (zh) 具有n-p-n结构背势垒的高电子迁移率晶体管及其制作方法
CN106935644A (zh) 半导体装置
CN110690273B (zh) 横向GaN基增强型结型场效应管器件及其制备方法
CN102842613B (zh) 双异质结构氮化镓基高电子迁移率晶体管结构及制作方法
CN104485357B (zh) 具有氮化镓系高阻层的hemt及制备方法
CN106601790A (zh) 纵向调制掺杂氮化镓基场效应晶体管结构及其制作方法
CN109638066A (zh) 含有组分渐变高阻缓冲层的双异质结hemt及其制作方法
CN110838518A (zh) 一种hemt器件的外延结构及其制备方法和应用
CN106098767A (zh) P沟肖特基栅碳化硅静电感应晶闸管及其制造方法
CN204927243U (zh) 一种氮化镓异质结场效应晶体管
CN103887325A (zh) 一种提高器件耐压能力的半导体装置及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190802

Termination date: 20200829