CN108767008A - 一种具有高阻GaN缓冲层的HEMT及其制备方法 - Google Patents

一种具有高阻GaN缓冲层的HEMT及其制备方法 Download PDF

Info

Publication number
CN108767008A
CN108767008A CN201810341864.8A CN201810341864A CN108767008A CN 108767008 A CN108767008 A CN 108767008A CN 201810341864 A CN201810341864 A CN 201810341864A CN 108767008 A CN108767008 A CN 108767008A
Authority
CN
China
Prior art keywords
layers
layer
gan
growth
hemt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810341864.8A
Other languages
English (en)
Other versions
CN108767008B (zh
Inventor
刘波亭
张恺玄
叶昌隆
房育涛
蔡文必
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Integrated Circuit Co Ltd Is Pacified By Xiamen City Three
Xiamen Sanan Integrated Circuit Co Ltd
Original Assignee
Integrated Circuit Co Ltd Is Pacified By Xiamen City Three
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Integrated Circuit Co Ltd Is Pacified By Xiamen City Three filed Critical Integrated Circuit Co Ltd Is Pacified By Xiamen City Three
Priority to CN201810341864.8A priority Critical patent/CN108767008B/zh
Publication of CN108767008A publication Critical patent/CN108767008A/zh
Application granted granted Critical
Publication of CN108767008B publication Critical patent/CN108767008B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66431Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种具有高阻GaN缓冲层的HEMT及其制备方法,从下至上依次包括衬底、AlN成核层、应力调控层、高阻层、GaN沟道层、AlN插入层、势垒层和GaN帽层。本发明采用InxGa1‑xN/GaN超晶格结构生长高阻层,其中0<x<1,具体实现方式为先低温生长InxGa1‑xN层,再通过高温退火使InxGa1‑xN层中的In原子挥发形成In空位,然后在经高温退火后的InxGa1‑xN层上生长原位C掺杂的GaN层,该高阻层采用这种超晶格结构重复生长,超晶格周期数大于1。本发明可以进一步提升GaN阻值,提高器件耐压特性,降低器件漏电,从而进一步改善器件可靠性。

Description

一种具有高阻GaN缓冲层的HEMT及其制备方法
技术领域:
本发明属于半导体材料及器件技术领域,尤其是一种具有高阻GaN缓冲层的HEMT及其制备方法。
背景技术:
以氮化镓(GaN)为代表的第三代半导体材料相比于以硅(Si)为代表的第一代半导体材料和以砷化镓(GaAs)为代表的第二代半导体材料,其具有高电子迁移率、耐高压、耐高温等优点,特别适合制备高压功率器件。在高压功率器件中往往要求GaN层要具有高阻特性以减小器件工作过程中的电流泄漏。器件漏电不仅使其性能变差,没有稳定的工作状态,而且器件漏电会使器件严重发热,输出性能进一步恶化,影响器件使用寿命。一般来讲,在MOCVD设备中外延生长得到的GaN具有较高的n型载流子浓度,呈现出低阻特性,是不适合用来制备高压功率器件的。用MOCVD设备制备高质量的具有高阻值的GaN材料是高压功率器件材料生长研究的重点。
目前,用MOCVD外延生长具有高质量高阻值的GaN材料,一般是采用原位C掺杂或者Fe掺杂的方式形成受主杂质来俘获背景载流子以实现GaN的高阻特性的,但是这两种方法都存在着一些问题。首先采用Fe掺杂,由于Fe源存在记忆效应,在外延生长过程中会影响沟道和势垒生长,同时Fe掺杂源会对反应腔室产生污染;对于原位C掺杂,一般需要在低温低压下生长GaN材料才能实现较高浓度的C掺杂,但是在低温低压下生长的GaN材料的晶体质量会变差。因此如何有效提升GaN材料质量的同时有效降低背景载流子浓度是高质量高阻GaN外延生长研究的关键。
发明内容:
本发明的目的在于克服现有技术的不足之处,提供一种具有高阻GaN缓冲层的HEMT,
本发明的另一目的在于提供上述HEMT的制备方法。
本发明的技术方案是:
一种具有高阻GaN缓冲层的HEMT,其特征在于,包括衬底以及在该衬底上从下至上依次生长的AlN成核层、应力调控层、高阻层、GaN沟道层、AlN插入层、势垒层和GaN帽层,
其中,上述高阻层采用InxGa1-xN/GaN超晶格结构生长,0<x<1,该高阻层的具体实现方式为:先在应力调控层上低温生长InxGa1-xN层,再通过高温退火使InxGa1-xN层中的In原子挥发形成In空位,然后在经高温退火后的InxGa1-xN层上生长原位C掺杂的GaN层,该高阻层采用这种超晶格结构重复生长,超晶格周期数大于1。
优选的,所述衬底为Si,SiC或者蓝宝石。
优选的,所述AlN成核层的厚度为100-300nm。
优选的,所述应力调控层为Al组分梯度渐变的AlGaN缓冲层或者AlN/GaN超晶格缓冲层,Al组分的梯度渐变的范围为0-100%。
优选的,所述高阻层的总厚度为100-5000nm。
优选的,所述势垒层为AlGaN、InAlN、InAlGaN或AlN。
优选的,所述GaN帽层的厚度为1-3nm。
上述HEMT的制备方法,包括如下步骤:
步骤1:在衬底上制备AlN成核层,该成核层生长温度为1000℃-1100℃,生长压力为50-75mbar,生长厚度为100-300nm;
步骤2,在上述成核层上生长应力调控层,该应力调控层为Al组分梯度渐变的AlGaN缓冲层或者AlN/GaN超晶格缓冲层,Al组分的梯度渐变的范围为0-100%;
步骤3,在上述应力调控层上生长高阻层,该高阻层以InxGa1-xN/GaN超晶格结构的形式生长,其中0<x<1,首先低温生长InxGa1-xN层,生长温度为500-700℃,生长压力为50-200mbar,单层InxGa1-xN薄层的生长时间为2-30min,厚度为1-100nm;InxGa1-xN层低温生长后采用高温退火,该高温退火的温度为800-1000℃,时间为10-30min,退火气氛为氮气气氛;然后在经高温退火后的单层InxGa1-xN薄层上生长C掺杂的GaN层,该GaN层的生长温度为800-1000℃,生长压力为50-200mbar,生长厚度为5-500nm;该高阻层采用这种超晶格结构重复生长,超晶格周期数大于1,该高阻层的总厚度为100-5000nm;
步骤4,在上述高阻层上生长GaN沟道层,该沟道层生长温度为1000-1200℃,生长压力为100-300mbar,生长厚度为100-200nm;
步骤5,在上述沟道层上生长AlN插入层,该AlN插入层厚度为1nm,生长压力为50-100mbar,生长温度为1000-1200℃;
步骤6,在上述AlN插入层上生长势垒层,其生长厚度为5-25nm,生长压力为50-100mbar,生长温度为900-1200℃;
步骤7,在上述势垒层上生长GaN帽层,该帽层生长厚度为1-3nm,生长压力为50-100mbar,生长温度为900-1200℃;
步骤8,在上述帽层上分别制备源电极、漏电极、栅电极,该源漏电极与势垒层形成欧姆接触,该栅电极与势垒层形成肖特基接触。
本发明的有益效果是:
(1)本发明的HEMT采用InxGa1-xN/GaN超晶格形式生长高阻层,通过超晶格结构中InxGa1-xN薄层低温生长、高温退火,打破In-N键形成In空位,由于In空位是受主型空位可以有效俘获背景载流子,同时在InxGa1-xN薄层上再生长C掺杂的GaN层,对InxGa1-xN薄层表面进行修复;通过这两层以超晶格形式的重复生长,利用In空位对背景载流子的俘获和C杂质对施主型杂质的补偿,可以有效提升GaN缓冲层的阻值。同时,利用InxGa1-xN层和GaN层晶格常数的不同,在两层应变生长的过程中由于应变场的变化,穿透位错在延伸过程中会发生弯曲,此结构可以有效过滤穿透位错,提升晶体质量,从而可以获得高质量、高阻值的GaN缓冲层。
(2)本发明的制备方法可以有效提升GaN缓冲层的阻值和晶体质量而不需要额外引入掺杂源,提出的利用In空位和原位C掺杂相结合的方式实现高阻GaN的生长,可以进一步提升GaN阻值,提高器件耐压特性,降低器件漏电,从而进一步改善器件可靠性。
附图说明:
图1为本发明的具有高阻GaN缓冲层的HEMT结构示意图。
图2为本发明的具有高阻GaN缓冲层的HEMT的制备流程图。
其中,1.衬底;2.AlN成核层;3.应力调控层;4.高阻层;5.GaN沟道层;6.AlN插入层;7.势垒层;8.GaN帽层;9.源电极;10.漏电极;11.栅电极。
具体实施方式:
以下结合附图及实施例对本发明的技术方案作进一步详细说明。
如图1所示,一种具有高阻GaN缓冲层的HEMT,其结构包括:
衬底1,该衬底材料为Si,SiC或者蓝宝石;
AlN成核层2,该成核层2生长在衬底1上,其作用是隔绝GaN层和衬底的直接接触防Si-Ga回熔现象的产生,同时AlN成核层还可以提供压应力,有效平衡外延层和衬底之间由于热失配和晶格失配而产生的应力;
应力调控层3,该应力调控层用来调控外延层与衬底之间由于晶格失配和热失配而产生的大的失配应力,该应力调控层采用Al组分梯度渐变的AlGaN缓冲层或者AlN/GaN超晶格缓冲层,Al组分的梯度渐变的范围为0-100%。
高阻层4,该高阻层4生长在应力调控层3上,该高阻层采用InxGa1-xN/GaN超晶格结构生长,其中0<x<1;该高阻层的具体实现方式为:先在应力调控层上低温生长InxGa1-xN层,再通过高温退火使InxGa1-xN层中的In原子挥发形成In空位,然后在经高温退火后的InxGa1- xN层上生长原位C掺杂的GaN层,该超晶格结构周期数大于1,高阻层的总厚度为100-5000nm;由于采用超晶格结构的生长,该高阻层还能实现位错过滤的有益效果,实现晶体质量的提升。
GaN沟道层5,该沟道层5生长在高阻层4上,该沟道层为二维电子气的输运通道,要求表面平整并且掺杂浓度很小,以减小对二维电子气的散射。
AlN插入层6,该插入层6生长在沟道层5上,厚度为1nm;它可以增强极化效果,有利于提高沟道二维电子气密度,同时还可以有效减小二维电子气的合金无序散射,提升二维电子气迁移率。
势垒层7,该势垒层7生长在插入层6上,该势垒层为AlGaN、InAlN、InAlGaN或AlN,其通过本身较大的自发极化或者压电极化作用,会在势垒层与沟道层的界面处产生大量的正的极化电荷,该极化正电荷可以吸引电子,从而形成二维电子气。
GaN帽层8,该帽层8生长在势垒层7上,厚度为1-3nm;该帽层可以提升有效势垒高度,同时也有利于源漏金属欧姆接触和产金属肖特基接触的制备。
源电极9,该源电极金属与势垒层形成欧姆接触;
漏电极10,该漏电极金属与势垒层形成欧姆接触;
栅电极11,该栅电极金属与势垒层形成肖特基接触。
图2为本发明的制备流程图,结合图1示意图,上述具有高阻GaN缓冲层的HEMT制备方法,所采用设备为MOCVD,其中所用氮源为NH3,所用III族源为三甲基镓、三甲基铝或者三甲基铟,载气为氮气或者氢气。其具体制备步骤如下:
步骤1,在衬底上制备AlN成核层,该成核层的生长温度为1000℃-1100℃,生长压力为50-75mbar,生长厚度为100-300nm;
步骤2,在上述成核层上生长应力调控层,该应力调控层为Al组分梯度渐变的AlGaN缓冲层或者AlN/GaN超晶格缓冲层,Al组分的梯度渐变的范围为0-100%;
步骤3,在上述应力调控层上生长高阻层,该高阻层以InxGa1-xN/GaN超晶格结构的形式生长,其中0<x<1;InxGa1-xN层采用低温生长,生长温度为500-700℃,生长压力为50-200mbar,单层InxGa1-xN薄层的生长时间为2-30min,厚度为1-100nm;InxGa1-xN层低温生长后采用高温退火,该高温退火的温度为800-1000℃,时间为10-30min,退火气氛为氮气气氛;然后在经高温退火后的单层InxGa1-xN薄层上生长C掺杂的GaN层,该GaN层的生长温度为800-1000℃,生长压力为50-200mbar,生长厚度为5-500nm;该高阻层采用这种超晶格结构重复生长,超晶格周期数大于1,该高阻层的总厚度为100-5000nm;
步骤4,在上述高阻层上生长GaN沟道层,该沟道层生长温度为1000-1200℃,生长压力为100-300mbar,生长厚度为100-200nm;
步骤5,在上述沟道层上生长AlN插入层,该AlN插入层厚度为1nm,生长压力为50-100mbar,生长温度为1000-1200℃;
步骤6,在上述AlN插入层上生长势垒层,该势垒层为AlGaN、InAlN、InAlGaN或AlN,其生长厚度为5-25nm,生长压力为50-100mbar,生长温度为900-1200℃;
步骤7,在上述势垒层上生长GaN帽层,该帽层生长厚度为1-3nm,生长压力为50-100mbar,生长温度为900-1200℃;
步骤8,在帽层上分别制备源电极、漏电极、栅电极;该源漏电极与势垒层需形成欧姆接触,该栅电极与势垒层形成肖特基接触。
至此,完成具有高阻GaN缓冲层的HEMT的制备。
以上所述的具体实施例,对本发明的目的、技术方案和有益效果进行了进一步详细说明,应理解的是,以上所述仅为本发明的具体实施例而已,并不用于限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (8)

1.一种具有高阻GaN缓冲层的HEMT,其特征在于,包括衬底以及在该衬底上从下至上依次生长的AlN成核层、应力调控层、高阻层、GaN沟道层、AlN插入层、势垒层和GaN帽层,
其中,上述高阻层采用InxGa1-xN/GaN超晶格结构生长,0<x<1,该高阻层的具体实现方式为:先在应力调控层上低温生长InxGa1-xN层,再通过高温退火使InxGa1-xN层中的In原子挥发形成In空位,然后在经高温退火后的InxGa1-xN层上生长原位C掺杂的GaN层,该高阻层采用这种超晶格结构重复生长,超晶格周期数大于1。
2.根据权利要求1所述的一种具有高阻GaN缓冲层的HEMT,其特征在于,所述衬底为Si,SiC或者蓝宝石。
3.根据权利要求1所述的一种具有高阻GaN缓冲层的HEMT,其特征在于,所述AlN成核层的厚度为100-300nm。
4.根据权利要求1所述的一种具有高阻GaN缓冲层的HEMT,其特征在于,所述应力调控层为Al组分梯度渐变的AlGaN缓冲层或者AlN/GaN超晶格缓冲层,Al组分的梯度渐变的范围为0-100%。
5.根据权利要求1所述的一种具有高阻GaN缓冲层的HEMT,其特征在于,所述高阻层的总厚度为100-5000nm。
6.根据权利要求1所述的一种具有高阻GaN缓冲层的HEMT,其特征在于,所述势垒层为AlGaN、InAlN、InAlGaN或AlN。
7.根据权利要求1所述的一种具有高阻GaN缓冲层的HEMT,其特征在于,所述GaN帽层的厚度为1-3nm。
8.一种权利要求1至7中任一权利要求所述的HEMT的制备方法,其特征在于:包括以下步骤:
步骤1:在衬底上制备AlN成核层,该成核层生长温度为1000℃-1100℃,生长压力为50-75mbar,生长厚度为100-300nm;
步骤2,在上述成核层上生长应力调控层,该应力调控层为Al组分梯度渐变的AlGaN缓冲层或者AlN/GaN超晶格缓冲层,Al组分的梯度渐变的范围为0-100%;
步骤3,在上述应力调控层上生长高阻层,该高阻层以InxGa1-xN/GaN超晶格结构的形式生长,其中0<x<1,首先低温生长InxGa1-xN层,生长温度为500-700℃,生长压力为50-200mbar,单层InxGa1-xN薄层的生长时间为2-30min,厚度为1-100nm;InxGa1-xN层低温生长后采用高温退火,该高温退火的温度为800-1000℃,时间为10-30min,退火气氛为氮气气氛;然后在经高温退火后的单层InxGa1-xN薄层上生长C掺杂的GaN层,该GaN层的生长温度为800-1000℃,生长压力为50-200mbar,生长厚度为5-500nm;该高阻层采用这种超晶格结构重复生长,超晶格周期数大于1,该高阻层的总厚度为100-5000nm;
步骤4,在上述高阻层上生长GaN沟道层,该沟道层生长温度为1000-1200℃,生长压力为100-300mbar,生长厚度为100-200nm;
步骤5,在上述沟道层上生长AlN插入层,该AlN插入层厚度为1nm,生长压力为50-100mbar,生长温度为1000-1200℃;
步骤6,在上述AlN插入层上生长势垒层,其生长厚度为5-25nm,生长压力为50-100mbar,生长温度为900-1200℃;
步骤7,在上述势垒层上生长GaN帽层,该帽层生长厚度为1-3nm,生长压力为50-100mbar,生长温度为900-1200℃;
步骤8,在上述帽层上分别制备源电极、漏电极、栅电极,该源漏电极与势垒层形成欧姆接触,该栅电极与势垒层形成肖特基接触。
CN201810341864.8A 2018-04-17 2018-04-17 一种具有高阻GaN缓冲层的HEMT及其制备方法 Active CN108767008B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810341864.8A CN108767008B (zh) 2018-04-17 2018-04-17 一种具有高阻GaN缓冲层的HEMT及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810341864.8A CN108767008B (zh) 2018-04-17 2018-04-17 一种具有高阻GaN缓冲层的HEMT及其制备方法

Publications (2)

Publication Number Publication Date
CN108767008A true CN108767008A (zh) 2018-11-06
CN108767008B CN108767008B (zh) 2021-04-16

Family

ID=64010655

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810341864.8A Active CN108767008B (zh) 2018-04-17 2018-04-17 一种具有高阻GaN缓冲层的HEMT及其制备方法

Country Status (1)

Country Link
CN (1) CN108767008B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110544873A (zh) * 2019-08-29 2019-12-06 厦门市三安集成电路有限公司 分段式调制结构、激光器及其制作方法
CN113948391A (zh) * 2021-08-30 2022-01-18 西安电子科技大学 一种硅基AlGaN/GaN HEMT器件及制备方法
TWI795022B (zh) * 2021-10-12 2023-03-01 世界先進積體電路股份有限公司 高電子遷移率電晶體
US12002857B2 (en) 2021-11-30 2024-06-04 Vanguard International Semiconductor Corporation High electron mobility transistor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101136432A (zh) * 2006-09-01 2008-03-05 中国科学院半导体研究所 宽带隙氮化镓基异质结场效应晶体管结构及制作方法
JP2015103665A (ja) * 2013-11-25 2015-06-04 シャープ株式会社 窒化物半導体エピタキシャルウエハおよび窒化物半導体
CN105390532A (zh) * 2015-10-28 2016-03-09 大连理工大学 一种带有InGaN插入层的非故意掺杂高阻GaN薄膜及其制备方法
CN106653839A (zh) * 2016-09-27 2017-05-10 华南理工大学 具有调制碳掺杂氮化镓高阻层的hemt结构及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101136432A (zh) * 2006-09-01 2008-03-05 中国科学院半导体研究所 宽带隙氮化镓基异质结场效应晶体管结构及制作方法
JP2015103665A (ja) * 2013-11-25 2015-06-04 シャープ株式会社 窒化物半導体エピタキシャルウエハおよび窒化物半導体
CN105390532A (zh) * 2015-10-28 2016-03-09 大连理工大学 一种带有InGaN插入层的非故意掺杂高阻GaN薄膜及其制备方法
CN106653839A (zh) * 2016-09-27 2017-05-10 华南理工大学 具有调制碳掺杂氮化镓高阻层的hemt结构及其制备方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110544873A (zh) * 2019-08-29 2019-12-06 厦门市三安集成电路有限公司 分段式调制结构、激光器及其制作方法
CN110544873B (zh) * 2019-08-29 2020-11-24 厦门市三安集成电路有限公司 分段式调制结构、激光器及其制作方法
CN113948391A (zh) * 2021-08-30 2022-01-18 西安电子科技大学 一种硅基AlGaN/GaN HEMT器件及制备方法
CN113948391B (zh) * 2021-08-30 2023-11-21 西安电子科技大学 一种硅基AlGaN/GaN HEMT器件及制备方法
TWI795022B (zh) * 2021-10-12 2023-03-01 世界先進積體電路股份有限公司 高電子遷移率電晶體
US12002857B2 (en) 2021-11-30 2024-06-04 Vanguard International Semiconductor Corporation High electron mobility transistor

Also Published As

Publication number Publication date
CN108767008B (zh) 2021-04-16

Similar Documents

Publication Publication Date Title
US8153515B2 (en) Methods of fabricating strain balanced nitride heterojunction transistors
CN108767008A (zh) 一种具有高阻GaN缓冲层的HEMT及其制备方法
US8541816B2 (en) III nitride electronic device and III nitride semiconductor epitaxial substrate
US8653561B2 (en) III-nitride semiconductor electronic device, and method of fabricating III-nitride semiconductor electronic device
US20060244011A1 (en) Binary group III-nitride based high electron mobility transistors and methods of fabricating same
US8350292B2 (en) Gallium nitride epitaxial crystal, method for production thereof, and field effect transistor
US20100032716A1 (en) Semiconductor device
JP2003059948A (ja) 半導体装置及びその製造方法
WO2019144915A1 (zh) 具有多量子阱高阻缓冲层的hemt外延结构及制备方法
US20110215424A1 (en) Semiconductor device and manufacturing method thereof
CN104241352A (zh) 一种具有极化诱导掺杂高阻层的GaN基HEMT结构及生长方法
WO2010116699A1 (ja) 半導体基板、半導体基板の製造方法、半導体基板の判定方法、および電子デバイス
CN109638074B (zh) 具有n-p-n结构背势垒的高电子迁移率晶体管及其制作方法
JP7257498B2 (ja) 窒化物半導体装置
CN113782600B (zh) 增强型GaN基HEMT器件、器件外延及其制备方法
CN108807500B (zh) 一种具有高阈值电压的增强型高电子迁移率晶体管
CN104485357B (zh) 具有氮化镓系高阻层的hemt及制备方法
CN109638066A (zh) 含有组分渐变高阻缓冲层的双异质结hemt及其制作方法
JP5875296B2 (ja) 半導体基板および絶縁ゲート型電界効果トランジスタ
WO2018234873A1 (ja) 窒化物半導体エピタキシャル基板および半導体装置
CN115360236A (zh) 一种具有高阻缓冲层的GaN HEMT器件及其制备方法
TWI572036B (zh) Nitride crystal structure
US20240021671A1 (en) Epitaxial structure of semiconductor device, device and method of manufacturing epitaxial structure
CN213459745U (zh) 高电子迁移率晶体管外延结构及高电子迁移率晶体管
JP6941903B1 (ja) ノーマリーオフ型分極超接合GaN系電界効果トランジスタおよび電気機器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant