CN104485357B - 具有氮化镓系高阻层的hemt及制备方法 - Google Patents

具有氮化镓系高阻层的hemt及制备方法 Download PDF

Info

Publication number
CN104485357B
CN104485357B CN201410785415.4A CN201410785415A CN104485357B CN 104485357 B CN104485357 B CN 104485357B CN 201410785415 A CN201410785415 A CN 201410785415A CN 104485357 B CN104485357 B CN 104485357B
Authority
CN
China
Prior art keywords
gallium nitride
layer
resistive formation
hemt
source electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410785415.4A
Other languages
English (en)
Other versions
CN104485357A (zh
Inventor
张烁
马平
郭仕宽
刘波亭
李晋闽
王军喜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Semiconductors of CAS
Original Assignee
Institute of Semiconductors of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Semiconductors of CAS filed Critical Institute of Semiconductors of CAS
Priority to CN201410785415.4A priority Critical patent/CN104485357B/zh
Publication of CN104485357A publication Critical patent/CN104485357A/zh
Application granted granted Critical
Publication of CN104485357B publication Critical patent/CN104485357B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66431Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一种具有氮化镓系高阻层的HEMT,其包括:一衬底;一氮化镓成核层,该氮化镓成核层生长在衬底上;一高阻层,该高阻层生长在氮化镓成核层上;一氮化镓沟道层,该氮化镓沟道层生长在高阻层上;一氮化铝插入层,该氮化铝插入层生长在氮化镓沟道层上;一势垒层,该势垒层成分为氮化镓铝,生长在氮化铝插入层上;一帽层,其生长在势垒层上;一源极,其制作在帽层上面的一侧;一漏极,其制作在帽层上面的另一侧;一栅极,其制作在帽层上面,源极和漏极之间;该源极、漏极和栅极彼此分开。本发明可以实现降低氮空位浓度,降低背景载流子浓度,获得高阻层。

Description

具有氮化镓系高阻层的HEMT及制备方法
技术领域
本发明属于电力电子器件材料制备领域,具体涉及一种通过引入铟空位,获得的具有氮化镓系高阻层的HEMT及制备方法。
背景技术
以氮化镓为代表的第三代宽禁带半导体材料在制备电力电子器件方面具有很多优势,他们具有使电力电子器件速度更快而能耗更小,击穿电压更高而通态电阻更小,效率更高而体积更小,且能在高温、强辐射的环境中工作。但是通过MOCVD和MBE外延生长得到的氮化镓层往往具有很高的n型载流子浓度,使氮化镓缓冲层的电阻率降低。高阻氮化镓缓冲层,对于高温、高频大功率微电子器件来说极其重要,如HEMT或MESFET。如果高阻氮化镓层电阻率不够高,源漏电流除了从沟道层流过之外,还会有部分从沟道层下的氮化镓缓冲层流过,这就产生了电流泄漏。缓冲层产生的电流不仅使器件的性能变差,没有稳定的工作状态,使器件不存在三个工作区(饱和区、放大区和截止区),而且在器件中会产生大量的热能,使器件的温度升高,输出性能进一步恶化,同时也会影响了器件的使用寿命。
现在获得高阻氮化镓层的方法包括离子注入法、P型杂质补偿法、本征生长法等,但这些方法都存在着一些问题。离子注入法是通过破坏晶格引入深能级获得高阻,首先它破坏了品格使晶体质量变差,更重要的是在高温退火下,品格恢复,电阻也随之降低从而失去高阻特性。P型杂质补偿法是在材料外延生长过程中引入Fe、C等杂质获得高阻层。但是铁掺杂存在记忆效应,很难控制铁杂质的浓度。碳掺杂在低温低压下易进行,而低温低压下得到的外延层的晶体质量会变差。如果能够生长出本征的氮化镓,那么材料一定是高阻的,根据计算本征氮化镓的载流子浓度约为10-10cm-3,接近于零。但生长本征氮化镓材料很困难,难以实现。因此如何获得高阻氮化镓层仍是电力电子器件研制中的一个很大的问题。
大量研究表明,大量氮空位的存在是MOCVD和MBE外延生长得到的氮化镓层具有很高的n型背景载流子浓度的主要原因。本发明针对氮空位造成n型背景载流子浓度增大的问题,提出先生长InGaN层,然后通过高温退火,破坏In-N键,产生铟空位,在退火重结晶过程中,铟空位补偿氮空位从而降低外延层中氮空位的浓度,以此来降低n型背景杂质的浓度,从而提高外延层电阻。
发明内容
本发明的目的在于,提供一种具有氮化镓系高阻层的HEMT及制备方法,其是先生长InxGa1-xN层,通过高温退火打破In-N键获得铟空位,在退火重结晶过程中铟空位补偿氮空位,实现降低氮空位浓度,降低背景载流子浓度,获得高阻层。
本发明提供一种具有氮化镓系高阻层的HEMT,其包括:
一衬底;
一氮化镓成核层,该氮化镓成核层生长在衬底上;
一高阻层,该高阻层生长在氮化镓成核层上;
一氮化镓沟道层,该氮化镓沟道层生长在高阻层上;
一氮化铝插入层,该氮化铝插入层生长在氮化镓沟道层上;
一势垒层,该势垒层成分为氮化镓铝,生长在氮化铝插入层上;
一帽层,其生长在势垒层上;
一源极,其制作在帽层上面的一侧;
一漏极,其制作在帽层上面的另一侧;
一栅极,其制作在帽层上面,源极和漏极之间;
该源极、漏极和栅极彼此分开。
本发明还提供一种一种具有氮化镓系高阻层的HEMT的制备方法,其包括如下步骤:
步骤1:在一衬底上制作氮化镓成核层;
步骤2:在氮化镓成核层上反复采用生长InxGa1-xN薄层+高温退火的方式,形成高阻层;
步骤3:在高阻层上依次生长氮化镓沟道层、氮化铝插入层、势垒层和帽层;
步骤4:在帽层上面的一侧制作源极,在帽层上面的另一侧制作漏极;
步骤5:在帽层上面,源极和漏极之间制作栅极;
其中该源极、漏极和栅极为彼此分开。
本发明的有益效果是,通过反复生长InxGa1-xN薄层+高温退火的方式获得了高阻层,从而抑制了源漏电流从沟道层下面的氮化镓层流过,抑制了泄漏电流,提高了器件的性能,使器件的工作状态更加稳定;而且通过抑制泄漏电流,减少了器件的发热,提高了器件的寿命,这对于HEMT等高频大功率器件来说非常重要。
附图说明
为了使本发明的目的、技术方案更加清楚明白,以下结合附图及实施例详细说明如下,其中:
图1是具有氮化镓系高阻层的HEMT结构示意图。
图2是本发明的制备流程图。
具体实施方式
请参阅图1所示,本发明提供一种具有氮化镓系高阻层的HEMT,其包括:
一衬底1,该衬底1的材料为由C-面、R-面或A-面的氧化铝单晶、6H-SiC、4H-SiC或晶格常数接近于氮化物半导体的单晶氧化物所制成;
一氮化镓成核层2,该氮化镓成核层2生长在衬底1上,该氮化镓成核层的作用是提供与衬底取向相同的成核中心,释放后续生长的高阻层与衬底之间的晶格失配产生的失配应力以及热膨胀失配产生的热应力,以及为进一步的外延层提供平整的成核表面,提供外延层质量;
一高阻层3,该高阻层3生长在氮化镓成核层2上,所述的高阻层3的材料为InxGa1- xN,其中0<x<1,该高阻层3采用生长InxGa1-xN薄层+高温退火的方式实现,该高阻层3的厚度为1-1000nm,该高阻层3有进一步过滤位错,提高后续沟道层质量的作用,同时它的高阻特性可以减少源漏电流从该层流过,避免在器件中会产生大量的热能,使器件的温度升高,提高器件的输出性能,延长器件的使用寿命,因此它的高阻特性对器件性能至关重要;
一氮化镓沟道层4,该氮化镓沟道层4生长在高阻层3上,该氮化镓沟道层4作为导电沟道,是形成导电二维电子气的位置,要求晶体质量非常高,以减少材料对二维电子气的散射作用,提高二维电子气的迁移率;
一氮化铝插入层5,该氮化铝插入层5生长在氮化镓沟道层4上,该氮化铝插入层的厚度为1nm左右,它的作用是,一方面能形成更深而窄的量子阱,有利于提高沟道电子密度,另一方面还能抑制二维电子气渗入到AlGaN势垒层6中的部分所受到的合金无序散射,提高沟道二维电子气迁移率;
一势垒层6,该势垒层6成分为氮化镓铝,厚度为20nm左右,生长在氮化铝插入层5上,其中铝的组分为10%-30%,该势垒层6和氮化镓沟道层4是形成异质结进而形成沟道二维电子气的关键,在非故意掺杂的情况下,势垒层6的厚度和铝组分的多少是影响沟道二维电子气浓度的主要因素;
一帽层7,该帽层7生长在势垒层6上,其成分为氮化镓,该帽层7的作用是,一方面可以能够以沟道二维电子气浓度略微下降的代价提高沟道二维电子气的迁移率,另一方面可以增加AlGaN/GaN异质结结构上的肖特基接触势垒,进而显著减小栅漏电流,并有利于源极8、漏极9欧姆接触的形成;
一源极8,其制作在帽层7上面的一侧;
一漏极9,其制作在帽层7上面的另一侧;
一栅极10,其制作在帽层7上面,源极8和漏极9之间;
该源极8、漏极9和栅极10为彼此分开;
其中源极8、漏极9与帽层7需要形成良好的欧姆接触,欧姆接触性能的优劣将直接影响器件的输出漏源电流和膝点电压,因此源极和漏极材料的选择就变的很重要。在此,源极8和漏极9采用的材料为Ti/Al/Ni/Au(自底向上),在4层金属沉积后,经快速热退火工艺形成欧姆接触。该4层金属都有其特定的作用,Ti和Al功函数较低,适合与氮化镓形成欧姆接触,在最上层沉积化学性质稳定的Au是为了防止Ti/Al在高温下被氧化,而Ni的作用是作为隔离层防止Au和Al发生互扩散影响欧姆接触性能;
其中栅极10要与帽层7形成有整流特性的肖特基接触,肖特基质量的好坏是HEMT特性的决定因素之一。在此,栅极10材料选用Ni/Au金属体系,其中Ni具有高的功函数,并且与氮化镓材料具有很好的黏附性,因此作为底层金属,而Au作为第二层金属可以增强栅极10的导电性。
请参阅图2,并结合参阅图1所示,本发明提供一种具有氮化镓系高阻层的HEMT的制备方法,制备过程所用设备为MOCVD,氮源为氨气,镓源为三甲基镓,铟源为三甲基铟,载气为氢气和氮气。其包括如下步骤:
步骤1:在一衬底1上制作氮化镓成核层2,该氮化镓成核层2的生长参数包括:反应温度500℃至800℃,反应腔压力200至500Torr,载气流量10-30升/分钟,三甲基镓流量20-80毫升/分钟,氨气流量500-1000毫升/分钟,生长时间1-10分钟;
步骤2:在氮化镓成核层2上反复采用生长InxGal-xN薄层+高温退火的方式,形成高阻层3,该InxGa1-xN薄层的生长温度为550℃-750℃,反应腔压力100-500Torr,载气流量5-20升/分钟,三甲基镓流量5-20毫升/分钟,三甲基铟流量10-50毫升/分钟,氨气流量500-2000毫升/分钟,单层InGaN薄层生长时间1-50分钟,单层InGaN薄层的厚度为1-1000nm,其中0<x<1,所述反复生长InxGa1-xN薄层+高温退火的步骤的次数大于1,所述高温退火的温度为900℃-1200℃,退火的时间为1-20分钟,该高阻层3的总厚度为1-4μm;
步骤3:在高阻层3上依次生长氮化镓沟道层4、氮化铝插入层5、势垒层6和帽层7;
其中氮化镓沟道层4生长在高阻层3上,该氮化镓沟道层4的生长参数包括:反应温度950-1180℃,反应腔压力200-500Torr,载气流量10-40升/分钟,三甲基镓流量为20-80毫升/分钟,氨气流量为1000-5000毫升/分钟,生长时间1-5分钟;
其中氮化铝插入层5生长在氮化镓沟道层4上,该氮化铝插入层5的生长参数包括:反应温度900℃-1050℃,反应腔压力20torr-100torr,载气流量5-20升/分钟,氨气流量1000-3000毫升/分钟,三甲基铝流量10-40毫升/分钟,生长时间0.2-1分钟;
其中势垒层6生长在沟道层5上,成分为AlGaN,其中铝的成分为10%-30%。该势垒层的厚度大约在20nm左右。生长参数包括:生长温度为900℃-1050℃,反应腔压力20torr-100torr,载气流量5-20升/分钟,氨气流量1000-3000毫升/分钟,三甲基镓流量为2-10毫升/分钟,三甲基铝流量为10-40毫升/分钟,生长时间为5-10分钟;
其中帽层7生长在势垒层6上,该帽层材料为氮化镓,生长参数包括:反应温度950-1150℃,反应腔压力76-250Torr,载气流量5-20升/分钟,三甲基镓流量2-10毫升/分钟,氨气流量1000-4000毫升/分钟,生长时间0.5-1分钟。
步骤4:在帽层7上面的一侧制作源极8,在帽层7上面的另一侧制作漏极9;
步骤5:在帽层7上面,源极8和漏极9之间制作栅极10;
其中该源极8、漏极9和栅极10为彼此分开。用Ar+干法刻蚀形成台阶之后用电子束蒸发的方法制备Ti/Al/Ni/Au(20nm/30nm/50nm/100nm)多层金属样品在N2保护下进行800℃、30s热处理形成漏源欧姆接触。电子束蒸发Ni/Au(50nm/300nm)作肖特基结金属。用剥离工艺形成栅条器件栅长为1μm、栅宽为100μm、源漏间距为3μm。
至此,完成具有氮化镓系高阻层HEMT的制作。
以上所述的具体实施例,对本发明的目的、技术方案和有益效果进行了进一步详细说明,应理解的是,以上所述仅为本发明的具体实施例而已,并不用于限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (8)

1.一种具有氮化镓系高阻层的HEMT,其包括:
一衬底;
一氮化镓成核层,该氮化镓成核层生长在衬底上;
一高阻层,该高阻层生长在氮化镓成核层上,该高阻层反复采用生长InxGa1-xN薄层+高温退火的方式实现,其中0<x<1;
一氮化镓沟道层,该氮化镓沟道层生长在高阻层上;
一氮化铝插入层,该氮化铝插入层生长在氮化镓沟道层上;
一势垒层,该势垒层成分为氮化镓铝,生长在氮化铝插入层上;
一帽层,其生长在势垒层上;
一源极,其制作在帽层上面的一侧;
一漏极,其制作在帽层上面的另一侧;
一栅极,其制作在帽层上面,源极和漏极之间;
该源极、漏极和栅极彼此分开。
2.根据权利要求1所述的具有氮化镓系高阻层的HEMT,其中衬底的材料为由C-面、R-面或A-面的氧化铝单晶、6H-SiC或4H-SiC所制成。
3.根据权利要求1所述的具有氮化镓系高阻层的HEMT,其中该高阻层的厚度为1-4μm。
4.一种具有氮化镓系高阻层的HEMT的制备方法,其包括如下步骤:
步骤1:在一衬底上制作氮化镓成核层;
步骤2:在氮化镓成核层上反复采用生长InxGa1-xN薄层+高温退火的方式,形成高阻层,其中0<x<1;
步骤3:在高阻层上依次生长氮化镓沟道层、氮化铝插入层、势垒层和帽层;
步骤4:在帽层上面的一侧制作源极,在帽层上面的另一侧制作漏极;
步骤5:在帽层上面,源极和漏极之间制作栅极;
其中该源极、漏极和栅极为彼此分开。
5.根据权利要求4所述的具有氮化镓系高阻层的HEMT的制备方法,其中InxGa1-xN薄层的生长温度为550℃-750℃,其中0<x<1,其中单层InxGa1-xN薄层的厚度为1-1000nm,该高阻层的总厚度为1-4μm。
6.根据权利要求4所述的具有氮化镓系高阻层的HEMT的制备方法,其中反复生长InxGa1-xN薄层+高温退火的步骤的次数大于1。
7.根据权利要求4所述的具有氮化镓系高阻层的HEMT的制备方法,其中高温退火的温度为900℃-1200℃。
8.根据权利要求7所述的具有氮化镓系高阻层的HEMT的制备方法,其中高温退火的时间为1-20分钟。
CN201410785415.4A 2014-12-17 2014-12-17 具有氮化镓系高阻层的hemt及制备方法 Active CN104485357B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410785415.4A CN104485357B (zh) 2014-12-17 2014-12-17 具有氮化镓系高阻层的hemt及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410785415.4A CN104485357B (zh) 2014-12-17 2014-12-17 具有氮化镓系高阻层的hemt及制备方法

Publications (2)

Publication Number Publication Date
CN104485357A CN104485357A (zh) 2015-04-01
CN104485357B true CN104485357B (zh) 2017-05-03

Family

ID=52759885

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410785415.4A Active CN104485357B (zh) 2014-12-17 2014-12-17 具有氮化镓系高阻层的hemt及制备方法

Country Status (1)

Country Link
CN (1) CN104485357B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107230634A (zh) * 2016-03-25 2017-10-03 北京大学 氮化镓晶体管的制作方法
CN108417627B (zh) * 2018-02-11 2024-06-18 江西省纳米技术研究院 一种用于制备GaN基高频微波器件的方法
CN112466925B (zh) * 2020-10-22 2022-06-10 西安电子科技大学 一种低射频损耗的硅基氮化镓射频功率器件及其制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1978550A4 (en) * 2005-12-28 2009-07-22 Nec Corp FIELD EFFECT TRANSISTOR AND MULTILAYER EPITAXIAL FILM FOR USE IN THE MANUFACTURE OF A FIELD EFFECT TRANSISTOR
EP2587528B1 (en) * 2010-06-24 2016-03-30 The University Of Sheffield Semiconductor device
CN103123934B (zh) * 2013-02-07 2015-08-12 中国科学院半导体研究所 具势垒层的氮化镓基高电子迁移率晶体管结构及制作方法
CN103762233A (zh) * 2014-01-06 2014-04-30 杭州电子科技大学 一种提高压电极化强度的新型hemt
CN103996706A (zh) * 2014-04-16 2014-08-20 中国科学院半导体研究所 氮化镓基晶体管及其制备方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
AlGaN/GaN/InGaN/GaN DH-HEMTs With an InGaN Notch for Enhanced Carrier Confinement;Jie Liu et al.;《IEEE Electron Device Letters》;20051219;第27卷(第1期);第10-12页 *
Improvements in Microstructure and Leakage Current of High-In-Content InGaN p-i-n Structure by Annealing;Jun Jun Xue et al.;《IEEE Photonics Technology Letters》;20120710;第24卷(第17期);第1478-1480页 *

Also Published As

Publication number Publication date
CN104485357A (zh) 2015-04-01

Similar Documents

Publication Publication Date Title
Ohta et al. Vertical GaN pn junction diodes with high breakdown voltages over 4 kV
CN105789047B (zh) 一种增强型AlGaN/GaN高电子迁移率晶体管的制备方法
Zhang et al. Fully-and quasi-vertical GaN-on-Si pin diodes: High performance and comprehensive comparison
EP2211376A1 (en) Iii nitride electronic device and iii nitride semiconductor epitaxial substrate
CN104813479B (zh) 具有部分凹陷阳极的GaN基肖特基二极管
CN113380623A (zh) 通过p型钝化实现增强型HEMT的方法
CN103123934B (zh) 具势垒层的氮化镓基高电子迁移率晶体管结构及制作方法
CN109564855B (zh) 使用离子注入的高电阻率氮化物缓冲层的半导体材料生长
CN102623494A (zh) 氮化物半导体装置及其制造方法
CN109638074B (zh) 具有n-p-n结构背势垒的高电子迁移率晶体管及其制作方法
CN104900689A (zh) 降低基区电阻率的GaN基HBT外延结构及生长方法
Zhu et al. Effects of rapid thermal annealing on ohmic contact of AlGaN/GaN HEMTs
CN109888013A (zh) 镁掺杂制备的增强型GaN基HEMT器件及其制备方法
CN104485357B (zh) 具有氮化镓系高阻层的hemt及制备方法
CN108767008A (zh) 一种具有高阻GaN缓冲层的HEMT及其制备方法
CN112133749A (zh) 一种p型帽层增强型hemt器件及其制备方法
CN102544086B (zh) 氮化镓基高电子迁移率晶体管及其制作方法
CN105957881A (zh) 具有背势垒的AlGaN/GaN极化掺杂场效应晶体管及制造方法
CN102842613A (zh) 双异质结构氮化镓基高电子迁移率晶体管结构及制作方法
CN107706238B (zh) Hemt器件及其制造方法
CN109659362A (zh) 一种基于氮化镓功率hemt结构低欧姆接触电阻的结构及其制作方法
Woo et al. From wide to ultrawide-bandgap semiconductors for high power and high frequency electronic devices
CN111863957A (zh) 一种常闭型高电子迁移率晶体管及其制造方法
JP2013140981A (ja) 窒化物系半導体素子及びその製造方法
CN111211161A (zh) 一种双向散热的纵向氮化镓功率晶体管及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant