CN111211161A - 一种双向散热的纵向氮化镓功率晶体管及其制备方法 - Google Patents

一种双向散热的纵向氮化镓功率晶体管及其制备方法 Download PDF

Info

Publication number
CN111211161A
CN111211161A CN202010040363.3A CN202010040363A CN111211161A CN 111211161 A CN111211161 A CN 111211161A CN 202010040363 A CN202010040363 A CN 202010040363A CN 111211161 A CN111211161 A CN 111211161A
Authority
CN
China
Prior art keywords
layer
gan
depositing
silicon substrate
vapor deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010040363.3A
Other languages
English (en)
Inventor
李柳暗
王启亮
成绍恒
李红东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jilin University
Sun Yat Sen University
National Sun Yat Sen University
Original Assignee
Jilin University
National Sun Yat Sen University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jilin University, National Sun Yat Sen University filed Critical Jilin University
Priority to CN202010040363.3A priority Critical patent/CN111211161A/zh
Publication of CN111211161A publication Critical patent/CN111211161A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666Vertical transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明的一种双向散热的纵向氮化镓功率晶体管及其制备方法,属于晶体管制备技术领域。所述的晶体管的结构有硅衬底(1)、导电缓冲层(2)、GaN漂移层(3)、p‑GaN电子阻挡层(4)、GaN沟道层(5)、AlGaN薄势垒层(6)、SiN介质层(7)、本征金刚石层(8)、掺硼金刚石层(9)等;制备方法包括在所述硅衬底(1)上生长AlN/GaN超晶格、沉积GaN、沉积p‑GaN电子阻挡层(4)等步骤。本发明利用超晶格导电缓冲层实现了硅衬底纵向导通GaN功率晶体管,结合薄势垒结构并且利用SiN介质层恢复接入区实现常关型操作。同时基于SiN介质层及硅衬底与金刚石外延生长的兼容性实现了双向散热结构。

Description

一种双向散热的纵向氮化镓功率晶体管及其制备方法
技术领域
本发明属于晶体管制备技术领域,特别涉及一种双向散热的纵向导通氮化镓功率晶体管及其制备方法。
背景技术
衬底材料及缓冲层结构的优化使AlGaN/GaN基电子器件近年来展现出明显的进步。AlGaN/GaN异质结结构由于极化效应及GaN和AlGaN之间的能带阶,会在界面处形成高浓度的2DEG沟道。基于异质结结构的横向导通射频器件需要高的切换速度,降低栅漏间距十分必要。大的电流密度被局限在宽度仅为10nm左右的沟道中而产生严重的自热效应。而栅漏间距降低会导致器件与器件热源直接的间距变小,愈发加剧热流密度。而基于AlGaN/GaN异质结的横向二极管及功率晶体管需要处理kW及以上量级的功率等级,同样面临严峻的自热效应。自热效应会损害器件的特性及可靠性,不但会降低器件的输出特性同时产生物理损伤而降低寿命。因此,热管理成为限制器件性能进一步提高及应用的瓶颈问题。
由于沟道及有源区的GaN及AlGaN层很薄,因此从热产生源可以垂直扩散至外界环境。热源和最近的热沉(例如高热导的衬底)之间需要一个低电阻的导热通道。化学气相沉积的多晶金刚石薄膜由于优异的体热导系数是最有优势的热沉材料,尤其是对比传统的GaN外延衬底(Si,6H-SiC及Al2O3)。利用金刚石薄膜作为热沉,热阻仅为碳化硅衬底器件的三分之一左右,同时有效的功率密度能提高3倍以上。为了获得最大的热扩散效果,金刚石薄膜必须直接和HEMT器件接触且最好是在顶层AlGaN势垒层上面从而紧邻器件有源区。通过异质外延生长或者衬底剥离键合技术,金刚石热沉已经被广泛采纳在横向导通型功率及射频GaN基器件中。
随着社会发展进步,横向导通型器件的功率处理等级逐渐不能满足现代社会的需求。纵向导通GaN功率电子器件对实现高压大功率电力电子应用有极大优势,但是同时热管理面临的挑战亦更为迫切。然而该领域目前处于起步阶段,关于纵向导通型功率及射频器件热管理相关方案尚未见报道。
发明内容
本发明的目的在于,克服背景技术存在的不足,提供一种双向散热的纵向导通氮化镓功率晶体管,顶层薄势垒有源区利用SiN介质层同时实现接入区沟道恢复及异质外延金刚石热沉薄膜的成核层,并且在底部的硅衬底上异质生长p型掺杂金刚石薄膜实现纵向导电及双向导热。
本发明通过下述技术方案实现:
一种双向散热的纵向氮化镓功率晶体管,结构有硅衬底1,以及从下往上依次生长在衬底1上的导电缓冲层2、GaN漂移层3、p-GaN电子阻挡层4、GaN沟道层5、AlGaN薄势垒层6、SiN介质层7、本征金刚石层8、在硅衬底1另一面生长的掺硼金刚石层9;掺硼金刚石9上还设有漏极电极10,AlGaN薄势垒层6上还设有源极电极12,SiN介质层7上还设有栅电极11。
进一步地,为了更好地实现本发明,所述导电缓冲层2为AlN/GaN超晶格,所述AlN/GaN超晶格中掺杂有锗元素或者硅元素。
进一步地,为了更好地实现本发明,所述硅衬底1上刻蚀有凹槽结构,以降低掺硼金刚石9与器件有源区的距离。
一种双向散热的纵向氮化镓功率晶体管的制备方法,有以下步骤:
S1:准备导电硅衬底1;
S2:在所述硅衬底1上生长AlN/GaN超晶格,作为导电缓冲层2,生长所述AlN/GaN超晶格的方法为金属有机化学气相沉积法或分子束外延法;
S3:在所述的导电缓冲层2上沉积GaN形成GaN漂移层3,沉积所述GaN漂移层3的方法为金属有机化学气相沉积法或分子束外延法;
S4:在所述GaN漂移层3上沉积p-GaN电子阻挡层4,沉积所述p-GaN电子阻挡层4的方法为金属有机化学气相沉积法或分子束外延法;
S5:在所述p-GaN电子阻挡层4上沉积AlGaN/GaN异质结构得到GaN沟道层5和AlGaN薄势垒层6,方法为金属有机化学气相沉积法或分子束外延法;
S6:在所述AlGaN薄势垒层6上沉积一层SiN介质层7,沉积所述介质层的方法为等离子体增强化学气相沉积法或原子层沉积法或物理气相沉积法或磁控溅射法;
S7:在所述SiN介质层7上沉积一层金刚石薄膜作为本征金刚石层8,用光刻显影技术及湿法腐蚀在所述硅衬底1对应器件台面区域刻蚀出凹槽并留下部分硅衬底,进而沉积掺硼金刚石层9;沉积所述掺硼金刚石层9的方法为等离子体增强化学气相沉积法或热灯丝增强化学气相沉积法;
S8:干法刻蚀去除部分本征金刚石层8及SiN介质层7,露出源极窗口并在AlGaN薄势垒层6上沉积源极电极12;同时在背面掺硼金刚石层9表面沉积漏极电极10。
S9:干法刻蚀去除部分顶层的金刚石薄膜,露出栅极窗口并沉积栅极电极11。
本发明相较于现有技术具有以下有益效果:利用超晶格导电缓冲层实现了硅衬底纵向导通GaN功率晶体管,结合薄势垒结构并且利用SiN介质层恢复接入区实现常关型操作。同时基于SiN介质层及硅衬底与金刚石外延生长的兼容性实现了双向散热结构。
附图说明
图1是本发明中步骤S1得到的结构示意图。
图2是本发明中步骤S2得到的结构示意图。
图3是本发明中步骤S3得到的结构示意图。
图4是本发明中步骤S4得到的结构示意图。
图5是本发明中步骤S5得到的结构示意图。
图6是本发明中步骤S6得到的结构示意图。
图7是本发明中步骤S7得到的结构示意图。
图8是本发明中步骤S8得到的结构示意图。
图9是本发明中步骤S9得到的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将对本发明的技术方案进行详细的描述。显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动的前提下所得到的所有其它实施方式,都属于本发明所保护的范围。
实施例1:本发明的双向散热的纵向氮化镓功率晶体管的具体结构
本发明的双向散热的纵向氮化镓功率晶体管的结构如图9所示,该晶体管的外延包括硅衬底1,以及从下往上依次生长在衬底1上的导电缓冲层2、GaN漂移层3、p-GaN电子阻挡层4、GaN沟道层5、AlGaN薄势垒层6、SiN介质层7、本征金刚石层8、在硅衬底1另一面生长的掺硼金刚石层9;掺硼金刚石9上还设有漏极电极10,AlGaN薄势垒层6上还设有源极电极12,SiN介质层7上还设有栅电极11。
硅衬底1为具有低阻性的硅衬底,其成本相较于其他材质的衬底更低且可以实现金刚石材料异质外延生长;
导电缓冲层2为AlN/GaN超晶格,超晶格中每个周期厚度为0.1nm~100nm,AlN/GaN超晶格中掺杂有锗元素或者硅元素。利用拉曼应力特征谱表征缓冲层的掺杂状态对上层外延材料的应力状态的影响,通过调整AlN层和GaN层厚度比例能够实现高浓度掺杂及垂直导通,通过改变AlN/GaN超晶格的对数,能够实现对GaN漂移层3的应力调控,从而实现外延生长过程中的应力调控;
这里所提到的高浓度掺杂为锗元素或者硅元素在导电缓冲层2中的掺杂浓度为1017cm-3~1020cm-3
GaN漂移层3为掺杂有低浓度锗元素或者硅元素的GaN层,锗元素或者硅元素的掺杂浓度为1014cm-3~1016cm-3,厚度为100nm~20μm。
p-GaN电子阻挡层4为掺杂有Mg元素的GaN层,掺杂浓度为1017cm-3~1021cm-3,厚度为10nm~2μm。
GaN沟道层5为非故意掺杂的GaN层,厚度为10nm~2μm。AlGaN薄势垒层6为非故意掺杂,厚度为3nm~20nm,Al组分在5~25%可调。
本征金刚石层8为本征多晶薄膜,厚度为10nm~30μm。掺硼金刚石层9为硼掺杂多晶薄膜,厚度为10nm~30μm,掺杂浓度为1017cm-3~1022cm-3
实施例2:本发明的双向散热的纵向氮化镓功率晶体管的制备方法
如图1至图9所示,实施例1所述的双向散热的纵向氮化镓功率晶体管的制备方法有以下步骤:
S1:提供导电硅衬底1;硅衬底1为具有低阻性的硅衬底。
S2:在硅衬底1上生长导电缓冲层2为AlN/GaN超晶格,超晶格中每个周期厚度为0.1nm~100nm,AlN/GaN超晶格中掺杂浓度为1017cm-3~1020cm-3,生成缓冲层2的方法为金属有机化学气相沉积法或分子束外延法或其他的成膜方法。
S3:在导电缓冲层2上生长GaN漂移层3,掺杂浓度为1014cm-3~1016cm-3,厚度为100nm~20μm,生长方法为金属有机化学气相沉积法或分子束外延法或其他的成膜方法;
S4:在GaN漂移层3上生长p-GaN电子阻挡层4,为掺杂有Mg元素的GaN层,掺杂浓度为1017cm-3~1021cm-3,厚度为10nm~2μm,沉积电子阻挡层4的方法为金属有机化学气相沉积法或分子束外延法或其他的成膜方法;
S5:在p-GaN电子阻挡层4上生长GaN沟道层5及AlGaN薄势垒层6形成异质结结构。GaN沟道层5为非故意掺杂的GaN层,厚度为10nm~2μm。AlGaN薄势垒层6为非故意掺杂,厚度为3nm~20nm,Al组分在5~25%可调。沉积异质结结构的方法为金属有机化学气相沉积法或分子束外延法或其他的成膜方法;
S6:采用光刻显影技术及刻蚀技术在p-GaN电子阻挡层4、GaN沟道层5及AlGaN薄势垒层6形成栅极凹槽结构,进而沉积SiN介质层7。介质层厚度为1~100nm,光刻显影技术及湿法腐蚀中的光刻胶为正性或负性光刻胶,沉积介质层方法为低压化学气相沉积或者原子层沉积等;
S7:在所述SiN介质层7上沉积一层金刚石薄膜作为本征金刚石层8,用光刻显影技术及湿法腐蚀在所述硅衬底1对应器件台面区域刻蚀出凹槽并留下部分硅衬底,进而沉积掺硼金刚石层9,本征多晶薄膜厚度为10nm~30μm,硼掺杂多晶薄膜厚度为10nm~30μm,掺杂浓度为1017cm-3~1022cm-3。沉积的方法为等离子体增强化学气相沉积法或热灯丝增强化学气相沉积法;
S8:干法刻蚀去除部分本征金刚石层8及SiN介质层7,露出源极窗口并在AlGaN薄势垒层6上沉积源极电极12;同时在背面掺硼金刚石层9表面沉积漏极电极10;
S9:干法刻蚀去除部分顶层的金刚石薄膜,露出栅极窗口并沉积栅极电极11。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。

Claims (4)

1.一种双向散热的纵向氮化镓功率晶体管,结构有硅衬底(1),依次生长在硅衬底(1)上的导电缓冲层(2)、GaN漂移层(3)、p-GaN电子阻挡层(4)、GaN沟道层(5)、AlGaN薄势垒层(6)、SiN介质层(7)、本征金刚石层(8)、在硅衬底(1)另一面生长的掺硼金刚石层(9);掺硼金刚石(9)上设有漏极电极(10),AlGaN薄势垒层(6)上设有源极电极(12),SiN介质层(7)上设有栅电极(11)。
2.根据权利要求1所述的一种双向散热的纵向氮化镓功率晶体管,其特征在于,所述的导电缓冲层(2)为AlN/GaN超晶格,所述AlN/GaN超晶格中掺杂有锗元素或者硅元素。
3.根据权利要求1所述的一种双向散热的纵向氮化镓功率晶体管,其特征在于,所述硅衬底(1)上刻蚀有凹槽结构,以降低掺硼金刚石(9)与器件有源区的距离。
4.一种权利要求1所述的双向散热的纵向氮化镓功率晶体管的制备方法,有以下步骤:
S1:准备导电硅衬底(1);
S2:在所述硅衬底(1)上生长AlN/GaN超晶格,作为导电缓冲层(2),生长所述AlN/GaN超晶格的方法为金属有机化学气相沉积法或分子束外延法;
S3:在所述的导电缓冲层(2)上沉积GaN形成GaN漂移层(3),沉积所述GaN漂移层(3)的方法为金属有机化学气相沉积法或分子束外延法;
S4:在所述GaN漂移层(3)上沉积p-GaN电子阻挡层(4),沉积所述p-GaN电子阻挡层(4)的方法为金属有机化学气相沉积法或分子束外延法;
S5:在所述p-GaN电子阻挡层(4)上沉积AlGaN/GaN异质结构得到GaN沟道层(5)和AlGaN薄势垒层(6),方法为金属有机化学气相沉积法或分子束外延法;
S6:在所述AlGaN薄势垒层(6)上沉积一层SiN介质层(7),沉积所述介质层的方法为等离子体增强化学气相沉积法或原子层沉积法或物理气相沉积法或磁控溅射法;
S7:在所述SiN介质层(7)上沉积一层金刚石薄膜作为本征金刚石层(8),用光刻显影技术及湿法腐蚀在所述硅衬底(1)对应器件台面区域刻蚀出凹槽并留下部分硅衬底,进而沉积掺硼金刚石层(9);沉积所述掺硼金刚石层(9)的方法为等离子体增强化学气相沉积法或热灯丝增强化学气相沉积法;
S8:干法刻蚀去除部分本征金刚石层(8)及SiN介质层(7),露出源极窗口并在AlGaN薄势垒层(6)上沉积源极电极(12);同时在背面掺硼金刚石层(9)表面沉积漏极电极(10)。
S9:干法刻蚀去除部分顶层的金刚石薄膜,露出栅极窗口并沉积栅极电极(11)。
CN202010040363.3A 2020-01-15 2020-01-15 一种双向散热的纵向氮化镓功率晶体管及其制备方法 Pending CN111211161A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010040363.3A CN111211161A (zh) 2020-01-15 2020-01-15 一种双向散热的纵向氮化镓功率晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010040363.3A CN111211161A (zh) 2020-01-15 2020-01-15 一种双向散热的纵向氮化镓功率晶体管及其制备方法

Publications (1)

Publication Number Publication Date
CN111211161A true CN111211161A (zh) 2020-05-29

Family

ID=70789663

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010040363.3A Pending CN111211161A (zh) 2020-01-15 2020-01-15 一种双向散热的纵向氮化镓功率晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN111211161A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022088055A1 (zh) * 2020-10-30 2022-05-05 华为技术有限公司 一种半导体器件及其制造方法
CN117577680A (zh) * 2024-01-17 2024-02-20 深圳市威兆半导体股份有限公司 氮化镓双向功率器件

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58141572A (ja) * 1982-02-18 1983-08-22 Seiko Epson Corp 半導体装置
JPH06177400A (ja) * 1992-09-21 1994-06-24 Kobe Steel Ltd 二重ダイヤモンドメサ垂直型電界効果トランジスタ及びその製造方法
CN101303979A (zh) * 2008-07-01 2008-11-12 上海大学 一种纳米晶金刚石薄膜场效应晶体管的制备方法
CN102709320A (zh) * 2012-02-15 2012-10-03 中山大学 纵向导通的GaN基MISFET 器件及其制作方法
CN104134689A (zh) * 2014-06-11 2014-11-05 华为技术有限公司 一种hemt器件及制备方法
CN109004017A (zh) * 2018-07-18 2018-12-14 大连理工大学 具有极化结纵向泄漏电流阻挡层结构的hemt器件及其制备方法
CN109560120A (zh) * 2018-11-16 2019-04-02 中山大学 一种选择区域生长凹槽垂直的GaN常关型MISFET器件及其制作方法
US10312175B1 (en) * 2017-04-10 2019-06-04 The United States Of America, As Represented By The Secretary Of The Navy Diamond air bridge for thermal management of high power devices
CN110556431A (zh) * 2019-09-29 2019-12-10 宁波铼微半导体有限公司 一种垂直导通氮化镓功率二极管及其制备方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58141572A (ja) * 1982-02-18 1983-08-22 Seiko Epson Corp 半導体装置
JPH06177400A (ja) * 1992-09-21 1994-06-24 Kobe Steel Ltd 二重ダイヤモンドメサ垂直型電界効果トランジスタ及びその製造方法
CN101303979A (zh) * 2008-07-01 2008-11-12 上海大学 一种纳米晶金刚石薄膜场效应晶体管的制备方法
CN102709320A (zh) * 2012-02-15 2012-10-03 中山大学 纵向导通的GaN基MISFET 器件及其制作方法
CN104134689A (zh) * 2014-06-11 2014-11-05 华为技术有限公司 一种hemt器件及制备方法
US10312175B1 (en) * 2017-04-10 2019-06-04 The United States Of America, As Represented By The Secretary Of The Navy Diamond air bridge for thermal management of high power devices
CN109004017A (zh) * 2018-07-18 2018-12-14 大连理工大学 具有极化结纵向泄漏电流阻挡层结构的hemt器件及其制备方法
CN109560120A (zh) * 2018-11-16 2019-04-02 中山大学 一种选择区域生长凹槽垂直的GaN常关型MISFET器件及其制作方法
CN110556431A (zh) * 2019-09-29 2019-12-10 宁波铼微半导体有限公司 一种垂直导通氮化镓功率二极管及其制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022088055A1 (zh) * 2020-10-30 2022-05-05 华为技术有限公司 一种半导体器件及其制造方法
CN117577680A (zh) * 2024-01-17 2024-02-20 深圳市威兆半导体股份有限公司 氮化镓双向功率器件
CN117577680B (zh) * 2024-01-17 2024-04-12 深圳市威兆半导体股份有限公司 氮化镓双向功率器件

Similar Documents

Publication Publication Date Title
TWI429076B (zh) 二元第iii族-氮化物基高電子移動性電晶體及其製造方法
JP2007519262A5 (zh)
JP2005509274A (ja) バリア/スペーサ層を有するiii族窒化物系の高電子移動度トランジスタ(hemt)
KR20090128506A (ko) 반도체 디바이스
CN102569378A (zh) 化合物半导体器件及其制造方法
JP2018503252A (ja) Hemtトランジスタ
JP2015135946A (ja) 窒化物半導体素子及びその製造方法
JP2018117064A (ja) 窒化物半導体デバイス及び窒化物半導体デバイスの製造方法
KR20150091706A (ko) 질화물 반도체 소자 및 그 제조 방법
CN112133749A (zh) 一种p型帽层增强型hemt器件及其制备方法
CN111211161A (zh) 一种双向散热的纵向氮化镓功率晶体管及其制备方法
CN111863957B (zh) 一种常闭型高电子迁移率晶体管及其制造方法
KR101172857B1 (ko) 인헨스먼트 노멀리 오프 질화물 반도체 소자 및 그 제조방법
CN107195674B (zh) 具有石墨烯掩埋源极和纵向栅极的GaN HEMT元胞结构及制备方法
TW202145579A (zh) 具有鈹摻雜的肖特基接觸層的空乏型高電子遷移率場效電晶體(hemt)半導體裝置
JP2008159842A (ja) 半導体装置及びその製造方法
CN210897283U (zh) 一种半导体器件
JP2019186316A (ja) トランジスタの製造方法
JP2008053436A (ja) 半導体素子
JP2011210785A (ja) 電界効果トランジスタ、およびその製造方法
KR20150000753A (ko) 질화물 반도체 소자 및 그 제조 방법
CN116314349A (zh) 具有P型二维材料插层的GaN基功率肖特基二极管及制备工艺
KR102077674B1 (ko) 질화물 반도체 소자 및 그 제조 방법
JP2011108712A (ja) 窒化物半導体装置
JP6693142B2 (ja) 半導体装置、電子部品、電子機器、および半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200529