JPH06177400A - 二重ダイヤモンドメサ垂直型電界効果トランジスタ及びその製造方法 - Google Patents
二重ダイヤモンドメサ垂直型電界効果トランジスタ及びその製造方法Info
- Publication number
- JPH06177400A JPH06177400A JP5228766A JP22876693A JPH06177400A JP H06177400 A JPH06177400 A JP H06177400A JP 5228766 A JP5228766 A JP 5228766A JP 22876693 A JP22876693 A JP 22876693A JP H06177400 A JPH06177400 A JP H06177400A
- Authority
- JP
- Japan
- Prior art keywords
- diamond
- mesa
- effect transistor
- field effect
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010432 diamond Substances 0.000 title claims abstract description 588
- 229910003460 diamond Inorganic materials 0.000 title claims abstract description 587
- 230000005669 field effect Effects 0.000 title claims abstract description 153
- 238000004519 manufacturing process Methods 0.000 title abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 76
- 238000000034 method Methods 0.000 claims description 33
- 239000004020 conductor Substances 0.000 claims description 30
- 239000003870 refractory metal Substances 0.000 claims description 21
- 239000013078 crystal Substances 0.000 claims description 20
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 18
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 9
- 229910052802 copper Inorganic materials 0.000 claims description 9
- 239000010949 copper Substances 0.000 claims description 9
- 229910052759 nickel Inorganic materials 0.000 claims description 9
- 229910052582 BN Inorganic materials 0.000 claims description 8
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 claims description 8
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 8
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 8
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 8
- 238000001465 metallisation Methods 0.000 claims description 5
- 239000000969 carrier Substances 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 230000000694 effects Effects 0.000 claims 2
- 230000005684 electric field Effects 0.000 claims 2
- 230000009977 dual effect Effects 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 16
- 239000000463 material Substances 0.000 abstract description 9
- 239000010410 layer Substances 0.000 description 117
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 12
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 12
- 230000010354 integration Effects 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 238000002161 passivation Methods 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 235000012239 silicon dioxide Nutrition 0.000 description 7
- 239000000377 silicon dioxide Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 239000010408 film Substances 0.000 description 5
- 239000002245 particle Substances 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 239000002019 doping agent Substances 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000005538 encapsulation Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 238000001308 synthesis method Methods 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 241001663154 Electron Species 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000012512 characterization method Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 1
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 229910021385 hard carbon Inorganic materials 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001956 neutron scattering Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- MTPVUVINMAGMJL-UHFFFAOYSA-N trimethyl(1,1,2,2,2-pentafluoroethyl)silane Chemical compound C[Si](C)(C)C(F)(F)C(F)(F)F MTPVUVINMAGMJL-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1602—Diamond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
- H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66045—Field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
- H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
- H01L29/8083—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
- H01L29/8122—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】 ダイヤモンドの半導体材料としての優れた特
長を生かした二重ダイヤモンドメサ垂直型電界効果トラ
ンジスタ及びその製造方法を提供する。 【構成】 二重ダイヤモンドメサ垂直型電界効果トラン
ジスタ２１はダイヤモンド層３１と、ダイヤモンド層３
１上の第１ダイヤモンドメサ３２と、ダイヤモンド層に
対向する第１ダイヤモンドメサ３１上の第２ダイヤモン
ドメサ３３とを有する。第１ダイヤモンドメサ３２に対
向する第２ダイヤモンドメサ３３上にソースコンタクト
３４を形成し、ダイヤモンド層３１に対向する第１ダイ
ヤモンドメサ３２上にゲートコンタクト３５を形成す
る。第１ダイヤモンドメサ３２に隣接するダイヤモンド
層３１上にドレインコンタクト３７を形成する。なお、
ダイヤモンド層自体を非ダイヤモンド基板上に形成し、
非ダイヤモンド基板上にドレインコンタクトを設けても
よい。
長を生かした二重ダイヤモンドメサ垂直型電界効果トラ
ンジスタ及びその製造方法を提供する。 【構成】 二重ダイヤモンドメサ垂直型電界効果トラン
ジスタ２１はダイヤモンド層３１と、ダイヤモンド層３
１上の第１ダイヤモンドメサ３２と、ダイヤモンド層に
対向する第１ダイヤモンドメサ３１上の第２ダイヤモン
ドメサ３３とを有する。第１ダイヤモンドメサ３２に対
向する第２ダイヤモンドメサ３３上にソースコンタクト
３４を形成し、ダイヤモンド層３１に対向する第１ダイ
ヤモンドメサ３２上にゲートコンタクト３５を形成す
る。第１ダイヤモンドメサ３２に隣接するダイヤモンド
層３１上にドレインコンタクト３７を形成する。なお、
ダイヤモンド層自体を非ダイヤモンド基板上に形成し、
非ダイヤモンド基板上にドレインコンタクトを設けても
よい。
Description
【０００１】
【産業上の利用分野】本発明は電界効果トランジスタに
関するものであり、特に二重ダイヤモンドメサ垂直型電
界効果トランジスタ及びその製造方法に関する。
関するものであり、特に二重ダイヤモンドメサ垂直型電
界効果トランジスタ及びその製造方法に関する。
【０００２】
【従来の技術】電界効果トランジスタ（ＦＥＴ）を半導
体基板に集積するためには、一般に水平集積と垂直集積
の２通りの方法がある。水平集積では、電界効果トラン
ジスタにおけるソースからドレインへのキャリアーの流
れが基板の面に平行な方向、即ち基板の上面と底面に対
して平行な方向に起こる。一方、垂直型ＦＥＴでは、ソ
ースからドレインへの電流が基板の面に対して垂直、即
ち基板の上面と底面に対して垂直に起こる。
体基板に集積するためには、一般に水平集積と垂直集積
の２通りの方法がある。水平集積では、電界効果トラン
ジスタにおけるソースからドレインへのキャリアーの流
れが基板の面に平行な方向、即ち基板の上面と底面に対
して平行な方向に起こる。一方、垂直型ＦＥＴでは、ソ
ースからドレインへの電流が基板の面に対して垂直、即
ち基板の上面と底面に対して垂直に起こる。
【０００３】水平ＦＥＴは、素子間の分離が容易であ
り、大規模集積に応用することが容易であるため、広く
使用されている。水平ＦＥＴでは、ドレイン、ソース及
びゲートコンタクトが全て基板の同一面上に配置される
ため、大規模な集積を容易に実現することができる。そ
れに対して垂直ＦＥＴは、水平ＦＥＴに比較して一般に
出力−遅延特性が優れ、出力処理能力が高い。更に、高
出力素子では基板の一方の面上にソースコンタクトを設
け、基板の別の面上にドレインコンタクトを設けること
により出力処理能力を高めることができる。
り、大規模集積に応用することが容易であるため、広く
使用されている。水平ＦＥＴでは、ドレイン、ソース及
びゲートコンタクトが全て基板の同一面上に配置される
ため、大規模な集積を容易に実現することができる。そ
れに対して垂直ＦＥＴは、水平ＦＥＴに比較して一般に
出力−遅延特性が優れ、出力処理能力が高い。更に、高
出力素子では基板の一方の面上にソースコンタクトを設
け、基板の別の面上にドレインコンタクトを設けること
により出力処理能力を高めることができる。
【０００４】このような理由から、ほとんどの開発努力
はシリコン及びガリウム砒素を基材とした垂直型電界効
果トランジスタの開発に向けられている。シリコンを基
材とした垂直型電界効果トランジスタは、A Vertical F
ET with Self-Aligned Ion-Implanted Source and Gate
Regions,Ozawaら,IEEE Transactions on Electron Dev
ices, Vol.ED-25, No.1, 56-57頁, 1978年1月; Propose
d Vertical-Type Amorphous-Silicon Field Effect Tra
nsistors, Uchida, IEEE Electron Device Letters, Vo
l.EDL-5, No.4, 105-107頁, 1984年4月; Vertical-Type
Amorphous-Silicon Field-Effect Transistors with S
mall Parasitic Elements, Uchidaら, Japanese Journa
l of Applied Physics, Vol.25, No.9, L798-L800, 198
6年9月;A High-Power High-Gain VD-MOSFET Operating
at 900 MHz, Ishikawaら, IEEETransaction on Electro
n Devices, Vol.ED-34, No.5, 1157-1162頁, 1987年5
月; 及びComplementary Vertical Bipolar Transistor
Process Using High-Energy Ion Implantation, Ragay
ら, Electronics Letter, Vol.27, No.23, 2141-2143
頁, 1991年11月に記載されている。
はシリコン及びガリウム砒素を基材とした垂直型電界効
果トランジスタの開発に向けられている。シリコンを基
材とした垂直型電界効果トランジスタは、A Vertical F
ET with Self-Aligned Ion-Implanted Source and Gate
Regions,Ozawaら,IEEE Transactions on Electron Dev
ices, Vol.ED-25, No.1, 56-57頁, 1978年1月; Propose
d Vertical-Type Amorphous-Silicon Field Effect Tra
nsistors, Uchida, IEEE Electron Device Letters, Vo
l.EDL-5, No.4, 105-107頁, 1984年4月; Vertical-Type
Amorphous-Silicon Field-Effect Transistors with S
mall Parasitic Elements, Uchidaら, Japanese Journa
l of Applied Physics, Vol.25, No.9, L798-L800, 198
6年9月;A High-Power High-Gain VD-MOSFET Operating
at 900 MHz, Ishikawaら, IEEETransaction on Electro
n Devices, Vol.ED-34, No.5, 1157-1162頁, 1987年5
月; 及びComplementary Vertical Bipolar Transistor
Process Using High-Energy Ion Implantation, Ragay
ら, Electronics Letter, Vol.27, No.23, 2141-2143
頁, 1991年11月に記載されている。
【０００５】ガリウム砒素を基材とした垂直型電界効果
トランジスタは、Vertical Transistor Device Fabrica
ted with Semiconductor Regrowth, Hollisら，米国特
許4,903,089; Ion-Implanted FET for Power Applicati
ons, Lecrosnierら, Transactions on Electron Device
s, Vol.ED-21, No.1, 113-118頁, 1974年1月; Semicond
uctors for High-Voltage, Vertical Channel Field Ef
fect Transistors, B.J.Baliga, J.Appl.Phys.53(3), 1
759-1764頁, 1982年3月; Vertical FET's in GaAs, Rav
-Noyら, IEEE Electron Device Letters, Vol.EDL-5, N
o.7, 228-230頁,1984年7月; Vertical Field-Effect Tr
ansistors in III-V Semiconductors, Rav-Noyら, App
l.Phys.Let.45(3), 258-260頁, 1984年8月; A Numerica
l Analysis of a Short Vertical n+-n--n+ GaAs MESFE
T, Lydenら, IEEE Electron Device Letters, Vol.EDL-
5, No.2, 43-44頁, 1984年2月; Vertical Integration
ofGaAs/AlGaAs Laser Diode and Vertical JFET, Yoo
ら, Japanese Journal of Applied Physics, Vol.27, N
o.3, L431-L433頁, 1988年3月; Determination of Elec
tron Energy Distribution in a GaAs Vertical Field-
Effect Injection,Yamasakiら, Appl. Phys.Lrtt.54
(3), 274-276頁, 1989年1月; A Vertical Integration
of GaAs/GaAlAs LED and Vertical FET with Embedded
Schottky Electrodes, Hongら, Japanese Journal of A
pplied Physics, Vol.29, No.12, L2427-L2429頁, 1990
年12月; A High Voltage-Gain GaAs Vertical Field-Ef
fect Transistor with an InGaAs/GaAs Planar-Doped B
arrier Launcher, Wonら, IEEE Electron Device Lette
rs, Vol.11, No.9, 376-378頁, 1990年9月に記載されて
いる。
トランジスタは、Vertical Transistor Device Fabrica
ted with Semiconductor Regrowth, Hollisら，米国特
許4,903,089; Ion-Implanted FET for Power Applicati
ons, Lecrosnierら, Transactions on Electron Device
s, Vol.ED-21, No.1, 113-118頁, 1974年1月; Semicond
uctors for High-Voltage, Vertical Channel Field Ef
fect Transistors, B.J.Baliga, J.Appl.Phys.53(3), 1
759-1764頁, 1982年3月; Vertical FET's in GaAs, Rav
-Noyら, IEEE Electron Device Letters, Vol.EDL-5, N
o.7, 228-230頁,1984年7月; Vertical Field-Effect Tr
ansistors in III-V Semiconductors, Rav-Noyら, App
l.Phys.Let.45(3), 258-260頁, 1984年8月; A Numerica
l Analysis of a Short Vertical n+-n--n+ GaAs MESFE
T, Lydenら, IEEE Electron Device Letters, Vol.EDL-
5, No.2, 43-44頁, 1984年2月; Vertical Integration
ofGaAs/AlGaAs Laser Diode and Vertical JFET, Yoo
ら, Japanese Journal of Applied Physics, Vol.27, N
o.3, L431-L433頁, 1988年3月; Determination of Elec
tron Energy Distribution in a GaAs Vertical Field-
Effect Injection,Yamasakiら, Appl. Phys.Lrtt.54
(3), 274-276頁, 1989年1月; A Vertical Integration
of GaAs/GaAlAs LED and Vertical FET with Embedded
Schottky Electrodes, Hongら, Japanese Journal of A
pplied Physics, Vol.29, No.12, L2427-L2429頁, 1990
年12月; A High Voltage-Gain GaAs Vertical Field-Ef
fect Transistor with an InGaAs/GaAs Planar-Doped B
arrier Launcher, Wonら, IEEE Electron Device Lette
rs, Vol.11, No.9, 376-378頁, 1990年9月に記載されて
いる。
【０００６】ダイヤモンドはシリコン、ゲルマニウム又
はガリウム砒素に比べて半導体特性が優れているため、
半導体素子用の材料として好ましい。ダイヤモンドを使
用すると、従来の半導体材料に比較して高いエネルギー
バンドギャップ、破壊電圧及び飽和速度が得られる。こ
のようなダイヤモンドの特性によって、シリコン、ゲル
マニウム又はガリウム砒素を用いて製造した素子に比較
し、カットオフ周波数及び最大動作電圧の著しい増加が
得られる。シリコンは通常約２００℃を超える温度では
使用できず、ガリウム砒素は通常約３００℃を超える温
度では使用できない。このような温度制限は、部分的に
は、シリコン（室温で１．１２ｅＶ）及びガリウム砒素
（室温で１．４２ｅＶ）のエネルギーバンドギャップが
比較的小さいために起こる。それに対して、ダイヤモン
ドは大きなバンドギャップ（室温で５．４７ｅＶ）を有
し、約１４００℃までの温度領域で安定である。
はガリウム砒素に比べて半導体特性が優れているため、
半導体素子用の材料として好ましい。ダイヤモンドを使
用すると、従来の半導体材料に比較して高いエネルギー
バンドギャップ、破壊電圧及び飽和速度が得られる。こ
のようなダイヤモンドの特性によって、シリコン、ゲル
マニウム又はガリウム砒素を用いて製造した素子に比較
し、カットオフ周波数及び最大動作電圧の著しい増加が
得られる。シリコンは通常約２００℃を超える温度では
使用できず、ガリウム砒素は通常約３００℃を超える温
度では使用できない。このような温度制限は、部分的に
は、シリコン（室温で１．１２ｅＶ）及びガリウム砒素
（室温で１．４２ｅＶ）のエネルギーバンドギャップが
比較的小さいために起こる。それに対して、ダイヤモン
ドは大きなバンドギャップ（室温で５．４７ｅＶ）を有
し、約１４００℃までの温度領域で安定である。
【０００７】あらゆる固体のなかで、ダイヤモンドは室
温における熱伝導が最も高く、広い温度領域で優れた熱
伝導性を示す。ダイヤモンドの高熱伝導性は、特に集積
密度が増加するにつれ、集積回路からの放熱に有利であ
る。更に、ダイヤモンドは中性子散乱断面積が小さいた
め、放射線環境下でも劣下が小さい。即ちダイヤモンド
は耐放射線材料である。
温における熱伝導が最も高く、広い温度領域で優れた熱
伝導性を示す。ダイヤモンドの高熱伝導性は、特に集積
密度が増加するにつれ、集積回路からの放熱に有利であ
る。更に、ダイヤモンドは中性子散乱断面積が小さいた
め、放射線環境下でも劣下が小さい。即ちダイヤモンド
は耐放射線材料である。
【０００８】ダイヤモンドは半導体素子用の材料として
優れた特性を有しているため、高温及び耐放射線電子素
子用のダイヤモンドの合成及び利用が現在注目されてい
る。ＦＥＴは最近の集積回路を構成する基本的なブロッ
クであるため、ダイヤモンドＦＥＴの設計及び作製が注
目されている。
優れた特性を有しているため、高温及び耐放射線電子素
子用のダイヤモンドの合成及び利用が現在注目されてい
る。ＦＥＴは最近の集積回路を構成する基本的なブロッ
クであるため、ダイヤモンドＦＥＴの設計及び作製が注
目されている。
【０００９】水平型ダイヤモンドＦＥＴの設計及び作製
については、従来多くの報告がある。例えば、Compleme
ntary Field-Effect-Type Semiconductor Device, Sato
ら,米国特許3,603,848; High-Temperature Thin-Film D
iamond Field-Effect Transistor Fabricated Using a
Selective Growth Method, Gildenblatら, IEEE Elect
ron Device Letters, Vol.12, No.2, 37-39頁, 1991年2
月; Fabrication ofan Insulated Gate Diamond FET fo
r High Temperature Applications, Hewettら, Interna
tional High Temperature Electronics Conference in
Albuquergue, NM, 1991年6月, 168-173頁; IGFET Fabri
cation of Homoepitaxial Diamond Using in Situ Boro
n and Lithium Doping, Fountainら, Electrochemical
Society大会, Washington, DC, 1991年5月; Diamond ME
SFET Using Ultrashallow RTPBoron Doping, Tsaiら, I
EEE Electron Device Letters, Vol.12, No.4, 157-159
頁, 1991年5月を参照。また、A.J.Tessmer, K.Das 及び
D.L.Dreifus, Polycrystalline Diamond Field-Effect
Transistors, Diamond and Related Materials I(199
2)89-92頁, Elsevier Science Publications B.V., Ams
terdam, Hollandを参照。
については、従来多くの報告がある。例えば、Compleme
ntary Field-Effect-Type Semiconductor Device, Sato
ら,米国特許3,603,848; High-Temperature Thin-Film D
iamond Field-Effect Transistor Fabricated Using a
Selective Growth Method, Gildenblatら, IEEE Elect
ron Device Letters, Vol.12, No.2, 37-39頁, 1991年2
月; Fabrication ofan Insulated Gate Diamond FET fo
r High Temperature Applications, Hewettら, Interna
tional High Temperature Electronics Conference in
Albuquergue, NM, 1991年6月, 168-173頁; IGFET Fabri
cation of Homoepitaxial Diamond Using in Situ Boro
n and Lithium Doping, Fountainら, Electrochemical
Society大会, Washington, DC, 1991年5月; Diamond ME
SFET Using Ultrashallow RTPBoron Doping, Tsaiら, I
EEE Electron Device Letters, Vol.12, No.4, 157-159
頁, 1991年5月を参照。また、A.J.Tessmer, K.Das 及び
D.L.Dreifus, Polycrystalline Diamond Field-Effect
Transistors, Diamond and Related Materials I(199
2)89-92頁, Elsevier Science Publications B.V., Ams
terdam, Hollandを参照。
【００１０】
【発明が解決しようとする課題】しかしながら、垂直ダ
イヤモンドＦＥＴの開発については報告例が少なく、成
功例も報告されていない。Diamond Transistor Perform
ance and Fabrication,Geis, Proceedings of the IEE
E, Vol.79, No.5, 669-676頁, 1991年5月にはダイヤモ
ンド垂直ＦＥＴの構造が提案されている。この文献の図
２及び図３には、導体ダイヤモンド基板上に形成され、
その上に底部ドレインコンタクトと、ゲート及びソース
領域を含むホモエピタキシャルなボロンドープダイヤモ
ンド層を有する垂直型電界効果トランジスタが示されて
いる。しかし、この文献の670頁には、「現在のとこ
ろ、高導体ダイヤモンド基板を製造する上での技術的問
題が解決されていない」と書かれている。また、Device
Applications of Diamonds, Geisら, Journal of Vacu
um Society Technology, Vol.A6, No.3, 1953-1954頁,1
988年5-6月も参照。
イヤモンドＦＥＴの開発については報告例が少なく、成
功例も報告されていない。Diamond Transistor Perform
ance and Fabrication,Geis, Proceedings of the IEE
E, Vol.79, No.5, 669-676頁, 1991年5月にはダイヤモ
ンド垂直ＦＥＴの構造が提案されている。この文献の図
２及び図３には、導体ダイヤモンド基板上に形成され、
その上に底部ドレインコンタクトと、ゲート及びソース
領域を含むホモエピタキシャルなボロンドープダイヤモ
ンド層を有する垂直型電界効果トランジスタが示されて
いる。しかし、この文献の670頁には、「現在のとこ
ろ、高導体ダイヤモンド基板を製造する上での技術的問
題が解決されていない」と書かれている。また、Device
Applications of Diamonds, Geisら, Journal of Vacu
um Society Technology, Vol.A6, No.3, 1953-1954頁,1
988年5-6月も参照。
【００１１】従って、垂直型ダイヤモンド電界効果トラ
ンジスタは切望されているにも拘わらず、実施し得る垂
直型ダイヤモンド電界効果トランジスタ構造又はその製
造方法はいまのところ開示されていない。
ンジスタは切望されているにも拘わらず、実施し得る垂
直型ダイヤモンド電界効果トランジスタ構造又はその製
造方法はいまのところ開示されていない。
【００１２】本発明はかかる問題点に鑑みてなされたも
のであって、ダイヤモンドの半導体材料としての優れた
特長を生かした二重ダイヤモンドメサ垂直型電界効果ト
ランジスタ及びその製造方法を提供することを目的とす
る。
のであって、ダイヤモンドの半導体材料としての優れた
特長を生かした二重ダイヤモンドメサ垂直型電界効果ト
ランジスタ及びその製造方法を提供することを目的とす
る。
【００１３】
【課題を解決するための手段】本発明の目的は、ダイヤ
モンド層と、ダイヤモンド層に対向するダイヤモンド層
上の第１ダイヤモンドメサと、第１ダイヤモンドメサ上
の第２ダイヤモンドメサを有する垂直型電界効果トラン
ジスタにより、達成される。ダイヤモンド層及び第２ダ
イヤモンドメサは比較的高くドープされ、その間に設け
た第１ダイヤモンドメサは比較的低くドープされている
ことが望ましい。ダイヤモンド層、第１ダイヤモンドメ
サ及び第２ダイヤモンドメサは伝導型が同じであること
が望ましい。ソースコンタクトは、第１ダイヤモンドメ
サに対向する第２ダイヤモンドメサ上に形成し、ゲート
はダイヤモンド層に対向する第１ダイヤモンドメサ上に
形成する。ドレインコンタクトは、第１ダイヤモンドメ
サを通って流れるキャリアーのための垂直チャンネルを
形成するように、第１ダイヤモンドメサに隣接してダイ
ヤモンド層上に形成してもよい。このようにして、特に
大規模集積に適し、ソース、ドレイン及びゲートコンタ
クトの全てを素子の同一側の面に設けた垂直型電界効果
トランジスタを提供することができる。別の方法とし
て、ダイヤモンド層自体を非ダイヤモンド基板上に形成
させ、ダイヤモンド層に対向する非ダイヤモンド基板上
にドレインコンタクトを設けてフロントコンタクトとバ
ックコンタクトを有する垂直型電界効果トランジスタを
提供することもできる。
モンド層と、ダイヤモンド層に対向するダイヤモンド層
上の第１ダイヤモンドメサと、第１ダイヤモンドメサ上
の第２ダイヤモンドメサを有する垂直型電界効果トラン
ジスタにより、達成される。ダイヤモンド層及び第２ダ
イヤモンドメサは比較的高くドープされ、その間に設け
た第１ダイヤモンドメサは比較的低くドープされている
ことが望ましい。ダイヤモンド層、第１ダイヤモンドメ
サ及び第２ダイヤモンドメサは伝導型が同じであること
が望ましい。ソースコンタクトは、第１ダイヤモンドメ
サに対向する第２ダイヤモンドメサ上に形成し、ゲート
はダイヤモンド層に対向する第１ダイヤモンドメサ上に
形成する。ドレインコンタクトは、第１ダイヤモンドメ
サを通って流れるキャリアーのための垂直チャンネルを
形成するように、第１ダイヤモンドメサに隣接してダイ
ヤモンド層上に形成してもよい。このようにして、特に
大規模集積に適し、ソース、ドレイン及びゲートコンタ
クトの全てを素子の同一側の面に設けた垂直型電界効果
トランジスタを提供することができる。別の方法とし
て、ダイヤモンド層自体を非ダイヤモンド基板上に形成
させ、ダイヤモンド層に対向する非ダイヤモンド基板上
にドレインコンタクトを設けてフロントコンタクトとバ
ックコンタクトを有する垂直型電界効果トランジスタを
提供することもできる。
【００１４】本発明によれば、電界効果トランジスタの
集積アレイを形成することもできる。アレイは第１メサ
上に形成した複数の第２メサと、第２メサの間の第１メ
サ上に形成した複数のゲートと、第１メサに対向する各
第２メサ上に形成したソースとを有する。ドレインコン
タクトはダイヤモンド層上、又はダイヤモンド層を形成
する基板の裏面上に設け、夫々素子の集積バージョン及
び分離バージョンを提供することができる。別の方法と
して、多くのドレインコンタクトを設けることもでき
る。各第２メサは単結晶ダイヤモンドとし、粒界数を減
少させることにより、それを通る電流の伝導度を増大す
ることが望ましい。ソース及びゲートは、共通のドレイ
ン又は独立したドレインを有する独立垂直型電界効果ト
ランジスタを構成させることもできる。別の方法とし
て、ソースを共通ソースバスに接続し、ゲートを共通ゲ
ートバスに接続する各導体バイアを用いて、ソースとゲ
ートを平行に電気的に接続することもできる。このよう
にして、電気的に平行に接続された複数の独立したデバ
イスを含むパワーデバイスを形成することができる。
集積アレイを形成することもできる。アレイは第１メサ
上に形成した複数の第２メサと、第２メサの間の第１メ
サ上に形成した複数のゲートと、第１メサに対向する各
第２メサ上に形成したソースとを有する。ドレインコン
タクトはダイヤモンド層上、又はダイヤモンド層を形成
する基板の裏面上に設け、夫々素子の集積バージョン及
び分離バージョンを提供することができる。別の方法と
して、多くのドレインコンタクトを設けることもでき
る。各第２メサは単結晶ダイヤモンドとし、粒界数を減
少させることにより、それを通る電流の伝導度を増大す
ることが望ましい。ソース及びゲートは、共通のドレイ
ン又は独立したドレインを有する独立垂直型電界効果ト
ランジスタを構成させることもできる。別の方法とし
て、ソースを共通ソースバスに接続し、ゲートを共通ゲ
ートバスに接続する各導体バイアを用いて、ソースとゲ
ートを平行に電気的に接続することもできる。このよう
にして、電気的に平行に接続された複数の独立したデバ
イスを含むパワーデバイスを形成することができる。
【００１５】また、別の実施例では、第２のメサを第１
メサ上の複数のゲートコンタクト上にのばして、共通の
ソース領域を形成することもできる。次いで、共通ソー
スコンタクトを共通ソース領域上に形成する。
メサ上の複数のゲートコンタクト上にのばして、共通の
ソース領域を形成することもできる。次いで、共通ソー
スコンタクトを共通ソース領域上に形成する。
【００１６】本発明に係る二重ダイヤモンドメサ垂直型
電界効果トランジスタは、ダイヤモンド層上に第１及び
第２メサを選択的に成長させることにより形成すること
ができる。別の方法として、第１及び第２メサをダイヤ
モンド層上でエッチング形成することもできる。複数の
ゲート上の共通ソースコンタクトは、第１のダイヤモン
ドメサ上に第２ダイヤモンドメサを選択的にエピタキシ
ャル水平成長させた後、メタライズ処理することによっ
て形成することができる。このようにして、分離又は集
積回路としての利用に適した二重ダイヤモンドメサ垂直
型電界効果トランジスタが形成される。
電界効果トランジスタは、ダイヤモンド層上に第１及び
第２メサを選択的に成長させることにより形成すること
ができる。別の方法として、第１及び第２メサをダイヤ
モンド層上でエッチング形成することもできる。複数の
ゲート上の共通ソースコンタクトは、第１のダイヤモン
ドメサ上に第２ダイヤモンドメサを選択的にエピタキシ
ャル水平成長させた後、メタライズ処理することによっ
て形成することができる。このようにして、分離又は集
積回路としての利用に適した二重ダイヤモンドメサ垂直
型電界効果トランジスタが形成される。
【００１７】
【実施例】次に、本発明の好適実施例を示した添付図面
を参照し、本発明を更に詳しく説明する。しかし、本発
明は種々の形態で実施することができ、その構成は以下
に記載する実施例に限定されるものではなく、むしろ本
開示が十分かつ完全であり、当該技術分野の専門家に本
発明の範囲を十分に伝達するために、これらの実施例を
提示するものである。図面において、層及び領域の厚さ
は、明確にすることを目的に、誇張して示した。同一要
素は、いずれも同一の符号で表示する。
を参照し、本発明を更に詳しく説明する。しかし、本発
明は種々の形態で実施することができ、その構成は以下
に記載する実施例に限定されるものではなく、むしろ本
開示が十分かつ完全であり、当該技術分野の専門家に本
発明の範囲を十分に伝達するために、これらの実施例を
提示するものである。図面において、層及び領域の厚さ
は、明確にすることを目的に、誇張して示した。同一要
素は、いずれも同一の符号で表示する。
【００１８】図１は、本発明の第１実施例に係る二重ダ
イヤモンドメサ垂直型電界効果トランジスタ２１を示す
断面図である。トランジスタ２１は、第１面３１ａと第
２面３１ｂを有する高ドープダイヤモンド層３１を有す
る。ダイヤモンド層３１は第１伝導型の高ドープ層であ
ることが好ましい。例えば、ダイヤモンド層３１はドー
パント濃度１０19〜１０20原子・ｃｍ-3でボロンドープ
したｐ+層とすることができる。そのほかのドーパント
として、元素周期律表の３ｂ群の元素を使用してもよ
い。また、５ａ群の元素等公知のドーパントを使用し
て、ｎ+基板を形成してもよい。高ドープダイヤモンド
層３１の厚さは、約０．５μｍを超えるのが望ましい。
イヤモンドメサ垂直型電界効果トランジスタ２１を示す
断面図である。トランジスタ２１は、第１面３１ａと第
２面３１ｂを有する高ドープダイヤモンド層３１を有す
る。ダイヤモンド層３１は第１伝導型の高ドープ層であ
ることが好ましい。例えば、ダイヤモンド層３１はドー
パント濃度１０19〜１０20原子・ｃｍ-3でボロンドープ
したｐ+層とすることができる。そのほかのドーパント
として、元素周期律表の３ｂ群の元素を使用してもよ
い。また、５ａ群の元素等公知のドーパントを使用し
て、ｎ+基板を形成してもよい。高ドープダイヤモンド
層３１の厚さは、約０．５μｍを超えるのが望ましい。
【００１９】図１の第１ダイヤモンドメサ３２は、ダイ
ヤモンド層３１の第１面３１ａ上に形成する。第１ダイ
ヤモンドメサ３２は、ダイヤモンド層３１と同じ伝導型
で、低ドープであることが望ましい。例えば、約１０16
〜１０18原子・ｃｍ-3でボロンドープし、ｐ型とするこ
ともできる。第１ダイヤモンドメサ３２の厚さは、約１
μｍから約５μｍの範囲にあることが望ましい。第２の
ダイヤモンドメサ３３はダイヤモンド層３１に対向する
第１ダイヤモンドメサ３２上に形成する。第２ダイヤモ
ンドメサは低ドープであることが望ましく、ダイヤモン
ド層３１と同じ伝導型の高ドープ部位３３ｂを含むこと
が望ましい。例えば、第２メサ３３は１０16〜１０18原
子・ｃｍ-3のドーピング濃度でボロンドープし、部位３
３ｂは１０19〜１０20原子・ｃｍ-3でドーピングするこ
とができる。第２メサ３３の厚さは、約０．５μｍから
約２μｍの範囲にあることが望ましい。
ヤモンド層３１の第１面３１ａ上に形成する。第１ダイ
ヤモンドメサ３２は、ダイヤモンド層３１と同じ伝導型
で、低ドープであることが望ましい。例えば、約１０16
〜１０18原子・ｃｍ-3でボロンドープし、ｐ型とするこ
ともできる。第１ダイヤモンドメサ３２の厚さは、約１
μｍから約５μｍの範囲にあることが望ましい。第２の
ダイヤモンドメサ３３はダイヤモンド層３１に対向する
第１ダイヤモンドメサ３２上に形成する。第２ダイヤモ
ンドメサは低ドープであることが望ましく、ダイヤモン
ド層３１と同じ伝導型の高ドープ部位３３ｂを含むこと
が望ましい。例えば、第２メサ３３は１０16〜１０18原
子・ｃｍ-3のドーピング濃度でボロンドープし、部位３
３ｂは１０19〜１０20原子・ｃｍ-3でドーピングするこ
とができる。第２メサ３３の厚さは、約０．５μｍから
約２μｍの範囲にあることが望ましい。
【００２０】第１ダイヤモンドメサ３２に対向する第２
ダイヤモンドメサ３３上には、ソースコンタクト３４を
設ける。ソースコンタクトはオーミックコンタクトを形
成するのが望ましく、チタン等の高融点金属層上に金等
の非高融点金属のパシベーション層を形成するなどして
二層構成としてもよい。ソースコンタクトは、その他の
公知の構成としてもよい。
ダイヤモンドメサ３３上には、ソースコンタクト３４を
設ける。ソースコンタクトはオーミックコンタクトを形
成するのが望ましく、チタン等の高融点金属層上に金等
の非高融点金属のパシベーション層を形成するなどして
二層構成としてもよい。ソースコンタクトは、その他の
公知の構成としてもよい。
【００２１】ゲートコンタクト３５は、ダイヤモンド層
３１に対向する第１ダイヤモンドメサ３２上に、第２ダ
イヤモンドメサ３３に隣接して設ける。ゲートコンタク
ト３５と第１ダイヤモンドメサ３２との間に、ゲート絶
縁層３６を設けてもよい。ゲート絶縁層３６は二酸化珪
素で形成することが望ましい。ゲート絶縁層３６は、厚
さが約１００Å〜１０００Å、望ましくは約６００Åの
厚いゲート絶縁層であってもよく、約２０Å未満のよう
な薄いゲート絶縁層として、ゲート電極３５と第１ダイ
ヤモンドメサ３２との間にキャリアーのトンネリングを
させてもよい。
３１に対向する第１ダイヤモンドメサ３２上に、第２ダ
イヤモンドメサ３３に隣接して設ける。ゲートコンタク
ト３５と第１ダイヤモンドメサ３２との間に、ゲート絶
縁層３６を設けてもよい。ゲート絶縁層３６は二酸化珪
素で形成することが望ましい。ゲート絶縁層３６は、厚
さが約１００Å〜１０００Å、望ましくは約６００Åの
厚いゲート絶縁層であってもよく、約２０Å未満のよう
な薄いゲート絶縁層として、ゲート電極３５と第１ダイ
ヤモンドメサ３２との間にキャリアーのトンネリングを
させてもよい。
【００２２】厚いゲート絶縁層３６は、接合型電界効果
トランジスタ（ＪＦＥＴ）、例えばｐ−ｎ接合型電界効
果トランジスタ又は金属酸化物半導体電界効果トランジ
スタ（ＭＯＳＦＥＴ）と同様な動作をもたらす。薄いゲ
ート絶縁層３６は、金属絶縁物半導体電界効果トランジ
スタ（ＭＩＳＦＥＴ）と同じように動作する。また、ゲ
ート絶縁層３６を取り除いて、金属半導体電界効果トラ
ンジスタ（ＭＥＳＦＥＴ）と同じように動作させること
もできる。Shiomiら, Characterization of Boron-Dope
d Diamond Epitaxial Films and Applications for Hig
h-Voltage Schottky Diodes and MESFETs, 1991 MRS Co
nference Proceedings, 975-980頁参照。そのほかのオ
ーミック及び整流ゲートコンタクトも使用できること
は、当該技術分野の専門家にとって容易に理解できる。
例えば、比較的低ドープのダイヤモンド層上に非ドープ
ダイヤモンド層を形成し、更にその上に比較的高ドープ
の縮退ダイヤモンド層を形成させ、この比較的高ドープ
の縮退ダイヤモンド層上に金属オーミックコンタクトを
形成させてなる全ダイヤモンド整流コンタクトも使用す
ることができる。別の方法として、Dreschhoffら，米国
特許4,929,489, Method of Makingand Using Selective
Conductive Regions in Diamond Layers に開示されて
いるように、ダイヤモンド層の部分を伝導性グラファイ
トに変換することもできる。
トランジスタ（ＪＦＥＴ）、例えばｐ−ｎ接合型電界効
果トランジスタ又は金属酸化物半導体電界効果トランジ
スタ（ＭＯＳＦＥＴ）と同様な動作をもたらす。薄いゲ
ート絶縁層３６は、金属絶縁物半導体電界効果トランジ
スタ（ＭＩＳＦＥＴ）と同じように動作する。また、ゲ
ート絶縁層３６を取り除いて、金属半導体電界効果トラ
ンジスタ（ＭＥＳＦＥＴ）と同じように動作させること
もできる。Shiomiら, Characterization of Boron-Dope
d Diamond Epitaxial Films and Applications for Hig
h-Voltage Schottky Diodes and MESFETs, 1991 MRS Co
nference Proceedings, 975-980頁参照。そのほかのオ
ーミック及び整流ゲートコンタクトも使用できること
は、当該技術分野の専門家にとって容易に理解できる。
例えば、比較的低ドープのダイヤモンド層上に非ドープ
ダイヤモンド層を形成し、更にその上に比較的高ドープ
の縮退ダイヤモンド層を形成させ、この比較的高ドープ
の縮退ダイヤモンド層上に金属オーミックコンタクトを
形成させてなる全ダイヤモンド整流コンタクトも使用す
ることができる。別の方法として、Dreschhoffら，米国
特許4,929,489, Method of Makingand Using Selective
Conductive Regions in Diamond Layers に開示されて
いるように、ダイヤモンド層の部分を伝導性グラファイ
トに変換することもできる。
【００２３】更に、図１に示したように、ダイヤモンド
層３１の第１面３１ａ上には、第１ダイヤモンドメサ３
２に隣接してドレインコンタクト３７を設ける。ドレイ
ンコンタクト３７は、金属の単層、二層又はその他の公
知の構成であってもよい。パシベーション層３９は、例
えば厚さが約０．５μｍから約５μｍの二酸化珪素であ
り、素子の露出面上に形成してもよい。不活性層３９
は、ゲートコンタクトが設けてあれば、それと連続して
いてもよい。ソースコンタクト３４、ゲートコンタクト
３５及びドレインコンタクト３７は、夫々水平切断面が
円形又は多角形であって、リング状又は柱状であること
が望ましい。
層３１の第１面３１ａ上には、第１ダイヤモンドメサ３
２に隣接してドレインコンタクト３７を設ける。ドレイ
ンコンタクト３７は、金属の単層、二層又はその他の公
知の構成であってもよい。パシベーション層３９は、例
えば厚さが約０．５μｍから約５μｍの二酸化珪素であ
り、素子の露出面上に形成してもよい。不活性層３９
は、ゲートコンタクトが設けてあれば、それと連続して
いてもよい。ソースコンタクト３４、ゲートコンタクト
３５及びドレインコンタクト３７は、夫々水平切断面が
円形又は多角形であって、リング状又は柱状であること
が望ましい。
【００２４】ソースコンタクト３４とドレインコンタク
ト３７の間に適当な電圧を印加すると、第１ダイヤモン
ドメサ３２中に垂直なチャンネル３２ａが形成され、第
１ダイヤモンドメサ３２を通って、ダイヤモンド層３１
の対向する面３１ａ、３１ｂ及び対向する第１及び第２
ダイヤモンドメサ３２及び３３の面を横切って、ソース
３４からドレイン３７に向けてキャリアの移動が起こ
る。このようにして、垂直型電界効果トランジスタが形
成される。ソース領域とドレイン領域が逆になっていて
もよいことは、当該技術分野の専門家にとって容易に理
解できる。
ト３７の間に適当な電圧を印加すると、第１ダイヤモン
ドメサ３２中に垂直なチャンネル３２ａが形成され、第
１ダイヤモンドメサ３２を通って、ダイヤモンド層３１
の対向する面３１ａ、３１ｂ及び対向する第１及び第２
ダイヤモンドメサ３２及び３３の面を横切って、ソース
３４からドレイン３７に向けてキャリアの移動が起こ
る。このようにして、垂直型電界効果トランジスタが形
成される。ソース領域とドレイン領域が逆になっていて
もよいことは、当該技術分野の専門家にとって容易に理
解できる。
【００２５】ダイヤモンド層３１、第１ダイヤモンドメ
サ３２及び第２ダイヤモンドメサ３３はヘテロエピタキ
シャル層、即ち一体構造の単結晶ダイヤモンド構造であ
ることが好ましい。単結晶ダイヤモンド層を形成し易い
ように、ダイヤモンド層３１の第２面３１ｂ上に非ダイ
ヤモンド基板３８を設けてもよい。単結晶ダイヤモンド
層３１を形成し易すくするため、非ダイヤモンド基板３
８は結晶炭化珪素、立方晶窒化ボロン、結晶銅又は結晶
ニッケルが好ましい。単結晶ダイヤモンド層を形成させ
るため、基板３８の格子はできるだけ単結晶ダイヤモン
ド層３１に近いことが望ましい。格子を整合させること
により、両層は原子的重ね合わせ状態、即ち結晶構造が
相互に整列した状態になる。格子の整合は、ダイヤモン
ド基板と非ダイヤモンド基板の格子定数（”ａ”）の差
に関係し、これは格子不整合という語で代表される。格
子不整合は、ダイヤモンドの格子定数に対して約７％未
満、好ましくは約４％未満、更に好ましくは約２％未満
である。格子が一致しないと、強い原子結合が起こり、
原子界面が乱れる。
サ３２及び第２ダイヤモンドメサ３３はヘテロエピタキ
シャル層、即ち一体構造の単結晶ダイヤモンド構造であ
ることが好ましい。単結晶ダイヤモンド層を形成し易い
ように、ダイヤモンド層３１の第２面３１ｂ上に非ダイ
ヤモンド基板３８を設けてもよい。単結晶ダイヤモンド
層３１を形成し易すくするため、非ダイヤモンド基板３
８は結晶炭化珪素、立方晶窒化ボロン、結晶銅又は結晶
ニッケルが好ましい。単結晶ダイヤモンド層を形成させ
るため、基板３８の格子はできるだけ単結晶ダイヤモン
ド層３１に近いことが望ましい。格子を整合させること
により、両層は原子的重ね合わせ状態、即ち結晶構造が
相互に整列した状態になる。格子の整合は、ダイヤモン
ド基板と非ダイヤモンド基板の格子定数（”ａ”）の差
に関係し、これは格子不整合という語で代表される。格
子不整合は、ダイヤモンドの格子定数に対して約７％未
満、好ましくは約４％未満、更に好ましくは約２％未満
である。格子が一致しないと、強い原子結合が起こり、
原子界面が乱れる。
【００２６】非ダイヤモンド基板３８は安定な金属炭化
物の含有量ができるだけ少ないことが望ましく、それに
よって高温下でも炭化物の生成を避けることができる。
非ダイヤモンド基板３８は、ダイヤモンドと格子ができ
るだけ近いものを選ぶことが望ましい。特に、ダイヤモ
ンドの格子定数は３．５６６８Åであり、ニッケルの格
子定数は３．５２３８Åであるので、格子不整合は約
１．２％となる。銅の格子定数は３．６１５３Åであ
り、ダイヤモンドとの格子不整合は約１．４％となる。
伝導金属基板と整合する格子を使用すると、基板自体が
ドレインコンタクトを有し、面３１ａに別のドレインコ
ンタクトを設ける必要がない。
物の含有量ができるだけ少ないことが望ましく、それに
よって高温下でも炭化物の生成を避けることができる。
非ダイヤモンド基板３８は、ダイヤモンドと格子ができ
るだけ近いものを選ぶことが望ましい。特に、ダイヤモ
ンドの格子定数は３．５６６８Åであり、ニッケルの格
子定数は３．５２３８Åであるので、格子不整合は約
１．２％となる。銅の格子定数は３．６１５３Åであ
り、ダイヤモンドとの格子不整合は約１．４％となる。
伝導金属基板と整合する格子を使用すると、基板自体が
ドレインコンタクトを有し、面３１ａに別のドレインコ
ンタクトを設ける必要がない。
【００２７】別の方法として、ダイヤモンド層３１、第
１ダイヤモンドメサ３２及び第２ダイヤモンドメサ３３
のいずれか一つ又はそれ以上が多結晶ダイヤモンドであ
ってもよい。多結晶ダイヤモンド層３１を形成させるた
めには、非ダイヤモンド基板３８は高ドープ単結晶シリ
コン基板であることが望ましい。このようにして形成し
た垂直型電界効果トランジスタは、高電圧及び高電流処
理能力を有し、粒界発生の幾何学的形状のため、対応す
る横型（水平）チャンネル素子に比較して粒界の影響を
受けにくい。当該技術分野の専門家にとっては公知の事
実であるが、平均粒径約１５〜２０μｍの多結晶ダイヤ
モンド粒子は高ドープ単結晶シリコン基板上に再現性が
高く、かつ繰り返して生成させることができる。平均粒
径の大きなものも、小さいものも生成させることができ
る。第２ダイヤモンドメサ３３は、粒界を最小限にとど
めて電流量を増大させるため、ダイヤモンドの単一結晶
粒であることが望ましい。
１ダイヤモンドメサ３２及び第２ダイヤモンドメサ３３
のいずれか一つ又はそれ以上が多結晶ダイヤモンドであ
ってもよい。多結晶ダイヤモンド層３１を形成させるた
めには、非ダイヤモンド基板３８は高ドープ単結晶シリ
コン基板であることが望ましい。このようにして形成し
た垂直型電界効果トランジスタは、高電圧及び高電流処
理能力を有し、粒界発生の幾何学的形状のため、対応す
る横型（水平）チャンネル素子に比較して粒界の影響を
受けにくい。当該技術分野の専門家にとっては公知の事
実であるが、平均粒径約１５〜２０μｍの多結晶ダイヤ
モンド粒子は高ドープ単結晶シリコン基板上に再現性が
高く、かつ繰り返して生成させることができる。平均粒
径の大きなものも、小さいものも生成させることができ
る。第２ダイヤモンドメサ３３は、粒界を最小限にとど
めて電流量を増大させるため、ダイヤモンドの単一結晶
粒であることが望ましい。
【００２８】図１に示した二重ダイヤモンドメサ垂直型
電界効果トランジスタ２１は、ソースコンタクト３４、
ゲートコンタクト３５及びドレインコンタクト３７をダ
イヤモンド層３１の上面３１ａ上に直接設けることがで
きるので、特に大規模集積に適している。ダイヤモンド
層３１の底面３１ｂにはソース、ドレイン及びゲートコ
ンタクトが設けられていないので、素子２１の大規模集
積が可能となる。しかし、当該技術分野の専門家にとっ
ては、ドレインコンタクト３７をダイヤモンド層３１の
底面３１ｂに形成させることによって、高出力処理分離
型素子が得られることは容易に推察し得ることである。
電界効果トランジスタ２１は、ソースコンタクト３４、
ゲートコンタクト３５及びドレインコンタクト３７をダ
イヤモンド層３１の上面３１ａ上に直接設けることがで
きるので、特に大規模集積に適している。ダイヤモンド
層３１の底面３１ｂにはソース、ドレイン及びゲートコ
ンタクトが設けられていないので、素子２１の大規模集
積が可能となる。しかし、当該技術分野の専門家にとっ
ては、ドレインコンタクト３７をダイヤモンド層３１の
底面３１ｂに形成させることによって、高出力処理分離
型素子が得られることは容易に推察し得ることである。
【００２９】図２は、本発明の第２実施例を示す断面図
である。この第２の実施例の二重ダイヤモンドメサ垂直
型電界効果トランジスタ２２は、基板３１の底面３１ｂ
上に形成したドレインコンタクト３７を有するものであ
る。本実施例において、基板３１は伝導性基板であるこ
とが望ましく、別にドレインコンタクト３７を必要とし
ない。
である。この第２の実施例の二重ダイヤモンドメサ垂直
型電界効果トランジスタ２２は、基板３１の底面３１ｂ
上に形成したドレインコンタクト３７を有するものであ
る。本実施例において、基板３１は伝導性基板であるこ
とが望ましく、別にドレインコンタクト３７を必要とし
ない。
【００３０】次に、図３を参照して、本発明の第３の実
施例に係る二重ダイヤモンドメサ電界効果トランジスタ
２３について説明する。本実施例においては、複数の第
２メサ３３が第１ダイヤモンドメサ３２上に形成されて
いる。第２メサ３３の上部３３ｂは高ドープ部位であ
る。第１ダイヤモンドメサ３２上には、第２ダイヤモン
ドメサ３３に隣接して複数のゲートコンタクト３５が形
成され、各第２ダイヤモンドメサ３３上にはソースコン
タクト３４が形成されている。各ソースコンタクト３４
及びゲートコンタクト３５は、独立して動作させて、共
通のドレインコンタクト３７を有する複数の垂直型電界
効果トランジスタを形成することができる。
施例に係る二重ダイヤモンドメサ電界効果トランジスタ
２３について説明する。本実施例においては、複数の第
２メサ３３が第１ダイヤモンドメサ３２上に形成されて
いる。第２メサ３３の上部３３ｂは高ドープ部位であ
る。第１ダイヤモンドメサ３２上には、第２ダイヤモン
ドメサ３３に隣接して複数のゲートコンタクト３５が形
成され、各第２ダイヤモンドメサ３３上にはソースコン
タクト３４が形成されている。各ソースコンタクト３４
及びゲートコンタクト３５は、独立して動作させて、共
通のドレインコンタクト３７を有する複数の垂直型電界
効果トランジスタを形成することができる。
【００３１】別の方法として、図４に示したように、対
応する複数のドレインコンタクト３７をダイヤモンド基
板３１の底面３１ｂ上に形成することによって、複数の
独立した垂直型電界効果トランジスタを提供することも
できる。多結晶ダイヤモンドの第２メサ３３を設ける場
合、ソースコンタクト３４の少なくとも一つが、好まし
くはその多くが、最も好ましくはその全てが、多結晶ダ
イヤモンドの平均粒径よりも小さいことが望ましい。ま
た、各第２メサ３３がダイヤモンドの単一結晶粒からな
っていることが望ましい。ゲートコンタクト３５の少な
くとも一つ又はそれ以上が、最も好ましくはその全てが
多結晶第１メサ３２の多結晶ダイヤモンド粒径よりも小
さいことが望ましい。従って、各垂直型電界効果トラン
ジスタは、ほとんど１粒界内で作動し、統計学的に多く
のトランジスタがただ１個の粒子上にあり、粒界にまた
がって動作しないのが望ましい。
応する複数のドレインコンタクト３７をダイヤモンド基
板３１の底面３１ｂ上に形成することによって、複数の
独立した垂直型電界効果トランジスタを提供することも
できる。多結晶ダイヤモンドの第２メサ３３を設ける場
合、ソースコンタクト３４の少なくとも一つが、好まし
くはその多くが、最も好ましくはその全てが、多結晶ダ
イヤモンドの平均粒径よりも小さいことが望ましい。ま
た、各第２メサ３３がダイヤモンドの単一結晶粒からな
っていることが望ましい。ゲートコンタクト３５の少な
くとも一つ又はそれ以上が、最も好ましくはその全てが
多結晶第１メサ３２の多結晶ダイヤモンド粒径よりも小
さいことが望ましい。従って、各垂直型電界効果トラン
ジスタは、ほとんど１粒界内で作動し、統計学的に多く
のトランジスタがただ１個の粒子上にあり、粒界にまた
がって動作しないのが望ましい。
【００３２】次に、図５を参照して本発明の第５実施例
について説明する。ゲートバイアス４１はゲート３５の
一部又は全てをゲートメタライズ層４２に電気的に接続
するために使用し、ソースバイアス４３はソースコンタ
クト３４の一部又は全てをソースメタライズ層４４に接
続するために使用することができる。ゲートバイアス４
１、ゲートメタライズ層４２、ソースバイアス４３及び
ソースメタライズ層４４は絶縁層４９内に形成されてい
る。従って、並列接続した複数の半導体素子を用い、高
電圧及び高電流を処理できる出力素子２５を形成するこ
とができる。
について説明する。ゲートバイアス４１はゲート３５の
一部又は全てをゲートメタライズ層４２に電気的に接続
するために使用し、ソースバイアス４３はソースコンタ
クト３４の一部又は全てをソースメタライズ層４４に接
続するために使用することができる。ゲートバイアス４
１、ゲートメタライズ層４２、ソースバイアス４３及び
ソースメタライズ層４４は絶縁層４９内に形成されてい
る。従って、並列接続した複数の半導体素子を用い、高
電圧及び高電流を処理できる出力素子２５を形成するこ
とができる。
【００３３】次に、図６を参照して、本発明の第６の実
施例に係る垂直型電界効果トランジスタ２６について説
明する。本実施例において、第２ダイヤモンドメサ３３
はゲートコンタクト３５上に伸び、第２ダイヤモンドメ
サの連続した上部３３ａを形成している。第２メサの連
続した上部には、ソースコンタクト３４が形成されてい
る。第２ダイヤモンドメサ３３の上部には、高ドープｐ
+層３３ｂが形成されている。ゲートコンタクト３５は
絶縁層、即ちゲート絶縁層３６及びパシベーション層３
９により取り囲まれている。当該技術分野の専門家にと
っては、ゲート絶縁層３６とパシベーション層３９が連
続していてもよいことは容易に予想することができる。
また、当該技術分野の専門家にとっては、第２メサ３３
とゲートコンタクト３５の間にボイド４５を設けてもよ
いことは容易に想像できる。しかし、ゲート電極コンタ
クトを直接層３２に設けることにより、効果的なゲート
コントロールが得られる。
施例に係る垂直型電界効果トランジスタ２６について説
明する。本実施例において、第２ダイヤモンドメサ３３
はゲートコンタクト３５上に伸び、第２ダイヤモンドメ
サの連続した上部３３ａを形成している。第２メサの連
続した上部には、ソースコンタクト３４が形成されてい
る。第２ダイヤモンドメサ３３の上部には、高ドープｐ
+層３３ｂが形成されている。ゲートコンタクト３５は
絶縁層、即ちゲート絶縁層３６及びパシベーション層３
９により取り囲まれている。当該技術分野の専門家にと
っては、ゲート絶縁層３６とパシベーション層３９が連
続していてもよいことは容易に予想することができる。
また、当該技術分野の専門家にとっては、第２メサ３３
とゲートコンタクト３５の間にボイド４５を設けてもよ
いことは容易に想像できる。しかし、ゲート電極コンタ
クトを直接層３２に設けることにより、効果的なゲート
コントロールが得られる。
【００３４】図７は図６の別の実施例を説明するもので
あり、ここでトランジスタ２７は基板３１の底面に設け
たドレインコンタクト３７を有する。
あり、ここでトランジスタ２７は基板３１の底面に設け
たドレインコンタクト３７を有する。
【００３５】次に、図８（ａ）乃至８（ｃ）を参照し
て、図１の二重ダイヤモンドメサ垂直型電界効果トラン
ジスタ２１及び図２のトランジスタ２２の製造方法につ
いて説明する。図８（ａ）に示したように、非ダイヤモ
ンド基板３８上には、公知の方法を用いてボロンドープ
第１ダイヤモンド層３１が形成されている。既に述べた
ように、単結晶ダイヤモンド層３１の形成を容易にする
ため、非ダイヤモンド基板は、好ましくは厚さが２００
μｍ〜５００μｍの結晶炭化珪素、立方晶窒化ボロン、
結晶銅又は結晶ニッケルであることが望ましい。別の方
法として、多結晶第１ダイヤモンド層３１を形成するた
め、非ダイヤモンド基板３８は低抵抗で、即ち約０．０
０１Ω・ｃｍ未満で、１０19〜１０20原子・ｃｍ-3の濃
度でボロンドープした単結晶シリコンウエハであること
が望ましい。基板は、公知の方法を用いて研磨すること
が望ましい。単結晶ダイヤモンド層３１は、ソースガス
として０．５％ＣＨ4／Ｈ2、ドーパントガスとしてＢ2
Ｈ6を用い、総ガス圧３１．５Ｔｏｒｒ、基板温度８０
０℃でマイクロ波化学気相蒸着法により成長させること
ができる。また、当該技術分野の専門家にとっては、ア
ンドープダイヤモンドの緩衝層（図示せず）を基板３８
とダイヤモンド層３１の間に設けてもよいことは容易に
推測できる。
て、図１の二重ダイヤモンドメサ垂直型電界効果トラン
ジスタ２１及び図２のトランジスタ２２の製造方法につ
いて説明する。図８（ａ）に示したように、非ダイヤモ
ンド基板３８上には、公知の方法を用いてボロンドープ
第１ダイヤモンド層３１が形成されている。既に述べた
ように、単結晶ダイヤモンド層３１の形成を容易にする
ため、非ダイヤモンド基板は、好ましくは厚さが２００
μｍ〜５００μｍの結晶炭化珪素、立方晶窒化ボロン、
結晶銅又は結晶ニッケルであることが望ましい。別の方
法として、多結晶第１ダイヤモンド層３１を形成するた
め、非ダイヤモンド基板３８は低抵抗で、即ち約０．０
０１Ω・ｃｍ未満で、１０19〜１０20原子・ｃｍ-3の濃
度でボロンドープした単結晶シリコンウエハであること
が望ましい。基板は、公知の方法を用いて研磨すること
が望ましい。単結晶ダイヤモンド層３１は、ソースガス
として０．５％ＣＨ4／Ｈ2、ドーパントガスとしてＢ2
Ｈ6を用い、総ガス圧３１．５Ｔｏｒｒ、基板温度８０
０℃でマイクロ波化学気相蒸着法により成長させること
ができる。また、当該技術分野の専門家にとっては、ア
ンドープダイヤモンドの緩衝層（図示せず）を基板３８
とダイヤモンド層３１の間に設けてもよいことは容易に
推測できる。
【００３６】図８（ｂ）には、ダイヤモンド層３１上に
第１ダイヤモンドメサ３２が形成されている。第１ダイ
ヤモンドメサは低ドープ、即ち約１０17〜１０18原子・
ｃｍ-3の濃度でボロンドープされていることが望まし
い。第１ダイヤモンドメサ３２は、二酸化珪素マスク等
のマスク（図示せず）をフォトリソグラフィー法で設
け、層３１のこれらのマスクにより露出した部位上に層
３２を選択的にホモエピタキシャル成長させることによ
り形成することができる。別の方法として、ブランケッ
ト状のダイヤモンド層を形成した後、エッチングして第
１メサ３２を形成することもできる。
第１ダイヤモンドメサ３２が形成されている。第１ダイ
ヤモンドメサは低ドープ、即ち約１０17〜１０18原子・
ｃｍ-3の濃度でボロンドープされていることが望まし
い。第１ダイヤモンドメサ３２は、二酸化珪素マスク等
のマスク（図示せず）をフォトリソグラフィー法で設
け、層３１のこれらのマスクにより露出した部位上に層
３２を選択的にホモエピタキシャル成長させることによ
り形成することができる。別の方法として、ブランケッ
ト状のダイヤモンド層を形成した後、エッチングして第
１メサ３２を形成することもできる。
【００３７】図８（ｃ）は、第１ダイヤモンドメサ３２
上に形成した第２ダイヤモンドメサ３３を示している。
第２ダイヤモンドメサ３３は、低ドープ部位の上部３３
ｂを高ドープすることが望ましい。第２ダイヤモンドメ
サ３３は、第１ダイヤモンドメサ３２上にマスクを形成
し、次いで第１ダイヤモンドメサ３２の露出部位上に第
２ダイヤモンドメサ３３を選択的にホモエピタキシャル
成長させることにより形成することができる。別の方法
として、ブランケット層をホモエピタキシャルに形成
し、第２ダイヤモンドメサ３３をエッチングにより形成
してもよい。図８（ｃ）の構造を形成した後、ソース、
ドレイン及びゲートコンタクトを設けて図１又は図２の
構造を形成する。
上に形成した第２ダイヤモンドメサ３３を示している。
第２ダイヤモンドメサ３３は、低ドープ部位の上部３３
ｂを高ドープすることが望ましい。第２ダイヤモンドメ
サ３３は、第１ダイヤモンドメサ３２上にマスクを形成
し、次いで第１ダイヤモンドメサ３２の露出部位上に第
２ダイヤモンドメサ３３を選択的にホモエピタキシャル
成長させることにより形成することができる。別の方法
として、ブランケット層をホモエピタキシャルに形成
し、第２ダイヤモンドメサ３３をエッチングにより形成
してもよい。図８（ｃ）の構造を形成した後、ソース、
ドレイン及びゲートコンタクトを設けて図１又は図２の
構造を形成する。
【００３８】当該技術分野の専門家にとっては、その後
のエピタキシャル成長中のストレスを軽減するため、ダ
イヤモンド層３１、第１ダイヤモンドメサ３２及び第２
ダイヤモンドメサ３３の上面を研磨することが好ましい
ことは容易に想像できる。研磨は、米国特許4,643,161,
Kim, Method of Machinig Hard and Brittle Material
に記載されている方法を用いて行うことができる。その
ほかの研磨法を用いてもよい。
のエピタキシャル成長中のストレスを軽減するため、ダ
イヤモンド層３１、第１ダイヤモンドメサ３２及び第２
ダイヤモンドメサ３３の上面を研磨することが好ましい
ことは容易に想像できる。研磨は、米国特許4,643,161,
Kim, Method of Machinig Hard and Brittle Material
に記載されている方法を用いて行うことができる。その
ほかの研磨法を用いてもよい。
【００３９】ソースコンタクト３４は、高融点金属層、
好ましくは厚さが約２００Åから約４００Åのチタンを
第２メサ３３上に設けることにより形成することができ
る。当該技術分野の専門家にとっては、その他の高融点
金属も使用できることは容易に理解できる。次いで、好
ましくは厚さが約１０００Åから約１５００Åの金のパ
シベーション層を高融点金属層上に形成する。その他の
パシベーション層も使用することができる。更に、約８
００℃から約８５０℃の温度で約１５分間から約９０分
間アニーリングを行い、少なくともチタン層の一部を炭
化チタンに変える。このようにして低抵抗ソースコンタ
クトが得られる。上述のソースコンタクトの製造法は、
Moazedら、 A Thermally Activated SolidState Reactio
n Process for Fabricating Ohmic Contacts to Semico
nducting Diamond, Applied Physics Journal, Vol.68,
No.5, 1990年9月に記載されているダイヤモンド上にオ
ーミックコンタクトを形成する方法と同じである。
好ましくは厚さが約２００Åから約４００Åのチタンを
第２メサ３３上に設けることにより形成することができ
る。当該技術分野の専門家にとっては、その他の高融点
金属も使用できることは容易に理解できる。次いで、好
ましくは厚さが約１０００Åから約１５００Åの金のパ
シベーション層を高融点金属層上に形成する。その他の
パシベーション層も使用することができる。更に、約８
００℃から約８５０℃の温度で約１５分間から約９０分
間アニーリングを行い、少なくともチタン層の一部を炭
化チタンに変える。このようにして低抵抗ソースコンタ
クトが得られる。上述のソースコンタクトの製造法は、
Moazedら、 A Thermally Activated SolidState Reactio
n Process for Fabricating Ohmic Contacts to Semico
nducting Diamond, Applied Physics Journal, Vol.68,
No.5, 1990年9月に記載されているダイヤモンド上にオ
ーミックコンタクトを形成する方法と同じである。
【００４０】必要であれば、ゲート絶縁層３６及びパシ
ベーション層３９を二酸化珪素で形成し、その形成は化
学蒸着法又はプラズマ化学気相蒸着法等の従来の方法に
より蒸着させることができる。絶縁ダイヤモンド、窒化
珪素又は酸化アルミニウム等を含むその他のゲート絶縁
層３６を使用することもできる。ゲートコンタクト３５
は、多結晶シリコン又は金又はその他従来使用されてい
る導体層で形成することができる。また、ドレインコン
タクト３７も、従来使用されている金又はその他の導体
層で形成することができる。次いで、適当なアニーリン
グを行ってもよい。
ベーション層３９を二酸化珪素で形成し、その形成は化
学蒸着法又はプラズマ化学気相蒸着法等の従来の方法に
より蒸着させることができる。絶縁ダイヤモンド、窒化
珪素又は酸化アルミニウム等を含むその他のゲート絶縁
層３６を使用することもできる。ゲートコンタクト３５
は、多結晶シリコン又は金又はその他従来使用されてい
る導体層で形成することができる。また、ドレインコン
タクト３７も、従来使用されている金又はその他の導体
層で形成することができる。次いで、適当なアニーリン
グを行ってもよい。
【００４１】次に、図９（ａ）乃至９（ｄ）を参照し
て、図３に示す二重ダイヤモンドメサ垂直型電界効果ト
ランジスタ２３並びに図４に示すトランジスタ２４又は
図５に示すトランジスタ２５の製造方法について説明す
る。図９（ａ）に示したダイヤモンド層３１は、図８
（ａ）の工程と同様にして形成される。次いで、図９
（ｂ）に示したように、好ましくは低ドープの第２ダイ
ヤモンド層４６をダイヤモンド層３１上に形成する。次
いで、高ドープ部位４６ａを図９（ｃ）に示したように
層４６の露出面上に形成する。高ドープ部位４６ａは、
イオン注入法、エピタキシャル蒸着又はその他の公知の
方法により形成する。ダイヤモンド層３１は約０．５μ
ｍから約５μｍの厚さを有するものが好ましく、高ドー
プ部位４６ａは約０．２μｍから約５μｍであるのが好
ましい。
て、図３に示す二重ダイヤモンドメサ垂直型電界効果ト
ランジスタ２３並びに図４に示すトランジスタ２４又は
図５に示すトランジスタ２５の製造方法について説明す
る。図９（ａ）に示したダイヤモンド層３１は、図８
（ａ）の工程と同様にして形成される。次いで、図９
（ｂ）に示したように、好ましくは低ドープの第２ダイ
ヤモンド層４６をダイヤモンド層３１上に形成する。次
いで、高ドープ部位４６ａを図９（ｃ）に示したように
層４６の露出面上に形成する。高ドープ部位４６ａは、
イオン注入法、エピタキシャル蒸着又はその他の公知の
方法により形成する。ダイヤモンド層３１は約０．５μ
ｍから約５μｍの厚さを有するものが好ましく、高ドー
プ部位４６ａは約０．２μｍから約５μｍであるのが好
ましい。
【００４２】次いで、図９（ｄ）に示したように、層４
６ａ及び４６を正確にエッチングして第１メサ３２及び
第２メサ３３の位置を決める。層４６ａ及び４６は、エ
レクトロン−サイクロトロンレゾナンス（ＥＣＲ）、電
子ビーム支援エッチング及び化学イオンビームエッチン
グ（ＣＡＩＢＥ）等公知の方法を用いて正確にエッチン
グを行うことができる。Chanら, Pattern Transfer ont
o Carbon Films on Silicon Using Radio Frequency Ox
ygen Plasma Etching; Rothschildら, Excimer-Laser E
tching of Diamond and Hard Carbon Films by Direct
Writing and Optical Projection; Kobashiら, Microfa
brication of Diamond Films; Selective Deposition a
nd Etching; 及び Beetzら, ECR Plasma Etching of Na
tural Type IIa and Syanthetic Diamond を参照。第１
メサ３２は低ドープであり、第２メサ３３はその上部表
面に高ドープ部位を有する低ドープ層である。次いで、
図３、４及び５の構造を形成するために既に述べたよう
に、コンタクトを形成する。
６ａ及び４６を正確にエッチングして第１メサ３２及び
第２メサ３３の位置を決める。層４６ａ及び４６は、エ
レクトロン−サイクロトロンレゾナンス（ＥＣＲ）、電
子ビーム支援エッチング及び化学イオンビームエッチン
グ（ＣＡＩＢＥ）等公知の方法を用いて正確にエッチン
グを行うことができる。Chanら, Pattern Transfer ont
o Carbon Films on Silicon Using Radio Frequency Ox
ygen Plasma Etching; Rothschildら, Excimer-Laser E
tching of Diamond and Hard Carbon Films by Direct
Writing and Optical Projection; Kobashiら, Microfa
brication of Diamond Films; Selective Deposition a
nd Etching; 及び Beetzら, ECR Plasma Etching of Na
tural Type IIa and Syanthetic Diamond を参照。第１
メサ３２は低ドープであり、第２メサ３３はその上部表
面に高ドープ部位を有する低ドープ層である。次いで、
図３、４及び５の構造を形成するために既に述べたよう
に、コンタクトを形成する。
【００４３】次に、図１０乃至図１７を参照して、図６
の二重ダイヤモンドメサ垂直型電界効果トランジスタ２
６及び図７のトランジスタ２７の製造方法について説明
する。図１０及び図１１は夫々図８（ａ）及び８（ｂ）
に相当する。図１２によると、約１００Åから約１００
０Åの厚さを有する二酸化珪素等のゲート絶縁層３６
は、第１ダイヤモンドメサ３２上にフォトリソグラフィ
ー法でパターニングする。次に、図１３に示したよう
に、ゲートコンタクト３５をゲート絶縁層３６上に形成
し、パターニングする。更に、図１４に示したように、
カプセル化層３９をゲートコンタクト３５を包むように
形成する。カプセル化層３９は望ましくは二酸化珪素で
あり、層３６と供に、ゲートコンタクト３５を取り巻く
連続した二酸化珪素層を形成する。次いで、図１５に示
したように、構造をエッチングして分離型カプセル化ゲ
ートコンタクトを形成する。
の二重ダイヤモンドメサ垂直型電界効果トランジスタ２
６及び図７のトランジスタ２７の製造方法について説明
する。図１０及び図１１は夫々図８（ａ）及び８（ｂ）
に相当する。図１２によると、約１００Åから約１００
０Åの厚さを有する二酸化珪素等のゲート絶縁層３６
は、第１ダイヤモンドメサ３２上にフォトリソグラフィ
ー法でパターニングする。次に、図１３に示したよう
に、ゲートコンタクト３５をゲート絶縁層３６上に形成
し、パターニングする。更に、図１４に示したように、
カプセル化層３９をゲートコンタクト３５を包むように
形成する。カプセル化層３９は望ましくは二酸化珪素で
あり、層３６と供に、ゲートコンタクト３５を取り巻く
連続した二酸化珪素層を形成する。次いで、図１５に示
したように、構造をエッチングして分離型カプセル化ゲ
ートコンタクトを形成する。
【００４４】図１６に示したように、Jaworskeら, Cons
truction and Characterization ofa Diamond Thin Fil
m Anemometer, Proceedings of the Second Internatio
nalSymposium on Diamond Materials, Vol.91-8, 608-6
14頁に記載されているダイヤモンド合成法に従って、ゲ
ート絶縁層３６とゲートコンタクト３５との間の第１メ
サ３２上からゲートコンタクト３５の上に延びるように
第２メサ３３を合成した。カプセル層３９は、ゲートコ
ンタクト３５と第２メサ３３の電気的接触を防いでい
る。ダイヤモンド合成法によって、粒界４８が相互に接
触するようになるまで、多結晶粒子をゲートコンタクト
３５上に成長させる。このようにして、第２ダイヤモン
ドメサ３３上に連続した上層３３ａを形成させる。連続
上層３３ａを形成させるためには、領域３６及び３９の
高さ及び幅は、粒子の成長によって間隙が埋まる程度に
小さい必要がある。当該技術分野の専門家にとっては、
この方法によってゲートコンタクトに隣接したボイド４
５が得られ、これらのボイドが素子の性能にわずかなが
ら影響することは容易に予想できる。その他のダイヤモ
ンド合成法も使用することができる。
truction and Characterization ofa Diamond Thin Fil
m Anemometer, Proceedings of the Second Internatio
nalSymposium on Diamond Materials, Vol.91-8, 608-6
14頁に記載されているダイヤモンド合成法に従って、ゲ
ート絶縁層３６とゲートコンタクト３５との間の第１メ
サ３２上からゲートコンタクト３５の上に延びるように
第２メサ３３を合成した。カプセル層３９は、ゲートコ
ンタクト３５と第２メサ３３の電気的接触を防いでい
る。ダイヤモンド合成法によって、粒界４８が相互に接
触するようになるまで、多結晶粒子をゲートコンタクト
３５上に成長させる。このようにして、第２ダイヤモン
ドメサ３３上に連続した上層３３ａを形成させる。連続
上層３３ａを形成させるためには、領域３６及び３９の
高さ及び幅は、粒子の成長によって間隙が埋まる程度に
小さい必要がある。当該技術分野の専門家にとっては、
この方法によってゲートコンタクトに隣接したボイド４
５が得られ、これらのボイドが素子の性能にわずかなが
ら影響することは容易に予想できる。その他のダイヤモ
ンド合成法も使用することができる。
【００４５】次に、図１７に示したように、イオン注入
法又はインシチュードーピング法によって、メサ３３の
連続上層３３ａ中に高ドープ部位３３ｂを形成させる。
更に、ソース及びドレインコンタクトを形成させて、図
６又は７の構造を製造する。従って、この方法による
と、単一ソースコンタクトが形成されるので、ソースバ
イアは必要なくなる。
法又はインシチュードーピング法によって、メサ３３の
連続上層３３ａ中に高ドープ部位３３ｂを形成させる。
更に、ソース及びドレインコンタクトを形成させて、図
６又は７の構造を製造する。従って、この方法による
と、単一ソースコンタクトが形成されるので、ソースバ
イアは必要なくなる。
【００４６】次に、図１８乃至図２５を参照して、図
３、図４又は図５のトランジスタの別の製造方法につい
て説明する。この方法は、領域３６及び３９の大きさを
かなり大きくし、第２ダイヤモンドメサ３３が水平方向
に成長しても連続した上部表面ができないようにした点
以外は、既に図１０に示した製造法と同じである。
３、図４又は図５のトランジスタの別の製造方法につい
て説明する。この方法は、領域３６及び３９の大きさを
かなり大きくし、第２ダイヤモンドメサ３３が水平方向
に成長しても連続した上部表面ができないようにした点
以外は、既に図１０に示した製造法と同じである。
【００４７】図１８乃至図２３は、上記の領域の大きさ
が大きい点を除き、図１０乃至１５と同じである。図２
４に示したように、多結晶ダイヤモンドを成長させるこ
とにより、独立したダイヤモンド粒子が生成し、独立し
た第２メサ３３が得られる。次に、各ソースコンタクト
３４を形成させ、図３又は４に示した素子を完成させ
る。
が大きい点を除き、図１０乃至１５と同じである。図２
４に示したように、多結晶ダイヤモンドを成長させるこ
とにより、独立したダイヤモンド粒子が生成し、独立し
た第２メサ３３が得られる。次に、各ソースコンタクト
３４を形成させ、図３又は４に示した素子を完成させ
る。
【００４８】
【発明の効果】本発明によれば、ダイヤモンドの優れた
半導体特性を生かして、分離又は集積回路としての利用
に適した二重ダイヤモンドメサ垂直型電界効果トランジ
スタが得られ、また、その製造方法が得られる。
半導体特性を生かして、分離又は集積回路としての利用
に適した二重ダイヤモンドメサ垂直型電界効果トランジ
スタが得られ、また、その製造方法が得られる。
【図１】本発明の第１の実施例に係る二重ダイヤモンド
メサ垂直型電界効果トランジスタを示す断面図である。
メサ垂直型電界効果トランジスタを示す断面図である。
【図２】本発明の第２の実施例に係る二重ダイヤモンド
メサ垂直型電界効果トランジスタを示す断面図である。
メサ垂直型電界効果トランジスタを示す断面図である。
【図３】本発明の第３の実施例に係る二重ダイヤモンド
メサ垂直型電界効果トランジスタを示す断面図である。
メサ垂直型電界効果トランジスタを示す断面図である。
【図４】本発明の第４の実施例に係る二重ダイヤモンド
メサ垂直型電界効果トランジスタを示す断面図である。
メサ垂直型電界効果トランジスタを示す断面図である。
【図５】本発明の第５の実施例に係る二重ダイヤモンド
メサ垂直型電界効果トランジスタを示す断面図である。
メサ垂直型電界効果トランジスタを示す断面図である。
【図６】本発明の第６の実施例に係る二重ダイヤモンド
メサ垂直型電界効果トランジスタを示す断面図である。
メサ垂直型電界効果トランジスタを示す断面図である。
【図７】本発明の第７の実施例に係る二重ダイヤモンド
メサ垂直型電界効果トランジスタを示す断面図である。
メサ垂直型電界効果トランジスタを示す断面図である。
【図８】（ａ）乃至（ｃ）は、図１及び図２に示す二重
ダイヤモンドメサ垂直型電界効果トランジスタの製造方
法の１例を工程順に示す模式的断面図である。
ダイヤモンドメサ垂直型電界効果トランジスタの製造方
法の１例を工程順に示す模式的断面図である。
【図９】（ａ）乃至（ｄ）は、図３、図４及び図５に示
す二重ダイヤモンドメサ垂直型電界効果トランジスタの
製造方法の１例を工程順に示す模式的断面図である。
す二重ダイヤモンドメサ垂直型電界効果トランジスタの
製造方法の１例を工程順に示す模式的断面図である。
【図１０】本発明の第１の実施例に係る二重ダイヤモン
ドメサ垂直型電界効果トランジスタの製造方法の第１の
工程を示す模式的断面図である。
ドメサ垂直型電界効果トランジスタの製造方法の第１の
工程を示す模式的断面図である。
【図１１】同じく第２の工程を示す模式的断面図であ
る。
る。
【図１２】同じく第３の工程を示す模式的断面図であ
る。
る。
【図１３】同じく第４の工程を示す模式的断面図であ
る。
る。
【図１４】同じく第５の工程を示す模式的断面図であ
る。
る。
【図１５】同じく第６の工程を示す模式的断面図であ
る。
る。
【図１６】同じく第７の工程を示す模式的断面図であ
る。
る。
【図１７】同じく第８の工程を示す模式的断面図であ
る。
る。
【図１８】本発明の第２の実施例に係る二重ダイヤモン
ドメサ垂直型電界効果トランジスタの製造方法の第１の
工程を示す模式的断面図である。
ドメサ垂直型電界効果トランジスタの製造方法の第１の
工程を示す模式的断面図である。
【図１９】同じく第２の工程を示す模式的断面図であ
る。
る。
【図２０】同じく第３の工程を示す模式的断面図であ
る。
る。
【図２１】同じく第４の工程を示す模式的断面図であ
る。
る。
【図２２】同じく第５の工程を示す模式的断面図であ
る。
る。
【図２３】同じく第６の工程を示す模式的断面図であ
る。
る。
【図２４】同じく第７の工程を示す模式的断面図であ
る。
る。
【図２５】同じく第８の工程を示す模式的断面図であ
る。
る。
２１，２２，２３，２４，２５，２６，２７；二重ダイ
ヤモンドメサ垂直型電界効果トランジスタ ３１ａ；第１の面 ３１ｂ；第２の面 ３１；高ドープダイヤモンド層 ３２；第１のダイヤモンドメサ ３３；第２のダイヤモンドメサ ３３ｂ；高ドープ部位 ３４；ソースコンタクト ３５；ゲートコンタクト ３６；ゲート絶縁膜 ３７；ドレインコンタクト ３９；不活性層
ヤモンドメサ垂直型電界効果トランジスタ ３１ａ；第１の面 ３１ｂ；第２の面 ３１；高ドープダイヤモンド層 ３２；第１のダイヤモンドメサ ３３；第２のダイヤモンドメサ ３３ｂ；高ドープ部位 ３４；ソースコンタクト ３５；ゲートコンタクト ３６；ゲート絶縁膜 ３７；ドレインコンタクト ３９；不活性層
Claims (91)
- 【請求項１】 面を有するダイヤモンド層と、前記ダイ
ヤモンド層の前記面上の第１ダイヤモンドメサと、前記
ダイヤモンド層の前記面に対向する前記第１ダイヤモン
ドメサ上の第２ダイヤモンドメサと、前記第１ダイヤモ
ンドメサに対向する前記第２ダイヤモンドメサ上のソー
スコンタクトと、前記ダイヤモンド層の前記面上のドレ
インコンタクトと、前記ダイヤモンド層の前記面に対向
する前記ダイヤモンドメサ上のゲートとを有し、前記ソ
ースコンタクト及びドレインコンタクトが前記第１ダイ
ヤモンドメサを通るキャリアー伝導の垂直チャンネルを
形成することを特徴とする二重ダイヤモンドメサ垂直型
電界効果トランジスタ。 - 【請求項２】 前記ダイヤモンド層が所定伝導型の高ド
ープダイヤモンド層を有し、前記第１ダイヤモンドメサ
が前記所定伝導型の低ドープ第１ダイヤモンドメサを有
し、前記第２ダイヤモンドメサが前記所定伝導型の高ド
ープ領域を含むことを特徴とする請求項１に記載の二重
ダイヤモンドメサ垂直型電界効果トランジスタ。 - 【請求項３】 前記ダイヤモンド層の前記面に対向し、
前記第２ダイヤモンドメサに隣接する前記第１ダイヤモ
ンドメサ上の第３ダイヤモンドメサと、前記第１ダイヤ
モンドメサに対向する前記第３ダイヤモンドメサ上の第
２ソースコンタクトと、前記第２及び第３ダイヤモンド
メサの間の前記第１ダイヤモンドメサ上の第２ゲートと
を有し、前記第２ソースコンタクトと前記ドレインコン
タクトが前記第１ダイヤモンドメサを通る第２垂直チャ
ンネルを形成することを特徴とする請求項１に記載の二
重ダイヤモンドメサ垂直型電界効果トランジスタ。 - 【請求項４】 前記ソースコンタクトと前記第２ソース
コンタクトとを電気的に接続する手段を有することを特
徴とする請求項３に記載の二重ダイヤモンドメサ垂直型
電界効果トランジスタ。 - 【請求項５】 前記ソースコンタクトと前記第２ソース
コンタクトとを電気的に接続する前記手段は、前記ソー
スコンタクトに電気的に接続された第１の導体充填ソー
ス線と、前記第２ソースコンタクトに電気的に接続され
た第２の導体充填ソース線と、前記の第１及び第２の導
体充填ソース線に電気的に接続されたソースコンタクト
母線とを有することを特徴とする請求項４に記載の二重
ダイヤモンドメサ垂直型電界効果トランジスタ。 - 【請求項６】 前記ゲートと前記第２ゲートとを電気的
に接続する手段を有することを特徴とする請求項４に記
載の二重ダイヤモンドメサ垂直型電界効果トランジス
タ。 - 【請求項７】 前記ゲートと前記第２ゲートとを電気的
に接続する前記手段は、前記ゲートに電気的に接続され
た第１の導体充填ゲート線と、前記第２ゲートに電気的
に接続された第２の導体充填ゲート線と、前記第１及び
第２の導体充填ゲート線に電気的に接続されたゲートコ
ンタクト母線とを有することを特徴とする請求項６に記
載の二重ダイヤモンドメサ垂直型電界効果トランジス
タ。 - 【請求項８】 前記ソースコンタクトが前記第２ダイヤ
モンドメサ上の高融点金属層と、前記高融点金属層上の
非高融点金属層とを有することを特徴とする請求項１に
記載の二重ダイヤモンドメサ垂直型電界効果トランジス
タ。 - 【請求項９】 接合電界効果型トランジスタであること
を特徴とする請求項１に記載の二重ダイヤモンドメサ垂
直型電界効果トランジスタ。 - 【請求項１０】 前記ダイヤモンド層が単結晶ダイヤモ
ンド層であり、前記第１ダイヤモンドメサがホモエピタ
キシャルな第１ダイヤモンドメサであり、前記第２ダイ
ヤモンドメサがホモエピタキシャルな第２ダイヤモンド
メサであることを特徴とする請求項１に記載の二重ダイ
ヤモンドメサ垂直型電界効果トランジスタ。 - 【請求項１１】 前記ダイヤモンド層が多結晶ダイヤモ
ンド層であり、前記第１ダイヤモンドメサが多結晶第１
ダイヤモンドメサであり、前記第２ダイヤモンドメサが
単一結晶粒ダイヤモンドであることを特徴とする請求項
１に記載の二重ダイヤモンドメサ垂直型電界効果トラン
ジスタ。 - 【請求項１２】 前記ダイヤモンド層の前記面に対向す
る前記ダイヤモンド層上の非ダイヤモンド基板を有する
ことを特徴とする請求項１に記載の二重ダイヤモンドメ
サ垂直型電界効果トランジスタ。 - 【請求項１３】 前記非ダイヤモンド基板が単結晶シリ
コン基板からなることを特徴とする請求項１２に記載の
二重ダイヤモンドメサ垂直型電界効果トランジスタ。 - 【請求項１４】 前記非ダイヤモンド基板が結晶炭化珪
素、立方晶窒化ボロン、結晶銅及び結晶ニッケルからな
る群から選択されたものであることを特徴とする請求項
１２に記載の二重ダイヤモンドメサ垂直型電界効果トラ
ンジスタ。 - 【請求項１５】 前記ダイヤモンド層の前記面に対向
し、前記第２ダイヤモンドメサに隣接する前記第１ダイ
ヤモンドメサ上の第３のダイヤモンドメサと、前記第２
及び第３ダイヤモンドメサの間の前記第１ダイヤモンド
メサ上の第２ゲートとを有し、前記第２及び第３のダイ
ヤモンドメサが前記第２ゲート上に水平に伸びて、前記
第１ダイヤモンドメサに対向する前記第２及び第３のダ
イヤモンドメサの連続上面を形成し、前記ソースコンタ
クトが前記第２及び第３のダイヤモンドメサの前記連続
上面上に形成されていることを特徴とする請求項１に記
載の二重ダイヤモンドメサ垂直型電界効果トランジス
タ。 - 【請求項１６】 面を有するダイヤモンド層と、前記ダ
イヤモンド層の前記面上のダイヤモンドメサと、前記ダ
イヤモンド層の前記面に対向し前記ダイヤモンドメサに
隣接するソースコンタクトと、前記ダイヤモンド層の前
記面上のドレインコンタクトと、前記ダイヤモンドメサ
上のゲートとを有し、前記ソースコンタクト及びドレイ
ンコンタクトが前記ダイヤモンドメサを通る垂直チャン
ネルを形成することを特徴とする二重ダイヤモンドメサ
垂直型電界効果トランジスタ。 - 【請求項１７】 前記ダイヤモンド層の前記面に対向し
前記ダイヤモンドメサに隣接する第２ソースコンタクト
と、前記ダイヤモンドメサ上の第２ゲートとを有し、前
記第２ソースコンタクト及び前記ドレインコンタクトは
前記ダイヤモンドメサを通る第２垂直チャンネルを形成
することを特徴とする請求項１６に記載の二重ダイヤモ
ンドメサ垂直型電界効果トランジスタ。 - 【請求項１８】 前記ソースコンタクトと前記第２ソー
スコンタクトとを電気的に接続する手段を有することを
特徴とする請求項１７に記載の垂直型電界効果トランジ
スタ。 - 【請求項１９】 前記ソースコンタクトと前記第２ソー
スコンタクトとを電気的に接続する前記手段は、前記ソ
ースコンタクトに電気的に接続された第１の導体充填ソ
ース線と、前記第２ソースコンタクトに電気的に接続さ
れた第２の導体充填ソース線と、前記の第１及び第２の
導体充填ソース線に電気的に接続されたソースコンタク
ト母線とを有することを特徴とする請求項１８に記載の
二重ダイヤモンドメサ垂直型電界効果トランジスタ。 - 【請求項２０】 前記ゲートと前記第２ゲートとを電気
的に接続する手段を有することを特徴とする請求項１８
に記載の二重ダイヤモンドメサ垂直型電界効果トランジ
スタ。 - 【請求項２１】 前記ゲートと前記第２ゲートとを電気
的に接続する前記手段は、前記ゲートに電気的に接続さ
れた第１の導体充填ゲート線と、前記第２ゲートに電気
的に接続された第２の導体充填ゲート線と、前記第１及
び第２の導体充填ゲート線に電気的に接続されたゲート
コンタクト母線とを有することを特徴とする請求項２０
に記載の二重ダイヤモンドメサ垂直型電界効果トランジ
スタ。 - 【請求項２２】 前記ソースコンタクトは前記ダイヤモ
ンドメサに隣接する高融点金属層と、前記高融点金属層
上の非高融点金属層とを有することを特徴とする請求項
１６に記載の二重ダイヤモンドメサ垂直型電界効果トラ
ンジスタ。 - 【請求項２３】 前記ゲートは前記ダイヤモンドメサ上
のゲート絶縁層と、前記ゲート絶縁層上のゲートコンタ
クトとを有することを特徴とする請求項１６に記載の二
重ダイヤモンドメサ垂直型電界効果トランジスタ。 - 【請求項２４】 前記ダイヤモンド層の前記面に対向す
る前記ダイヤモンド層上の非ダイヤモンド基板を有する
ことを特徴とする請求項１６に記載の二重ダイヤモンド
メサ垂直型電界効果トランジスタ。 - 【請求項２５】 前記非ダイヤモンド基板は多結晶シリ
コン基板からなることを特徴とする請求項２４に記載の
二重ダイヤモンドメサ垂直型電界効果トランジスタ。 - 【請求項２６】 前記非ダイヤモンド基板は結晶炭化珪
素、立方晶窒化ボロン、結晶銅及び結晶ニッケルからな
る群から選択されたものであることを特徴とする請求項
２４に記載の二重ダイヤモンドメサ垂直型電界効果トラ
ンジスタ。 - 【請求項２７】 第１及び第２の対向する面を有するダ
イヤモンド層と、少なくとも１つのソースコンタクト
と、少なくとも１つのドレインコンタクトと、前記第２
面に対向し前記第１面に隣接する少なくとも１つのゲー
トコンタクトとを有し、隣接する前記第１面が前記第１
面に対して垂直に流れるキャリアーの少なくとも１つの
垂直チャンネルを形成するように配置され、前記第２面
にはソース、ドレイン及びゲートコンタクトが設けられ
ていないことを特徴とする二重ダイヤモンド垂直型電界
効果トランジスタ。 - 【請求項２８】 前記少なくとも１つのソースコンタク
トが複数のソースコンタクトからなり、前記複数のソー
スコンタクトを電気的に接続する手段が設けられている
ことを特徴とする請求項２７に記載の二重ダイヤモンド
メサ垂直型電界効果トランジスタ。 - 【請求項２９】 前記少なくとも１つのゲートコンタク
トが複数のゲートコンタクトからなり、前記複数のゲー
トコンタクトを電気的に接続する手段が設けられている
ことを特徴とする請求項２８に記載の二重ダイヤモンド
垂直型電界効果トランジスタ。 - 【請求項３０】 前記ダイヤモンド層の前記第２面上の
非ダイヤモンド基板を有し、前記非ダイヤモンド基板に
はソース、ドレイン及びゲートコンタクトが設けられて
いないことを特徴とする請求項２７に記載の二重ダイヤ
モンドメサ垂直型電界効果トランジスタ。 - 【請求項３１】 ドレインコンタクトを有する非ダイヤ
モンド基板と、前記非ダイヤモンド基板上のダイヤモン
ド層と、前記非ダイヤモンド基板に対向する前記ダイヤ
モンド層上の第１ダイヤモンドメサと、前記ダイヤモン
ド層に対向する前記第１ダイヤモンドメサ上の第２ダイ
ヤモンドメサと、前記第１ダイヤモンドメサに対向する
前記第２ダイヤモンドメサ上のソースコンタクトと、前
記ダイヤモンド層に対向する前記第１ダイヤモンドメサ
上のゲートとを有し、前記ソースコンタクト及びドレイ
ンコンタクトが前記第１ダイヤモンドメサを通るキャリ
アー伝導の垂直チャンネルを形成することを特徴とする
二重ダイヤモンドメサ垂直型電界効果トランジスタ。 - 【請求項３２】 前記非ダイヤモンド基板が前記ダイヤ
モンド層に対向する前記ドレインコンタクトを有するこ
とを特徴とする請求項３１に記載の二重ダイヤモンドメ
サ垂直型電界効果トランジスタ。 - 【請求項３３】 前記ダイヤモンド層が所定の伝導型の
高ドープダイヤモンド層からなり、前記第１ダイヤモン
ドメサが前記所定の伝導型の低ドープ第１ダイヤモンド
メサを有し、前記第２ダイヤモンドメサが前記所定の伝
導型の高ドープ領域を有することを特徴とする請求項３
１に記載の二重ダイヤモンドメサ垂直型電界効果トラン
ジスタ。 - 【請求項３４】 前記ダイヤモンド層に対向し、前記第
２ダイヤモンドメサに隣接する前記第１ダイヤモンドメ
サ上の第３のダイヤモンドメサと、前記第１ダイヤモン
ドメサに対向する前記第３のダイヤモンドメサ上の第２
ソースコンタクトと、前記第２及び第３のダイヤモンド
メサの間の前記第１ダイヤモンドメサ上の第２ゲートと
を有し、前記第２ソースコンタクト及び前記ドレインコ
ンタクトが前記第１ダイヤモンドメサを通る第２の垂直
チャンネルを形成することを特徴とする請求項３１に記
載の二重ダイヤモンドメサ垂直型電界効果トランジス
タ。 - 【請求項３５】 前記ダイヤモンド層に対向し、前記第
２ダイヤモンドメサに隣接する前記第１ダイヤモンドメ
サ上の第３のダイヤモンドメサと、前記第１ダイヤモン
ドメサに対向する前記第３のダイヤモンドメサ上の第２
ソースコンタクトと、前記第２及び第３のダイヤモンド
メサの間の前記第１ダイヤモンドメサ上の第２ゲートと
を有し、前記非ダイヤモンド基板が第２のドレインコン
タクトを有し、前記ドレインコンタクトが前記ソースコ
ンタクトに対向し、前記第２ドレインコンタクトが前記
第２ソースコンタクトに対向し、前記第２ソースコンタ
クト及び前記第２ドレインコンタクトが前記第１ダイヤ
モンドメサを通る第２の垂直チャンネルを形成すること
を特徴とする請求項３１に記載の二重ダイヤモンドメサ
垂直型電界効果トランジスタ。 - 【請求項３６】 前記ソースコンタクトと前記第２ソー
スコンタクトとを電気的に接続する手段を有することを
特徴とする請求項３４に記載の二重ダイヤモンドメサ垂
直型電界効果トランジスタ。 - 【請求項３７】 前記ソースコンタクトと前記第２ソー
スコンタクトとを電気的に接続する手段は、前記ソース
コンタクトに電気的に接続された第１の導体充填ソース
線と、前記第２ソースコンタクトに電気的に接続された
第２導体充填ソース線と、前記第１及び第２導体充填ソ
ース線に電気的に接続されたソースコンタクト母線とを
有することを特徴とする請求項３６に記載の二重ダイヤ
モンドメサ垂直型電界効果トランジスタ。 - 【請求項３８】 前記ゲートと前記第２ゲートとを電気
的に接続する手段を有することを特徴とする請求項３６
に記載の二重ダイヤモンドメサ垂直型電界効果トランジ
スタ。 - 【請求項３９】 前記ゲートと前記第２ゲートとを電気
的に接続する手段は、前記ゲートに電気的に接続された
第１の導体充填ゲート線と、前記第２ゲートに電気的に
接続された第２導体充填ゲート線と、前記第１及び第２
導体充填ゲート線に電気的に接続されたゲートコンタク
ト母線とを有することを特徴とする請求項３８に記載の
二重ダイヤモンドメサ垂直型電界効果トランジスタ。 - 【請求項４０】 前記ソースコンタクトが前記第２ダイ
ヤモンドメサ上の高融点金属層と、前記高融点金属層上
の非高融点金属層とを有することを特徴とする請求項３
１に記載の二重ダイヤモンドメサ垂直型電界効果トラン
ジスタ。 - 【請求項４１】 接合型電界効果型トランジスタである
ことを特徴とする請求項３１に記載の二重ダイヤモンド
メサ垂直型電界効果トランジスタ。 - 【請求項４２】 前記ダイヤモンド層が単結晶ダイヤモ
ンド層であり、前記第１ダイヤモンドメサがホモエピタ
キシャルな第１ダイヤモンドメサであり、前記第２ダイ
ヤモンドメサがホモエピタキシャルな第２ダイヤモンド
メサであることを特徴とする請求項３１に記載の二重ダ
イヤモンドメサ垂直型電界効果トランジスタ。 - 【請求項４３】 前記ダイヤモンド層が多結晶ダイヤモ
ンド層であり、前記第１ダイヤモンドメサが多結晶第１
ダイヤモンドメサであり、前記第２ダイヤモンドメサが
単一結晶粒ダイヤモンドであることを特徴とする請求項
３１に記載の二重ダイヤモンドメサ垂直型電界効果トラ
ンジスタ。 - 【請求項４４】 前記非ダイヤモンド基板が単結晶シリ
コン基板であることを特徴とする請求項３１に記載の二
重ダイヤモンドメサ垂直型電界効果トランジスタ。 - 【請求項４５】 前記非ダイヤモンド基板が結晶炭化珪
素、立方晶窒化ボロン、結晶銅及び結晶ニッケルからな
る群から選択されたものであることを特徴とする請求項
４４に記載の二重ダイヤモンドメサ垂直型電界効果トラ
ンジスタ。 - 【請求項４６】 前記ダイヤモンド層に対向し、前記第
２ダイヤモンドメサに隣接する前記第１ダイヤモンドメ
サ上の第３ダイヤモンドメサと、前記第２及び第３のダ
イヤモンドメサの間の前記第１ダイヤモンドメサ上の第
２ゲートとを有し、前記第２及び第３のダイヤモンドメ
サが前記第２ゲート上に水平に伸びて前記第１ダイヤモ
ンドメサに対向する前記第２及び第３ダイヤモンドメサ
の連続上面を形成し、前記ソースコンタクトが前記第２
及び第３ダイヤモンドメサの前記連続上面上に形成され
ていることを特徴とする請求項３１に記載の二重ダイヤ
モンドメサ型電界効果トランジスタ。 - 【請求項４７】 面を有するダイヤモンド層と、前記ダ
イヤモンド層の前記面上の第１ダイヤモンドメサと、前
記ダイヤモンド層の前記面に対向する前記第１ダイヤモ
ンドメサ上の複数の第２ダイヤモンドメサと、前記第１
ダイヤモンドメサに対向する各前記第２ダイヤモンドメ
サ上のソースコンタクトと、前記ダイヤモンド層の前記
面上のドレインコンタクトと、前記ダイヤモンド層の前
記面に対向する前記第１ダイヤモンドメサ上の複数のゲ
ートとを有し、前記ソース及びドレインコンタクトが前
記第１ダイヤモンドメサを通るキャリアー伝導の複数の
垂直チャンネルを形成し、各ゲートが隣接する第２メサ
の間に位置することを特徴とする二重ダイヤモンドメサ
垂直型電界効果トランジスタ。 - 【請求項４８】 前記ダイヤモンド層が所定の伝導型の
高ドープダイヤモンド層を有し、前記第１ダイヤモンド
メサが前記所定伝導型の低ドープ第１ダイヤモンドメサ
を有し、前記複数の第２ダイヤモンドメサが夫々前記所
定伝導型の高ドープ領域を有することを特徴とする請求
項４７に記載の二重ダイヤモンドメサ垂直型電界効果ト
ランジスタ。 - 【請求項４９】 前記複数のソースコンタクトを電気的
に接続する手段を有することを特徴とする請求項４７に
記載の二重ダイヤモンドメサ垂直型電界効果トランジス
タ。 - 【請求項５０】 前記複数のソースコンタクトを電気的
に接続する手段は、各ソースコンタクトに夫々電気的に
接続された複数の導体充填ソース線と、前記複数の導体
充填ソース線に電気的に接続されたソースコンタクト母
線とを有することを特徴とする請求項４９に記載の二重
ダイヤモンドメサ垂直型電界効果トランジスタ。 - 【請求項５１】 前記複数のゲートを電気的に接続する
手段を有することを特徴とする請求項５０に記載の二重
ダイヤモンドメサ垂直型電界効果トランジスタ。 - 【請求項５２】 前記複数のゲートを電気的に接続する
手段は、各ゲートに夫々電気的に接続された複数の導体
充填ゲート線と、前記複数の導体充填ゲート線に電気的
に接続されたゲートコンタクト母線とを有することを特
徴とする請求項５１に記載の二重ダイヤモンドメサ垂直
型電界効果トランジスタ。 - 【請求項５３】 前記ソースコンタクトが夫々前記第２
ダイヤモンドメサ上の高融点金属層と、前記高融点金属
層上の非高融点金属層とを有することを特徴とする請求
項４７に記載の二重ダイヤモンドメサ垂直型電界効果ト
ランジスタ。 - 【請求項５４】 接合型電界効果トランジスタであるこ
とを特徴とする請求項４７に記載の二重ダイヤモンドメ
サ垂直型電界効果トランジスタ。 - 【請求項５５】 前記ダイヤモンド層が単結晶ダイヤモ
ンド層であり、前記第１ダイヤモンドメサがホモエピタ
キシャルな第１ダイヤモンドメサであり、前記複数の第
２ダイヤモンドメサが複数のホモエピタキシャルな第２
ダイヤモンドメサであることを特徴とする請求項４７に
記載の二重ダイヤモンドメサ垂直型電界効果トランジス
タ。 - 【請求項５６】 前記ダイヤモンド層が多結晶ダイヤモ
ンド層であり、前記第１ダイヤモンドメサが多結晶第１
ダイヤモンドメサであり、前記複数の第２ダイヤモンド
メサが夫々単一結晶粒ダイヤモンドであることを特徴と
する請求項４７に記載の二重ダイヤモンドメサ垂直型電
界効果トランジスタ。 - 【請求項５７】 前記ダイヤモンド層の前記面に対向す
る前記ダイヤモンド層上の非ダイヤモンド基板を有する
ことを特徴とする請求項４７に記載の二重ダイヤモンド
メサ垂直型電界効果トランジスタ。 - 【請求項５８】 前記非ダイヤモンド基板が単結晶シリ
コン基板からなることを特徴とする請求項５７に記載の
二重ダイヤモンドメサ垂直型電界効果トランジスタ。 - 【請求項５９】 前記非ダイヤモンド基板が結晶炭化珪
素、立方晶窒化ボロン、結晶銅及び結晶ニッケルからな
る群から選択されたものであることを特徴とする請求項
５７に記載の二重ダイヤモンドメサ垂直型電界効果トラ
ンジスタ。 - 【請求項６０】 ドレインコンタクトを有する非ダイヤ
モンド基板と、前記非ダイヤモンド基板上のダイヤモン
ド層と、前記非ダイヤモンド基板に対向する前記ダイヤ
モンド層上の第１ダイヤモンドメサと、前記ダイヤモン
ド層に対向する前記第１ダイヤモンドメサ上の複数の第
２ダイヤモンドメサと、前記第１ダイヤモンドメサに対
向する前記各第２ダイヤモンドメサ上のソースコンタク
トと、前記ダイヤモンド層に対向する前記第１ダイヤモ
ンドメサ上の複数のゲートとを有し、前記ソース及びド
レインコンタクトが前記第１ダイヤモンドメサを通るキ
ャリアー伝導の複数の垂直チャンネルを形成し、各ゲー
トが隣接する第２メサの間に位置することを特徴とする
二重ダイヤモンドメサ垂直型電界効果トランジスタ。 - 【請求項６１】 前記非ダイヤモンド基板が前記ダイヤ
モンド層に対向する前記ドレインコンタクトを有するこ
とを特徴とする請求項６０に記載の二重ダイヤモンドメ
サ垂直型電界効果トランジスタ。 - 【請求項６２】 前記非ダイヤモンド基板が複数のドレ
インコンタクトを有し、各ドレインコンタクトが相対す
る前記ソースコンタクトと夫々対向していることを特徴
とする請求項６０に記載の二重ダイヤモンドメサ垂直型
電界効果トランジスタ。 - 【請求項６３】 前記非ダイヤモンド基板が前記ダイヤ
モンド層に対向する複数のドレインコンタクトを有し、
各ドレインコンタクトが相対する前記ソースコンタクト
と夫々対向していることを特徴とする請求項６０に記載
の二重ダイヤモンドメサ垂直型電界効果トランジスタ。 - 【請求項６４】 前記ダイヤモンド層が所定伝導型の高
ドープダイヤモンド層を有し、前記第１ダイヤモンドメ
サが前記所定伝導型の低ドープ第１ダイヤモンドメサを
有し、前記の複数の第２ダイヤモンドメサが夫々前記所
定伝導型の高ドープ領域を有することを特徴とする請求
項６０に記載の二重ダイヤモンドメサ垂直型電界効果ト
ランジスタ。 - 【請求項６５】 前記複数のソースコンタクトを電気的
に接続する手段を有することを特徴とする請求項６０に
記載の二重ダイヤモンドメサ垂直型電界効果トランジス
タ。 - 【請求項６６】 前記複数のソースコンタクトを電気的
に接続する手段は、各ソースコンタクトに夫々電気的に
接続された複数の導体充填ソース線と、前記複数の導体
充填ソース線に電気的に接続されたソースコンタクト母
線とを有することを特徴とする請求項６５に記載の二重
ダイヤモンドメサ垂直型電界効果トランジスタ。 - 【請求項６７】 前記複数のゲートを電気的に接続する
手段を有することを特徴とする請求項６６に記載の二重
ダイヤモンドメサ垂直型電界効果トランジスタ。 - 【請求項６８】 前記複数のゲートを電気的に接続する
手段は、各ゲートに夫々電気的に接続された複数の導体
充填ゲート線と、前記複数の導体充填ゲート線に電気的
に接続されたゲートコンタクト母線とを有することを特
徴とする請求項６７に記載の二重ダイヤモンドメサ垂直
型電界効果トランジスタ。 - 【請求項６９】 前記ソースコンタクトは夫々前記第２
ダイヤモンドメサ上の高融点金属層と、前記高融点金属
層上の非高融点金属層とを有することを特徴とする請求
項６０に記載の二重ダイヤモンドメサ垂直型電界効果ト
ランジスタ。 - 【請求項７０】 接合型電界効果トランジスタであるこ
とを特徴とする請求項６０に記載の二重ダイヤモンドメ
サ垂直型電界効果トランジスタ。 - 【請求項７１】 前記ダイヤモンド層が単結晶ダイヤモ
ンド層であり、前記第１ダイヤモンドメサがホモエピタ
キシャルな第１ダイヤモンドメサであり、前記第２ダイ
ヤモンドメサが夫々ホモエピタキシャルな第２ダイヤモ
ンドメサであることを特徴とする請求項６０に記載の二
重ダイヤモンドメサ垂直型電界効果トランジスタ。 - 【請求項７２】 前記ダイヤモンド層が多結晶ダイヤモ
ンド層であり、前記第１ダイヤモンドメサが多結晶第１
ダイヤモンドメサであり、前記第２ダイヤモンドメサが
夫々単一結晶粒ダイヤモンドであることを特徴とする請
求項６０に記載の二重ダイヤモンドメサ垂直型電界効果
トランジスタ。 - 【請求項７３】 前記非ダイヤモンド基板が単結晶シリ
コン基板からなることを特徴とする請求項６０に記載の
二重ダイヤモンドメサ垂直型電界効果トランジスタ。 - 【請求項７４】 前記非ダイヤモンド基板が結晶炭化珪
素、立方晶窒化ボロン、結晶銅及び結晶ニッケルからな
る群から選択されたものであることを特徴とする請求項
７３に記載の二重ダイヤモンドメサ垂直型電界効果トラ
ンジスタ。 - 【請求項７５】 面を有するダイヤモンド層と、前記ダ
イヤモンド層の前記面上の第１ダイヤモンドメサと、前
記ダイヤモンド層の前記面に対向する前記第１ダイヤモ
ンドメサ上の複数の第２ダイヤモンドメサと、前記ダイ
ヤモンド層の前記面に対向する前記第１ダイヤモンドメ
サ上の複数のゲートと、共通ソースコンタクトと、前記
ダイヤモンド層に電気的に接続された少なくとも１つの
ドレインコンタクトとを有し、各ゲートが隣接する第２
メサの間に設けられ、前記複数の第２メサが隣接するゲ
ート上に伸びて前記第１ダイヤモンドメサに対向する前
記複数の第２ダイヤモンドメサの連続上面を形成し、前
記共通ソースコンタクトは前記連続上面上に設けられ、
前記共通ソースコンタクト及び前記少なくとも１つのド
レインコンタクトは前記第１ダイヤモンドメサを通る複
数の垂直チャンネルを形成していることを特徴とする二
重ダイヤモンドメサ垂直型電界効果トランジスタ。 - 【請求項７６】 前記ダイヤモンド層が所定伝導型の高
ドープダイヤモンド層を有し、前記第１ダイヤモンドメ
サが前記所定伝導型の低ドープ第１ダイヤモンドメサを
有し、前記複数の第２ダイヤモンドメサが夫々前記所定
伝導型の高ドープ領域を有することを特徴とする請求項
７５に記載の二重ダイヤモンドメサ垂直型電界効果トラ
ンジスタ。 - 【請求項７７】 前記共通ソースコンタクトが前記第２
ダイヤモンドメサ上の高融点金属層と、前記高融点金属
層上の非高融点金属層とを有することを特徴とする請求
項７５に記載の二重ダイヤモンドメサ垂直型電界効果ト
ランジスタ。 - 【請求項７８】 前記ゲートが夫々前記第１ダイヤモン
ドメサ上のゲート絶縁層と、前記ゲート絶縁層上のゲー
トコンタクトとを有することを特徴とする請求項７５に
記載の二重ダイヤモンドメサ垂直型電界効果トランジス
タ。 - 【請求項７９】 前記ダイヤモンド層が単結晶ダイヤモ
ンド層であり、前記第１ダイヤモンドメサがホモエピタ
キシャルな第１ダイヤモンドメサであり、前記複数の第
２ダイヤモンドメサが複数のホモエピタキシャルな第２
ダイヤモンドメサであることを特徴とする請求項７５に
記載の二重ダイヤモンドメサ垂直型電界効果トランジス
タ。 - 【請求項８０】 前記ダイヤモンド層が多結晶ダイヤモ
ンド層であり、前記第１ダイヤモンドメサが多結晶第１
ダイヤモンドメサであり、前記複数の第２ダイヤモンド
メサが夫々単一結晶粒ダイヤモンドであることを特徴と
する請求項７５に記載の二重ダイヤモンドメサ垂直型電
界効果トランジスタ。 - 【請求項８１】 前記ダイヤモンド層の前記面に対向す
る前記ダイヤモンド層上の非ダイヤモンド基板を有する
ことを特徴とする請求項７５に記載の二重ダイヤモンド
メサ垂直型電界効果トランジスタ。 - 【請求項８２】 前記非ダイヤモンド基板が単結晶シリ
コン基板からなることを特徴とする請求項８１に記載の
二重ダイヤモンドメサ垂直型電界効果トランジスタ。 - 【請求項８３】 前記非ダイヤモンド基板が結晶炭化珪
素、立方晶窒化ボロン、結晶銅及び結晶ニッケルからな
る群から選択されたものであることを特徴とする請求項
８１に記載の二重ダイヤモンドメサ垂直型電界効果トラ
ンジスタ。 - 【請求項８４】 前記少なくとも１つのドレインコンタ
クトが前記ダイヤモンド層の前記面上の少なくとも１つ
のドレインコンタクトであることを特徴とする請求項７
５に記載の二重ダイヤモンドメサ垂直型電界効果トラン
ジスタ。 - 【請求項８５】 前記少なくとも１つのドレインコンタ
クトが前記ダイヤモンド層に対向する前記非ダイヤモン
ド基板上の少なくとも１つのドレインコンタクトである
ことを特徴とする請求項８１に記載の二重ダイヤモンド
メサ垂直型電界効果トランジスタ。 - 【請求項８６】 前記少なくとも１つのドレインコンタ
クトが複数のドレインコンタクトを有し、各ドレインコ
ンタクトが前記各ソースコンタクトと対向していること
を特徴とする請求項８５に記載の二重ダイヤモンドメサ
垂直型電界効果トランジスタ。 - 【請求項８７】 ダイヤモンド層上に第１ダイヤモンド
メサを形成する工程と、前記ダイヤモンド層に対向する
前記第１ダイヤモンドメサ上に相互に間隔を置いて設け
られた複数のゲートを形成する工程と、前記ダイヤモン
ド層に対向する第１ダイヤモンドメサ上の前記複数のゲ
ート間に複数の第２ダイヤモンドメサを形成する工程
と、得られた構造体をメタライズして垂直型電界効果ト
ランジスタ用のソース及びドレインコンタクトを形成す
る工程とを有することを特徴とする二重ダイヤモンドメ
サ垂直型電界効果トランジスタの製造方法。 - 【請求項８８】 前記第２ダイヤモンドメサの形成工程
が前記第１ダイヤモンドメサ上に前記複数の第２ダイヤ
モンドメサをエピタキシャルに水平成長させることによ
り、前記エピタキシャル水平成長第２ダイヤモンドメサ
が前記第１ダイヤモンドメサに対向する共通上面を形成
する工程を有し、前記メタライズ工程が前記共通上面を
メタライズすることによって前記垂直型電界効果トラン
ジスタ用の共通ソースコンタクトを形成する工程を有す
ることを特徴とする請求項８７に記載の方法。 - 【請求項８９】 前記メタライズ工程が前記複数の第２
ダイヤモンドメサをメタライズすることによって前記垂
直型電界効果トランジスタ用の複数の第２ソースコンタ
クトを形成する工程を有することを特徴とする請求項８
７に記載の方法。 - 【請求項９０】 前記メタライズ工程が前記第１ダイヤ
モンドメサに隣接する前記ダイヤモンド層をメタライズ
することによって前記垂直型電界効果トランジスタ用の
ドレインコンタクトを形成する工程を有することを特徴
とする請求項８７に記載の方法。 - 【請求項９１】 非ダイヤモンド基板上に前記ダイヤモ
ンド層を形成する工程に引き続いて前記第１メサ形成工
程を行い、前記メタライズ工程が前記ダイヤモンド層に
対向する非ダイヤモンド基板をメタライズすることによ
って前記垂直型電界効果トランジスタ用の少なくとも１
つのドレインコンタクトを形成する工程を有することを
特徴とする請求項８７に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/948,505 | 1992-09-21 | ||
| US07/948,505 US5391895A (en) | 1992-09-21 | 1992-09-21 | Double diamond mesa vertical field effect transistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06177400A true JPH06177400A (ja) | 1994-06-24 |
Family
ID=25487921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5228766A Pending JPH06177400A (ja) | 1992-09-21 | 1993-09-14 | 二重ダイヤモンドメサ垂直型電界効果トランジスタ及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5391895A (ja) |
| JP (1) | JPH06177400A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002118257A (ja) * | 2000-10-06 | 2002-04-19 | Kobe Steel Ltd | ダイヤモンド半導体装置 |
| JP2017092398A (ja) * | 2015-11-16 | 2017-05-25 | 国立研究開発法人産業技術総合研究所 | ダイヤモンド電子素子 |
| CN111211161A (zh) * | 2020-01-15 | 2020-05-29 | 中山大学 | 一种双向散热的纵向氮化镓功率晶体管及其制备方法 |
Families Citing this family (48)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3755904B2 (ja) * | 1993-05-14 | 2006-03-15 | 株式会社神戸製鋼所 | ダイヤモンド整流素子 |
| JPH0786311A (ja) * | 1993-05-14 | 1995-03-31 | Kobe Steel Ltd | 高配向性ダイヤモンド薄膜電界効果トランジスタ |
| DE4423068C1 (de) * | 1994-07-01 | 1995-08-17 | Daimler Benz Ag | Feldeffekt-Transistoren aus SiC und Verfahren zu ihrer Herstellung |
| US5661312A (en) * | 1995-03-30 | 1997-08-26 | Motorola | Silicon carbide MOSFET |
| US5803967A (en) * | 1995-05-31 | 1998-09-08 | Kobe Steel Usa Inc. | Method of forming diamond devices having textured and highly oriented diamond layers therein |
| US5675164A (en) * | 1995-06-07 | 1997-10-07 | International Business Machines Corporation | High performance multi-mesa field effect transistor |
| US5652436A (en) * | 1995-08-14 | 1997-07-29 | Kobe Steel Usa Inc. | Smooth diamond based mesa structures |
| KR0161438B1 (ko) * | 1995-09-19 | 1999-02-01 | 김광호 | 미세 크기의 접촉창을 가지는 반도체 메모리 장치 및 그 제조 방법 |
| US5689127A (en) * | 1996-03-05 | 1997-11-18 | International Business Machines Corporation | Vertical double-gate field effect transistor |
| US5907768A (en) * | 1996-08-16 | 1999-05-25 | Kobe Steel Usa Inc. | Methods for fabricating microelectronic structures including semiconductor islands |
| US5872415A (en) * | 1996-08-16 | 1999-02-16 | Kobe Steel Usa Inc. | Microelectronic structures including semiconductor islands |
| US8018058B2 (en) * | 2004-06-21 | 2011-09-13 | Besang Inc. | Semiconductor memory device |
| US5903020A (en) * | 1997-06-18 | 1999-05-11 | Northrop Grumman Corporation | Silicon carbide static induction transistor structure |
| DE19833214C1 (de) * | 1998-07-23 | 1999-08-12 | Siemens Ag | J-FET-Halbleiteranordnung |
| US6320222B1 (en) | 1998-09-01 | 2001-11-20 | Micron Technology, Inc. | Structure and method for reducing threshold voltage variations due to dopant fluctuations |
| US6104068A (en) * | 1998-09-01 | 2000-08-15 | Micron Technology, Inc. | Structure and method for improved signal processing |
| US6330181B1 (en) * | 1998-09-29 | 2001-12-11 | Texas Instruments Incorporated | Method of forming a gate device with raised channel |
| US6252275B1 (en) | 1999-01-07 | 2001-06-26 | International Business Machines Corporation | Silicon-on-insulator non-volatile random access memory device |
| US6809348B1 (en) * | 1999-10-08 | 2004-10-26 | Denso Corporation | Semiconductor device and method for manufacturing the same |
| US7132309B2 (en) | 2003-04-22 | 2006-11-07 | Chien-Min Sung | Semiconductor-on-diamond devices and methods of forming |
| US7011134B2 (en) * | 2000-10-13 | 2006-03-14 | Chien-Min Sung | Casting method for producing surface acoustic wave devices |
| US6814130B2 (en) * | 2000-10-13 | 2004-11-09 | Chien-Min Sung | Methods of making diamond tools using reverse casting of chemical vapor deposition |
| KR100700863B1 (ko) * | 2002-06-13 | 2007-03-29 | 마츠시타 덴끼 산교 가부시키가이샤 | 반도체디바이스 및 그 제조방법 |
| US7202528B2 (en) * | 2004-12-01 | 2007-04-10 | Semisouth Laboratories, Inc. | Normally-off integrated JFET power switches in wide bandgap semiconductors and methods of making |
| US7820511B2 (en) * | 2004-07-08 | 2010-10-26 | Semisouth Laboratories, Inc. | Normally-off integrated JFET power switches in wide bandgap semiconductors and methods of making |
| FR2878648B1 (fr) * | 2004-11-30 | 2007-02-02 | Commissariat Energie Atomique | Support semi-conducteur rectangulaire pour la microelectronique et procede de realisation d'un tel support |
| US7119380B2 (en) * | 2004-12-01 | 2006-10-10 | Semisouth Laboratories, Inc. | Lateral trench field-effect transistors in wide bandgap semiconductor materials, methods of making, and integrated circuits incorporating the transistors |
| US20070029573A1 (en) * | 2005-08-08 | 2007-02-08 | Lin Cheng | Vertical-channel junction field-effect transistors having buried gates and methods of making |
| JP2007251002A (ja) * | 2006-03-17 | 2007-09-27 | Toshiba Corp | ヒートシンク、電子デバイス、ヒートシンクの製造方法及び電子デバイスの製造方法 |
| JP2010500767A (ja) * | 2006-08-11 | 2010-01-07 | エイカン テクノロジーズ， インコーポレイテッド | Ｐチャネルナノ結晶質ダイヤモンド電界効果トランジスタ |
| US7586132B2 (en) * | 2007-06-06 | 2009-09-08 | Micrel, Inc. | Power FET with low on-resistance using merged metal layers |
| US7846767B1 (en) | 2007-09-06 | 2010-12-07 | Chien-Min Sung | Semiconductor-on-diamond devices and associated methods |
| US7884390B2 (en) * | 2007-10-02 | 2011-02-08 | Fairchild Semiconductor Corporation | Structure and method of forming a topside contact to a backside terminal of a semiconductor device |
| FR2934716B1 (fr) * | 2008-07-31 | 2010-09-10 | Commissariat Energie Atomique | Diode electroluminescente en materiau semiconducteur et son procede de fabrication |
| US8624320B2 (en) * | 2010-08-02 | 2014-01-07 | Advanced Micro Devices, Inc. | Process for forming fins for a FinFET device |
| US9064746B2 (en) * | 2011-11-09 | 2015-06-23 | Skyworks Solutions, Inc. | Devices and methods related to field-effect transistor structures for radio-frequency applications |
| GB2504613A (en) * | 2012-07-17 | 2014-02-05 | Element Six Technologies Us Corp | Integrated diamond p-channel FETs and GaN n-channel FETs |
| JP5967572B2 (ja) * | 2012-08-17 | 2016-08-10 | 国立研究開発法人産業技術総合研究所 | ダイヤモンド半導体装置及びその製造方法 |
| US9917195B2 (en) * | 2015-07-29 | 2018-03-13 | International Business Machines Corporation | High doped III-V source/drain junctions for field effect transistors |
| US10418475B2 (en) * | 2016-11-28 | 2019-09-17 | Arizona Board Of Regents On Behalf Of Arizona State University | Diamond based current aperture vertical transistor and methods of making and using the same |
| US11309412B1 (en) * | 2017-05-17 | 2022-04-19 | Northrop Grumman Systems Corporation | Shifting the pinch-off voltage of an InP high electron mobility transistor with a metal ring |
| US10784341B2 (en) | 2019-01-21 | 2020-09-22 | Northrop Grumnian Systems Corporation | Castellated superjunction transistors |
| US10804387B1 (en) | 2019-03-21 | 2020-10-13 | Northrop Grumman Systems Corporation | Vertical superlattice transistors |
| US11569375B2 (en) * | 2020-04-17 | 2023-01-31 | Hrl Laboratories, Llc | Vertical diamond MOSFET and method of making the same |
| CN111599680B (zh) * | 2020-05-09 | 2023-09-26 | 中国电子科技集团公司第十三研究所 | 垂直结构金刚石肖特基结型场效应晶体管及制备方法 |
| CN111599681A (zh) * | 2020-05-09 | 2020-08-28 | 中国电子科技集团公司第十三研究所 | 垂直结构金刚石基金氧半场效晶体管及制备方法 |
| CN113594230B (zh) * | 2021-07-28 | 2024-09-27 | 中国科学院半导体研究所 | 垂直结构的金刚石深耗尽型场效应晶体管及制备方法 |
| US20240105727A1 (en) * | 2022-09-23 | 2024-03-28 | Apple Inc. | Vertical Transistor Cell Structures Utilizing Topside and Backside Resources |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3603848A (en) * | 1969-02-27 | 1971-09-07 | Tokyo Shibaura Electric Co | Complementary field-effect-type semiconductor device |
| US3993515A (en) * | 1975-03-31 | 1976-11-23 | Rca Corporation | Method of forming raised electrical contacts on a semiconductor device |
| US4643161A (en) * | 1984-07-05 | 1987-02-17 | Kim George A | Method of machining hard and brittle material |
| US4620207A (en) * | 1984-12-19 | 1986-10-28 | Eaton Corporation | Edge channel FET |
| JPS62144367A (ja) * | 1985-12-19 | 1987-06-27 | Fujitsu Ltd | 接合型電界効果トランジスタ |
| DE3736009C2 (de) * | 1986-10-23 | 1998-03-19 | Sony Corp | Sperrschicht-FET |
| US4929489A (en) * | 1987-07-20 | 1990-05-29 | Dreschhoff Gisela A M | Method of making and using selective conductive regions in diamond layers |
| US4791462A (en) * | 1987-09-10 | 1988-12-13 | Siliconix Incorporated | Dense vertical j-MOS transistor |
| US4903089A (en) * | 1988-02-02 | 1990-02-20 | Massachusetts Institute Of Technology | Vertical transistor device fabricated with semiconductor regrowth |
| JPH06103757B2 (ja) * | 1989-06-22 | 1994-12-14 | 株式会社半導体エネルギー研究所 | ダイヤモンド電子装置 |
-
1992
- 1992-09-21 US US07/948,505 patent/US5391895A/en not_active Expired - Fee Related
-
1993
- 1993-09-14 JP JP5228766A patent/JPH06177400A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002118257A (ja) * | 2000-10-06 | 2002-04-19 | Kobe Steel Ltd | ダイヤモンド半導体装置 |
| JP2017092398A (ja) * | 2015-11-16 | 2017-05-25 | 国立研究開発法人産業技術総合研究所 | ダイヤモンド電子素子 |
| CN111211161A (zh) * | 2020-01-15 | 2020-05-29 | 中山大学 | 一种双向散热的纵向氮化镓功率晶体管及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5391895A (en) | 1995-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06177400A (ja) | 二重ダイヤモンドメサ垂直型電界効果トランジスタ及びその製造方法 | |
| US5294814A (en) | Vertical diamond field effect transistor | |
| US10347723B2 (en) | Method of manufacturing a semiconductor device having graphene material | |
| JP2812832B2 (ja) | 半導体多結晶ダイヤモンド電子デバイス及びその製造方法 | |
| US6303947B1 (en) | Silicon carbide vertical FET and method for manufacturing the same | |
| TWI545640B (zh) | 具平緩通道之碳化矽裝置之製造方法 | |
| EP0518683B1 (en) | High power, high frequency metal-semiconductor field-effect transistor formed in silicon carbide | |
| US7348612B2 (en) | Metal-semiconductor field effect transistors (MESFETs) having drains coupled to the substrate and methods of fabricating the same | |
| JP3146694B2 (ja) | 炭化けい素ｍｏｓｆｅｔおよび炭化けい素ｍｏｓｆｅｔの製造方法 | |
| JP2910573B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP4463482B2 (ja) | Ｍｉｓｆｅｔ及びその製造方法 | |
| CN109037066B (zh) | 半导体器件及其制造方法 | |
| US4819037A (en) | Semiconductor device | |
| JP2012238861A (ja) | ダイアモンド基板上炭化珪素並びに関連するデバイス及び方法 | |
| JPH1093087A (ja) | 横ゲート縦ドリフト領域トランジスタ | |
| CN102709320B (zh) | 纵向导通的GaN基MISFET 器件及其制作方法 | |
| CN113939918A (zh) | 半导体装置及其制造方法 | |
| US5371378A (en) | Diamond metal base/permeable base transistor and method of making same | |
| JP2590161B2 (ja) | Ｍｉｓ型電界効果トランジスタの製造法 | |
| US5285089A (en) | Diamond and silicon carbide heterojunction bipolar transistor | |
| US10840334B2 (en) | Gallium nitride high-electron mobility transistors with deep implanted p-type layers in silicon carbide substrates for power switching and radio frequency applications and process for making the same | |
| JPH03262136A (ja) | シリコン基板上に第３族−第５族材料で製造された高性能トランジスタの改良及びその製造方法 | |
| US20220310796A1 (en) | Material structure for low thermal resistance silicon-based gallium nitride microwave and millimeter-wave devices and manufacturing method thereof | |
| CN106783997B (zh) | 一种高迁移率晶体管及其制备方法 | |
| TWI523148B (zh) | 提升高電子遷移率電晶體元件崩潰電壓的方法 |