CN111599680B - 垂直结构金刚石肖特基结型场效应晶体管及制备方法 - Google Patents
垂直结构金刚石肖特基结型场效应晶体管及制备方法 Download PDFInfo
- Publication number
- CN111599680B CN111599680B CN202010387480.7A CN202010387480A CN111599680B CN 111599680 B CN111599680 B CN 111599680B CN 202010387480 A CN202010387480 A CN 202010387480A CN 111599680 B CN111599680 B CN 111599680B
- Authority
- CN
- China
- Prior art keywords
- source region
- gate
- type diamond
- depositing
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910003460 diamond Inorganic materials 0.000 title claims abstract description 121
- 239000010432 diamond Substances 0.000 title claims abstract description 121
- 230000005669 field effect Effects 0.000 title claims abstract description 36
- 238000002360 preparation method Methods 0.000 title claims abstract description 9
- 238000002161 passivation Methods 0.000 claims abstract description 40
- 229910052751 metal Inorganic materials 0.000 claims abstract description 35
- 239000002184 metal Substances 0.000 claims abstract description 35
- 238000000151 deposition Methods 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000001259 photo etching Methods 0.000 claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 21
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 6
- 229910004205 SiNX Inorganic materials 0.000 claims description 6
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 6
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 6
- 230000008719 thickening Effects 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 3
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 3
- 238000005566 electron beam evaporation Methods 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 150000002739 metals Chemical class 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 8
- 230000015556 catabolic process Effects 0.000 description 20
- 239000000463 material Substances 0.000 description 11
- 230000008901 benefit Effects 0.000 description 7
- 238000000231 atomic layer deposition Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 230000017525 heat dissipation Effects 0.000 description 5
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 4
- 229910010271 silicon carbide Inorganic materials 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000007736 thin film deposition technique Methods 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1602—Diamond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供了一种垂直结构金刚石肖特基结型场效应晶体管及制备方法，属于半导体技术领域，包括：在重掺杂P型金刚石衬底的正面生长轻掺杂p型金刚石外延层；在缓冲层的上表面生长重掺杂p型金刚石外延层；光刻源区图形，刻蚀出柱状源区和垂直沟道；光刻出源区图形窗口，淀积源极金属，形成源电极；在重掺杂P型金刚石衬底的背面淀积漏极金属，形成漏电极；沉积栅极钝化层；光刻出栅形貌，淀积栅金属，剥离形成栅电极；淀积器件钝化层；光刻制作电极图形。本发明采用P+/P‑/P+结构形成开关器件，在高掺杂p型金刚石衬底的背面形成漏极欧姆接触；中间缓冲层采用低掺杂p型金刚石，栅极采用肖特基接触，提高了开关频率。
Description
技术领域
本发明属于半导体技术领域，更具体地说，是涉及一种垂直结构金刚石肖特基结型场效应晶体管及制备方法。
背景技术
电力电子系统越来越趋向于小型化、高功率、低损耗，这就对功率半导体器件提出了更高的要求。金刚石的禁带宽度大，击穿电场高,热导率高，同时,金刚石半导体材料还具有高的电子和空穴迁移率。金刚石材料以其优异的特性被称为第四代半导体材料。其在电力电子器件方面的特性优值，显著优于SiC和GaN材料，是制作大功率、高频、高温、低功率损耗电力电子器件的理想材料。金刚石肖特基结型场效应晶体管作为单载流子导电开关器件，具有较高的工作频率。而且金刚石优异的导热性能可以有效减小散热成本及体积，适用于高频率的电力领域。
目前，大部分研究集中在金刚石肖特基势垒二极管，金刚石平面结构金属半导体场效应晶体管MESFET(Metal Semiconductor Field Effect Transistor)，以及金刚石材料作为其他材料器件散热层等。目前金刚石的N型掺杂仍未找到一个合适的激活率较高的掺杂源，金刚石中激活率较高的只有硼掺杂，实现p型载流子；而目前平面结构金刚石开关器件击穿电压小，导通电阻大，开关频率低。
发明内容
本发明的目的在于提供一种垂直结构金刚石肖特基结型场效应晶体管的制备方法及场效应晶体管，旨在解决现有技术中金刚石P型掺杂导通电阻大、开关频率低等技术问题。
为实现上述目的，本发明采用的技术方案是：提供一种垂直结构金刚石肖特基结型场效应晶体管的制备方法，包括以下步骤：
在重掺杂P型金刚石衬底的正面生长轻掺杂p型金刚石外延层，作为缓冲层；在所述缓冲层的上表面生长重掺杂p型金刚石外延层；
光刻源区图形，刻蚀出柱状源区和垂直沟道，其中，有源区在所述柱状源区的顶部，所述垂直沟道在所述柱状源区的侧壁；
在所述柱状源区的顶部光刻出源区图形窗口，淀积源极金属，形成源电极；在所述重掺杂P型金刚石衬底的背面淀积漏极金属，形成漏电极；
在所述柱状源区的周围沉积栅极钝化层；
在所述栅极钝化层上光刻出栅形貌，在所述栅极钝化层和所述柱状源区的侧壁淀积栅金属，剥离形成栅电极；
淀积器件钝化层；
光刻制作电极图形。
作为本申请另一实施例，所述在重掺杂P型金刚石衬底的正面生长轻掺杂p型金刚石外延层，作为缓冲层，在所述缓冲层的上表面生长重掺杂p型金刚石外延层，具体包括：所述轻掺杂p型金刚石外延层的厚度为1nm-100μm；所述重掺杂p型金刚石外延层的厚度为1nm-10μm；其中，所述轻掺杂的浓度为1×1014cm-3至1×1017cm-3，所述重掺杂的浓度为1×1018cm-3至1×1022cm-3。
作为本申请另一实施例，所述光刻源区图形，刻蚀出柱状源区和垂直沟道，其中，有源区在所述柱状源区的顶部，所述垂直沟道在所述柱状源区的侧壁，具体包括：采用干法刻蚀，刻蚀深至所述缓冲层或者未至缓冲层；所述柱状源区为圆柱体。
作为本申请另一实施例，所述在所述柱状源区的顶部光刻出源区图形窗口，淀积源极金属，形成源电极；在所述重掺杂P型金刚石衬底的背面淀积漏极金属，形成漏电极，具体包括：通过电子束蒸发淀积源极金属和漏极金属；所述源电极和漏电极采用Ti、Pt、Au、Ir中的一种或者多种的组合，经过或者无需经过高温合金退火后形成。
作为本申请另一实施例，所述在所述柱状源区的周围沉积第一钝化层，作为栅极钝化层，具体包括：所述栅极钝化层包括Al2O3、SiNx、SiO2、TiO2、MoO3、AlN中的一种或多种；厚度为5nm-50μmm。
作为本申请另一实施例，所述在所述栅极钝化层上光刻出栅形貌，在所述栅极钝化层和所述柱状源区的侧壁淀积栅金属，剥离形成栅电极，具体包括：所述栅金属为Al、Ni、Ti、Au中的一种或者多种的组合形成，并与所述轻掺杂p型金刚石外延层形成肖特基结。
作为本申请另一实施例，所述栅金属覆盖在所述栅极钝化层，并向上延伸至所述柱状源区的外周。
作为本申请另一实施例，所述淀积器件钝化层，具体包括：所述器件钝化层包括Al2O3、SiNx、SiO2、TiO2、MoO3、AlN中的一种或多种；厚度为5nm-20μm之间。
作为本申请另一实施例，所述光刻制作电极图形，具体包括：通过干法刻蚀或者湿法刻蚀腐蚀出所述电极图形，并对所述电极图形进行加厚处理。
本发明的另一目的在于提供一种垂直结构金刚石肖特基结型场效应晶体管，包括重掺杂P型金刚石衬底、轻掺杂p型金刚石外延层、重掺杂p型金刚石外延层、源电极欧姆接触、漏电极欧姆接触、栅电极肖特基接触；所述轻掺杂p型金刚石外延层生长在所述重掺杂P型金刚石衬底的正面，所述源漏欧姆接触生长在所述重掺杂P型金刚石衬底的背面；所述重掺杂p型金刚石外延层生长在所述轻掺杂p型金刚石外延层的上表面，所述源电极生长在所述重掺杂p型金刚石外延层的上表面，所述栅电极生长在所述轻掺杂p型金刚石外延层上。
本发明提供的垂直结构金刚石肖特基结型场效应晶体管及制备方法的有益效果在于：与现有技术相比，本发明垂直结构金刚石肖特基结型场效应晶体管，比平面结构晶体管具有更高的击穿电压，而且可以实现大量晶胞的重复，从而实现大的功率容量；无需PN结，采用P+/P-/P+结构形成开关器件，结合金刚石材料的优势，规避其劣势，具体是，在高掺杂p型金刚石衬底的背面形成漏极欧姆接触；中间缓冲层采用低掺杂p型金刚石和侧壁栅金属形成栅电极肖特基接触，通过对栅电极加不同电压实现器件开关；夹断时承受大的反向击穿电场。
本发明提供的垂直结构金刚石肖特基结型场效应晶体管的开关原理为：栅压为零时，源漏导通，为常开型器件；加正栅压后，侧壁栅金属和p型金刚石形成肖特基结，在柱状源区形成空间电荷区，随着栅压的加大，空间电荷区变大，直至器件被夹断，进而实现器件的开和关。垂直结构金刚石肖特基结型场效应晶体管，由于不存在栅介质，单载流子导电，不存在载流子存储效应，从而可以实现较高的开关频率，应用于电力系统，可以减小电感线圈，进而减小外围配备设施的尺寸；垂直结构器件，轻掺杂区域可以承受比较大的击穿场强，从而实现大的击穿电压。理论上相同结构的金刚石器件，其击穿电压比碳化硅器件更高，或者相同的击穿电压下可以有更小的导通电阻。由于金刚石的散热非常好，可以承受更大的电流密度；经过大量的晶胞的重复，可以实现承载较大的功率密度。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的垂直结构金刚石肖特基结型场效应晶体管的制备工艺流程图；
图2为本发明实施例提供的垂直结构金刚石肖特基结型场效应晶体管的制备流程对应的结构示意图。
图中：1、重掺杂p型金刚石外延层；2、轻掺杂p型金刚石外延层；3、重掺杂P型金刚石衬底；4、漏电极；5、源电极；6、栅极钝化层；7、栅电极。
具体实施方式
为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
实施例一
请一并参阅图1及图2，所述垂直结构金刚石肖特基结型场效应晶体管，包括以下步骤：
步骤S101,在重掺杂P型金刚石衬底3的正面生长轻掺杂p型金刚石外延层2，作为缓冲层；在所述缓冲层的上表面生长重掺杂p型金刚石外延层1；其中，步骤S101对应图2中的图a。
步骤S102,光刻源区图形，刻蚀出柱状源区和垂直沟道，其中，有源区在所述柱状源区的顶部，垂直沟道在所述柱状源区的侧壁；其中，步骤S102对应图2中的图b。
步骤S103,在所述柱状源区的顶部光刻出源区图形窗口，淀积源极金属，形成源电极5；在所述重掺杂P型金刚石衬底3的背面淀积漏极金属，形成源漏电极4；其中，步骤S103对应图2中的图c。
步骤S104,在所述柱状源区的周围沉积栅极钝化层6，其中，栅极钝化层6没有沉积在柱状源区的侧壁；步骤S104对应图2中的图d。
步骤S105,在所述栅极钝化层6上光刻出栅形貌，在所述栅极钝化层6和所述柱状源区的侧壁淀积栅金属，剥离形成栅电极7；其中，步骤S105对应图2中的图e，图2中的图f为图e的俯视图。
步骤S106,淀积器件钝化层。
步骤S107,光刻制作电极图形。
本发明提供的垂直结构金刚石肖特基结型场效应晶体管，与现有技术相比，采用垂直结构，无需PN结，采用P+(重掺杂)/P-(轻掺杂)/P+(重掺杂)结构形成开关器件，结合金刚石材料的优势，规避其劣势，具体是，在重掺杂P型金刚石衬底3的背面形成漏极欧姆接触；中间缓冲层采用低掺杂p型金刚石和侧壁栅金属形成肖特基接触，通过对栅极加不同电压实现器件开关；在低掺杂区域，夹断时承受大的反向击穿电场。
本发明提供的垂直结构金刚石肖特基结型场效应晶体管的开关原理为：侧壁栅金属和p型金刚石形成肖特基结；栅压为零时，源漏导通，为常开型器件；加正栅压后，在柱状源区形成空间电荷区，随着栅压的加大，空间电荷区变大，直至器件被夹断，进而实现器件的开和关。该器件为垂直结构器件，相比于平面结构器件，轻掺杂缓冲层p-区域可以承受大的反向击穿场强，从而实现大的击穿电压，导通时导通区域面积较大，从而减小了导通电阻；而且由于栅电极直接生长在垂直沟道上，不存在栅介质，单载流子导电，不存在载流子存储效应，从而可以实现较高的开关频率，应用于电力系统，可以减小电感线圈，进而减小外围配备设施的尺寸。同时本发明提供的垂直结构金刚石肖特基结型场效应晶体管，栅源和栅漏寄生了一个肖特基结，故漏压只能加负电压，栅压只能为0或者正栅压。
理论上相同结构的金刚石器件，其击穿电压比碳化硅器件更高，或者相同的击穿电压下可以有更小的导通电阻。由于金刚石的散热非常好，可以承受更大的电流密度。经过大量的晶胞的重复，可以实现承载较大的功率密度。
本发明提供的垂直结构金刚石肖特基结型场效应晶体管，对于完善金刚石功率器件序列具有很重要的意义。垂直结构金刚石肖特基结型场效应晶体管，作为全控的半导体开关器件，在电力系统中具有很重要的作用，例如，应用于大功率电力电子系统中，可以承受更高的击穿电压，减小散热器件的体积和质量，特别是应用极端恶劣环境中，可以产生可观的经济效益。作为单载流子导通器件,具有更高的开关频率和极佳的导热性，可以有效减小体积和散热成本,适用于高压高频率的电力领域。
作为本发明提供的垂直结构金刚石肖特基结型场效应晶体管的一种具体实施方式，请参阅图1及图2，步骤S101具体包括：所述缓冲层的厚度为1nm-100μm；所述重掺杂p型金刚石外延层1的厚度为1nm-10μm；其中，所述轻掺杂的浓度为1×1014cm-3至1×1017cm-3，所述重掺杂的浓度为1×1018cm-3至1×1022cm-3。
例如，在重掺杂P型金刚石衬底3上MPCVD(微波等离子体化学气相沉积-MicrowavePlasma Chemical Vapor Deposition)生长10μm低浓度硼掺杂金刚石外延层作为缓冲层，在缓冲层上再生长1μm厚度高浓度硼掺杂金刚石外延层。这里不限于采用MPCVD技术，也可以采用ALD(Atomic layer deposition-原子层沉积)技术或者其他公开的薄膜沉积技术。
作为本发明实施例的一种具体实施方式，请参阅图1至图2中的图b，步骤S102具体包括：光刻源区图形，采用干法刻蚀，刻蚀出柱状源区和垂直沟道，刻蚀深至所述缓冲层或者未至缓冲层，刻蚀深度会影响器件导通电阻，开关频率以及击穿电压，需要根据设计要求确定刻蚀深度。其中，有源区在所述柱状源区的顶部，垂直沟道在所述柱状源区的侧壁；所述柱状源区为圆柱体，但不限于圆柱体。圆柱直径越大，器件导通时的电阻越小，但是器件关闭时需要的栅压越大；柱形厚度越大，器件跨导越大，栅压对漏电流的控制能力越强，同时增加了寄生电阻；p-缓冲层厚度也会影响器件击穿电压和导通电阻，缓冲层越后击穿电压越大，但是导通电阻越大。最终需要根据实际需求设计满足要求的器件形貌。
作为本发明实施例的一种具体实施方式，参阅图1及图2中的图c，步骤S103具体包括：在所述柱状源区的顶部光刻出源区图形窗口，通过电子束蒸发淀积Ti/Au源极金属，剥离后形成源电极5；在所述重掺杂P型金刚石衬底3的背面淀积Ti/Au漏极金属，形成漏电极，经过或无需经过高温合金退火形成源电极欧姆接触和漏电极欧姆接触，所述漏电极4和源电极采用Ti、Pt、Au、Ir中的一种或者多种的组合。
作为本发明实施例的一种具体实施方式，请参阅图1及图2中的图d，步骤S104具体包括：在所述柱状源区的周围利用原子层沉积技术(ALD)沉积100nm厚的Al2O3，作为栅极钝化层6，其中，所述栅极钝化层6可以为Al2O3、SiNx、SiO2、TiO2、MoO3、AlN中的一种或多种；厚度为5nm-50μm。其中，栅极化层包括但不限于使用CVD技术，也可以采用ALD技术或者其他的薄膜沉积技术。
作为本发明实施例的一种具体实施方式，请参阅图1及图2中的图e及图f，步骤S105具体包括：在所述栅极钝化层6上光刻出栅形貌，在所述栅极钝化层6和所述柱状源区的侧壁淀积Al/Au栅金属，剥离形成栅电极7，所述栅金属可以为Al、Ni、Ti、Au中的一种或者多种的组合，并与轻掺杂p型金刚石外延层2形成栅电极肖特基接触，具体是与柱状源区的侧壁形成肖特基结，也即栅电极直接生长在柱状源区的侧壁，而不是生长在栅极钝化层上或栅介质上。
作为本发明实施例的一种具体实施方式，请参阅图2中的图e，所述栅金属覆盖在所述栅极钝化层6，并向上延伸至所述柱状源区的外周。
作为本发明实施例的一种具体实施方式，请参阅图1，步骤S106具体包括：利用化学气相沉积技术(CVD)淀积SiNx 10um作器件钝化层，器件钝化层起保护作用，器件钝化层可以为Al2O3、SiNx、SiO2、TiO2、MoO3、AlN中的一种或多种；厚度为5nm-20μm。其中，器件钝化层包括但不限于使用CVD技术，也可以采用ALD技术或者其他公开的薄膜沉积技术。
作为本发明实施例的一种具体实施方式，请参阅图1，步骤S107具体包括：所述光刻制作电极图形，通过干法刻蚀或者湿法刻蚀腐蚀出所述电极图形，并对所述电极图形进行加厚处理，以利于后续的键合、导线引出。其中，电极图形的加厚处理通过电镀或蒸发等技术实现，其加厚的厚度在这里不做限定，也即可以根据具体的设计要求确定。
实施例二
本发明还提供一种垂直结构金刚石肖特基结型场效应晶体管，请参阅图1，包括重掺杂P型金刚石衬底3、轻掺杂p型金刚石外延层2、重掺杂p型金刚石外延层1、源电极欧姆接触、栅电极肖特基接触、漏电极欧姆接触；所述轻掺杂p型金刚石外延层2生长在所述重掺杂P型金刚石衬底3的正面，所述漏电极欧姆接触生长在所述重掺杂P型金刚石衬底3的背面；所述重掺杂p型金刚石外延层1生长在所述轻掺杂p型金刚石外延层2的上表面，所述源电极欧姆接触生长在所述重掺杂p型金刚石外延层1的上表面，所述栅电极肖特基接触生长在所述轻掺杂p型金刚石外延层2上。
本发明提供的垂直结构金刚石肖特基结型场效应晶体管，由于不存在栅介质，从而可以实现较高的开关频率，应用与电力系统，可以减小电感线圈，进而减小外围配备设施的尺寸。理论上相同结构的金刚石器件，其击穿电压比碳化硅器件更高，或者相同的击穿电压下可以有更小的导通电阻。由于金刚石的散热非常好，可以承受更大的电流密度。经过大量的晶胞的重复，可以实现承载较大的功率密度。应用于大功率电力电子系统中，可以承受更高的击穿电压，减小散热器件的体积和质量，特别是应用极端恶劣环境中，可以产生可观的经济效益。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (8)
1.垂直结构金刚石肖特基结型场效应晶体管的制备方法，其特征在于，包括以下步骤：
在重掺杂P型金刚石衬底的正面生长轻掺杂p型金刚石外延层，作为缓冲层；在所述缓冲层的上表面生长重掺杂p型金刚石外延层；
光刻源区图形，刻蚀出柱状源区和垂直沟道，其中，有源区在所述柱状源区的顶部，所述垂直沟道在所述柱状源区的侧壁；
在所述柱状源区的顶部光刻出源区图形窗口，淀积源极金属，形成源电极；在所述重掺杂P型金刚石衬底的背面淀积漏极金属，形成漏电极；
在所述柱状源区的周围沉积栅极钝化层；
在所述栅极钝化层上光刻出栅形貌，在所述栅极钝化层和所述柱状源区的侧壁淀积栅金属，剥离形成栅电极；所述轻掺杂p型金刚石外延层与所述柱状源区侧壁的栅电极形成肖特基接触；
淀积器件钝化层；
光刻制作电极图形；
所述在重掺杂P型金刚石衬底的正面生长轻掺杂p型金刚石外延层，作为缓冲层，在所述缓冲层的上表面生长重掺杂p型金刚石外延层，具体包括：
所述轻掺杂p型金刚石外延层的厚度为1nm-100μm；
所述重掺杂p型金刚石外延层的厚度为1nm-10μm；
其中，所述轻掺杂的浓度为1×1014cm-3至1×1017cm-3，所述重掺杂的浓度为1×1018cm-3至1×1022cm-3。
2.如权利要求1所述的垂直结构金刚石肖特基结型场效应晶体管的制备方法，其特征在于，所述光刻源区图形，刻蚀出柱状源区和垂直沟道，其中，有源区在所述柱状源区的顶部，所述垂直沟道在所述柱状源区的侧壁，具体包括：
采用干法刻蚀，刻蚀深至所述缓冲层或者未至缓冲层；
所述柱状源区为圆柱体。
3.如权利要求1所述的垂直结构金刚石肖特基结型场效应晶体管的制备方法，其特征在于，所述在所述柱状源区的顶部光刻出源区图形窗口，淀积源极金属，形成源电极；在所述重掺杂P型金刚石衬底的背面淀积漏极金属，形成漏电极，具体包括：
通过电子束蒸发淀积源极金属和漏极金属；
所述源电极和漏电极采用Ti、Pt、Au、Ir中的一种或者多种的组合，经过或者无需经过高温合金退火后形成。
4.如权利要求1所述的垂直结构金刚石肖特基结型场效应晶体管的制备方法，其特征在于，所述在所述柱状源区的周围沉积栅极钝化层，具体包括：
所述栅极钝化层包括Al2O3、SiNx、SiO2、TiO2、MoO3、AlN中的一种或多种；厚度为5nm-50μm。
5.如权利要求1所述的垂直结构金刚石肖特基结型场效应晶体管的制备方法，其特征在于，所述在所述栅极钝化层上光刻出栅形貌，在所述栅极钝化层和所述柱状源区的侧壁淀积栅金属，剥离形成栅电极，具体包括：
所述栅金属为Al、Ni、Ti、Au中的一种或者多种组合，与所述轻掺杂p型金刚石外延层形成肖特基结。
6.如权利要求5所述的垂直结构金刚石肖特基结型场效应晶体管的制备方法，其特征在于，所述栅金属覆盖所述栅极钝化层，并向上延伸至所述柱状源区的外周。
7.如权利要求1所述的垂直结构金刚石肖特基结型场效应晶体管的制备方法，其特征在于，所述淀积器件钝化层，具体包括：
所述器件钝化层包括Al2O3、SiNx、SiO2、TiO2、MoO3、AlN中的一种或多种；厚度为5nm-20μm。
8.如权利要求1所述的垂直结构金刚石肖特基结型场效应晶体管的制备方法，其特征在于，所述光刻制作电极图形，具体包括：
通过干法刻蚀或者湿法刻蚀腐蚀出所述电极图形，并对所述电极图形进行加厚处理。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010387480.7A CN111599680B (zh) | 2020-05-09 | 2020-05-09 | 垂直结构金刚石肖特基结型场效应晶体管及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010387480.7A CN111599680B (zh) | 2020-05-09 | 2020-05-09 | 垂直结构金刚石肖特基结型场效应晶体管及制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111599680A CN111599680A (zh) | 2020-08-28 |
| CN111599680B true CN111599680B (zh) | 2023-09-26 |
Family
ID=72192140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010387480.7A Active CN111599680B (zh) | 2020-05-09 | 2020-05-09 | 垂直结构金刚石肖特基结型场效应晶体管及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111599680B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5278431A (en) * | 1992-06-09 | 1994-01-11 | Kobe Development Corporation | Diamond rectifying contact with undoped diamond layer |
| US5391895A (en) * | 1992-09-21 | 1995-02-21 | Kobe Steel Usa, Inc. | Double diamond mesa vertical field effect transistor |
| WO2019016268A1 (en) * | 2017-07-19 | 2019-01-24 | Centre National De La Recherche Scientifique | TRANSISTOR MOUNTED TO DIAMOND |
| WO2019191465A1 (en) * | 2018-03-28 | 2019-10-03 | Cornell University | VERTICAL GALLIUM OXIDE (Ga2O3) POWER FETS |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8866147B2 (en) * | 2011-12-22 | 2014-10-21 | Avogy, Inc. | Method and system for a GaN self-aligned vertical MESFET |
-
2020
- 2020-05-09 CN CN202010387480.7A patent/CN111599680B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5278431A (en) * | 1992-06-09 | 1994-01-11 | Kobe Development Corporation | Diamond rectifying contact with undoped diamond layer |
| US5391895A (en) * | 1992-09-21 | 1995-02-21 | Kobe Steel Usa, Inc. | Double diamond mesa vertical field effect transistor |
| WO2019016268A1 (en) * | 2017-07-19 | 2019-01-24 | Centre National De La Recherche Scientifique | TRANSISTOR MOUNTED TO DIAMOND |
| WO2019191465A1 (en) * | 2018-03-28 | 2019-10-03 | Cornell University | VERTICAL GALLIUM OXIDE (Ga2O3) POWER FETS |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111599680A (zh) | 2020-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111312802B (zh) | 低开启电压和低导通电阻的碳化硅二极管及制备方法 | |
| CN108962977B (zh) | 一种集成SBD的碳化硅沟槽型MOSFETs及其制备方法 | |
| CN108711578A (zh) | 一种部分P型GaN帽层RESURF GaN基肖特基势垒二极管 | |
| CN113013242A (zh) | 基于n-GaN栅的p沟道GaN基异质结场效应晶体管 | |
| CN109873034A (zh) | 沉积多晶AlN的常关型HEMT功率器件及其制备方法 | |
| CN114899227A (zh) | 一种增强型氮化镓基晶体管及其制备方法 | |
| CN114927562B (zh) | 碳化硅jfet器件结构及其制备方法 | |
| CN111029398A (zh) | 一种沟槽型mosfet功率器件及其制备方法 | |
| US11145753B2 (en) | Ballistic transport semiconductor device based on nano array and manufacturing method | |
| CN108649075A (zh) | 基于场板和P型AlGaN帽层的RESURF GaN基肖特基势垒二极管 | |
| CN117253917A (zh) | 一种通过表面陷阱屏蔽的GaN MIS HEMT及其制备方法 | |
| CN111599680B (zh) | 垂直结构金刚石肖特基结型场效应晶体管及制备方法 | |
| CN114551586B (zh) | 集成栅控二极管的碳化硅分离栅mosfet元胞及制备方法 | |
| CN109659358A (zh) | 一种氮化镓hemt低欧姆接触电阻结构及其制作方法 | |
| CN116072706A (zh) | 一种氧化镓异质结隧穿场效应晶体管及其制备方法 | |
| US12107167B2 (en) | High-threshold power semiconductor device and manufacturing method thereof | |
| CN115863441A (zh) | 基于二维材料的边缘接触晶体管及制备方法 | |
| CN111599681A (zh) | 垂直结构金刚石基金氧半场效晶体管及制备方法 | |
| CN114743881A (zh) | 氧化镓垂直场效应晶体管制备方法及场效应晶体管 | |
| CN110676166B (zh) | P-GaN帽层的FinFET增强型器件及制作方法 | |
| CN112768512A (zh) | 基于凹槽阳极结构的AlGaN基双沟道肖特基二极管及制备方法 | |
| CN113594230B (zh) | 垂直结构的金刚石深耗尽型场效应晶体管及制备方法 | |
| CN108767019A (zh) | 一种部分P型AlGaN帽层RESURF GaN基肖特基势垒二极管 | |
| CN215988772U (zh) | 一种具有侧壁场板的凸型栅增强型GaN基HEMT器件结构 | |
| CN116417520B (zh) | 一种氧化镓场效应晶体管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |