JP2812832B2 - 半導体多結晶ダイヤモンド電子デバイス及びその製造方法 - Google Patents
半導体多結晶ダイヤモンド電子デバイス及びその製造方法Info
- Publication number
- JP2812832B2 JP2812832B2 JP4034195A JP3419592A JP2812832B2 JP 2812832 B2 JP2812832 B2 JP 2812832B2 JP 4034195 A JP4034195 A JP 4034195A JP 3419592 A JP3419592 A JP 3419592A JP 2812832 B2 JP2812832 B2 JP 2812832B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- polycrystalline diamond
- semiconductor
- electronic device
- diamond
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229910003460 diamond Inorganic materials 0.000 title claims description 161
- 239000010432 diamond Substances 0.000 title claims description 161
- 239000004065 semiconductor Substances 0.000 title claims description 55
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000000034 method Methods 0.000 claims description 63
- 239000000758 substrate Substances 0.000 claims description 40
- 230000008569 process Effects 0.000 claims description 39
- 239000010409 thin film Substances 0.000 claims description 39
- 239000010408 film Substances 0.000 claims description 23
- 238000000151 deposition Methods 0.000 claims description 22
- 238000005468 ion implantation Methods 0.000 claims description 21
- 239000013078 crystal Substances 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 13
- 238000005498 polishing Methods 0.000 claims description 12
- 238000002347 injection Methods 0.000 claims description 8
- 239000007924 injection Substances 0.000 claims description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims description 8
- 230000008021 deposition Effects 0.000 claims description 7
- 239000007943 implant Substances 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 239000002019 doping agent Substances 0.000 claims description 4
- 230000005669 field effect Effects 0.000 claims description 3
- 238000003786 synthesis reaction Methods 0.000 claims description 3
- 230000005685 electric field effect Effects 0.000 claims 1
- 239000012212 insulator Substances 0.000 claims 1
- 150000002500 ions Chemical class 0.000 claims 1
- 238000001465 metallisation Methods 0.000 claims 1
- 239000012071 phase Substances 0.000 claims 1
- 239000012808 vapor phase Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 110
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 12
- 229910052796 boron Inorganic materials 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 230000015556 catabolic process Effects 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 230000004048 modification Effects 0.000 description 8
- 238000012986 modification Methods 0.000 description 8
- 238000002513 implantation Methods 0.000 description 7
- 238000011160 research Methods 0.000 description 7
- 230000009471 action Effects 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 230000002441 reversible effect Effects 0.000 description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 5
- 230000008901 benefit Effects 0.000 description 5
- 229910052799 carbon Inorganic materials 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 230000002829 reductive effect Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 230000018109 developmental process Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910052582 BN Inorganic materials 0.000 description 2
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910001423 beryllium ion Inorganic materials 0.000 description 1
- 150000001721 carbon Chemical class 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000007865 diluting Methods 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 238000001534 heteroepitaxy Methods 0.000 description 1
- 238000001657 homoepitaxy Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 239000010948 rhodium Substances 0.000 description 1
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000005019 vapor deposition process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1602—Diamond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
- H01L29/66022—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6603—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
- H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66045—Field-effect transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/921—Radiation hardened semiconductor device
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Junction Field-Effect Transistors (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Physical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は絶縁ダイヤモンド層を有
する半導体多結晶ダイヤモンド電子デバイスに関し、特
に整流作用が優れておりブレークダウン電圧が高い半導
体ジャンクションタイプダイヤモンドデバイスに関す
る。
する半導体多結晶ダイヤモンド電子デバイスに関し、特
に整流作用が優れておりブレークダウン電圧が高い半導
体ジャンクションタイプダイヤモンドデバイスに関す
る。
【０００２】
【従来の技術及びその問題点】半導体ダイヤモンドは電
気的に、熱的に、機械的に、光学的に優れた特性を有し
ている。このため、半導体ダイヤモンドは高温で使用さ
れる高出力の電子機器及び極限状態で使用される機器
等、広範囲に使用することができる。
気的に、熱的に、機械的に、光学的に優れた特性を有し
ている。このため、半導体ダイヤモンドは高温で使用さ
れる高出力の電子機器及び極限状態で使用される機器
等、広範囲に使用することができる。
【０００３】ダイヤモンドトランジスタ等のダイヤモン
ド電子機器の開発としては、塩見らの研究（Japanese J
ournal of Applied Physics 第１２巻 Ｌ2153(1989)）
がある。この研究は単結晶ダイヤモンドにトランジスタ
を形成するものであり、その電気的特性は必ずしも十分
なものではない。
ド電子機器の開発としては、塩見らの研究（Japanese J
ournal of Applied Physics 第１２巻 Ｌ2153(1989)）
がある。この研究は単結晶ダイヤモンドにトランジスタ
を形成するものであり、その電気的特性は必ずしも十分
なものではない。
【０００４】次に、1990年の「The Second Internation
al conference on New Diamond Science and Technolog
y (ICNDST)」での発表において、塩見らはゲートの電極
特性を改善するために、その構造の中にアンドープのダ
イヤモンド層を導入したものを提案した。アンドープ層
を持つショットキーダイオードは、室温のブレークダウ
ン電圧が520Ｖであり、最大300℃まで整流作用を有す
る。しかしながら、このトランジスタ特性は改善されて
はいるものの、工業的に十分な特性を有しているとはい
えず、また、これらの特性は室温でのみ示されているに
すぎない。この塩見らが開発したものは構造上の形状、
材料特性及びデバイスの設計又は配置が最適のものとは
いえない。
al conference on New Diamond Science and Technolog
y (ICNDST)」での発表において、塩見らはゲートの電極
特性を改善するために、その構造の中にアンドープのダ
イヤモンド層を導入したものを提案した。アンドープ層
を持つショットキーダイオードは、室温のブレークダウ
ン電圧が520Ｖであり、最大300℃まで整流作用を有す
る。しかしながら、このトランジスタ特性は改善されて
はいるものの、工業的に十分な特性を有しているとはい
えず、また、これらの特性は室温でのみ示されているに
すぎない。この塩見らが開発したものは構造上の形状、
材料特性及びデバイスの設計又は配置が最適のものとは
いえない。
【０００５】塩見らのデバイスの組立てに際して主な障
害となるのは、単結晶ダイヤモンド基板が必要なことで
ある。ホモエピタキシは、天然又は合成の絶縁性ダイヤ
モンド基板が必要であり、極めて高価である。ダイヤモ
ンドのヘテロエピタキシは、微小なキュービック窒化ボ
ロン結晶を基板とした場合を除いて、従来の技術文献に
おいて十分に開示されていない。これはサイズが小さ
く、合成単結晶ダイヤモンドと同様に、高圧及び高温処
理により合成することが困難である。
害となるのは、単結晶ダイヤモンド基板が必要なことで
ある。ホモエピタキシは、天然又は合成の絶縁性ダイヤ
モンド基板が必要であり、極めて高価である。ダイヤモ
ンドのヘテロエピタキシは、微小なキュービック窒化ボ
ロン結晶を基板とした場合を除いて、従来の技術文献に
おいて十分に開示されていない。これはサイズが小さ
く、合成単結晶ダイヤモンドと同様に、高圧及び高温処
理により合成することが困難である。
【０００６】塩見らのデバイスのように、絶縁性ダイヤ
モンド層を均一に成膜すると、半導体ダイヤモンド層上
のダイオード／整流ゲートの整流作用を向上させるが、
一方、ソース・ドレインのシリーズ抵抗も増大させてし
まう。
モンド層を均一に成膜すると、半導体ダイヤモンド層上
のダイオード／整流ゲートの整流作用を向上させるが、
一方、ソース・ドレインのシリーズ抵抗も増大させてし
まう。
【０００７】ダイヤモンド技術の使用に関する他の従来
技術として、ギルデンブラット（Gildenblat；２nd ICN
DST;ワイシントンＤＣ 1990年）により提案されたもの
がある。これによると金属−酸化物−半導体トランジス
タはゲート電極絶縁膜として、二酸化シリコンを使用す
ることによって得られる。この構造は、ダイヤモンド基
板上にホモエピタキシャルに選択的に成長され、その
後、ゲート酸化物としてＳｉＯ2が蒸着される。測定さ
れた電流−電圧特性は、デプレッションモード電界効果
トランジスタから予期されるように、チャネル電導の変
調を示した。
技術として、ギルデンブラット（Gildenblat；２nd ICN
DST;ワイシントンＤＣ 1990年）により提案されたもの
がある。これによると金属−酸化物−半導体トランジス
タはゲート電極絶縁膜として、二酸化シリコンを使用す
ることによって得られる。この構造は、ダイヤモンド基
板上にホモエピタキシャルに選択的に成長され、その
後、ゲート酸化物としてＳｉＯ2が蒸着される。測定さ
れた電流−電圧特性は、デプレッションモード電界効果
トランジスタから予期されるように、チャネル電導の変
調を示した。
【０００８】しかしながら、この現象にはいくつかの障
害がある。第１の障害は、塩見らの研究と同様に単結晶
材料を必要とすることである。第２に二酸化シリコン及
びダイヤモンドの間の界面を適切に形成し、制御するこ
とが困難である。その結果、デバイス特性及び特にピン
チオフ電圧に悪影響を与える界面状態が発生する。第３
に、これらのデバイスが厳しい環境で使用されるように
設計された場合は、二酸化シリコンのダイヤモンドに対
する接合が制約因子となる。二酸化シリコンとダイヤモ
ンドの熱膨張係数の差は温度サイクルに耐えることがで
きない不整合を引き起こす。他の従来のダイヤモンド技
術は、単結晶ダイヤモンド構造を使用するか、又は窒化
ボロン結晶のように合成することが極めて困難な基板を
提案するものである。最後に、この分野の最近の発展は
ブレークダウン電圧が不十分であるなど、不十分な電気
的特性を有する電子デバイスか、又は実用的なデバイス
を提供するためには高価になりすぎ、極めて特殊な形状
をもたざるを得ないかに帰結する。
害がある。第１の障害は、塩見らの研究と同様に単結晶
材料を必要とすることである。第２に二酸化シリコン及
びダイヤモンドの間の界面を適切に形成し、制御するこ
とが困難である。その結果、デバイス特性及び特にピン
チオフ電圧に悪影響を与える界面状態が発生する。第３
に、これらのデバイスが厳しい環境で使用されるように
設計された場合は、二酸化シリコンのダイヤモンドに対
する接合が制約因子となる。二酸化シリコンとダイヤモ
ンドの熱膨張係数の差は温度サイクルに耐えることがで
きない不整合を引き起こす。他の従来のダイヤモンド技
術は、単結晶ダイヤモンド構造を使用するか、又は窒化
ボロン結晶のように合成することが極めて困難な基板を
提案するものである。最後に、この分野の最近の発展は
ブレークダウン電圧が不十分であるなど、不十分な電気
的特性を有する電子デバイスか、又は実用的なデバイス
を提供するためには高価になりすぎ、極めて特殊な形状
をもたざるを得ないかに帰結する。
【０００９】本発明はかかる問題点に鑑みてなされたも
のであって、半導体材料として半導体ダイヤモンドの利
点を利用し、堆積された多結晶ダイヤモンド薄膜から形
成することができる金属−絶縁体−半導体構造のデバイ
スを提供することを目的とする。
のであって、半導体材料として半導体ダイヤモンドの利
点を利用し、堆積された多結晶ダイヤモンド薄膜から形
成することができる金属−絶縁体−半導体構造のデバイ
スを提供することを目的とする。
【００１０】本発明の他の目的は、多結晶ダイヤモンド
薄膜を使用し、自己整合プロセスを取り入れてイオン注
入された構造を提供することにある。
薄膜を使用し、自己整合プロセスを取り入れてイオン注
入された構造を提供することにある。
【００１１】更に、本発明の他の目的は多結晶ダイヤモ
ンド薄膜を使用した金属−絶縁体−半導体ダイオードを
提供することにある。
ンド薄膜を使用した金属−絶縁体−半導体ダイオードを
提供することにある。
【００１２】更に、本発明の他の目的は、多結晶ダイヤ
モンド薄膜から組み立てられ、トランジスタ電子特性が
向上したトランジスタ構造を提供することにある。
モンド薄膜から組み立てられ、トランジスタ電子特性が
向上したトランジスタ構造を提供することにある。
【００１３】更にまた、本発明の他の目的は、単結晶ダ
イヤモンド基板を必要としない半導体ダイヤモンド技術
を実現することにある。
イヤモンド基板を必要としない半導体ダイヤモンド技術
を実現することにある。
【００１４】
【課題を解決するための手段】本願請求項１の発明に係
る第１の半導体多結晶ダイヤモンド電子デバイスは、電
導性基板と、この基板上に形成され表面が研磨されたボ
ロンドープの多結晶ダイヤモンド薄膜第１層と、前記第
１層上に形成されたアンドープの絶縁膜からなる多結晶
ダイヤモンド薄膜第２層と、前記基板の裏面上にメタラ
イズされた電極と、前記第２層上にメタライズされ前記
第１層、第２層及び基板と共に、半導体ジャンクション
タイプのデバイスを形成する他の電極構造とを有し、垂
直型金属−絶縁構造のダイオードをもつことを特徴とす
る。本請求項１の発明の実施例は図２に表されている。
る第１の半導体多結晶ダイヤモンド電子デバイスは、電
導性基板と、この基板上に形成され表面が研磨されたボ
ロンドープの多結晶ダイヤモンド薄膜第１層と、前記第
１層上に形成されたアンドープの絶縁膜からなる多結晶
ダイヤモンド薄膜第２層と、前記基板の裏面上にメタラ
イズされた電極と、前記第２層上にメタライズされ前記
第１層、第２層及び基板と共に、半導体ジャンクション
タイプのデバイスを形成する他の電極構造とを有し、垂
直型金属−絶縁構造のダイオードをもつことを特徴とす
る。本請求項１の発明の実施例は図２に表されている。
【００１５】本願請求項１５の発明に係る第２の半導体
多結晶ダイヤモンド電子デバイスは、基板と、前記基板
上に形成され表面が研磨されておりチャネル層として機
能するボロンドープ部を有する多結晶ダイヤモンド薄膜
第１層と、前記第１層の前記ボロンドープ部上に形成さ
れたアンドープの多結晶ダイヤモンド膜第２層と、前記
第２層上に形成されて半導体ジャンクションタイプデバ
イスのダイオードを形成する電極構造とを有することを
特徴とする。本請求項１５の発明の実施例は図２に表さ
れたものである。
多結晶ダイヤモンド電子デバイスは、基板と、前記基板
上に形成され表面が研磨されておりチャネル層として機
能するボロンドープ部を有する多結晶ダイヤモンド薄膜
第１層と、前記第１層の前記ボロンドープ部上に形成さ
れたアンドープの多結晶ダイヤモンド膜第２層と、前記
第２層上に形成されて半導体ジャンクションタイプデバ
イスのダイオードを形成する電極構造とを有することを
特徴とする。本請求項１５の発明の実施例は図２に表さ
れたものである。
【００１６】本発明に係る第１の半導体多結晶ダイヤモ
ンド電子デバイスの製造方法は、基板上に絶縁性多結晶
ダイヤモンド膜からなる第１層を蒸着するプロセスと、
前記絶縁性多結晶ダイヤモンド膜からなる第１層を研磨
するプロセスと、前記第１層上にＢドープのダイヤモン
ド薄膜第２層を蒸着し、前記第２層を研磨して半導体ト
ランジスタチャネル層を形成するプロセスと、前記第２
層上にアンドープの絶縁性ダイヤモンドからなる第３層
を蒸着するプロセスと、前記第３層上にゲート電極を形
成して半導体ジャンクションタイプデバイスを形成する
プロセスとを有することを特徴とする。
ンド電子デバイスの製造方法は、基板上に絶縁性多結晶
ダイヤモンド膜からなる第１層を蒸着するプロセスと、
前記絶縁性多結晶ダイヤモンド膜からなる第１層を研磨
するプロセスと、前記第１層上にＢドープのダイヤモン
ド薄膜第２層を蒸着し、前記第２層を研磨して半導体ト
ランジスタチャネル層を形成するプロセスと、前記第２
層上にアンドープの絶縁性ダイヤモンドからなる第３層
を蒸着するプロセスと、前記第３層上にゲート電極を形
成して半導体ジャンクションタイプデバイスを形成する
プロセスとを有することを特徴とする。
【００１７】本発明に係る第２の半導体多結晶ダイヤモ
ンド電子デバイスの製造方法は、基板上に多結晶ダイヤ
モンドからなる膜第１層を蒸着するプロセスと、前記第
１層を研磨するプロセスと、前記第１層上に多結晶ダイ
ヤモンド薄膜からなる第２層を蒸着するプロセスと、前
記第２層上にアンドープの絶縁膜である多結晶ダイヤモ
ンド薄膜第３層を蒸着するプロセスと、前記第２層にイ
オン注入することにより前記第２層内にボロンドープの
半導体チャネル層を形成するプロセスと、前記第３層上
にゲート電極を形成し半導体ジャンクションタイプデバ
イスを得るプロセスとを有することを特徴とする。
ンド電子デバイスの製造方法は、基板上に多結晶ダイヤ
モンドからなる膜第１層を蒸着するプロセスと、前記第
１層を研磨するプロセスと、前記第１層上に多結晶ダイ
ヤモンド薄膜からなる第２層を蒸着するプロセスと、前
記第２層上にアンドープの絶縁膜である多結晶ダイヤモ
ンド薄膜第３層を蒸着するプロセスと、前記第２層にイ
オン注入することにより前記第２層内にボロンドープの
半導体チャネル層を形成するプロセスと、前記第３層上
にゲート電極を形成し半導体ジャンクションタイプデバ
イスを得るプロセスとを有することを特徴とする。
【００１８】
【作用】本発明により、多結晶ダイヤモンド薄膜を有す
るダイヤモンド半導体構造を得るための方法及びデバイ
スが提案される。基板材料上に多結晶ダイヤモンド被膜
を形成することにより、種々の基板材料の使用が可能と
なる。そして、ボロンドープ層の上に形成される絶縁層
としてアンドープのダイヤモンド層を使用することによ
り、材料として多結晶ダイヤモンドを使用できる可能性
が広がる。この構造において、イオン注入はオーミック
コンタクト抵抗を低減するために使用される。その注入
領域を深くしてチャネル層を形成すれば、イオン注入に
より、全ての構造をつくることができる。これにより、
絶縁ゲート構造をデバイスの一体的な部分として形成す
ることができる。埋め込みチャネルは絶縁アンドープ層
を介して数回の注入プロセスを実施することによりドー
プすることができる。その結果、この方法及びデバイス
により、シリコン技術に比して、優れた抵抗及び逆電圧
特性と、高温特性の向上及び広範囲の動作環境条件を得
ることができ、極めて有益な多結晶ダイヤモンドデバイ
スを提供することができる。更に、本発明の方法及びデ
バイスにおいては、単結晶ダイヤモンド基板が不要であ
るという利点がある。
るダイヤモンド半導体構造を得るための方法及びデバイ
スが提案される。基板材料上に多結晶ダイヤモンド被膜
を形成することにより、種々の基板材料の使用が可能と
なる。そして、ボロンドープ層の上に形成される絶縁層
としてアンドープのダイヤモンド層を使用することによ
り、材料として多結晶ダイヤモンドを使用できる可能性
が広がる。この構造において、イオン注入はオーミック
コンタクト抵抗を低減するために使用される。その注入
領域を深くしてチャネル層を形成すれば、イオン注入に
より、全ての構造をつくることができる。これにより、
絶縁ゲート構造をデバイスの一体的な部分として形成す
ることができる。埋め込みチャネルは絶縁アンドープ層
を介して数回の注入プロセスを実施することによりドー
プすることができる。その結果、この方法及びデバイス
により、シリコン技術に比して、優れた抵抗及び逆電圧
特性と、高温特性の向上及び広範囲の動作環境条件を得
ることができ、極めて有益な多結晶ダイヤモンドデバイ
スを提供することができる。更に、本発明の方法及びデ
バイスにおいては、単結晶ダイヤモンド基板が不要であ
るという利点がある。
【００１９】
【実施例】以下、本発明の実施例について添付の図面を
参照して説明する。図１（ａ）〜（ｇ）は、多結晶ダイ
ヤモンド薄膜半導体の製造方法を示す断面図である。図
１（ａ）〜（ｅ）は、ダイオードに関するものであり、
その構造は図２に表されている。また、図１（ａ）〜
（ｇ）は、トランジスタ（ＭＩＳＦＥＴ）に関するもの
であり、その構造は図５に表されている。
参照して説明する。図１（ａ）〜（ｇ）は、多結晶ダイ
ヤモンド薄膜半導体の製造方法を示す断面図である。図
１（ａ）〜（ｅ）は、ダイオードに関するものであり、
その構造は図２に表されている。また、図１（ａ）〜
（ｇ）は、トランジスタ（ＭＩＳＦＥＴ）に関するもの
であり、その構造は図５に表されている。
【００２０】図１（ａ）に示すように、シリコン基板１
０の上に絶縁性多結晶ダイヤモンド層２０が少なくとも
２０μｍの厚さに蒸着されている。この絶縁性多結晶ダ
イヤモンド層２０は、研磨され、全ての汚染及び構造的
な損傷に起因する残留グラファイト成分は、化学的エッ
チングにより取り除かれる。その後、残存する絶縁性多
結晶ダイヤモンド層２０の上に、ダイヤモンド薄膜２５
が蒸着される。このダイヤモンド薄膜２５はボロンドー
プのＰ型半導体トランジスタチャネル層であり、このダ
イヤモンド薄膜２５は「擬似エピタキシャル」層であ
り、基板上に成長させた単一層の場合に比較してその特
性が向上している。
０の上に絶縁性多結晶ダイヤモンド層２０が少なくとも
２０μｍの厚さに蒸着されている。この絶縁性多結晶ダ
イヤモンド層２０は、研磨され、全ての汚染及び構造的
な損傷に起因する残留グラファイト成分は、化学的エッ
チングにより取り除かれる。その後、残存する絶縁性多
結晶ダイヤモンド層２０の上に、ダイヤモンド薄膜２５
が蒸着される。このダイヤモンド薄膜２５はボロンドー
プのＰ型半導体トランジスタチャネル層であり、このダ
イヤモンド薄膜２５は「擬似エピタキシャル」層であ
り、基板上に成長させた単一層の場合に比較してその特
性が向上している。
【００２１】次いで、このダイヤモンド薄膜２５は、図
１（ｂ）に示すように、表面が研磨され、更に図１
（ｃ）に示すように、蒸着プロセスにより、アンドープ
の絶縁性ダイヤモンド層３０がダイヤモンド薄膜２５上
に形成される。絶縁性多結晶ダイヤモンド層２０及びそ
れに続くダイヤモンド薄膜２５の研磨は、０．１μｍの
ダイヤモンド粉末及び研磨装置を使用して行うことがで
きる。２０μｍ厚さの絶縁性ダイヤモンド層２０及び１
〜２μｍのドープされたチャネル層厚さを有するダイヤ
モンド薄膜２５の形成方法については、他に適切な方法
も考えられる。ダイヤモンド薄膜２５の厚さが薄いため
に、前記蒸着物は十分に平坦であり、付加的な研磨プロ
セスは不要である。
１（ｂ）に示すように、表面が研磨され、更に図１
（ｃ）に示すように、蒸着プロセスにより、アンドープ
の絶縁性ダイヤモンド層３０がダイヤモンド薄膜２５上
に形成される。絶縁性多結晶ダイヤモンド層２０及びそ
れに続くダイヤモンド薄膜２５の研磨は、０．１μｍの
ダイヤモンド粉末及び研磨装置を使用して行うことがで
きる。２０μｍ厚さの絶縁性ダイヤモンド層２０及び１
〜２μｍのドープされたチャネル層厚さを有するダイヤ
モンド薄膜２５の形成方法については、他に適切な方法
も考えられる。ダイヤモンド薄膜２５の厚さが薄いため
に、前記蒸着物は十分に平坦であり、付加的な研磨プロ
セスは不要である。
【００２２】研磨は、図１（ｄ）に示すように、多結晶
ダイヤモンドからなるアンドープ絶縁性ダイヤモンド層
３０の表面を平坦化するのに有効であり、これにより、
一層平坦なダイヤモンド層が形成され、均一な電場が形
成される。アンドープの絶縁性ダイヤモンド層３０の厚
さ方向に均一な電場を有することは特に重要である。
ダイヤモンドからなるアンドープ絶縁性ダイヤモンド層
３０の表面を平坦化するのに有効であり、これにより、
一層平坦なダイヤモンド層が形成され、均一な電場が形
成される。アンドープの絶縁性ダイヤモンド層３０の厚
さ方向に均一な電場を有することは特に重要である。
【００２３】次に、図１（ｅ）に示すように、絶縁性ダ
イヤモンド層３０上に、アルミニウム等の金属膜４０を
蒸着により形成し、この金属膜４０上にマスク４１を形
成する。マスク４１はＳｉＯ2又はアモルファスシリコ
ン層のように、選択的にエッチングすることができる材
料を蒸着することにより形成される。
イヤモンド層３０上に、アルミニウム等の金属膜４０を
蒸着により形成し、この金属膜４０上にマスク４１を形
成する。マスク４１はＳｉＯ2又はアモルファスシリコ
ン層のように、選択的にエッチングすることができる材
料を蒸着することにより形成される。
【００２４】更に、図１（ｆ）に示すように、マスク４
１上にフォトレジスト４２をパターン形成する。そし
て、このフォトレジスト４２をマスクとして、マスク４
１を選択的にエッチングする。
１上にフォトレジスト４２をパターン形成する。そし
て、このフォトレジスト４２をマスクとして、マスク４
１を選択的にエッチングする。
【００２５】その後、図１（ｇ）に示すように、マスク
４１をマスクとして金属膜４０を選択的にエッチングす
る。この場合に、金属膜４０は、マスク４１に対して、
アンダーカット又は「Ｔ」構造にオーバーエッチングさ
れる。このＴ構造は、１μｍ未満のオーバーハングを有
することができる。このオーバーハングのマスク４１を
利用してダイヤモンド層３０にイオン注入することによ
り、マスク直下のソースドレイン間のチャネル部を除い
て、低抵抗のソース／ドレインオーミックコンタクトを
形成することができる。
４１をマスクとして金属膜４０を選択的にエッチングす
る。この場合に、金属膜４０は、マスク４１に対して、
アンダーカット又は「Ｔ」構造にオーバーエッチングさ
れる。このＴ構造は、１μｍ未満のオーバーハングを有
することができる。このオーバーハングのマスク４１を
利用してダイヤモンド層３０にイオン注入することによ
り、マスク直下のソースドレイン間のチャネル部を除い
て、低抵抗のソース／ドレインオーミックコンタクトを
形成することができる。
【００２６】ソース及びドレインの電極形成は同様のマ
スクプロセスを使用して達成することができる。これは
自己整合のプロセスであり、使用の容易性及びその精度
を別として、ソース及びドレイン間の抵抗を低減し、デ
バイス構造を小型化することができるものである。
スクプロセスを使用して達成することができる。これは
自己整合のプロセスであり、使用の容易性及びその精度
を別として、ソース及びドレイン間の抵抗を低減し、デ
バイス構造を小型化することができるものである。
【００２７】次に、上述の如く構成された半導体多結晶
ダイヤモンド電子デバイスの作用について説明する。先
ず、図１（ｄ）の工程において、例えば、絶縁性ダイヤ
モンド層２０及びダイヤモンド薄膜２５のような多結晶
ダイヤモンド膜はマイクロ波プラズマ化学蒸着技術によ
り形成した。これらの膜は原料ガスとしてＨ2ガス中に
ＣＨ4ガスを０．５％希釈したものを使用し、ドーパン
トガスとしてＢ2Ｈ6を使用した。全ガス圧力は３１．５
Torr、基板温度は８００℃とした。また、反応ガス中の
ボロンとカーボンとの比（Ｂ／Ｃ ）は４ｐｐｍに保持
した。
ダイヤモンド電子デバイスの作用について説明する。先
ず、図１（ｄ）の工程において、例えば、絶縁性ダイヤ
モンド層２０及びダイヤモンド薄膜２５のような多結晶
ダイヤモンド膜はマイクロ波プラズマ化学蒸着技術によ
り形成した。これらの膜は原料ガスとしてＨ2ガス中に
ＣＨ4ガスを０．５％希釈したものを使用し、ドーパン
トガスとしてＢ2Ｈ6を使用した。全ガス圧力は３１．５
Torr、基板温度は８００℃とした。また、反応ガス中の
ボロンとカーボンとの比（Ｂ／Ｃ ）は４ｐｐｍに保持
した。
【００２８】一方、アンドープの絶縁性ダイヤモンド層
３０は異なる合成装置でボロンの不在下で１５分、３０
分、６０分間蒸着した。ダイヤモンドの成長速度は１時
間に約０．２μｍである。Ｐ型のドープされたダイヤモ
ンド薄膜２５は後述するように、イオン注入により形成
することもできる。これらの層の形成には電子デバイス
クラスの品質をもつダイヤモンドが合成できる他の蒸着
方法を使用することもできる。
３０は異なる合成装置でボロンの不在下で１５分、３０
分、６０分間蒸着した。ダイヤモンドの成長速度は１時
間に約０．２μｍである。Ｐ型のドープされたダイヤモ
ンド薄膜２５は後述するように、イオン注入により形成
することもできる。これらの層の形成には電子デバイス
クラスの品質をもつダイヤモンドが合成できる他の蒸着
方法を使用することもできる。
【００２９】次のプロセスで、０．１〜０．２μｍ厚さ
のゲート電極用金属膜４０を、例えば電子ビーム蒸着方
法又は他の蒸着方法により、アルミニウム又は他の金属
の層を蒸着することにより形成することができる。
のゲート電極用金属膜４０を、例えば電子ビーム蒸着方
法又は他の蒸着方法により、アルミニウム又は他の金属
の層を蒸着することにより形成することができる。
【００３０】次いで、図２に示すように、金属膜４０
を、例えば、フォトリソグラフィーによりパターニング
することにより、アルミニウム電極を形成する。このフ
ォトリソグラフィーは、蒸着アルミニウム膜上に、不要
の部分のアルミニウムをエッチングするために使用する
マスクをパターニングするものである。
を、例えば、フォトリソグラフィーによりパターニング
することにより、アルミニウム電極を形成する。このフ
ォトリソグラフィーは、蒸着アルミニウム膜上に、不要
の部分のアルミニウムをエッチングするために使用する
マスクをパターニングするものである。
【００３１】図３は図２の金属−絶縁体−半導体構造に
おいて、そのアンドープダイヤモンド層３０の厚さを種
々変えて測定した電流−電圧特性の結果を示す。基板は
１Ω・ｃｍ以下の低抵抗率を有するボロンボープの（１
１１）方位シリコンである。基板への電極には銀ペース
トを使用した。図３の曲線（ａ）はアンドープのダイヤ
モンド層３０を有しない構造についてのものであり、曲
線（ｂ）はアンドープのダイヤモンド蒸着時間が１５分
の場合、曲線（ｃ）はアンドープのダイヤモンドの蒸着
時間が６０分の場合のものである。この図３からわかる
ように、立ち上がり電圧、更に重要である点はデバイス
の逆ブレークダウン電圧は、蒸着時間が長くアンドープ
ダイヤモンド層３０の厚さの増加に比例して増大する。
即ち、曲線（ａ）に示すように、アンドープ層がない場
合は、整流作用が小さい。しかしながら、アンドープ層
の厚さが厚くなると、逆リーク電流が著しく減少し、そ
の結果、特に図３の曲線（ｃ）のように、整流作用が良
好になり、ブレークダウン電圧が増加する。これらの電
流−電圧特性は、ホモエピタキシャルダイヤモンドの場
合について観察されたもの、即ち、単結晶ダイヤモンド
を基板に用いた場合と同様である。多結晶半導体ダイヤ
モンド薄膜に対するアルミニウム電極の整流作用の向上
は、絶縁性のアンドープダイヤモンド層３０を導入した
ことによる。これにより、逆ブレークダウン電圧が著し
く向上し、整流特性が向上する。このように、本実施例
のように、所定の厚さを有するアンドープの絶縁性ダイ
ヤモンド層３０を設けることにより、整流特性が優れた
半導体ダイヤモンドデバイスを得ることができる。
おいて、そのアンドープダイヤモンド層３０の厚さを種
々変えて測定した電流−電圧特性の結果を示す。基板は
１Ω・ｃｍ以下の低抵抗率を有するボロンボープの（１
１１）方位シリコンである。基板への電極には銀ペース
トを使用した。図３の曲線（ａ）はアンドープのダイヤ
モンド層３０を有しない構造についてのものであり、曲
線（ｂ）はアンドープのダイヤモンド蒸着時間が１５分
の場合、曲線（ｃ）はアンドープのダイヤモンドの蒸着
時間が６０分の場合のものである。この図３からわかる
ように、立ち上がり電圧、更に重要である点はデバイス
の逆ブレークダウン電圧は、蒸着時間が長くアンドープ
ダイヤモンド層３０の厚さの増加に比例して増大する。
即ち、曲線（ａ）に示すように、アンドープ層がない場
合は、整流作用が小さい。しかしながら、アンドープ層
の厚さが厚くなると、逆リーク電流が著しく減少し、そ
の結果、特に図３の曲線（ｃ）のように、整流作用が良
好になり、ブレークダウン電圧が増加する。これらの電
流−電圧特性は、ホモエピタキシャルダイヤモンドの場
合について観察されたもの、即ち、単結晶ダイヤモンド
を基板に用いた場合と同様である。多結晶半導体ダイヤ
モンド薄膜に対するアルミニウム電極の整流作用の向上
は、絶縁性のアンドープダイヤモンド層３０を導入した
ことによる。これにより、逆ブレークダウン電圧が著し
く向上し、整流特性が向上する。このように、本実施例
のように、所定の厚さを有するアンドープの絶縁性ダイ
ヤモンド層３０を設けることにより、整流特性が優れた
半導体ダイヤモンドデバイスを得ることができる。
【００３２】図２の金属−絶縁体−半導体ダイオードに
おける逆ブレークダウン電圧特性の改善は、アンドープ
のダイヤモンド層を用いて形成した他のデバイスについ
ても同様の効果をもたらす。
おける逆ブレークダウン電圧特性の改善は、アンドープ
のダイヤモンド層を用いて形成した他のデバイスについ
ても同様の効果をもたらす。
【００３３】この構造及びプロセスの大きな利点は、そ
の上に粒径が大きな多結晶ダイヤモンド膜（ＰＣＤ）を
合成できるものであれば任意の基板材料を使用できる点
である。実際上、基板は基本的には取り除かれるもので
ある。基板の目的は、多結晶膜蒸着についてのベースと
して機能するものである。
の上に粒径が大きな多結晶ダイヤモンド膜（ＰＣＤ）を
合成できるものであれば任意の基板材料を使用できる点
である。実際上、基板は基本的には取り除かれるもので
ある。基板の目的は、多結晶膜蒸着についてのベースと
して機能するものである。
【００３４】別の変形例として、ダイヤモンド薄膜２５
はイオン注入により形成することができる。この場合
に、多結晶の蒸着により形成される絶縁性ダイヤモンド
層２０は２０〜３０μｍであり、前述の如く研磨されて
いる。このダイヤモンド薄膜２５はチャネル層となるも
のであり、絶縁性の最上部を保持しつつｐ型の活性層を
形成するために、高エネルギ及び低温のイオン注入で形
成される。多重イオン注入の必要性は、注入したドーパ
ント原子のガウス分布が狭い場合に生じる。チャネルの
深さ方向の分布幅を拡大し、ドーピングレベルを下げる
ことにより、同一のチャネル電導度を得ることができ
る。これはまた、デバイス構造中の電場を低減する作用
をもつ。ボロンと共にカーボンを共同注入することは、
アニール後にボロン原子により充填される空孔を結晶格
子内に生成するために有効である。十分にイオン注入さ
れた構造のデバイスの利点は、絶縁ゲートとなるアンド
ープ絶縁性ダイヤモンド層３０をデバイスの一体化部分
として形成できる点にある。数回のイオン注入プロセス
が、埋め込みチャネルを形成するために使用される。こ
のチャネルはチャネルとデバイスの表面との間にアンド
ープのダイヤモンドを有する。
はイオン注入により形成することができる。この場合
に、多結晶の蒸着により形成される絶縁性ダイヤモンド
層２０は２０〜３０μｍであり、前述の如く研磨されて
いる。このダイヤモンド薄膜２５はチャネル層となるも
のであり、絶縁性の最上部を保持しつつｐ型の活性層を
形成するために、高エネルギ及び低温のイオン注入で形
成される。多重イオン注入の必要性は、注入したドーパ
ント原子のガウス分布が狭い場合に生じる。チャネルの
深さ方向の分布幅を拡大し、ドーピングレベルを下げる
ことにより、同一のチャネル電導度を得ることができ
る。これはまた、デバイス構造中の電場を低減する作用
をもつ。ボロンと共にカーボンを共同注入することは、
アニール後にボロン原子により充填される空孔を結晶格
子内に生成するために有効である。十分にイオン注入さ
れた構造のデバイスの利点は、絶縁ゲートとなるアンド
ープ絶縁性ダイヤモンド層３０をデバイスの一体化部分
として形成できる点にある。数回のイオン注入プロセス
が、埋め込みチャネルを形成するために使用される。こ
のチャネルはチャネルとデバイスの表面との間にアンド
ープのダイヤモンドを有する。
【００３５】図４（ａ）は絶縁性ダイヤモンド層３０の
下方に埋め込まれたボロンドープ層５１（ダイヤモンド
薄膜２５）を示し、図４（ｂ）はイオン注入により埋め
込み形成されたボロンドープ層５２（ダイヤモンド薄膜
２５）の構成を示す。図４（ｂ）はまたアンドープ絶縁
性ダイヤモンド層３０のイオン注入又は表面改質処理に
より選択的に形成されたオーミックコンタクト５０を示
す。
下方に埋め込まれたボロンドープ層５１（ダイヤモンド
薄膜２５）を示し、図４（ｂ）はイオン注入により埋め
込み形成されたボロンドープ層５２（ダイヤモンド薄膜
２５）の構成を示す。図４（ｂ）はまたアンドープ絶縁
性ダイヤモンド層３０のイオン注入又は表面改質処理に
より選択的に形成されたオーミックコンタクト５０を示
す。
【００３６】イオン注入は液体窒素温度で行う。そし
て、最初のプロセスとして、埋め込み層であるダイヤモ
ンド薄膜２５の最も深い部分への共同注入を含む。この
注入は例えば２００ｋｅＶでカーボンを２×１０15／ｃ
ｍ2のドーズ量で注入するものである。このカーボンは
基本的には格子欠陥の発生因子として作用し、１２０ｋ
ｅＶ、６×１０14／ｃｍ2でのボロンドーピングにより
充填することができるスペースを生成する。
て、最初のプロセスとして、埋め込み層であるダイヤモ
ンド薄膜２５の最も深い部分への共同注入を含む。この
注入は例えば２００ｋｅＶでカーボンを２×１０15／ｃ
ｍ2のドーズ量で注入するものである。このカーボンは
基本的には格子欠陥の発生因子として作用し、１２０ｋ
ｅＶ、６×１０14／ｃｍ2でのボロンドーピングにより
充填することができるスペースを生成する。
【００３７】次に、チャネルの残部には１４５ｋｅＶの
エネルギで７×１０14／ｃｍ2のドーズ量でカーボンが
注入される。その後、この領域は９０ｋｅＶ及び４×１
０14／ｃｍ2の条件と、６５ｋｅＶ及び３．５×１０14
／ｃｍ2の条件で、ドープされたチャネル領域を完成す
るために二重にボロン注入される。これらの条件は、表
面から１０００オングストロームの深さで約１×１０17
／ｃｍ3の有効なチャネルキャリア濃度を生成する。
エネルギで７×１０14／ｃｍ2のドーズ量でカーボンが
注入される。その後、この領域は９０ｋｅＶ及び４×１
０14／ｃｍ2の条件と、６５ｋｅＶ及び３．５×１０14
／ｃｍ2の条件で、ドープされたチャネル領域を完成す
るために二重にボロン注入される。これらの条件は、表
面から１０００オングストロームの深さで約１×１０17
／ｃｍ3の有効なチャネルキャリア濃度を生成する。
【００３８】この試料は次いで注入欠陥を除去し、ボロ
ンドーパントを活性化するために、アニール処理する。
表面リーク電流の可能性及び表面に延びる注入欠陥を防
止して、高特性デバイスを製作するために、更にアンド
ープの絶縁性ダイヤモンド層３０の蒸着が必要となるこ
ともある。
ンドーパントを活性化するために、アニール処理する。
表面リーク電流の可能性及び表面に延びる注入欠陥を防
止して、高特性デバイスを製作するために、更にアンド
ープの絶縁性ダイヤモンド層３０の蒸着が必要となるこ
ともある。
【００３９】埋め込みチャネル層を構成するダイヤモン
ド薄膜２５に対する低抵抗オーミックコンタクト５０
は、イオン注入、又はアンドープダイヤモンド層３０の
表面改質処理により形成することができる。ダイヤモン
ド中へのイオン注入方法の改善により、チャネル層を形
成するために一連の深い注入方法を使用して全ての構造
を作ることができ、これにより十分に注入された構造の
デバイスを形成することができる。これらのオーミック
コンタクト５０は、埋め込みドープ層であるダイヤモン
ド薄膜２５と後にメタライズ化される電極部とを接続す
ることを目的としている。これらの層は室温で形成さ
れ、ボロンがエネルギ６５ｋｅＶ及びドーズ量３×１０
16／ｃｍ2という条件でドープされる。
ド薄膜２５に対する低抵抗オーミックコンタクト５０
は、イオン注入、又はアンドープダイヤモンド層３０の
表面改質処理により形成することができる。ダイヤモン
ド中へのイオン注入方法の改善により、チャネル層を形
成するために一連の深い注入方法を使用して全ての構造
を作ることができ、これにより十分に注入された構造の
デバイスを形成することができる。これらのオーミック
コンタクト５０は、埋め込みドープ層であるダイヤモン
ド薄膜２５と後にメタライズ化される電極部とを接続す
ることを目的としている。これらの層は室温で形成さ
れ、ボロンがエネルギ６５ｋｅＶ及びドーズ量３×１０
16／ｃｍ2という条件でドープされる。
【００４０】この構造の他の変形例は、イオン注入又は
低エネルギイオン若しくは電子衝撃若しくはレーザ衝撃
等により表面層を選択的に改質した後、アンドープの絶
縁性ダイヤモンド層３０を積層するものである。
低エネルギイオン若しくは電子衝撃若しくはレーザ衝撃
等により表面層を選択的に改質した後、アンドープの絶
縁性ダイヤモンド層３０を積層するものである。
【００４１】このイオン注入又は表面改質は特定の領域
をマスクすることにより形成される整合型の構造に用い
るか、又は図１（ｅ）〜（ｇ）の方法で示される自己整
合プロセスにより構成することができる。図２のダイオ
ードの形成に使用される自己整合プロセスと同様のプロ
セスを異なるデバイスを作るため、又は、薄膜トランジ
スタのような異なるデバイスの後プロセスに使用するこ
とができる。
をマスクすることにより形成される整合型の構造に用い
るか、又は図１（ｅ）〜（ｇ）の方法で示される自己整
合プロセスにより構成することができる。図２のダイオ
ードの形成に使用される自己整合プロセスと同様のプロ
セスを異なるデバイスを作るため、又は、薄膜トランジ
スタのような異なるデバイスの後プロセスに使用するこ
とができる。
【００４２】埋め込みチャネル層に対するオーミック接
触をとる他の方法は、金又はクロムのような適切なマス
クを使用してダイヤモンドをプラズマエッチングするこ
とにより、図４（ｂ）のオーミックコンタクト５０の領
域内において絶縁性ダイヤモンド層３０を選択的に除去
することである。極めて制御しやすい電子ビームアシス
トによるダイヤモンドのエッチングが小橋らにより報告
されている。
触をとる他の方法は、金又はクロムのような適切なマス
クを使用してダイヤモンドをプラズマエッチングするこ
とにより、図４（ｂ）のオーミックコンタクト５０の領
域内において絶縁性ダイヤモンド層３０を選択的に除去
することである。極めて制御しやすい電子ビームアシス
トによるダイヤモンドのエッチングが小橋らにより報告
されている。
【００４３】図５（ａ）はＭＩＳＦＥＴ構造の注入構造
を示す。埋め込み注入層６１及びソース／ドレインのオ
ーミックコンタクト６２は、図４（ｂ）と同様の方法で
形成することができる。形成された構造は電界効果トラ
ンジスタである。即ち、このソース／ドレインのオーミ
ックコンタクト６２上にオーミック電極６３が選択的に
形成されており、ソースドレインオーミックコンタクト
６２間の中央には、ゲート電極６４が選択的に形成され
ている。図５（ａ）の構造を達成するために必要なイオ
ン注入は、自己整合型ではないマスク構造体をもち、マ
スク構造を機械的に整合してから、注入されるべき領域
を決めるために、穴をエッチング形成するものである。
を示す。埋め込み注入層６１及びソース／ドレインのオ
ーミックコンタクト６２は、図４（ｂ）と同様の方法で
形成することができる。形成された構造は電界効果トラ
ンジスタである。即ち、このソース／ドレインのオーミ
ックコンタクト６２上にオーミック電極６３が選択的に
形成されており、ソースドレインオーミックコンタクト
６２間の中央には、ゲート電極６４が選択的に形成され
ている。図５（ａ）の構造を達成するために必要なイオ
ン注入は、自己整合型ではないマスク構造体をもち、マ
スク構造を機械的に整合してから、注入されるべき領域
を決めるために、穴をエッチング形成するものである。
【００４４】図５（ｂ）は図５（ａ）と同様のＭＩＳＦ
ＥＴ構造を示すが、図５（ｂ）の場合は自己整合プロセ
スにより形成される点が異なる。この自己整合プロセス
は、図１（ｅ）〜（ｇ）に示すようにマスクプロセスの
機械的な整合を必要としないで形成することができる点
で、図５（ａ）に示すものの改良であるといえる。これ
は、フォトレジストパターンマスクの外側の領域では全
てイオン注入、改質又はエッチングすることができるこ
とから生じる。図５（ｂ）において、埋め込み注入層７
０の上にコンタクトメタル７３が形成されており、この
コンタクトメタル７３と埋め込み注入層７０とはソース
／ドレインのオーミックコンタクト７４を形成してい
る。そして、コンタクトメタル７３間には、ゲート電極
７１が形成されており、このゲート電極７１の上にフォ
トレジスト７２が形成されている。このゲート電極７１
とフォトレジスト７２とは図１（ｇ）に示すものと同様
にＴ字状をなしており、ソース／ドレイン領域を構成す
る埋め込み注入層７０の部分はこのフォトレジスト７２
をマスクとして自己整合プロセスでイオン注入すること
により形成されている。従って、ゲート電極７１と埋め
込み注入層７０とは非接触であり、フォトレジスト７２
の直下の領域は絶縁性である。
ＥＴ構造を示すが、図５（ｂ）の場合は自己整合プロセ
スにより形成される点が異なる。この自己整合プロセス
は、図１（ｅ）〜（ｇ）に示すようにマスクプロセスの
機械的な整合を必要としないで形成することができる点
で、図５（ａ）に示すものの改良であるといえる。これ
は、フォトレジストパターンマスクの外側の領域では全
てイオン注入、改質又はエッチングすることができるこ
とから生じる。図５（ｂ）において、埋め込み注入層７
０の上にコンタクトメタル７３が形成されており、この
コンタクトメタル７３と埋め込み注入層７０とはソース
／ドレインのオーミックコンタクト７４を形成してい
る。そして、コンタクトメタル７３間には、ゲート電極
７１が形成されており、このゲート電極７１の上にフォ
トレジスト７２が形成されている。このゲート電極７１
とフォトレジスト７２とは図１（ｇ）に示すものと同様
にＴ字状をなしており、ソース／ドレイン領域を構成す
る埋め込み注入層７０の部分はこのフォトレジスト７２
をマスクとして自己整合プロセスでイオン注入すること
により形成されている。従って、ゲート電極７１と埋め
込み注入層７０とは非接触であり、フォトレジスト７２
の直下の領域は絶縁性である。
【００４５】そして、前述の図１（ｇ）に示す工程で説
明したように、自己整合プロセスによりソース及びドレ
イン間の抵抗を低減し、デバイス構造を小型化すること
ができる。このソース及びドレイン間の抵抗の低減は、
図５（ａ）に示すように、機械的な整合により配置する
場合に比して、図５（ｂ）に示すように、自己整合プロ
セスにおいては、ソース及びドレイン間の距離を小さく
することができるという事実によりもたらされる。実際
上、ソースとドレインとの間の抵抗は、埋め込み注入層
を介してのものである。ソースから埋め込み注入層を介
してドレインまで行くのに必要な距離が短いことによ
り、必然的に、抵抗が小さくなる。
明したように、自己整合プロセスによりソース及びドレ
イン間の抵抗を低減し、デバイス構造を小型化すること
ができる。このソース及びドレイン間の抵抗の低減は、
図５（ａ）に示すように、機械的な整合により配置する
場合に比して、図５（ｂ）に示すように、自己整合プロ
セスにおいては、ソース及びドレイン間の距離を小さく
することができるという事実によりもたらされる。実際
上、ソースとドレインとの間の抵抗は、埋め込み注入層
を介してのものである。ソースから埋め込み注入層を介
してドレインまで行くのに必要な距離が短いことによ
り、必然的に、抵抗が小さくなる。
【００４６】明らかに、ソースとドレインとの間に直接
存在する層は、絶縁層である。機械的整合の場合には、
２μｍを超えるマージン（余裕）を設けることが、ゲー
ト電極がソース電極及びドレイン電極と重ならないよう
にするために必要なことである。このように、機械的に
整合した構造の場合には、自己整合構造の場合ほどソー
スとドレインとの間の距離が相互に近接しているように
組み立てることはできない。ソース及びドレインの改質
オーミック領域及び埋め込み注入層が形成された後に、
電極が形成され、構造が完成する。再び、ダイヤモンド
のエッチングが使用されるが、多くの反応性イオンエッ
チングは等方的であるので、自己整合構造が保持され
る。
存在する層は、絶縁層である。機械的整合の場合には、
２μｍを超えるマージン（余裕）を設けることが、ゲー
ト電極がソース電極及びドレイン電極と重ならないよう
にするために必要なことである。このように、機械的に
整合した構造の場合には、自己整合構造の場合ほどソー
スとドレインとの間の距離が相互に近接しているように
組み立てることはできない。ソース及びドレインの改質
オーミック領域及び埋め込み注入層が形成された後に、
電極が形成され、構造が完成する。再び、ダイヤモンド
のエッチングが使用されるが、多くの反応性イオンエッ
チングは等方的であるので、自己整合構造が保持され
る。
【００４７】前述の如く、表面研磨は粗さを低減するの
に重要であり、実用的なデバイスについて１μｍ以下の
狭いゲート長を得るのに必要である。研磨により表面が
平坦化されるため、多結晶のアンドープ層の深さ方向の
電場分布がより一層均一化する。
に重要であり、実用的なデバイスについて１μｍ以下の
狭いゲート長を得るのに必要である。研磨により表面が
平坦化されるため、多結晶のアンドープ層の深さ方向の
電場分布がより一層均一化する。
【００４８】非ダイヤモンド基板を使用することが可能
となれば、電子デバイスの大面積化、大量生産、従って
ダイヤモンドデバイスの商業化の際の低コスト化が期待
できる。そして、更に重要なのは、放射線の検出／放出
器や温度検知器、圧力検知器に必要なヘテロジャンクシ
ョンのような半導体及びデバイス構造を多種多様に組み
合わせることが可能となることである。単に、絶縁ダイ
ヤモンド層を絶縁性ジャンクションに用いてその整流作
用の向上を図るだけでも、多大の発展性を期待すること
ができる。
となれば、電子デバイスの大面積化、大量生産、従って
ダイヤモンドデバイスの商業化の際の低コスト化が期待
できる。そして、更に重要なのは、放射線の検出／放出
器や温度検知器、圧力検知器に必要なヘテロジャンクシ
ョンのような半導体及びデバイス構造を多種多様に組み
合わせることが可能となることである。単に、絶縁ダイ
ヤモンド層を絶縁性ジャンクションに用いてその整流作
用の向上を図るだけでも、多大の発展性を期待すること
ができる。
【００４９】第１層絶縁性ダイヤモンド層２０は研磨及
びエッチング後に、デバイス形成用の基板として使用さ
れる。また、デバイス構造がこの絶縁性ダイヤモンド層
２０内に直接注入される。
びエッチング後に、デバイス形成用の基板として使用さ
れる。また、デバイス構造がこの絶縁性ダイヤモンド層
２０内に直接注入される。
【００５０】十分に注入された構造は単結晶ダイヤモン
ド材料にも使用することができる。これらのデバイスは
上述の多結晶構造として、及び単結晶材料／デバイスに
おいて見られるように高速のキャリア移動度という利点
を有するものとして、有益である。
ド材料にも使用することができる。これらのデバイスは
上述の多結晶構造として、及び単結晶材料／デバイスに
おいて見られるように高速のキャリア移動度という利点
を有するものとして、有益である。
【００５１】ヘテロエピタキシャル技術が適用されるよ
うになると、十分に厚い絶縁性ダイヤモンドバッファ層
が使用されてるならば、上述と同様の技術を適用するこ
とができる。
うになると、十分に厚い絶縁性ダイヤモンドバッファ層
が使用されてるならば、上述と同様の技術を適用するこ
とができる。
【００５２】上述の方法により、単結晶ダイヤモンド基
板を必要としないデバイスを得ることができるのは、バ
イレイヤー構造による。このバイレイヤー構造は、ボロ
ンドープの多結晶ダイヤモンド層２０とアンドープのダ
イヤモンド層３０との組み合わせにより得られる。優れ
た整流作用及び大きなブレークダウン電圧をもつこのア
ンドープ層３０は、電流−電圧特性が向上したＭＩＳデ
バイスを組み立てることを可能とする。自己整合プロセ
スでそのような構造を形成するには、その場所にドープ
でチャンネルを形成して、引き続きアンドープ層を蒸着
する。又は、絶縁性のアンドープダイヤモンド層３０を
通りこしてその中に埋め込む形で十分に注入された層を
形成するのが実用的である。付加的なアンドープ層を注
入構造の特性向上のために形成することも可能である。
表面の改質はソースドレイン間の抵抗を低減するために
利用される。
板を必要としないデバイスを得ることができるのは、バ
イレイヤー構造による。このバイレイヤー構造は、ボロ
ンドープの多結晶ダイヤモンド層２０とアンドープのダ
イヤモンド層３０との組み合わせにより得られる。優れ
た整流作用及び大きなブレークダウン電圧をもつこのア
ンドープ層３０は、電流−電圧特性が向上したＭＩＳデ
バイスを組み立てることを可能とする。自己整合プロセ
スでそのような構造を形成するには、その場所にドープ
でチャンネルを形成して、引き続きアンドープ層を蒸着
する。又は、絶縁性のアンドープダイヤモンド層３０を
通りこしてその中に埋め込む形で十分に注入された層を
形成するのが実用的である。付加的なアンドープ層を注
入構造の特性向上のために形成することも可能である。
表面の改質はソースドレイン間の抵抗を低減するために
利用される。
【００５３】上述の開示のもとで、本発明は種々の変形
が可能である。例えば、絶縁性ダイヤモンド層２０のよ
うな絶縁性アンドープ多結晶シリコンバッファ層を必ず
しも必要とせず、電導基板を必要とする上述の平坦化技
術の替わりに、垂直構造を使用することもできる。従っ
て、本発明は上述の実施例に限定されず、種々の変形が
可能である。
が可能である。例えば、絶縁性ダイヤモンド層２０のよ
うな絶縁性アンドープ多結晶シリコンバッファ層を必ず
しも必要とせず、電導基板を必要とする上述の平坦化技
術の替わりに、垂直構造を使用することもできる。従っ
て、本発明は上述の実施例に限定されず、種々の変形が
可能である。
【００５４】
【発明の効果】本発明によれば、多結晶ダイヤモンド薄
膜を利用して、整流作用が優れていて、ブレークダウン
電圧が高い半導体多結晶ダイヤモンド電子デバイスを得
ることができる。また、本発明に係るデバイスは、優れ
た抵抗特性及び逆電圧特性を有し、高温特性の向上及び
動作環境条件の拡大を図ることができる。
膜を利用して、整流作用が優れていて、ブレークダウン
電圧が高い半導体多結晶ダイヤモンド電子デバイスを得
ることができる。また、本発明に係るデバイスは、優れ
た抵抗特性及び逆電圧特性を有し、高温特性の向上及び
動作環境条件の拡大を図ることができる。
【図１】（ａ）〜（ｇ）は、本発明の実施例に係る金属
−絶縁体−半導体構造を製造するプロセスを示す断面図
である。
−絶縁体−半導体構造を製造するプロセスを示す断面図
である。
【図２】図１の多結晶ダイヤモンド薄膜技術を使用して
完成した金属−絶縁体−半導体ダイオードを示す断面図
である。
完成した金属−絶縁体−半導体ダイオードを示す断面図
である。
【図３】図２に示すＭＩＳダイオードの電流電圧特性を
示すグラフ図である。
示すグラフ図である。
【図４】（ａ）及び（ｂ）は本発明の実施例に係るダイ
ヤモンドデバイスのイオン注入方法を示す断面図であ
る。
ヤモンドデバイスのイオン注入方法を示す断面図であ
る。
【図５】（ａ）及び（ｂ）はＭＩＳＦＥＴ構造のイオン
注入方法を示す斜視図である。
注入方法を示す斜視図である。
１０；シリコン基板 ２０；絶縁性多結晶ダイヤモンド層 ２５；ダイヤモンド薄膜 ３０；アンドープ絶縁性ダイヤモンド層 ４０；金属膜 ４１；マスク ４２；フォトレジスト ５０：オーミックコンタクト ５１，５２：ボロンドープ層
フロントページの続き (72)発明者 クマ−ル・ダス アメリカ合衆国，ノースカロライナ州 27709，リサーチトライアングルパーク, 私書箱13608，79，ＴＷ，アレクサンダ ー通り，リサーチコモンズ，4401ビルデ ィング (72)発明者 宮田 浩一 アメリカ合衆国，ノースカロライナ州 27709，リサーチトライアングルパーク, 私書箱13608，79，ＴＷ，アレクサンダ ー通り，リサーチコモンズ，4401ビルデ ィング (72)発明者 小橋 宏司 アメリカ合衆国，ノースカロライナ州 27709，リサーチトライアングルパーク, 私書箱13608，79，ＴＷ，アレクサンダ ー通り，リサーチコモンズ，4401ビルデ ィング (56)参考文献 特開 平３−278474（ＪＰ，Ａ) 特開 平１−143323（ＪＰ，Ａ) 特開 平２−205362（ＪＰ，Ａ) 特開 昭54−91087（ＪＰ，Ａ) Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃ ｓ，ｖｏｌ．29，Ｎｏ．12（1990−12 月）ｐｐ．Ｌ2163〜Ｌ2164
Claims (15)
- 【請求項１】 電導性基板（１０）と、この基坂上に形
成され表面が研磨されたボロンドープの多結晶ダイヤモ
ンド薄膜第１層（２５）と、前記第１層上に形成された
アンドープの絶縁膜からなる多結晶ダイヤモンド薄膜第
２層（３０）と、前記基板の裏面上にメタライズされた
電極と、前記第２層上にメタライズされ前記第１層、第
２層及び基板と共に、半導体ジャンクションタイプのデ
バイスを形成する他の電極（４０）構造とを有し、垂直
型金属−絶縁体構造をもつダイオードであることを特徴
とする半導体多結晶ダイヤモンド電子デバイス。 - 【請求項２】 前記ボロンドープの多結晶ダイヤモンド
薄膜第１層（２５）は前記第２層（３０）を介してイオ
ン注入することにより形成することを特徴とする請求項
１に記載の半導体多結晶ダイヤモンド電子デバイス。 - 【請求項３】 前記第１層（２５）は気相合成中のドー
ピングにより形成されていることを特徴とする請求項１
に記載の半導体多結晶ダイヤモンド電子デバイス。 - 【請求項４】 前記半導体ジャンクションタイプデバイ
スは、ショットキーダイオードであることを特徴とする
請求項１に記載の半導体多結晶ダイヤモンド電子デバイ
ス。 - 【請求項５】 前記基板は結晶粒が大きな連続的多結晶
ダイヤモンドの蒸着を可能とする材料で形成されている
ことを特徴とする請求項１に記載の半導体多結晶ダイヤ
モンド電子デバイス。 - 【請求項６】 基板（１０）上に絶縁性多結晶ダイヤモ
ンドからなる第６層（２０）を蒸着するプロセスと、前
記絶縁性多結晶ダイヤモンド膜からなる第６層を研磨す
るプロセスと、前記第６層上にＢドープのダイヤモンド
薄膜第７層（２５）を蒸着し、前記第７層を研磨して半
導体トランジスタチャネル層を形成するプロセスと、前
記第７層上にアンドープの絶縁性ダイヤモンドからなる
第８層（３０）を蒸着するプロセスと、前記第８層上に
ゲート電極（４０）を形成して半導体ジャンクションタ
イプデバイスを形成するプロセスとを有することを特徴
とする半導体多結晶ダイヤモンド電子デバイスの製造方
法。 - 【請求項７】 基板（１０）上に多結晶ダイヤモンドか
らなる第９層（２０）を蒸着するプロセスと、前記第９
層を研磨するプロセスと、前記第９層上に多結晶ダイヤ
モンド薄膜からなる第１０層（２５）を蒸着するプロセ
スと、前記第１０層上にアンドープの絶縁膜である多結
晶ダイヤモンド薄膜第１１層（３０）を蒸着するプロセ
スと、前記第１０層にイオン注入することにより前記第
１０層内にボロンドープの半導体チャネル層を形成する
プロセスと、前記第１１層上にゲート電極（４０）を形
成し半導体ジャンクションタイプデバイスを得るプロセ
スとを有することを特徴とする半導体多結晶ダイヤモン
ド電子デバイスの製造方法。 - 【請求項８】 前記アンドープの第１１層（３０）の選
択された領域にイオン注入してオーミックコンタクトを
形成するプロセスと、オーミックコンタクトする前記選
択された領域にコンタクトメタライズを形成するプロセ
スとを有し、前記デバイスは、金属−絶縁−半導体電界
効果トランジスタであることを特徴とする請求項７に記
載の半導体多結晶ダイヤモンド電子デバイスの製造方
法。 - 【請求項９】 前記絶縁性第１１層（３０）にイオン注
入してオーミックコンタクトを形成するプロセスは、前
記ゲート電極を形成すると同時に、前記構造体の全体に
フォトレジストを使用してイオン注入することにより前
記絶縁性第１１層（３０）にソース及びドレインオーミ
ックコンタクトを形成し、これによりソース及びドレイ
ン間に最小抵抗値を有する自己整合型の電界効果トラン
ジスタを形成するプロセスを有することを特徴とする請
求項８に記載の半導体多結晶ダイヤモンド電子デバイス
の製造方法。 - 【請求項１０】 アンドープの多結晶層が注入ジャンク
ションの特性改善に使用されることを特徴とする請求項
８に記載の半導体多結晶ダイヤモンド電子デバイスの製
造方法。 - 【請求項１１】 ｐ型のドーパントがトランジスタのチ
ャネルを形成するために使用されることを特徴とする請
求項１に記載の半導体多結晶ダイヤモンド電子デバイ
ス。 - 【請求項１２】 前記チャネルが気相合成又はイオン注
入した領域にｎ型材料により形成されることを特徴とす
る請求項１に記載の半導体多結晶ダイヤモンド電子デバ
イス。 - 【請求項１３】 前記基板は前記デバイスが完成した後
に、取り除かれることを特徴とする請求項１に記載の半
導体多結晶ダイヤモンド電子デバイス。 - 【請求項１４】 前記デバイスは自己整合型であること
を特徴とする請求項１に記載の半導体多結晶ダイヤモン
ド電子デバイス。 - 【請求項１５】 基板（１０）と、前記基板上に形成さ
れ表面が研磨されておりチャネル層として機能するボロ
ンドープ部を有する多結晶ダイヤモンド薄膜第１２層
（２５）と、前記第１２層の前記ボロンドープ部上に形
成されたアンドープの多結晶ダイヤモンド膜第１３層
（３０）と、前記第１３層上に形成されて半導体ジャン
クションタイプデバイスのダイオードを形成する電極
（４０）構造とを有することを特徴とする半導体多結晶
ダイヤモンド電子デバイス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/646,848 | 1991-01-28 | ||
| US07/646,848 US5173761A (en) | 1991-01-28 | 1991-01-28 | Semiconducting polycrystalline diamond electronic devices employing an insulating diamond layer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04312982A JPH04312982A (ja) | 1992-11-04 |
| JP2812832B2 true JP2812832B2 (ja) | 1998-10-22 |
Family
ID=24594712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4034195A Expired - Lifetime JP2812832B2 (ja) | 1991-01-28 | 1992-01-24 | 半導体多結晶ダイヤモンド電子デバイス及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5173761A (ja) |
| JP (1) | JP2812832B2 (ja) |
| DE (1) | DE4202154C2 (ja) |
| GB (1) | GB2252202B (ja) |
Families Citing this family (48)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04302172A (ja) * | 1991-03-29 | 1992-10-26 | Kobe Steel Ltd | ダイヤモンドショットキーダイオード |
| JPH05102068A (ja) * | 1991-10-11 | 1993-04-23 | Kobe Steel Ltd | ダイヤモンドを用いた電子デバイスの電極形成方法 |
| JPH05299635A (ja) * | 1992-04-23 | 1993-11-12 | Kobe Steel Ltd | 耐熱性オーミック電極を備えたダイヤモンド薄膜及びその製造方法 |
| US5371378A (en) * | 1992-06-08 | 1994-12-06 | Kobe Steel Usa, Inc. | Diamond metal base/permeable base transistor and method of making same |
| US5294814A (en) * | 1992-06-09 | 1994-03-15 | Kobe Steel Usa | Vertical diamond field effect transistor |
| US5285084A (en) * | 1992-09-02 | 1994-02-08 | Kobe Steel Usa | Diamond schottky diodes and gas sensors fabricated therefrom |
| US5362975A (en) * | 1992-09-02 | 1994-11-08 | Kobe Steel Usa | Diamond-based chemical sensors |
| US5382809A (en) * | 1992-09-14 | 1995-01-17 | Sumitomo Electric Industries, Ltd. | Semiconductor device including semiconductor diamond |
| US5285089A (en) * | 1992-12-02 | 1994-02-08 | Kobe Steel U.S.A., Inc. | Diamond and silicon carbide heterojunction bipolar transistor |
| US5272104A (en) * | 1993-03-11 | 1993-12-21 | Harris Corporation | Bonded wafer process incorporating diamond insulator |
| US5683939A (en) * | 1993-04-02 | 1997-11-04 | Harris Corporation | Diamond insulator devices and method of fabrication |
| JPH0794303A (ja) * | 1993-05-04 | 1995-04-07 | Kobe Steel Ltd | 高配向性ダイヤモンド薄膜サーミスタ |
| US5442199A (en) * | 1993-05-14 | 1995-08-15 | Kobe Steel Usa, Inc. | Diamond hetero-junction rectifying element |
| JPH0794805A (ja) * | 1993-05-14 | 1995-04-07 | Kobe Steel Ltd | 高配向性ダイヤモンド薄膜磁気検出素子及び磁気検出装置 |
| JP3755904B2 (ja) * | 1993-05-14 | 2006-03-15 | 株式会社神戸製鋼所 | ダイヤモンド整流素子 |
| US5371383A (en) * | 1993-05-14 | 1994-12-06 | Kobe Steel Usa Inc. | Highly oriented diamond film field-effect transistor |
| JP3549228B2 (ja) * | 1993-05-14 | 2004-08-04 | 株式会社神戸製鋼所 | 高配向性ダイヤモンド放熱基板 |
| JP3549227B2 (ja) * | 1993-05-14 | 2004-08-04 | 株式会社神戸製鋼所 | 高配向性ダイヤモンド薄膜 |
| JPH0786311A (ja) * | 1993-05-14 | 1995-03-31 | Kobe Steel Ltd | 高配向性ダイヤモンド薄膜電界効果トランジスタ |
| US5376579A (en) * | 1993-07-02 | 1994-12-27 | The United States Of America As Represented By The Secretary Of The Air Force | Schemes to form silicon-on-diamond structure |
| JP3563093B2 (ja) * | 1993-09-24 | 2004-09-08 | 住友電気工業株式会社 | 半導体装置 |
| US6087005A (en) * | 1993-10-22 | 2000-07-11 | The United States Of America As Represented By The Secretary Of The Navy | Adhesion of silicon oxide to diamond |
| JPH07161455A (ja) * | 1993-12-09 | 1995-06-23 | Sumitomo Electric Ind Ltd | ダイヤモンドヒ−タ |
| US5488350A (en) * | 1994-01-07 | 1996-01-30 | Michigan State University | Diamond film structures and methods related to same |
| US5474808A (en) * | 1994-01-07 | 1995-12-12 | Michigan State University | Method of seeding diamond |
| DE4415601C2 (de) * | 1994-05-04 | 1997-12-18 | Daimler Benz Ag | Komposit-Struktur für elektronische Bauteile und Verfahren zu deren Herstellung |
| JP3295921B2 (ja) * | 1994-06-20 | 2002-06-24 | 住友電気工業株式会社 | 表面弾性波素子用ダイヤモンド基材及び素子 |
| EP0697726B1 (en) * | 1994-08-03 | 2003-02-26 | Sumitomo Electric Industries, Ltd. | Heat sink comprising synthetic diamond film |
| US6082200A (en) * | 1997-09-19 | 2000-07-04 | Board Of Trustees Operating Michigan State University | Electronic device and method of use thereof |
| DE19743496C2 (de) * | 1997-10-01 | 2001-11-15 | Daimler Chrysler Ag | Isolatorschicht für ein eine aktive Diamantschicht aufweisendes mikroelektronisches Bauteil |
| SE9801881D0 (sv) * | 1998-05-28 | 1998-05-28 | Asea Brown Boveri | A switching device |
| SE9804135L (sv) | 1998-11-30 | 2000-05-31 | Abb Ab | Fotokonduktiv omkopplare |
| US6770966B2 (en) * | 2001-07-31 | 2004-08-03 | Intel Corporation | Electronic assembly including a die having an integrated circuit and a layer of diamond to transfer heat |
| WO2003047037A2 (en) * | 2001-11-21 | 2003-06-05 | Integrated Nano-Technologies, Llc | Fabrication of a high resolution biological molecule detection device with aluminum electrical conductors |
| JP3986432B2 (ja) * | 2002-12-20 | 2007-10-03 | 株式会社神戸製鋼所 | ダイヤモンド電子素子 |
| JP2004204299A (ja) * | 2002-12-25 | 2004-07-22 | Ebara Corp | ダイヤモンド成膜シリコンおよび電極 |
| GB0318215D0 (en) * | 2003-08-04 | 2003-09-03 | Element Six Ltd | Diamond microelectrodes |
| JP4683836B2 (ja) * | 2003-12-12 | 2011-05-18 | 株式会社神戸製鋼所 | ダイヤモンド半導体素子及びその製造方法 |
| US7394103B2 (en) * | 2004-09-13 | 2008-07-01 | Uchicago Argonne, Llc | All diamond self-aligned thin film transistor |
| EP2100863B1 (en) | 2006-10-31 | 2015-07-08 | Mitsubishi Materials Corporation | Process for manufacturing a boron-doped diamond sinter with satisfactory electrical conductivity |
| US9034200B2 (en) | 2007-01-22 | 2015-05-19 | Element Six Limited Technologies Limited | Plasma etching of diamond surfaces |
| WO2012118944A2 (en) * | 2011-03-03 | 2012-09-07 | The Trustees Of Columbia University In The City Of New York | Techniques for producing thin films of single crystal diamond |
| WO2013066446A1 (en) | 2011-08-01 | 2013-05-10 | The Trustees Of Columbia University In The City Of New York | Conjugates of nano-diamond and magnetic or metallic particles |
| WO2013040446A1 (en) | 2011-09-16 | 2013-03-21 | The Trustees Of Columbia University In The City Of New York | High-precision ghz clock generation using spin states in diamond |
| US9632045B2 (en) | 2011-10-19 | 2017-04-25 | The Trustees Of Columbia University In The City Of New York | Systems and methods for deterministic emitter switch microscopy |
| US9496197B1 (en) * | 2012-04-20 | 2016-11-15 | Hrl Laboratories, Llc | Near junction cooling for GaN devices |
| US20160266496A1 (en) * | 2015-03-10 | 2016-09-15 | Uab Research Foundation | Fabrication and encapsulation of micro-circuits on diamond and uses thereof |
| US10584412B2 (en) | 2016-03-08 | 2020-03-10 | Ii-Vi Delaware, Inc. | Substrate comprising a layer of silicon and a layer of diamond having an optically finished (or a dense) silicon-diamond interface |
Family Cites Families (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3142595A (en) * | 1961-08-31 | 1964-07-28 | Gen Electric | Bulk junctions employing p-type diamond crystals and method of preparation thereof |
| US4191735A (en) * | 1973-06-07 | 1980-03-04 | National Research Development Corporation | Growth of synthetic diamonds |
| GB1485364A (en) * | 1974-09-27 | 1977-09-08 | Nat Res Dev | Production of synthetic diamonds |
| US4104344A (en) * | 1975-09-12 | 1978-08-01 | Brigham Young University | High thermal conductivity substrate |
| JPS5491087A (en) * | 1977-12-28 | 1979-07-19 | Seiko Instr & Electronics Ltd | Manufacture of thin-film solar cell |
| JPS57128047A (en) * | 1981-01-30 | 1982-08-09 | Nec Corp | High frequency high power transistor |
| JPS5860696A (ja) * | 1981-10-06 | 1983-04-11 | Rikagaku Kenkyusho | 導電性ダイヤモンドとその製造方法 |
| JPS598821A (ja) * | 1982-07-02 | 1984-01-18 | Toa Gurauto Kogyo Kk | 地盤改良のための薬液注入用ロツド |
| JPS59195516A (ja) * | 1983-04-20 | 1984-11-06 | Rikagaku Kenkyusho | イオン注入によるダイヤモンド表層の高電導化法 |
| JPS59213126A (ja) * | 1983-05-19 | 1984-12-03 | Sumitomo Electric Ind Ltd | ダイヤモンド半導体素子の製造法 |
| US4571447A (en) * | 1983-06-24 | 1986-02-18 | Prins Johan F | Photovoltaic cell of semi-conducting diamond |
| JPS60221395A (ja) * | 1984-04-19 | 1985-11-06 | Yoshio Imai | ダイヤモンド薄膜の製造方法 |
| JPS60246627A (ja) * | 1984-05-21 | 1985-12-06 | Sumitomo Electric Ind Ltd | ダイヤモンド半導体素子 |
| JPS6233468A (ja) * | 1985-08-06 | 1987-02-13 | Nec Corp | 耐放射線性の強化された半導体装置 |
| EP0221531A3 (en) * | 1985-11-06 | 1992-02-19 | Kanegafuchi Kagaku Kogyo Kabushiki Kaisha | High heat conductive insulated substrate and method of manufacturing the same |
| JPS62108798A (ja) * | 1985-11-08 | 1987-05-20 | Toshiba Corp | ダイヤモンド膜又はダイヤモンド状炭素膜の製造方法 |
| JPS62113797A (ja) * | 1985-11-14 | 1987-05-25 | Asahi Chem Ind Co Ltd | ダイヤモンド膜 |
| US4863529A (en) * | 1987-03-12 | 1989-09-05 | Sumitomo Electric Industries, Ltd. | Thin film single crystal diamond substrate |
| JP2603257B2 (ja) * | 1987-06-05 | 1997-04-23 | 株式会社神戸製鋼所 | ダイヤモンド多層薄膜 |
| US4929489A (en) * | 1987-07-20 | 1990-05-29 | Dreschhoff Gisela A M | Method of making and using selective conductive regions in diamond layers |
| US4929986A (en) * | 1987-09-25 | 1990-05-29 | The United States Of America As Represented By The Secretary Of The Navy | High power diamond traveling wave amplifier |
| JP2593898B2 (ja) * | 1987-11-30 | 1997-03-26 | 住友電気工業株式会社 | 半導体素子 |
| JP2590161B2 (ja) * | 1987-12-15 | 1997-03-12 | 導電性無機化合物技術研究組合 | Ｍｉｓ型電界効果トランジスタの製造法 |
| JP2584642B2 (ja) * | 1987-12-17 | 1997-02-26 | 出光石油化学株式会社 | ショットキーダイオードおよびその製造方法 |
| JPH01201976A (ja) * | 1988-02-05 | 1989-08-14 | Sumitomo Electric Ind Ltd | ダイヤモンド固体レーザ素子、その製造方法およびその発振方法 |
| JP2620293B2 (ja) * | 1988-03-18 | 1997-06-11 | 住友電気工業株式会社 | ダイヤモンドの改質法 |
| GB8812216D0 (en) * | 1988-05-24 | 1988-06-29 | Jones B L | Diamond transistor method of manufacture thereof |
| US5041393A (en) * | 1988-12-28 | 1991-08-20 | At&T Bell Laboratories | Fabrication of GaAs integrated circuits |
| GB8902135D0 (en) * | 1989-02-01 | 1989-03-22 | Diamond Trading Company Propri | P-n-p diamond transistor |
| JPH03105974A (ja) * | 1989-09-19 | 1991-05-02 | Kobe Steel Ltd | 多結晶ダイヤ薄膜合成によるシヨツトキー・ダイオードの製作法 |
| JP2730271B2 (ja) * | 1990-03-07 | 1998-03-25 | 住友電気工業株式会社 | 半導体装置 |
| US5099296A (en) * | 1990-04-06 | 1992-03-24 | Xerox Corporation | Thin film transistor |
-
1991
- 1991-01-28 US US07/646,848 patent/US5173761A/en not_active Expired - Lifetime
-
1992
- 1992-01-24 JP JP4034195A patent/JP2812832B2/ja not_active Expired - Lifetime
- 1992-01-27 DE DE4202154A patent/DE4202154C2/de not_active Expired - Fee Related
- 1992-01-28 GB GB9201739A patent/GB2252202B/en not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ，ｖｏｌ．２９，Ｎｏ．１２（１９９０−１２月）ｐｐ．Ｌ２１６３〜Ｌ２１６４ |
Also Published As
| Publication number | Publication date |
|---|---|
| DE4202154C2 (de) | 1996-01-25 |
| GB2252202B (en) | 1994-12-14 |
| DE4202154A1 (de) | 1992-08-06 |
| GB2252202A (en) | 1992-07-29 |
| GB9201739D0 (en) | 1992-03-11 |
| US5173761A (en) | 1992-12-22 |
| JPH04312982A (ja) | 1992-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2812832B2 (ja) | 半導体多結晶ダイヤモンド電子デバイス及びその製造方法 | |
| JP3146694B2 (ja) | 炭化けい素ｍｏｓｆｅｔおよび炭化けい素ｍｏｓｆｅｔの製造方法 | |
| US4587712A (en) | Method for making vertical channel field controlled device employing a recessed gate structure | |
| JP3369638B2 (ja) | 縦型ダイヤモンド電界効果トランジスタ | |
| US5170231A (en) | Silicon carbide field-effect transistor with improved breakdown voltage and low leakage current | |
| US4771013A (en) | Process of making a double heterojunction 3-D I2 L bipolar transistor with a Si/Ge superlattice | |
| JP3184320B2 (ja) | ダイヤモンド電界効果トランジスタ | |
| US7605065B2 (en) | Schottky barrier tunnel single electron transistor and method of manufacturing the same | |
| US4466173A (en) | Methods for fabricating vertical channel buried grid field controlled devices including field effect transistors and field controlled thyristors utilizing etch and refill techniques | |
| JPH06177400A (ja) | 二重ダイヤモンドメサ垂直型電界効果トランジスタ及びその製造方法 | |
| JPS598375A (ja) | 縦型構造電界効果トランジスタ | |
| JPH0216591B2 (ja) | ||
| JP4990458B2 (ja) | 自己整合されたシリコンカーバイトｌｍｏｓｆｅｔ | |
| US20030181011A1 (en) | Fabrication process of a trench gate power MOS transistor with scaled channel | |
| JPH11297712A (ja) | 化合物膜の形成方法及び半導体素子の製造方法 | |
| JP2001284598A (ja) | 半導体装置及びその製造方法 | |
| JPH05251709A (ja) | ソース・ベース間短絡部を有する電力用ｍｏｓ−ｆｅｔおよびその製造方法 | |
| JP2000312008A (ja) | 炭化珪素静電誘導トランジスタおよびその製造方法 | |
| JP2644028B2 (ja) | 炭化珪素製ｍｏｓｆｅｔ | |
| JP2803548B2 (ja) | 半導体装置の製造方法 | |
| JPH04305978A (ja) | 電力用ｍｏｓ半導体デバイスの製造方法 | |
| JP2003517204A (ja) | 炭化ケイ素半導体装置においてより高い反転層移動度を得る方法 | |
| JP2524370B2 (ja) | 半導体デバイスの製造方法 | |
| JP2000082810A (ja) | 炭化けい素トレンチ型ｍｏｓ半導体素子の製造方法および炭化けい素トレンチ型ｍｏｓ半導体素子 | |
| JP2008103392A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070807 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080807 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080807 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090807 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090807 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100807 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110807 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110807 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120807 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120807 Year of fee payment: 14 |