JPH04312982A - 半導体多結晶ダイヤモンド電子デバイス及びその製造方法 - Google Patents
半導体多結晶ダイヤモンド電子デバイス及びその製造方法Info
- Publication number
- JPH04312982A JPH04312982A JP4034195A JP3419592A JPH04312982A JP H04312982 A JPH04312982 A JP H04312982A JP 4034195 A JP4034195 A JP 4034195A JP 3419592 A JP3419592 A JP 3419592A JP H04312982 A JPH04312982 A JP H04312982A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- polycrystalline diamond
- semiconductor
- electronic device
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910003460 diamond Inorganic materials 0.000 title claims abstract description 142
- 239000010432 diamond Substances 0.000 title claims abstract description 142
- 239000004065 semiconductor Substances 0.000 title claims abstract description 70
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 58
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 6
- 239000010703 silicon Substances 0.000 claims abstract description 6
- 230000008569 process Effects 0.000 claims description 37
- 239000010408 film Substances 0.000 claims description 27
- 238000005468 ion implantation Methods 0.000 claims description 24
- 239000010409 thin film Substances 0.000 claims description 24
- 238000000151 deposition Methods 0.000 claims description 22
- 239000013078 crystal Substances 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 12
- 238000005498 polishing Methods 0.000 claims description 10
- 230000004048 modification Effects 0.000 claims description 9
- 238000012986 modification Methods 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 7
- 150000002500 ions Chemical class 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 239000002019 doping agent Substances 0.000 claims description 4
- 230000005669 field effect Effects 0.000 claims description 4
- 238000002347 injection Methods 0.000 claims description 4
- 239000007924 injection Substances 0.000 claims description 4
- 238000003486 chemical etching Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- 238000001465 metallisation Methods 0.000 claims description 2
- 238000003786 synthesis reaction Methods 0.000 claims 3
- 239000012808 vapor phase Substances 0.000 claims 3
- 239000012212 insulator Substances 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 11
- 229910052782 aluminium Inorganic materials 0.000 abstract description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 7
- 230000002441 reversible effect Effects 0.000 abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 5
- 230000007613 environmental effect Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 116
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 229910052796 boron Inorganic materials 0.000 description 7
- 239000007943 implant Substances 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 235000012239 silicon dioxide Nutrition 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 5
- 230000008901 benefit Effects 0.000 description 5
- 229910052799 carbon Inorganic materials 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 230000005684 electric field Effects 0.000 description 4
- 230000006872 improvement Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 230000018109 developmental process Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910052582 BN Inorganic materials 0.000 description 2
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 238000011282 treatment Methods 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- KPSZQYZCNSCYGG-UHFFFAOYSA-N [B].[B] Chemical compound [B].[B] KPSZQYZCNSCYGG-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 150000001721 carbon Chemical class 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 238000001534 heteroepitaxy Methods 0.000 description 1
- 238000001657 homoepitaxy Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000037230 mobility Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000005019 vapor deposition process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/1602—Diamond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
- H01L29/66022—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6603—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
- H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66045—Field-effect transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/921—Radiation hardened semiconductor device
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は絶縁ダイヤモンド層を有
する半導体多結晶ダイヤモンド電子デバイスに関し、特
に整流作用が優れておりブレークダウン電圧が高い半導
体ジャンクションタイプダイヤモンドデバイスに関する
。
する半導体多結晶ダイヤモンド電子デバイスに関し、特
に整流作用が優れておりブレークダウン電圧が高い半導
体ジャンクションタイプダイヤモンドデバイスに関する
。
【０００２】
【従来の技術及びその問題点】半導体ダイヤモンドは電
気的に、熱的に、機械的に、光学的に優れた特性を有し
ている。このため、半導体ダイヤモンドは高温で使用さ
れる高出力の電子機器及び極限状態で使用される機器等
、広範囲に使用することができる。
気的に、熱的に、機械的に、光学的に優れた特性を有し
ている。このため、半導体ダイヤモンドは高温で使用さ
れる高出力の電子機器及び極限状態で使用される機器等
、広範囲に使用することができる。
【０００３】ダイヤモンドトランジスタ等のダイヤモン
ド電子機器の開発としては、塩見らの研究（Ｊａｐａｎ
ｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈ
ｙｓｉｃｓ 第１２巻 Ｌ２１５３（１９８９））があ
る。この研究は単結晶ダイヤモンドにトランジスタを形
成するものであり、その電気的特性は必ずしも十分なも
のではない。
ド電子機器の開発としては、塩見らの研究（Ｊａｐａｎ
ｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈ
ｙｓｉｃｓ 第１２巻 Ｌ２１５３（１９８９））があ
る。この研究は単結晶ダイヤモンドにトランジスタを形
成するものであり、その電気的特性は必ずしも十分なも
のではない。
【０００４】次に、１９９０年の「Ｔｈｅ Ｓｅｃｏｎ
ｄ Ｉｎｔｅｒｎａｔｉｏｎａｌ ｃｏｎｆｅｒｅｎｃ
ｅ ｏｎ Ｎｅｗ Ｄｉａｍｏｎｄ Ｓｃｉｅｎｃｅ
ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ （ＩＣＮＤＳＴ）」で
の発表において、塩見らはゲートの電極特性を改善する
ために、その構造の中にアンドープのダイヤモンド層を
導入したものを提案した。アンドープ層を持つショット
キーダイオードは、室温のブレークダウン電圧が５２０
Ｖであり、最大３００℃まで整流作用を有する。しかし
ながら、このトランジスタ特性は改善されてはいるもの
の、工業的に十分な特性を有しているとはいえず、また
、これらの特性は室温でのみ示されているにすぎない。 この塩見らが開発したものは構造上の形状、材料特性及
びデバイスの設計又は配置が最適のものとはいえない。
ｄ Ｉｎｔｅｒｎａｔｉｏｎａｌ ｃｏｎｆｅｒｅｎｃ
ｅ ｏｎ Ｎｅｗ Ｄｉａｍｏｎｄ Ｓｃｉｅｎｃｅ
ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ （ＩＣＮＤＳＴ）」で
の発表において、塩見らはゲートの電極特性を改善する
ために、その構造の中にアンドープのダイヤモンド層を
導入したものを提案した。アンドープ層を持つショット
キーダイオードは、室温のブレークダウン電圧が５２０
Ｖであり、最大３００℃まで整流作用を有する。しかし
ながら、このトランジスタ特性は改善されてはいるもの
の、工業的に十分な特性を有しているとはいえず、また
、これらの特性は室温でのみ示されているにすぎない。 この塩見らが開発したものは構造上の形状、材料特性及
びデバイスの設計又は配置が最適のものとはいえない。
【０００５】塩見らのデバイスの組立てに際して主な障
害となるのは、単結晶ダイヤモンド基板が必要なことで
ある。ホモエピタキシは、天然又は合成の絶縁性ダイヤ
モンド基板が必要であり、極めて高価である。ダイヤモ
ンドのヘテロエピタキシは、微小なキュービック窒化ボ
ロン結晶を基板とした場合を除いて、従来の技術文献に
おいて十分に開示されていない。これはサイズが小さく
、合成単結晶ダイヤモンドと同様に、高圧及び高温処理
により合成することが困難である。
害となるのは、単結晶ダイヤモンド基板が必要なことで
ある。ホモエピタキシは、天然又は合成の絶縁性ダイヤ
モンド基板が必要であり、極めて高価である。ダイヤモ
ンドのヘテロエピタキシは、微小なキュービック窒化ボ
ロン結晶を基板とした場合を除いて、従来の技術文献に
おいて十分に開示されていない。これはサイズが小さく
、合成単結晶ダイヤモンドと同様に、高圧及び高温処理
により合成することが困難である。
【０００６】塩見らのデバイスのように、絶縁性ダイヤ
モンド層を均一に成膜すると、半導体ダイヤモンド層上
のダイオード／整流ゲートの整流作用を向上させるが、
一方、ソース・ドレインのシリーズ抵抗も増大させてし
まう。
モンド層を均一に成膜すると、半導体ダイヤモンド層上
のダイオード／整流ゲートの整流作用を向上させるが、
一方、ソース・ドレインのシリーズ抵抗も増大させてし
まう。
【０００７】ダイヤモンド技術の使用に関する他の従来
技術として、ギルデンブラット（Ｇｉｌｄｅｎｂｌａｔ
；２ｎｄ ＩＣＮＤＳＴ；ワイシントンＤＣ １９９０
年）により提案されたものがある。これによると金属−
酸化物−半導体トランジスタはゲート電極絶縁膜として
、二酸化シリコンを使用することによって得られる。こ
の構造は、ダイヤモンド基板上にホモエピタキシャルに
選択的に成長され、その後、ゲート酸化物としてＳｉＯ
２が蒸着される。測定された電流−電圧特性は、デプレ
ッションモード電界効果トランジスタから予期されるよ
うに、チャネル電導の変調を示した。
技術として、ギルデンブラット（Ｇｉｌｄｅｎｂｌａｔ
；２ｎｄ ＩＣＮＤＳＴ；ワイシントンＤＣ １９９０
年）により提案されたものがある。これによると金属−
酸化物−半導体トランジスタはゲート電極絶縁膜として
、二酸化シリコンを使用することによって得られる。こ
の構造は、ダイヤモンド基板上にホモエピタキシャルに
選択的に成長され、その後、ゲート酸化物としてＳｉＯ
２が蒸着される。測定された電流−電圧特性は、デプレ
ッションモード電界効果トランジスタから予期されるよ
うに、チャネル電導の変調を示した。
【０００８】しかしながら、この現象にはいくつかの障
害がある。第１の障害は、塩見らの研究と同様に単結晶
材料を必要とすることである。第２に二酸化シリコン及
びダイヤモンドの間の界面を適切に形成し、制御するこ
とが困難である。その結果、デバイス特性及び特にピン
チオフ電圧に悪影響を与える界面状態が発生する。第３
に、これらのデバイスが厳しい環境で使用されるように
設計された場合は、二酸化シリコンのダイヤモンドに対
する接合が制約因子となる。二酸化シリコンとダイヤモ
ンドの熱膨張係数の差は温度サイクルに耐えることがで
きない不整合を引き起こす。他の従来のダイヤモンド技
術は、単結晶ダイヤモンド構造を使用するか、又は窒化
ボロン結晶のように合成することが極めて困難な基板を
提案するものである。最後に、この分野の最近の発展は
ブレークダウン電圧が不十分であるなど、不十分な電気
的特性を有する電子デバイスか、又は実用的なデバイス
を提供するためには高価になりすぎ、極めて特殊な形状
をもたざるを得ないかに帰結する。
害がある。第１の障害は、塩見らの研究と同様に単結晶
材料を必要とすることである。第２に二酸化シリコン及
びダイヤモンドの間の界面を適切に形成し、制御するこ
とが困難である。その結果、デバイス特性及び特にピン
チオフ電圧に悪影響を与える界面状態が発生する。第３
に、これらのデバイスが厳しい環境で使用されるように
設計された場合は、二酸化シリコンのダイヤモンドに対
する接合が制約因子となる。二酸化シリコンとダイヤモ
ンドの熱膨張係数の差は温度サイクルに耐えることがで
きない不整合を引き起こす。他の従来のダイヤモンド技
術は、単結晶ダイヤモンド構造を使用するか、又は窒化
ボロン結晶のように合成することが極めて困難な基板を
提案するものである。最後に、この分野の最近の発展は
ブレークダウン電圧が不十分であるなど、不十分な電気
的特性を有する電子デバイスか、又は実用的なデバイス
を提供するためには高価になりすぎ、極めて特殊な形状
をもたざるを得ないかに帰結する。
【０００９】本発明はかかる問題点に鑑みてなされたも
のであって、半導体材料として半導体ダイヤモンドの利
点を利用し、堆積された多結晶ダイヤモンド薄膜から形
成することができる金属−絶縁体−半導体構造のデバイ
スを提供することを目的とする。
のであって、半導体材料として半導体ダイヤモンドの利
点を利用し、堆積された多結晶ダイヤモンド薄膜から形
成することができる金属−絶縁体−半導体構造のデバイ
スを提供することを目的とする。
【００１０】本発明の他の目的は、多結晶ダイヤモンド
薄膜を使用し、自己整合プロセスを取り入れてイオン注
入された構造を提供することにある。
薄膜を使用し、自己整合プロセスを取り入れてイオン注
入された構造を提供することにある。
【００１１】更に、本発明の他の目的は多結晶ダイヤモ
ンド薄膜を使用した金属−絶縁体−半導体ダイオードを
提供することにある。
ンド薄膜を使用した金属−絶縁体−半導体ダイオードを
提供することにある。
【００１２】更に、本発明の他の目的は、多結晶ダイヤ
モンド薄膜から組み立てられ、トランジスタ電子特性が
向上したトランジスタ構造を提供することにある。
モンド薄膜から組み立てられ、トランジスタ電子特性が
向上したトランジスタ構造を提供することにある。
【００１３】更にまた、本発明の他の目的は、単結晶ダ
イヤモンド基板を必要としない半導体ダイヤモンド技術
を実現することにある。
イヤモンド基板を必要としない半導体ダイヤモンド技術
を実現することにある。
【００１４】
【課題を解決するための手段】本発明に係る第１の半導
体多結晶ダイヤモンド電子デバイスは、電導性基板と、
この基板上に形成されたボロンドープの多結晶ダイヤモ
ンド薄膜第１層と、前記第１層上に形成されたアンドー
プの絶縁膜からなる多結晶ダイヤモンド薄膜第２層と、
前記基板の裏面上にメタライズされた電極と、前記第２
層上にメタライズされ前記第１層、第２層及び基板と共
に、半導体ジャンクションタイプのデバイスを形成する
他の電極構造とを有し、垂直型金属−絶縁構造をもつこ
とを特徴とする。
体多結晶ダイヤモンド電子デバイスは、電導性基板と、
この基板上に形成されたボロンドープの多結晶ダイヤモ
ンド薄膜第１層と、前記第１層上に形成されたアンドー
プの絶縁膜からなる多結晶ダイヤモンド薄膜第２層と、
前記基板の裏面上にメタライズされた電極と、前記第２
層上にメタライズされ前記第１層、第２層及び基板と共
に、半導体ジャンクションタイプのデバイスを形成する
他の電極構造とを有し、垂直型金属−絶縁構造をもつこ
とを特徴とする。
【００１５】本発明に係る第２の半導体多結晶ダイヤモ
ンド電子デバイスは、基板と、前記基板上に形成された
絶縁性多結晶ダイヤモンド膜第１層と、前記第１層上に
形成されチャネル層として機能するボロンドープ部を有
する多結晶ダイヤモンド薄膜第２層と、前記第２層の前
記ボロンドープ部上に形成された絶縁性アンドープ多結
晶ダイヤモンド膜第３層と、前記第３層上にメタライズ
され前記第２層の前記ボロンドープ部にオーミックコン
タクトする電極構造体と、表面改質、イオン注入及び前
記第３層の化学エッチングのいずれかにより前記電極構
造体のオーミックコンタクト抵抗を低減する手段とを有
し、前記電極、第１層、第２層及び第３層から半導体ジ
ャンクションタイプデバイスが形成されることを特徴と
する。
ンド電子デバイスは、基板と、前記基板上に形成された
絶縁性多結晶ダイヤモンド膜第１層と、前記第１層上に
形成されチャネル層として機能するボロンドープ部を有
する多結晶ダイヤモンド薄膜第２層と、前記第２層の前
記ボロンドープ部上に形成された絶縁性アンドープ多結
晶ダイヤモンド膜第３層と、前記第３層上にメタライズ
され前記第２層の前記ボロンドープ部にオーミックコン
タクトする電極構造体と、表面改質、イオン注入及び前
記第３層の化学エッチングのいずれかにより前記電極構
造体のオーミックコンタクト抵抗を低減する手段とを有
し、前記電極、第１層、第２層及び第３層から半導体ジ
ャンクションタイプデバイスが形成されることを特徴と
する。
【００１６】本発明に係る第３の半導体多結晶ダイヤモ
ンド電子デバイスは、基板と、前記基板上に形成されチ
ャネル層として機能するボロンドープ部を有する多結晶
ダイヤモンド薄膜第１層と、前記第１層の前記ボロンド
ープ部上に形成されたアンドープの多結晶ダイヤモンド
膜第２層と、前記第２層上に形成されて半導体ジャンク
ションタイプデバイスを形成する電極構造とを有するこ
とを特徴とする。
ンド電子デバイスは、基板と、前記基板上に形成されチ
ャネル層として機能するボロンドープ部を有する多結晶
ダイヤモンド薄膜第１層と、前記第１層の前記ボロンド
ープ部上に形成されたアンドープの多結晶ダイヤモンド
膜第２層と、前記第２層上に形成されて半導体ジャンク
ションタイプデバイスを形成する電極構造とを有するこ
とを特徴とする。
【００１７】本発明に係る第１の半導体多結晶ダイヤモ
ンド電子デバイスの製造方法は、基板上に絶縁性多結晶
ダイヤモンド膜からなる第１層を蒸着するプロセスと、
前記絶縁性多結晶ダイヤモンド膜からなる第１層を研磨
するプロセスと、前記第１層上にＢドープのダイヤモン
ド薄膜第２層を蒸着し、前記第２層を研磨して半導体ト
ランジスタチャネル層を形成するプロセスと、前記第２
層上にアンドープの絶縁性ダイヤモンドからなる第３層
を蒸着するプロセスと、前記第３層上にゲート電極を形
成して半導体ジャンクションタイプデバイスを形成する
プロセスとを有することを特徴とする。
ンド電子デバイスの製造方法は、基板上に絶縁性多結晶
ダイヤモンド膜からなる第１層を蒸着するプロセスと、
前記絶縁性多結晶ダイヤモンド膜からなる第１層を研磨
するプロセスと、前記第１層上にＢドープのダイヤモン
ド薄膜第２層を蒸着し、前記第２層を研磨して半導体ト
ランジスタチャネル層を形成するプロセスと、前記第２
層上にアンドープの絶縁性ダイヤモンドからなる第３層
を蒸着するプロセスと、前記第３層上にゲート電極を形
成して半導体ジャンクションタイプデバイスを形成する
プロセスとを有することを特徴とする。
【００１８】本発明に係る第２の半導体多結晶ダイヤモ
ンド電子デバイスの製造方法は、基板上に多結晶膜第１
層を蒸着するプロセスと、前記第１層上に多結晶薄膜第
２層を蒸着するプロセスと、前記第２層上にアンドープ
の絶縁膜である多結晶薄膜第３層を蒸着するプロセスと
、前記第２層にイオン注入することにより前記第２層内
にボロンドープの半導体チャネル層を形成するプロセス
と、前記第３層上にゲート電極を形成し半導体ジャンク
ションタイプデバイスを得るプロセスとを有することを
特徴とする。
ンド電子デバイスの製造方法は、基板上に多結晶膜第１
層を蒸着するプロセスと、前記第１層上に多結晶薄膜第
２層を蒸着するプロセスと、前記第２層上にアンドープ
の絶縁膜である多結晶薄膜第３層を蒸着するプロセスと
、前記第２層にイオン注入することにより前記第２層内
にボロンドープの半導体チャネル層を形成するプロセス
と、前記第３層上にゲート電極を形成し半導体ジャンク
ションタイプデバイスを得るプロセスとを有することを
特徴とする。
【００１９】
【作用】本発明により、多結晶ダイヤモンド薄膜を有す
るダイヤモンド半導体構造を得るための方法及びデバイ
スが提案される。基板材料上に多結晶ダイヤモンド被膜
を形成することにより、種々の基板材料の使用が可能と
なる。そして、ボロンドープ層の上に形成される絶縁層
としてアンドープのダイヤモンド層を使用することによ
り、材料として多結晶ダイヤモンドを使用できる可能性
が広がる。この構造において、イオン注入はオーミック
コンタクト抵抗を低減するために使用される。その注入
領域を深くしてチャネル層を形成すれば、イオン注入に
より、全ての構造をつくることができる。これにより、
絶縁ゲート構造をデバイスの一体的な部分として形成す
ることができる。埋め込みチャネルは絶縁アンドープ層
を介して数回の注入プロセスを実施することによりドー
プすることができる。その結果、この方法及びデバイス
により、シリコン技術に比して、優れた抵抗及び逆電圧
特性と、高温特性の向上及び広範囲の動作環境条件を得
ることができ、極めて有益な多結晶ダイヤモンドデバイ
スを提供することができる。更に、本発明の方法及びデ
バイスにおいては、単結晶ダイヤモンド基板が不要であ
るという利点がある。
るダイヤモンド半導体構造を得るための方法及びデバイ
スが提案される。基板材料上に多結晶ダイヤモンド被膜
を形成することにより、種々の基板材料の使用が可能と
なる。そして、ボロンドープ層の上に形成される絶縁層
としてアンドープのダイヤモンド層を使用することによ
り、材料として多結晶ダイヤモンドを使用できる可能性
が広がる。この構造において、イオン注入はオーミック
コンタクト抵抗を低減するために使用される。その注入
領域を深くしてチャネル層を形成すれば、イオン注入に
より、全ての構造をつくることができる。これにより、
絶縁ゲート構造をデバイスの一体的な部分として形成す
ることができる。埋め込みチャネルは絶縁アンドープ層
を介して数回の注入プロセスを実施することによりドー
プすることができる。その結果、この方法及びデバイス
により、シリコン技術に比して、優れた抵抗及び逆電圧
特性と、高温特性の向上及び広範囲の動作環境条件を得
ることができ、極めて有益な多結晶ダイヤモンドデバイ
スを提供することができる。更に、本発明の方法及びデ
バイスにおいては、単結晶ダイヤモンド基板が不要であ
るという利点がある。
【００２０】
【実施例】以下、本発明の実施例について添付の図面を
参照して説明する。
参照して説明する。
【００２１】図１（ａ）〜（ｇ）は、多結晶ダイヤモン
ド薄膜半導体の製造方法を示す断面図である。図１（ａ
）に示すように、シリコン基板１０の上に絶縁性多結晶
ダイヤモンド層２０が少なくとも２０μｍの厚さに蒸着
されている。この層２０は、研磨され、全ての汚染及び
構造的な損傷に起因する残留グラファイト成分は、化学
的エッチングにより取り除かれる。その後、残存する層
２０の上に、第２のダイヤモンド薄膜２５が蒸着される
。このダイヤモンド膜２５はボロンドープのＰ型半導体
トランジスタチャネル層であり、この層は「擬似エピタ
キシャル」層であり、基板上に成長させた単一層に比較
してその特性が向上している。
ド薄膜半導体の製造方法を示す断面図である。図１（ａ
）に示すように、シリコン基板１０の上に絶縁性多結晶
ダイヤモンド層２０が少なくとも２０μｍの厚さに蒸着
されている。この層２０は、研磨され、全ての汚染及び
構造的な損傷に起因する残留グラファイト成分は、化学
的エッチングにより取り除かれる。その後、残存する層
２０の上に、第２のダイヤモンド薄膜２５が蒸着される
。このダイヤモンド膜２５はボロンドープのＰ型半導体
トランジスタチャネル層であり、この層は「擬似エピタ
キシャル」層であり、基板上に成長させた単一層に比較
してその特性が向上している。
【００２２】次いで、この層２５は、図１（ｂ）に示す
ように、表面が研磨され、更に図１（ｃ）に示すように
、第３の蒸着プロセスにより、アンドープの絶縁性ダイ
ヤモンド層３０が層２５上に形成される。層２０及びそ
れに続く層２５の研磨は、０．１μｍのダイヤモンド粉
末及び研磨 装置を使用して行うことができる。２０μ
ｍ厚さの層２０及び１〜２μｍのドープされたチャネル
層厚さの層２５の形成方法については、他に適切な方法
も考えられる。層２５の厚さが薄いために、前記蒸着物
は十分に平坦であり、付加的な研磨プロセスは不要であ
る。
ように、表面が研磨され、更に図１（ｃ）に示すように
、第３の蒸着プロセスにより、アンドープの絶縁性ダイ
ヤモンド層３０が層２５上に形成される。層２０及びそ
れに続く層２５の研磨は、０．１μｍのダイヤモンド粉
末及び研磨 装置を使用して行うことができる。２０μ
ｍ厚さの層２０及び１〜２μｍのドープされたチャネル
層厚さの層２５の形成方法については、他に適切な方法
も考えられる。層２５の厚さが薄いために、前記蒸着物
は十分に平坦であり、付加的な研磨プロセスは不要であ
る。
【００２３】研磨は、図１（ｄ）に示すように、多結晶
ダイヤモンド表面を平坦化するのに有効であり、これに
より、一層平坦なダイヤモンド層が形成され、均一な電
場が形成される。アンドープの絶縁性ダイヤモンド層の
厚さ方向に均一な電場を有することは特に重要である。
ダイヤモンド表面を平坦化するのに有効であり、これに
より、一層平坦なダイヤモンド層が形成され、均一な電
場が形成される。アンドープの絶縁性ダイヤモンド層の
厚さ方向に均一な電場を有することは特に重要である。
【００２４】例えば、層２０，２５のような多結晶ダイ
ヤモンド膜をマイクロ波プラズマ化学蒸着技術により形
成した。これらの膜は原料ガスとしてＨ２ガス中にＣＨ
４ガスを０．５％希釈したものを使用し、ドーパントガ
スとしてＢ２Ｈ６を使用した。全ガス圧力は３１．５Ｔ
ｏｒｒ、基板温度は８００℃とした。また、反応ガス中
のボロンとカーボンとの比（Ｂ／Ｃ ）は４ｐｐｍに保
持した。アンドープのダイヤモンド層３０は異なる合成
装置でボロンの不在下で１５分、３０分、６０分間蒸着
した。ダイヤモンドの成長速度は １時間に約０．２μ
ｍである。Ｐ型のドープされた層２５は以下に示すよう
に、イオン注入により形成することもできる。これらの
層の形成には電子デバイスクラスの品質をもつダイヤモ
ンドが合成できる他の蒸着方法を使用することもできる
。
ヤモンド膜をマイクロ波プラズマ化学蒸着技術により形
成した。これらの膜は原料ガスとしてＨ２ガス中にＣＨ
４ガスを０．５％希釈したものを使用し、ドーパントガ
スとしてＢ２Ｈ６を使用した。全ガス圧力は３１．５Ｔ
ｏｒｒ、基板温度は８００℃とした。また、反応ガス中
のボロンとカーボンとの比（Ｂ／Ｃ ）は４ｐｐｍに保
持した。アンドープのダイヤモンド層３０は異なる合成
装置でボロンの不在下で１５分、３０分、６０分間蒸着
した。ダイヤモンドの成長速度は １時間に約０．２μ
ｍである。Ｐ型のドープされた層２５は以下に示すよう
に、イオン注入により形成することもできる。これらの
層の形成には電子デバイスクラスの品質をもつダイヤモ
ンドが合成できる他の蒸着方法を使用することもできる
。
【００２５】次のプロセスで、０．１〜０．２μｍ厚さ
のゲート電極を、例えば電子ビーム蒸着方法又は他の蒸
着方法により、アルミニウム又は他の金属の層を蒸着す
ることにより形成することができる。
のゲート電極を、例えば電子ビーム蒸着方法又は他の蒸
着方法により、アルミニウム又は他の金属の層を蒸着す
ることにより形成することができる。
【００２６】次いで、図２に示すように、アルミニウム
電極４０を、例えば、フォトリソグラフィーにより形成
する。このフォトリソグラフィーは、蒸着アルミニウム
上に、不要の部分のアルミニウムをエッチングするため
に使用するマスクをパターニングするものである。
電極４０を、例えば、フォトリソグラフィーにより形成
する。このフォトリソグラフィーは、蒸着アルミニウム
上に、不要の部分のアルミニウムをエッチングするため
に使用するマスクをパターニングするものである。
【００２７】図３は図２の金属−絶縁体−半導体構造に
おいて、そのアンドープダイヤモンド膜３０の厚さを種
々変えて測定した電流−電圧特性の結果を示す。基板は
１Ω・ｃｍ以下の低抵抗率を有するボロンボープの（１
１１）方位シリコンである。基板への電極には銀ペース
トを使用した。図３の曲線（ａ）はアンドープのダイヤ
モンド層を有しない構造についてのものであり、曲線（
ｂ）はアンドープのダイヤモンド蒸着時間が１５分の場
合、曲線（ｃ）はアンドープのダイヤモンドの蒸着時間
が６０分の場合のものである。この図３からわかるよう
に、立ち上がり電圧、更に重要である点はデバイスの逆
ブレークダウン電圧は、蒸着時間が長くアンドープ層の
厚さの増加に比例して増大する。即ち、曲線（ａ）に示
すように、アンドープ層がない場合は、整流作用が小さ
い。しかしながら、アンドープ層の厚さが厚くなると、
逆リーク電流が著しく減少し、その結果、特に図３の曲
線（ｃ）のように、整流作用が良好になり、ブレークダ
ウン電圧が増加する。これらの電流−電圧特性は、ホモ
エピタキシャルダイヤモンドの場合について観察された
もの、即ち、単結晶ダイヤモンドを基板に用いた場合と
同様である。多結晶半導体ダイヤモンド薄膜に対するア
ルミニウム電極の整流作用の向上は、絶縁性のアンドー
プダイヤモンド層３０を導入したことによる。これによ
り、逆ブレークダウン電圧が著しく向上し、整流特性が
向上する。
おいて、そのアンドープダイヤモンド膜３０の厚さを種
々変えて測定した電流−電圧特性の結果を示す。基板は
１Ω・ｃｍ以下の低抵抗率を有するボロンボープの（１
１１）方位シリコンである。基板への電極には銀ペース
トを使用した。図３の曲線（ａ）はアンドープのダイヤ
モンド層を有しない構造についてのものであり、曲線（
ｂ）はアンドープのダイヤモンド蒸着時間が１５分の場
合、曲線（ｃ）はアンドープのダイヤモンドの蒸着時間
が６０分の場合のものである。この図３からわかるよう
に、立ち上がり電圧、更に重要である点はデバイスの逆
ブレークダウン電圧は、蒸着時間が長くアンドープ層の
厚さの増加に比例して増大する。即ち、曲線（ａ）に示
すように、アンドープ層がない場合は、整流作用が小さ
い。しかしながら、アンドープ層の厚さが厚くなると、
逆リーク電流が著しく減少し、その結果、特に図３の曲
線（ｃ）のように、整流作用が良好になり、ブレークダ
ウン電圧が増加する。これらの電流−電圧特性は、ホモ
エピタキシャルダイヤモンドの場合について観察された
もの、即ち、単結晶ダイヤモンドを基板に用いた場合と
同様である。多結晶半導体ダイヤモンド薄膜に対するア
ルミニウム電極の整流作用の向上は、絶縁性のアンドー
プダイヤモンド層３０を導入したことによる。これによ
り、逆ブレークダウン電圧が著しく向上し、整流特性が
向上する。
【００２８】図２の金属−絶縁体−半導体ダイオードに
おける逆ブレークダウン電圧特性の改善は、アンドープ
のダイヤモンド層を用いて形成した他のデバイスについ
ても同様の効果をもたらす。
おける逆ブレークダウン電圧特性の改善は、アンドープ
のダイヤモンド層を用いて形成した他のデバイスについ
ても同様の効果をもたらす。
【００２９】この構造及びプロセスの大きな利点は、そ
の上に粒径が大きな多結晶ダイヤモンド膜（ＰＣＤ）を
合成できるものであれば任意の基板材料を使用できる点
である。実際上、基板は基本的には取り除かれる。基板
の目的は、多結晶膜蒸着についてのベースとして作用す
るものである。
の上に粒径が大きな多結晶ダイヤモンド膜（ＰＣＤ）を
合成できるものであれば任意の基板材料を使用できる点
である。実際上、基板は基本的には取り除かれる。基板
の目的は、多結晶膜蒸着についてのベースとして作用す
るものである。
【００３０】別の変形例として、層２５はイオン注入に
より形成することができる。この場合に、多結晶蒸着層
２０は２０〜３０μｍであり、前述の如く研磨されてい
る。チャネル層２５は、絶縁性の最上部を保持しつつｐ
型の活性層を形成するために、高エネルギ及び低温で形
成される。多重イオン注入の必要性は、注入したドーパ
ント原子のガウス分布が狭い場合に生じる。チャネルの
深さ方向の分布幅を拡大し、ドーピングレベルを下げる
ことにより、同一のチャネル電導度を得ることができる
。これはまた、デバイス構造中の電場を低減する作用を
もつ。ボロンと共にカーボンを共同注入することは、ア
ニール後にボロン原子により充填される空孔を結晶格子
内に生成するために有効である。十分にイオン注入され
た構造のデバイスの利点は、絶縁ゲート３０をデバイス
の一体化部分として形成できる点にある。数回のイオン
注入プロセスが、埋め込みチャネルを形成するために使
用される。このチャネルはチャネルとデバイスの表面と
の間にアンドープのダイヤモンドを有する。図４（ａ）
は埋め込まれたボロンドープ層５１を示し、図４（ｂ）
はイオン注入により埋め込まれたボロンドープ層５２の
構成を示す。図４（ｂ）はまたイオン注入又は表面改質
処理により選択的に形成されたオーミックコンタクト５
０を示す。
より形成することができる。この場合に、多結晶蒸着層
２０は２０〜３０μｍであり、前述の如く研磨されてい
る。チャネル層２５は、絶縁性の最上部を保持しつつｐ
型の活性層を形成するために、高エネルギ及び低温で形
成される。多重イオン注入の必要性は、注入したドーパ
ント原子のガウス分布が狭い場合に生じる。チャネルの
深さ方向の分布幅を拡大し、ドーピングレベルを下げる
ことにより、同一のチャネル電導度を得ることができる
。これはまた、デバイス構造中の電場を低減する作用を
もつ。ボロンと共にカーボンを共同注入することは、ア
ニール後にボロン原子により充填される空孔を結晶格子
内に生成するために有効である。十分にイオン注入され
た構造のデバイスの利点は、絶縁ゲート３０をデバイス
の一体化部分として形成できる点にある。数回のイオン
注入プロセスが、埋め込みチャネルを形成するために使
用される。このチャネルはチャネルとデバイスの表面と
の間にアンドープのダイヤモンドを有する。図４（ａ）
は埋め込まれたボロンドープ層５１を示し、図４（ｂ）
はイオン注入により埋め込まれたボロンドープ層５２の
構成を示す。図４（ｂ）はまたイオン注入又は表面改質
処理により選択的に形成されたオーミックコンタクト５
０を示す。
【００３１】イオン注入は液体窒素温度で行う。そして
、最初のプロセスとして、埋め込み層２５の最も深い部
分への共同注入を含む。この注入は例えば２００ｋｅＶ
でカーボンを２×１０１５／ｃｍ２のドーズ量で注入す
るものである。このカーボンは基本的には格子欠陥の発
生因子として作用し、１２０ｋｅＶ、６×１０１４／ｃ
ｍ２でのボロンドーピングにより充填することができる
スペースを生成する。次に、チャネルの残部には１４５
ｋｅＶのエネルギで７×１０１４／ｃｍ２の ドーズ量
でカーボンが注入される。その後、この領域は９０ｋｅ
Ｖ及び４×１０１４／ｃｍ２の条件と、６５ｋｅＶ及び
３．５×１０１４／ｃｍ２の条件で、ドープされたチャ
ネル領域を完成するために二重にボロン注入される。こ
れらの条件は、表面から１０００オングストロームの深
さで約１×１０１７／ｃｍ３の有効なチャネルキャリア
濃度を生成する。
、最初のプロセスとして、埋め込み層２５の最も深い部
分への共同注入を含む。この注入は例えば２００ｋｅＶ
でカーボンを２×１０１５／ｃｍ２のドーズ量で注入す
るものである。このカーボンは基本的には格子欠陥の発
生因子として作用し、１２０ｋｅＶ、６×１０１４／ｃ
ｍ２でのボロンドーピングにより充填することができる
スペースを生成する。次に、チャネルの残部には１４５
ｋｅＶのエネルギで７×１０１４／ｃｍ２の ドーズ量
でカーボンが注入される。その後、この領域は９０ｋｅ
Ｖ及び４×１０１４／ｃｍ２の条件と、６５ｋｅＶ及び
３．５×１０１４／ｃｍ２の条件で、ドープされたチャ
ネル領域を完成するために二重にボロン注入される。こ
れらの条件は、表面から１０００オングストロームの深
さで約１×１０１７／ｃｍ３の有効なチャネルキャリア
濃度を生成する。
【００３２】この試料は次いで注入欠陥を除去し、ボロ
ンドーパントを活性化するために、アニール処理する。 表面リーク電流の可能性や表面に延びる注入欠陥を防止
して、高特性デバイスを製作するために、更にアンドー
プの絶縁性ダイヤモンド層３０の蒸着が必要となること
もある。
ンドーパントを活性化するために、アニール処理する。 表面リーク電流の可能性や表面に延びる注入欠陥を防止
して、高特性デバイスを製作するために、更にアンドー
プの絶縁性ダイヤモンド層３０の蒸着が必要となること
もある。
【００３３】埋め込みチャネル層２５に対する低抵抗オ
ーミックコンタクト５０は、イオン注入又は層３０の表
面改質処理により形成することができる。ダイヤモンド
中へのイオン注入方法の改善により、チャネル層を形成
するために一連の深い注入方法を使用して全ての構造を
作ることができ、これにより十分に注入された構造のデ
バイスを形成することができる。これらのオーミックコ
ンタクト５０は、埋め込みドープ層２５と後にメタライ
ズ化される電極部とを接続することを目的としている。 これらの層は室温で形成され、ボロンがエネルギ６５ｋ
ｅＶ及びドーズ量３×１０１６／ｃｍ２という条件でド
ープされる。
ーミックコンタクト５０は、イオン注入又は層３０の表
面改質処理により形成することができる。ダイヤモンド
中へのイオン注入方法の改善により、チャネル層を形成
するために一連の深い注入方法を使用して全ての構造を
作ることができ、これにより十分に注入された構造のデ
バイスを形成することができる。これらのオーミックコ
ンタクト５０は、埋め込みドープ層２５と後にメタライ
ズ化される電極部とを接続することを目的としている。 これらの層は室温で形成され、ボロンがエネルギ６５ｋ
ｅＶ及びドーズ量３×１０１６／ｃｍ２という条件でド
ープされる。
【００３４】この構造の他の変形例は、イオン注入又は
低エネルギイオン若しくは電子衝撃若しくはレーザ衝撃
等により表面層３０を選択的に改質した後、アンドープ
のダイヤモンド３０の絶縁層を積層するものである。
低エネルギイオン若しくは電子衝撃若しくはレーザ衝撃
等により表面層３０を選択的に改質した後、アンドープ
のダイヤモンド３０の絶縁層を積層するものである。
【００３５】このイオン注入又は表面改質は特定の領域
をマスクすることにより形成される整合型の構造に用い
るか、又は図１（ｅ）〜（ｇ）の方法で示される自己整
合プロセスにより構成することができる。図２のダイオ
ードの形成に使用される自己整合プロセスと同様のプロ
セスを異なるデバイスを作るため、又は、薄膜トランジ
スタのような異なるデバイスの後プロセスに使用するこ
とができる。
をマスクすることにより形成される整合型の構造に用い
るか、又は図１（ｅ）〜（ｇ）の方法で示される自己整
合プロセスにより構成することができる。図２のダイオ
ードの形成に使用される自己整合プロセスと同様のプロ
セスを異なるデバイスを作るため、又は、薄膜トランジ
スタのような異なるデバイスの後プロセスに使用するこ
とができる。
【００３６】埋め込みチャネル層に対するオーミック接
触をとる他の方法は、金又はクロムのような適切なマス
クを使用してダイヤモンドをプラズマエッチングするこ
とにより、図４（ｂ）の領域５０内において層３０を選
択的に除去することである。極めて制御しやすい電子ビ
ームアシストによるダイヤモンドのエッチングが小橋ら
により報告されている。
触をとる他の方法は、金又はクロムのような適切なマス
クを使用してダイヤモンドをプラズマエッチングするこ
とにより、図４（ｂ）の領域５０内において層３０を選
択的に除去することである。極めて制御しやすい電子ビ
ームアシストによるダイヤモンドのエッチングが小橋ら
により報告されている。
【００３７】図５（ａ）はＭＩＳＦＥＴ構造の注入構造
を示す。埋め込み注入層６１及びソース／ドレインのオ
ーミック電極６２は、図４（ｂ）と同様の方法で形成す
ることができる。形成された構造は電界効果トランジス
タである。図５（ａ）の構造を達成するために必要なイ
オン注入は、自己整合型ではないマスク構造体をもち、
マスク構造を機械的に整合してから、注入されるべき領
域を決めるために、穴をエッチングするものである。図
５（ｂ）は図５（ａ）と同様のＭＩＳＦＥＴ構造を示す
が、図５（ｂ）の場合は自己整合プロセスにより形成さ
れる点が異なる。この自己整合プロセスは、図１（ｅ）
〜（ｇ）に示すようにマスクプロセスの機械的な整合を
必要としないで形成することができる点で、図５（ａ）
に示すものの改良であるといえる。これは、フォトレジ
ストパターンマスクの外側の領域では全てイオン注入、
改質又はエッチングすることができることから生じる。
を示す。埋め込み注入層６１及びソース／ドレインのオ
ーミック電極６２は、図４（ｂ）と同様の方法で形成す
ることができる。形成された構造は電界効果トランジス
タである。図５（ａ）の構造を達成するために必要なイ
オン注入は、自己整合型ではないマスク構造体をもち、
マスク構造を機械的に整合してから、注入されるべき領
域を決めるために、穴をエッチングするものである。図
５（ｂ）は図５（ａ）と同様のＭＩＳＦＥＴ構造を示す
が、図５（ｂ）の場合は自己整合プロセスにより形成さ
れる点が異なる。この自己整合プロセスは、図１（ｅ）
〜（ｇ）に示すようにマスクプロセスの機械的な整合を
必要としないで形成することができる点で、図５（ａ）
に示すものの改良であるといえる。これは、フォトレジ
ストパターンマスクの外側の領域では全てイオン注入、
改質又はエッチングすることができることから生じる。
【００３８】図１（ｆ）において、金属電極４０はダイ
ヤモンド表面層３０上に蒸着される。次に、ＳｉＯ２又
はアモル ファスシリコン層のように、選択的にエッチ
ングすることができる材料が蒸着される。電極はマスク
表面を露光することによって、フォトリソグラフィプロ
セスによりパターニングされる。このマスクはフォトレ
ジストパターンに一致するようにエッチングされる。
ヤモンド表面層３０上に蒸着される。次に、ＳｉＯ２又
はアモル ファスシリコン層のように、選択的にエッチ
ングすることができる材料が蒸着される。電極はマスク
表面を露光することによって、フォトリソグラフィプロ
セスによりパターニングされる。このマスクはフォトレ
ジストパターンに一致するようにエッチングされる。
【００３９】次に、金属電極が図１（ｇ）に示すように
、アンダーカット又は「Ｔ」構造にオーバーエッチング
される。このＴ構造は、１μｍ未満のオーバーハングを
有することができる。低抵抗のソース／ドレインオーミ
ック電極を形成するために、マスク直下のソースドレイ
ン間のチャネル部を除いて、イオン注入により全ての構
造を被覆することができる。ソース及びドレインの電極
形成は同一のマスクプロセスを使用して達成することが
できる。これは自己整合のプロセスであり、使用の容易
性及びその精度を別として、ソース及びドレイン間の抵
抗を低減し、デバイス構造を小型化することができる。
、アンダーカット又は「Ｔ」構造にオーバーエッチング
される。このＴ構造は、１μｍ未満のオーバーハングを
有することができる。低抵抗のソース／ドレインオーミ
ック電極を形成するために、マスク直下のソースドレイ
ン間のチャネル部を除いて、イオン注入により全ての構
造を被覆することができる。ソース及びドレインの電極
形成は同一のマスクプロセスを使用して達成することが
できる。これは自己整合のプロセスであり、使用の容易
性及びその精度を別として、ソース及びドレイン間の抵
抗を低減し、デバイス構造を小型化することができる。
【００４０】このソース及びドレイン間の抵抗の低減は
、図５（ａ）に示すように、機械的な整合により配置す
る場合に比して、自己整合プロセスにおいては、ソース
及びドレイン間の距離を小さくすることができるという
事実によりもたらされる。実際上、ソースとドレインと
の間の抵抗は、埋め込み注入層を介してのものである。 ソースから埋め込み注入層を介してドレインまで行くの
に必要な距離が短いことが必要である場合は、抵抗が小
さくなる。明らかに、ソースとドレインとの間に直接存
在するこの層は、絶縁層である。機械的整合の場合には
、２μｍを超える偏移を設けることが、ゲート電極がソ
ース電極及びドレイン電極と重ならないようにするため
に必要なことである。このように、機械的に整合した構
造の場合には、自己整合構造の場合ほどソースとドレイ
ンとの間の距離が相互に近接しているように組み立てる
ことはできない。ソース及びドレインの改質オーミック
領域及び埋め込み注入層が形成された後に、電極が形成
され、構造が完成する。再び、ダイヤモンドのエッチン
グが使用されるが、多くの反応性イオンエッチングは等
方的であるので、自己整合構造が保持される。
、図５（ａ）に示すように、機械的な整合により配置す
る場合に比して、自己整合プロセスにおいては、ソース
及びドレイン間の距離を小さくすることができるという
事実によりもたらされる。実際上、ソースとドレインと
の間の抵抗は、埋め込み注入層を介してのものである。 ソースから埋め込み注入層を介してドレインまで行くの
に必要な距離が短いことが必要である場合は、抵抗が小
さくなる。明らかに、ソースとドレインとの間に直接存
在するこの層は、絶縁層である。機械的整合の場合には
、２μｍを超える偏移を設けることが、ゲート電極がソ
ース電極及びドレイン電極と重ならないようにするため
に必要なことである。このように、機械的に整合した構
造の場合には、自己整合構造の場合ほどソースとドレイ
ンとの間の距離が相互に近接しているように組み立てる
ことはできない。ソース及びドレインの改質オーミック
領域及び埋め込み注入層が形成された後に、電極が形成
され、構造が完成する。再び、ダイヤモンドのエッチン
グが使用されるが、多くの反応性イオンエッチングは等
方的であるので、自己整合構造が保持される。
【００４１】前述の如く、表面研磨は粗さを低減するの
に重要であり、実用的なデバイスについて１μｍ以下の
狭いゲート長を得るのに必要である。研磨により表面が
平坦化されるため、多結晶のアンドープ層の深さ方向の
電場分布がより一層均一化する。
に重要であり、実用的なデバイスについて１μｍ以下の
狭いゲート長を得るのに必要である。研磨により表面が
平坦化されるため、多結晶のアンドープ層の深さ方向の
電場分布がより一層均一化する。
【００４２】非ダイヤモンド基板を使用することが可能
となれば、電子デバイスの大面積化、大量生産、従って
ダイヤモンドデバイスの商業化の際の低コスト化が期待
できる。そして、更に重要なのは、放射線の検出／放出
器や温度検知器、圧力検知器に必要なヘテロジャンクシ
ョンのような半導体及びデバイス構造を多種多様に組み
合わせることが可能となることである。単に、絶縁ダイ
ヤモンド層を絶縁性ジャンクションに用いてその整流作
用の向上を図るだけでも、多大の発展性を期待すること
ができる。
となれば、電子デバイスの大面積化、大量生産、従って
ダイヤモンドデバイスの商業化の際の低コスト化が期待
できる。そして、更に重要なのは、放射線の検出／放出
器や温度検知器、圧力検知器に必要なヘテロジャンクシ
ョンのような半導体及びデバイス構造を多種多様に組み
合わせることが可能となることである。単に、絶縁ダイ
ヤモンド層を絶縁性ジャンクションに用いてその整流作
用の向上を図るだけでも、多大の発展性を期待すること
ができる。
【００４３】第１層２０は研磨及びエッチング後に、デ
バイス形成用の基板として使用される。また、デバイス
構造がこの層２０内に直接注入される。
バイス形成用の基板として使用される。また、デバイス
構造がこの層２０内に直接注入される。
【００４４】十分に注入された構造は単結晶ダイヤモン
ド材料にも使用することができる。これらのデバイスは
上述の多結晶構造として、及び単結晶材料／デバイスに
おいて見られるように高速のキャリア移動度という利点
を有するものとして、有益である。
ド材料にも使用することができる。これらのデバイスは
上述の多結晶構造として、及び単結晶材料／デバイスに
おいて見られるように高速のキャリア移動度という利点
を有するものとして、有益である。
【００４５】ヘテロエピタキシャル技術が適用されるよ
うになると、十分に厚い絶縁性ダイヤモンドバッファ層
が使用されてるならば、上述と同様の技術を適用するこ
とができる。
うになると、十分に厚い絶縁性ダイヤモンドバッファ層
が使用されてるならば、上述と同様の技術を適用するこ
とができる。
【００４６】上述の方法により、単結晶ダイヤモンド基
板を必要としないデバイスを得ることができるのは、バ
イレイヤー構造による。このバイレイヤー構造は、ボロ
ンドープの多結晶ダイヤモンド層２０とアンドープのダ
イヤモンド層３０との組み合わせにより得られる。優れ
た整流作用及び大きなブレークダウン電圧をもつこのア
ンドープ層３０は、電流−電圧特性が向上したＭＩＳデ
バイスを組み立てることを可能とする。自己整合プロセ
スでそのような構造を形成するには、その場ドープでチ
ャンネルを形成して、引き続きアンドープ層を蒸着する
。もしくは、絶縁性のアンドープダイヤモンド層３０を
通りこしてその中に埋め込む形で十分に注入された層を
形成するのが実用的である。付加的なアンドープ層を注
入構造の特性向上のために形成することも可能である。 表面の改質はソースドレイン間の抵抗を低減するために
利用される。
板を必要としないデバイスを得ることができるのは、バ
イレイヤー構造による。このバイレイヤー構造は、ボロ
ンドープの多結晶ダイヤモンド層２０とアンドープのダ
イヤモンド層３０との組み合わせにより得られる。優れ
た整流作用及び大きなブレークダウン電圧をもつこのア
ンドープ層３０は、電流−電圧特性が向上したＭＩＳデ
バイスを組み立てることを可能とする。自己整合プロセ
スでそのような構造を形成するには、その場ドープでチ
ャンネルを形成して、引き続きアンドープ層を蒸着する
。もしくは、絶縁性のアンドープダイヤモンド層３０を
通りこしてその中に埋め込む形で十分に注入された層を
形成するのが実用的である。付加的なアンドープ層を注
入構造の特性向上のために形成することも可能である。 表面の改質はソースドレイン間の抵抗を低減するために
利用される。
【００４７】上述の開示のもとで、本発明は種々の変形
が可能である。例えば、層２０のような、絶縁性アンド
ープ多結晶シリコンバッファ層を必ずしも必要とせず、
電導基板を必要とする上述の平坦化技術の替わりに、垂
直構造を使用することもできる。従って、本発明は上述
の実施例に限定されず、種々の変形が可能である。
が可能である。例えば、層２０のような、絶縁性アンド
ープ多結晶シリコンバッファ層を必ずしも必要とせず、
電導基板を必要とする上述の平坦化技術の替わりに、垂
直構造を使用することもできる。従って、本発明は上述
の実施例に限定されず、種々の変形が可能である。
【００４８】
【発明の効果】本発明によれば、多結晶ダイヤモンド薄
膜を利用して、整流作用が優れていて、ブレークダウン
電圧が高い半導体多結晶ダイヤモンド電子デバイスを得
ることができる。また、本発明に係るデバイスは、優れ
た抵抗特性及び逆電圧特性を有し、高温特性の向上及び
動作環境条件の拡大を図ることができる。
膜を利用して、整流作用が優れていて、ブレークダウン
電圧が高い半導体多結晶ダイヤモンド電子デバイスを得
ることができる。また、本発明に係るデバイスは、優れ
た抵抗特性及び逆電圧特性を有し、高温特性の向上及び
動作環境条件の拡大を図ることができる。
【図１】（ａ）〜（ｇ）は、本発明の実施例に係る金属
−絶縁体−半導体構造を製造するプロセスを示す断面図
である。
−絶縁体−半導体構造を製造するプロセスを示す断面図
である。
【図２】図１の多結晶ダイヤモンド薄膜技術を使用して
完成した金属−絶縁体−半導体ダイオードを示す断面図
である。
完成した金属−絶縁体−半導体ダイオードを示す断面図
である。
【図３】図２に示すＭＩＳダイオードの電流電圧特性を
示すグラフ図である。
示すグラフ図である。
【図４】（ａ）及び（ｂ）は本発明の実施例に係るダイ
ヤモンドデバイスのイオン注入方法を示す断面図である
。
ヤモンドデバイスのイオン注入方法を示す断面図である
。
【図５】（ａ）及び（ｂ）はＭＩＳＦＥＴ構造のイオン
注入方法を示す斜視図である。
注入方法を示す斜視図である。
１０；シリコン基板
２０；絶縁性多結晶ダイヤモンド層
２５；第２のダイヤモンド薄膜
３０；アンドープ絶縁性ダイヤモンド層４０；アルミニ
ウム電極
ウム電極
Claims (23)
- 【請求項１】 電導性基板と、この基板上に形成され
たボロンドープの多結晶ダイヤモンド薄膜第１層と、前
記第１層上に形成されたアンドープの絶縁膜からなる多
結晶ダイヤモンド薄膜第２層と、前記基板の裏面上にメ
タライズされた電極と、前記第２層上にメタライズされ
前記第１層、第２層及び基板と共に、半導体ジャンクシ
ョンタイプのデバイスを形成する他の電極構造とを有し
、垂直型金属−絶縁体構造をもつことを特徴とする半導
体多結晶ダイヤモンド電子デバイス。 - 【請求項２】 基板と、前記基板上に形成された絶縁
性多結晶ダイヤモンド膜第１層と、前記第１層上に形成
されチャネル層として機能するボロンドープ部を有する
多結晶ダイヤモンド薄膜第２層と、前記第２層の前記ボ
ロンドープ部上に形成された絶縁性アンドープ多結晶ダ
イヤモンド膜第３層と、前記第３層上にメタライズされ
前記第２層の前記ボロンドープ部にオーミックコンタク
トする電極構造体と、表面改質、イオン注入及び前記第
３層の化学エッチングのいずれかにより前記電極構造体
のオーミックコンタクト抵抗を低減する手段とを有し、
前記電極、第１層、第２層及び第３層から半導体ジャン
クションタイプデバイスが形成されることを特徴とする
半導体多結晶ダイヤモンド電子デバイス。 - 【請求項３】 前記ボロンドープの多結晶ダイヤモン
ド薄膜第１層は前記第２層を介してイオン注入すること
により形成することを特徴とする請求項１に記載の半導
体多結晶ダイヤモンド電子デバイス。 - 【請求項４】 前記第２層の前記ボロンドープ部は前
記第３層を介してイオン注入により形成されていること
を特徴とする請求項２に記載の半導体多結晶ダイヤモン
ド電子デバイス。 - 【請求項５】 前記第１層は気相合成中のドーピング
により形成されていることを特徴とする請求項１に記載
の半導体多結晶ダイヤモンド電子デバイス。 - 【請求項６】 前記第２層は気相合成中のドーピング
により形成されていることを特徴とする請求項２に記載
の半導体多結晶ダイヤモンド電子デバイス。 - 【請求項７】 前記半導体ジャンクションタイプデバ
イスは、ＭＩＳＦＥＴであり、前記第３層内に形成され
エッチング、イオン注入又は表面改質を受けたソース及
びドレインと、前記各ソース及びドレインのコンタクト
上に形成されたソース及びドレイン電極とを有すること
を特徴とする請求項２に記載の半導体多結晶ダイヤモン
ド電子デバイス。 - 【請求項８】 前記半導体ジャンクションタイプデバ
イスは、ダイオードであることを特徴とする請求項１又
は２に記載の半導体多結晶ダイヤモンド電子デバイス。 - 【請求項９】 前記ダイオードはショットキダイオー
ドであることを特徴とする請求項８に記載の半導体多結
晶ダイヤモンド電子デバイス。 - 【請求項１０】 前記第１層は２０μｍより厚く、前
記第２層は１〜２μｍの厚さを有することを特徴とする
請求項２に記載の半導体多結晶ダイヤモンド電子デバイ
ス。 - 【請求項１１】 前記第１層は研磨された膜であるこ
とを特徴とする請求項１又は２に記載の半導体多結晶ダ
イヤモンド電子デバイス。 - 【請求項１２】 前記基板は結晶粒が大きな連続的多
結晶ダイヤモンドの蒸着を可能とする材料で形成されて
いることを特徴とする請求項１又は２に記載の半導体多
結晶ダイヤモンド電子デバイス。 - 【請求項１３】 前記基板はシリコンであることを特
徴とする請求項２に記載の半導体多結晶ダイヤモンド電
子デバイス。 - 【請求項１４】 基板上に絶縁性多結晶ダイヤモンド
膜からなる第１層を蒸着するプロセスと、前記絶縁性多
結晶ダイヤモンド膜からなる第１層を研磨するプロセス
と、前記第１層上にＢドープのダイヤモンド薄膜第２層
を蒸着し、前記第２層を研磨して半導体トランジスタチ
ャネル層を形成するプロセスと、前記第２層上にアンド
ープの絶縁性ダイヤモンドからなる第３層を蒸着するプ
ロセスと、前記第３層上にゲート電極を形成して半導体
ジャンクションタイプデバイスを形成するプロセスとを
有することを特徴とする半導体多結晶ダイヤモンド電子
デバイスの製造方法。 - 【請求項１５】 基板上に多結晶膜第１層を蒸着する
プロセスと、前記第１層上に多結晶薄膜第２層を蒸着す
るプロセスと、前記第２層上にアンドープの絶縁膜であ
る多結晶薄膜第３層を蒸着するプロセスと、前記第２層
にイオン注入することにより前記第２層内にボロンドー
プの半導体チャネル層を形成するプロセスと、前記第３
層上にゲート電極を形成し半導体ジャンクションタイプ
デバイスを得るプロセスとを有することを特徴とする半
導体多結晶ダイヤモンド電子デバイスの製造方法。 - 【請求項１６】 前記アンドープの第３層の選択され
た領域にイオン注入してオーミックコンタクトを形成す
るプロセスと、オーミックコンタクトする前記選択され
た領域にコンタクトメタライズを形成するプロセスとを
有し、前記デバイスは、金属−絶縁−半導体電界効果ト
ランジスタであることを特徴とする請求項１５に記載の
半導体多結晶ダイヤモンド電子デバイスの製造方法。 - 【請求項１７】 前記絶縁性第３層にイオン注入して
オーミックコンタクトを形成するプロセスは、前記ゲー
ト電極を形成すると同時に、前記構造体の全体にフォト
レジストを使用してイオン注入することにより前記第３
絶縁層にソース及びドレインのオーミックコンタクトを
形成し、これによりソース及びドレイン間に最小抵抗値
を有する自己整合型の電解効果トランジスタを形成する
プロセスを有することを特徴とする請求項１６に記載の
半導体多結晶ダイヤモンド電子デバイスの製造方法。 - 【請求項１８】 アンドープの多結晶層が注入ジャン
クションの特性改善に使用されることを特徴とする請求
項１６に記載の半導体多結晶ダイヤモンド電子デバイス
の製造方法。 - 【請求項１９】 ｐ型のドーパントがトランジスタの
チャネルを形成するために使用されることを特徴とする
請求項１又は２に記載の半導体多結晶ダイヤモンド電子
デバイス。 - 【請求項２０】 前記チャネルが気相合成又はイオン
注入した領域にｎ型材料により形成されることを特徴と
する請求項１又は２に記載の半導体多結晶ダイヤモンド
電子デバイス。 - 【請求項２１】 前記基板は前記デバイスが完成した
後に、取り除かれることを特徴とする請求項１又は２に
記載の半導体多結晶ダイヤモンド電子デバイス。 - 【請求項２２】 前記デバイスは自己整合型であるこ
とを特徴とする請求項１又は２に記載の半導体多結晶ダ
イヤモンド電子デバイス。 - 【請求項２３】 基板と、前記基板上に形成されチャ
ネル層として機能するボロンドープ部を有する多結晶ダ
イヤモンド薄膜第１層と、前記第１層の前記ボロンドー
プ部上に形成されたアンドープの多結晶ダイヤモンド膜
第２層と、前記第２層上に形成されて半導体ジャンクシ
ョンタイプデバイスを形成する電極構造とを有すること
を特徴とする半導体多結晶ダイヤモンド電子デバイス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/646,848 US5173761A (en) | 1991-01-28 | 1991-01-28 | Semiconducting polycrystalline diamond electronic devices employing an insulating diamond layer |
| US07/646,848 | 1991-01-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04312982A true JPH04312982A (ja) | 1992-11-04 |
| JP2812832B2 JP2812832B2 (ja) | 1998-10-22 |
Family
ID=24594712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4034195A Expired - Lifetime JP2812832B2 (ja) | 1991-01-28 | 1992-01-24 | 半導体多結晶ダイヤモンド電子デバイス及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5173761A (ja) |
| JP (1) | JP2812832B2 (ja) |
| DE (1) | DE4202154C2 (ja) |
| GB (1) | GB2252202B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5663595A (en) * | 1994-08-03 | 1997-09-02 | Sumitomo Electric Industries, Ltd. | Diamond heat sink comprising synthetic diamond film |
| JP2004207272A (ja) * | 2002-12-20 | 2004-07-22 | Kobe Steel Ltd | ダイヤモンド電子素子 |
| JP2007501389A (ja) * | 2003-08-04 | 2007-01-25 | エレメント シックス リミテッド | ダイヤモンドマイクロ電極 |
| WO2008053796A1 (en) | 2006-10-31 | 2008-05-08 | Mitsubishi Materials Corporation | Diamond sinter with satisfactory electrical conductivity and process for producing the same |
Families Citing this family (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04302172A (ja) * | 1991-03-29 | 1992-10-26 | Kobe Steel Ltd | ダイヤモンドショットキーダイオード |
| JPH05102068A (ja) * | 1991-10-11 | 1993-04-23 | Kobe Steel Ltd | ダイヤモンドを用いた電子デバイスの電極形成方法 |
| JPH05299635A (ja) * | 1992-04-23 | 1993-11-12 | Kobe Steel Ltd | 耐熱性オーミック電極を備えたダイヤモンド薄膜及びその製造方法 |
| US5371378A (en) * | 1992-06-08 | 1994-12-06 | Kobe Steel Usa, Inc. | Diamond metal base/permeable base transistor and method of making same |
| US5294814A (en) * | 1992-06-09 | 1994-03-15 | Kobe Steel Usa | Vertical diamond field effect transistor |
| US5285084A (en) * | 1992-09-02 | 1994-02-08 | Kobe Steel Usa | Diamond schottky diodes and gas sensors fabricated therefrom |
| US5362975A (en) * | 1992-09-02 | 1994-11-08 | Kobe Steel Usa | Diamond-based chemical sensors |
| US5382809A (en) * | 1992-09-14 | 1995-01-17 | Sumitomo Electric Industries, Ltd. | Semiconductor device including semiconductor diamond |
| US5285089A (en) * | 1992-12-02 | 1994-02-08 | Kobe Steel U.S.A., Inc. | Diamond and silicon carbide heterojunction bipolar transistor |
| US5272104A (en) * | 1993-03-11 | 1993-12-21 | Harris Corporation | Bonded wafer process incorporating diamond insulator |
| US5683939A (en) * | 1993-04-02 | 1997-11-04 | Harris Corporation | Diamond insulator devices and method of fabrication |
| JPH0794303A (ja) * | 1993-05-04 | 1995-04-07 | Kobe Steel Ltd | 高配向性ダイヤモンド薄膜サーミスタ |
| JP3549227B2 (ja) * | 1993-05-14 | 2004-08-04 | 株式会社神戸製鋼所 | 高配向性ダイヤモンド薄膜 |
| JP3755904B2 (ja) * | 1993-05-14 | 2006-03-15 | 株式会社神戸製鋼所 | ダイヤモンド整流素子 |
| JPH0794805A (ja) * | 1993-05-14 | 1995-04-07 | Kobe Steel Ltd | 高配向性ダイヤモンド薄膜磁気検出素子及び磁気検出装置 |
| US5371383A (en) * | 1993-05-14 | 1994-12-06 | Kobe Steel Usa Inc. | Highly oriented diamond film field-effect transistor |
| US5442199A (en) * | 1993-05-14 | 1995-08-15 | Kobe Steel Usa, Inc. | Diamond hetero-junction rectifying element |
| JPH0786311A (ja) * | 1993-05-14 | 1995-03-31 | Kobe Steel Ltd | 高配向性ダイヤモンド薄膜電界効果トランジスタ |
| JP3549228B2 (ja) * | 1993-05-14 | 2004-08-04 | 株式会社神戸製鋼所 | 高配向性ダイヤモンド放熱基板 |
| US5376579A (en) * | 1993-07-02 | 1994-12-27 | The United States Of America As Represented By The Secretary Of The Air Force | Schemes to form silicon-on-diamond structure |
| JP3563093B2 (ja) * | 1993-09-24 | 2004-09-08 | 住友電気工業株式会社 | 半導体装置 |
| US6087005A (en) * | 1993-10-22 | 2000-07-11 | The United States Of America As Represented By The Secretary Of The Navy | Adhesion of silicon oxide to diamond |
| JPH07161455A (ja) * | 1993-12-09 | 1995-06-23 | Sumitomo Electric Ind Ltd | ダイヤモンドヒ−タ |
| US5474808A (en) * | 1994-01-07 | 1995-12-12 | Michigan State University | Method of seeding diamond |
| US5488350A (en) * | 1994-01-07 | 1996-01-30 | Michigan State University | Diamond film structures and methods related to same |
| DE4415601C2 (de) * | 1994-05-04 | 1997-12-18 | Daimler Benz Ag | Komposit-Struktur für elektronische Bauteile und Verfahren zu deren Herstellung |
| JP3295921B2 (ja) * | 1994-06-20 | 2002-06-24 | 住友電気工業株式会社 | 表面弾性波素子用ダイヤモンド基材及び素子 |
| US6082200A (en) * | 1997-09-19 | 2000-07-04 | Board Of Trustees Operating Michigan State University | Electronic device and method of use thereof |
| DE19743496C2 (de) * | 1997-10-01 | 2001-11-15 | Daimler Chrysler Ag | Isolatorschicht für ein eine aktive Diamantschicht aufweisendes mikroelektronisches Bauteil |
| SE9801881D0 (sv) * | 1998-05-28 | 1998-05-28 | Asea Brown Boveri | A switching device |
| SE9804135L (sv) | 1998-11-30 | 2000-05-31 | Abb Ab | Fotokonduktiv omkopplare |
| US6770966B2 (en) * | 2001-07-31 | 2004-08-03 | Intel Corporation | Electronic assembly including a die having an integrated circuit and a layer of diamond to transfer heat |
| AU2002359435A1 (en) * | 2001-11-21 | 2003-06-10 | Integrated Nano-Technologies, Llc | Fabrication of a high resolution biological molecule detection device with aluminum electrical conductors |
| JP2004204299A (ja) * | 2002-12-25 | 2004-07-22 | Ebara Corp | ダイヤモンド成膜シリコンおよび電極 |
| JP4683836B2 (ja) * | 2003-12-12 | 2011-05-18 | 株式会社神戸製鋼所 | ダイヤモンド半導体素子及びその製造方法 |
| US7394103B2 (en) * | 2004-09-13 | 2008-07-01 | Uchicago Argonne, Llc | All diamond self-aligned thin film transistor |
| JP5341774B2 (ja) | 2007-01-22 | 2013-11-13 | エレメント シックス リミテッド | ダイヤモンド表面のプラズマエッチング |
| EP2680983A4 (en) * | 2011-03-03 | 2015-03-04 | Univ Columbia | METHOD FOR PRODUCING THIN FILMS FROM CRYSTAL DIAMONDS |
| WO2013066446A1 (en) | 2011-08-01 | 2013-05-10 | The Trustees Of Columbia University In The City Of New York | Conjugates of nano-diamond and magnetic or metallic particles |
| WO2013040446A1 (en) | 2011-09-16 | 2013-03-21 | The Trustees Of Columbia University In The City Of New York | High-precision ghz clock generation using spin states in diamond |
| US9632045B2 (en) | 2011-10-19 | 2017-04-25 | The Trustees Of Columbia University In The City Of New York | Systems and methods for deterministic emitter switch microscopy |
| US9496197B1 (en) * | 2012-04-20 | 2016-11-15 | Hrl Laboratories, Llc | Near junction cooling for GaN devices |
| US20160266496A1 (en) * | 2015-03-10 | 2016-09-15 | Uab Research Foundation | Fabrication and encapsulation of micro-circuits on diamond and uses thereof |
| US10584412B2 (en) | 2016-03-08 | 2020-03-10 | Ii-Vi Delaware, Inc. | Substrate comprising a layer of silicon and a layer of diamond having an optically finished (or a dense) silicon-diamond interface |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5491087A (en) * | 1977-12-28 | 1979-07-19 | Seiko Instr & Electronics Ltd | Manufacture of thin-film solar cell |
| JPH01143323A (ja) * | 1987-11-30 | 1989-06-05 | Sumitomo Electric Ind Ltd | 半導体素子 |
| JPH02205362A (ja) * | 1988-12-28 | 1990-08-15 | American Teleph & Telegr Co <Att> | ＧａＡｓ集積回路およびその製造方法 |
| JPH03278474A (ja) * | 1990-03-07 | 1991-12-10 | Sumitomo Electric Ind Ltd | 半導体装置 |
Family Cites Families (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3142595A (en) * | 1961-08-31 | 1964-07-28 | Gen Electric | Bulk junctions employing p-type diamond crystals and method of preparation thereof |
| US4191735A (en) * | 1973-06-07 | 1980-03-04 | National Research Development Corporation | Growth of synthetic diamonds |
| GB1485364A (en) * | 1974-09-27 | 1977-09-08 | Nat Res Dev | Production of synthetic diamonds |
| US4104344A (en) * | 1975-09-12 | 1978-08-01 | Brigham Young University | High thermal conductivity substrate |
| JPS57128047A (en) * | 1981-01-30 | 1982-08-09 | Nec Corp | High frequency high power transistor |
| JPS5860696A (ja) * | 1981-10-06 | 1983-04-11 | Rikagaku Kenkyusho | 導電性ダイヤモンドとその製造方法 |
| JPS598821A (ja) * | 1982-07-02 | 1984-01-18 | Toa Gurauto Kogyo Kk | 地盤改良のための薬液注入用ロツド |
| JPS59195516A (ja) * | 1983-04-20 | 1984-11-06 | Rikagaku Kenkyusho | イオン注入によるダイヤモンド表層の高電導化法 |
| JPS59213126A (ja) * | 1983-05-19 | 1984-12-03 | Sumitomo Electric Ind Ltd | ダイヤモンド半導体素子の製造法 |
| US4571447A (en) * | 1983-06-24 | 1986-02-18 | Prins Johan F | Photovoltaic cell of semi-conducting diamond |
| JPS60221395A (ja) * | 1984-04-19 | 1985-11-06 | Yoshio Imai | ダイヤモンド薄膜の製造方法 |
| JPS60246627A (ja) * | 1984-05-21 | 1985-12-06 | Sumitomo Electric Ind Ltd | ダイヤモンド半導体素子 |
| JPS6233468A (ja) * | 1985-08-06 | 1987-02-13 | Nec Corp | 耐放射線性の強化された半導体装置 |
| EP0221531A3 (en) * | 1985-11-06 | 1992-02-19 | Kanegafuchi Kagaku Kogyo Kabushiki Kaisha | High heat conductive insulated substrate and method of manufacturing the same |
| JPS62108798A (ja) * | 1985-11-08 | 1987-05-20 | Toshiba Corp | ダイヤモンド膜又はダイヤモンド状炭素膜の製造方法 |
| JPS62113797A (ja) * | 1985-11-14 | 1987-05-25 | Asahi Chem Ind Co Ltd | ダイヤモンド膜 |
| US4863529A (en) * | 1987-03-12 | 1989-09-05 | Sumitomo Electric Industries, Ltd. | Thin film single crystal diamond substrate |
| JP2603257B2 (ja) * | 1987-06-05 | 1997-04-23 | 株式会社神戸製鋼所 | ダイヤモンド多層薄膜 |
| US4929489A (en) * | 1987-07-20 | 1990-05-29 | Dreschhoff Gisela A M | Method of making and using selective conductive regions in diamond layers |
| US4929986A (en) * | 1987-09-25 | 1990-05-29 | The United States Of America As Represented By The Secretary Of The Navy | High power diamond traveling wave amplifier |
| JP2590161B2 (ja) * | 1987-12-15 | 1997-03-12 | 導電性無機化合物技術研究組合 | Ｍｉｓ型電界効果トランジスタの製造法 |
| JP2584642B2 (ja) * | 1987-12-17 | 1997-02-26 | 出光石油化学株式会社 | ショットキーダイオードおよびその製造方法 |
| JPH01201976A (ja) * | 1988-02-05 | 1989-08-14 | Sumitomo Electric Ind Ltd | ダイヤモンド固体レーザ素子、その製造方法およびその発振方法 |
| JP2620293B2 (ja) * | 1988-03-18 | 1997-06-11 | 住友電気工業株式会社 | ダイヤモンドの改質法 |
| GB8812216D0 (en) * | 1988-05-24 | 1988-06-29 | Jones B L | Diamond transistor method of manufacture thereof |
| GB8902135D0 (en) * | 1989-02-01 | 1989-03-22 | Diamond Trading Company Propri | P-n-p diamond transistor |
| JPH03105974A (ja) * | 1989-09-19 | 1991-05-02 | Kobe Steel Ltd | 多結晶ダイヤ薄膜合成によるシヨツトキー・ダイオードの製作法 |
| US5099296A (en) * | 1990-04-06 | 1992-03-24 | Xerox Corporation | Thin film transistor |
-
1991
- 1991-01-28 US US07/646,848 patent/US5173761A/en not_active Expired - Lifetime
-
1992
- 1992-01-24 JP JP4034195A patent/JP2812832B2/ja not_active Expired - Lifetime
- 1992-01-27 DE DE4202154A patent/DE4202154C2/de not_active Expired - Fee Related
- 1992-01-28 GB GB9201739A patent/GB2252202B/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5491087A (en) * | 1977-12-28 | 1979-07-19 | Seiko Instr & Electronics Ltd | Manufacture of thin-film solar cell |
| JPH01143323A (ja) * | 1987-11-30 | 1989-06-05 | Sumitomo Electric Ind Ltd | 半導体素子 |
| JPH02205362A (ja) * | 1988-12-28 | 1990-08-15 | American Teleph & Telegr Co <Att> | ＧａＡｓ集積回路およびその製造方法 |
| JPH03278474A (ja) * | 1990-03-07 | 1991-12-10 | Sumitomo Electric Ind Ltd | 半導体装置 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5663595A (en) * | 1994-08-03 | 1997-09-02 | Sumitomo Electric Industries, Ltd. | Diamond heat sink comprising synthetic diamond film |
| US5976909A (en) * | 1994-08-03 | 1999-11-02 | Sumitomo Electric Industries, Ltd. | Method of forming diamond heat sink comprising synthetic diamond film |
| JP2004207272A (ja) * | 2002-12-20 | 2004-07-22 | Kobe Steel Ltd | ダイヤモンド電子素子 |
| JP2007501389A (ja) * | 2003-08-04 | 2007-01-25 | エレメント シックス リミテッド | ダイヤモンドマイクロ電極 |
| US8177949B2 (en) | 2003-08-04 | 2012-05-15 | Element Six Limited | Diamond microelectrodes |
| US8491765B2 (en) | 2003-08-04 | 2013-07-23 | Element Six Limited | Diamond microelectrodes |
| WO2008053796A1 (en) | 2006-10-31 | 2008-05-08 | Mitsubishi Materials Corporation | Diamond sinter with satisfactory electrical conductivity and process for producing the same |
| US8043533B2 (en) | 2006-10-31 | 2011-10-25 | Mitsubishi Materials Corporation | Diamond sintered compact having high electrical conductivity and production method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| DE4202154C2 (de) | 1996-01-25 |
| US5173761A (en) | 1992-12-22 |
| GB9201739D0 (en) | 1992-03-11 |
| GB2252202B (en) | 1994-12-14 |
| JP2812832B2 (ja) | 1998-10-22 |
| GB2252202A (en) | 1992-07-29 |
| DE4202154A1 (de) | 1992-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04312982A (ja) | 半導体多結晶ダイヤモンド電子デバイス及びその製造方法 | |
| JP3369638B2 (ja) | 縦型ダイヤモンド電界効果トランジスタ | |
| KR100726365B1 (ko) | 실리콘 카바이드 금속 반도체 전계효과 트랜지스터 및 실리콘 카바이드 금속 반도체 전계효과 트랜지스터의 제조 방법 | |
| US4717681A (en) | Method of making a heterojunction bipolar transistor with SIPOS | |
| JP2542448B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| US7507999B2 (en) | Semiconductor device and method for manufacturing same | |
| US6096607A (en) | Method for manufacturing silicon carbide semiconductor device | |
| US4343082A (en) | Method of making contact electrodes to silicon gate, and source and drain regions, of a semiconductor device | |
| US4638347A (en) | Gate electrode sidewall isolation spacer for field effect transistors | |
| US7754580B2 (en) | Method for manufacturing semiconductor substrate | |
| US7498229B1 (en) | Transistor and in-situ fabrication process | |
| JP3184320B2 (ja) | ダイヤモンド電界効果トランジスタ | |
| US5270244A (en) | Method for forming an oxide-filled trench in silicon carbide | |
| US20030207127A1 (en) | Method of forming a germanium film on a semiconductor substrate that includes the formation of a graded silicon-germanium buffer layer prior to the formation of a germanium layer | |
| JPH06177400A (ja) | 二重ダイヤモンドメサ垂直型電界効果トランジスタ及びその製造方法 | |
| CN101005052A (zh) | 半导体结构及形成半导体结构的方法 | |
| US5371378A (en) | Diamond metal base/permeable base transistor and method of making same | |
| USRE32613E (en) | Method of making contact electrodes to silicon gate, and source and drain regions, of a semiconductor device | |
| US7087472B2 (en) | Method of making a vertical compound semiconductor field effect transistor device | |
| JPH06209015A (ja) | ダイヤモンド接合型電界効果トランジスタ及びその製造方法 | |
| JP2707436B2 (ja) | 電界効果トランジスタの製造方法 | |
| US5888890A (en) | Method of manufacturing field effect transistor | |
| RU2227344C2 (ru) | Способ изготовления мощных свч полевых транзисторов с барьером шоттки | |
| CN116013987A (zh) | 一种SiC VDMOSFET功率器件及其制备方法 | |
| JPH06260492A (ja) | バイポーラトランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070807 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080807 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080807 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090807 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090807 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100807 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110807 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110807 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120807 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120807 Year of fee payment: 14 |