JPH01143323A - 半導体素子 - Google Patents

半導体素子

Info

Publication number
JPH01143323A
JPH01143323A JP30168487A JP30168487A JPH01143323A JP H01143323 A JPH01143323 A JP H01143323A JP 30168487 A JP30168487 A JP 30168487A JP 30168487 A JP30168487 A JP 30168487A JP H01143323 A JPH01143323 A JP H01143323A
Authority
JP
Japan
Prior art keywords
diamond
single crystal
substrate
diamond single
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP30168487A
Other languages
English (en)
Other versions
JP2593898B2 (ja
Inventor
Hideaki Nakahata
英章 中幡
Takahiro Imai
貴浩 今井
Naoharu Fujimori
直治 藤森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP62301684A priority Critical patent/JP2593898B2/ja
Publication of JPH01143323A publication Critical patent/JPH01143323A/ja
Application granted granted Critical
Publication of JP2593898B2 publication Critical patent/JP2593898B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602Diamond

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、ダイヤモンドを主要な材料とする半導体素子
に関する。
[従来の技術] 現在、半導体材料として用いられているのは主としてS
lである。半導体市場の主流である論理回路や半導体メ
モリーなどの集積回路を構成している半導体デバイスに
はSlが用いられている。
半導体デバイスの中で半導体メモリーには、集積化の容
易なMO3型電界効果トランジスタが用いられ、高速性
を要求される論理演算子にはバイポーラ型トランジスタ
が用いられている。
これら以外にもアナログICなど多くの電子部品におい
てSiが用いられている。また、GaAsやInPなど
の化合物半導体は光学デバイス、超高速ICのような限
定された用途に向けて開発が進んでいる。
しかし、Siは200℃以」二、GaAsは300°C
以」二の高温では使用できないという問題がある。
これは、バンドギャップがSiで1.IeV。
GaAsで1.5eVと小さいために、Slは2000
C以」二、GaAsは300℃以」二で真性領域に入り
、キャリア密度が増大してしまうためである。
ところで、集積回路の集積度は近年ますまず高まる傾向
にあるが、それに伴って、素子の熱発生の割合も高まり
、これは回路の誤動作の原因となるため、放熱の手段も
問題になってきている。
以」二のことを解決するため、ダイヤモンドを用いて耐
熱性、放熱性に優れた半導体素子を製造することが提案
されている(特開昭59−213126号公報及び特開
昭51−208821号公報参照)。ダイヤモンドは、
バンドギャップが5.5eVと大きいため、真性領域に
相当する温度領域は、ダイヤモンドが熱的に安定な14
00℃以下には存在しない。また化学的にも非常に安定
である。よって、ダイヤモンドで作製したデバイスは高
温での動作が可能となり、耐環境性の優れたものとなる
。また、ダイヤモンドの熱伝導率は20[W/cm−K
]とS】の10倍以上であり、放熱性にも優れている。
さらに、ダイヤモンドはギヤリアの移動度が大きい(M
子移動度: 2000 [cz2/V・秒]、ポール移
動度:2 ] 00 [cm2/V ・秒]at300
K)。誘電率が小さい(K=5.5)、破壊電界が大き
い(EB= 5 X t O6V 7cm)などの特徴
を有しており、高周波で大電力用のデバイスを作製する
ことができる可能性がある。
半導体素子の動作層として働くダイヤモンド薄膜単結晶
層は、気相合成法によってダイヤモンド単結晶基板の上
にエピタキシャル成長させることができる。この際に、
適当な不純物をドーピングすることによってP型半導体
又はN型半導体のいずれかを形成することが可能である
しかし、ダイヤモンドエピタキシャル層の電気的特性は
、その結晶性に大きく左右される。欠陥などが存在し、
結晶性の悪い場合には、キャリアの移動度は小さくなり
、欠陥により半導体素子の動作が阻害される。
PN接合、ショットキー接合又はMIS構造を形成する
にあたって、ダイヤモンド層の結晶性が悪く欠陥の多い
場合や、PN接合でのP型ダイヤモンド層とN型ダイヤ
モンド層を積層した時の界面の凹凸、ノヨットキー接合
での半導体ダイヤモンド層と金属層の界面の凹凸、又は
MIS構造での半導体ダイヤモンド層と絶縁体ダイヤモ
ンド層の界面の凹凸が激しく界面準位の多い場合などに
は、良好なPN接合、ンヨットキー接合又はMIS構造
が形成できないことがある。
[発明が解決しようとする問題点] 本発明の目的は、表面平担性、結晶性の優れたダイヤモ
ンドエピタキシャル層を用いて良好な電気的特性を有し
た半導体素子を形成することにある。
[問題点を解決するための手段] 本発明においては、ダイヤモンド単結晶層をエピタキシ
ャル成長させるに際して、ダイヤモンド単結晶の(+’
00)面に対してIOoを越えない角度を持つ研磨され
た面を用いる。
発明者らは、ダイヤモンドエピタキシャル層を成長させ
る際に、基板として、ダイヤモンド単結品の(100)
面を用いた時の方が、(110)面又は(I I 1)
面などを用いた時よりも成長層の結晶性が優れており、
キャリアの移動度が大きいことを見出した。また、成長
層表面のモフォロノーも平坦性に優れていることを見出
した。これらのことは、デバイスを良好に動作させる上
で重要なことである。
(100)面を基板に用いた時には、この様な心配がな
く、良好に動作する半導体デバイスを作製することがで
きる。
(I I 1)面を用いた場合には(1,00)面の場
合に結晶性はほぼ匹敵しているが平坦性は(100)面
の場合よりは劣る。また(I l 1)面は、面の研磨
が困難であるという点でも(100)面より好ましくな
い。
ダイヤモンドエピタキノヤル層を成長させる面は、研磨
精度等から(100)面に対して10°を越えない角度
で傾いていており、更に好ましくは5°を越えない角度
で傾いている。ダイヤモンドエピタキンヤル層を成長さ
せる面は、丁度(100)面であることが最も好ましい
ダイヤモンド単結晶基板は、天然ダイヤモンド、あるい
は超高圧下又は気相中で合成されたダイヤモンド単結晶
である。あるいは、ダイヤモンド単結晶基板は、Sl又
はGaAs基板」二にSiC層をバッファ層としてヘテ
ロエピタキシャル成長さ且゛たダイヤモンド単結晶膜で
あってもよい。
ダイヤモンド層を成長させる気相合成法としては、1)
熱電子放射制を加熱して原℃1カスを活性化する方法、
2)直流、高周波又はマイクロ波電界による放電を利用
する方法、3)イオン衝撃を利用する方法、4)光によ
りガス分子を分解せしめる方法があるが、いずれを用い
ても良好なダイヤモンドエピタキノヤル層が得られる。
金属電極の材料は、半導体素子において通常に用いられ
る金属電極の材料のいずれてあってもよい。
本発明の半導体素子は、通常、半導体ダイヤモンドの少
なくとも1つのPN接合を有するか、あるいは半導体ダ
イヤモンドと金属の少なくとも1つのショットキー接合
を有するか、あるいはMIS構造を有する。MIS構造
においては、絶縁層は、ダイヤモンド単結晶から成って
いてもよく、あるいはSiO2、S i3N、又ill
:ALCL+から成ッテいてもよい。
[発明の効果] 本発明の半導体素子は耐熱性及び耐環境性に優れており
、自動車のエンジンルーム、原子炉及び人工衛星などの
過酷な環境下で使用できる。
本発明の半導体素子は、例えば、ダイヤモンドの熱伝導
率の良好さから高集積化が容易であるので、耐熱性高速
論理素子及び高周波大出力素子などとして有用である。
[実施例] 以下に本発明の実施例を示す。
実施例1 第1図に示したような手順により、ダイヤモンド単結晶
の(100)面上にダイヤモンドから成るMIS型電界
効果トランジスタを作製した。
(i)3x2X1mmのIb型人工単結晶ダイヤモンド
基板11の上に公知のマイクロ波プラズマCVD法で厚
さ04μmのBドープP型ダイヤモンド薄膜層12を形
成した。この時の基板の成長面は(100)面に対して
0.5°以内であった。
(合成条件 マイクロ波パワー−350W、反応圧カー
30 Torr、反応ガス−CI(、(0,5%)+I
’3pI(e(0,00005%)+H2(残))(1
1)マイクロ波プラズマCVD法で厚さ500人のノン
ドープダイヤモンド薄膜層I3を形成した。
(合成条件:マイクロ波パワー−350W、反応圧カー
30 Torr、反応ガス−CH,(0、5%)十H2
(99,5%)) (iii)ノンドープダイヤ層の一部にCrをマスクI
4として蒸着し、マスクで覆イっれていないダイヤモン
ド薄膜層12.13を深さ1500人で酸素プラズマエ
ッチンクした。
(エッヂング条件 R,F パワー−200W。
圧力−0,005Torr) (iv)マスクI4を王水で除去した。
(v)Au/Mo/Tiの3層電極を蒸着後、一部エツ
チングを行いソース、ゲート、ドレインのそれぞれに金
属電極15,16.17を形成した。
このようにして作製したMIS型電界効果トランジスタ
の特性を測定したところ800℃でもトランジスタ動作
を示した。
【図面の簡単な説明】
第1図は、本発明の半導体素子の製造の一例を示す断面
図である。 11・・・基板、 12.13・・ダイヤモンド層、 14・マスク、 15.16.17・・・金属電極。 特許出願人住友電気工業株式会社 代 理 人 弁理士 前出 葆 ほか1名=11− ;;

Claims (1)

  1. 【特許請求の範囲】 1、ダイヤモンド単結晶の(100)面に対して10°
    を越えない角度を持つ研磨された少なくとも1つの面を
    有するダイヤモンド単結晶を基板として該面上に気相成
    長法により成長させたダイヤモンドエピタキシャル層及
    び少なくとも1つの金属電極を有することを特徴とする
    半導体素子。 2、基板となるダイヤモンド単結晶が天然又は合成され
    たダイヤモンド単結晶である特許請求の範囲第1項記載
    の半導体素子。 3、基板となるダイヤモンド単結晶が、Si又はGaA
    s基板上にSiC層をバッファ層としてヘテロエピタキ
    シャル成長させたダイヤモンド単結晶膜である特許請求
    の範囲第1項記載の半導体素子。 4、基板となるダイヤモンド単結晶がP型半導体又はN
    型半導体である特許請求の範囲第1〜3項のいずれかに
    記載の半導体素子。 5、基板となるダイヤモンド単結晶が絶縁体である特許
    請求の範囲第1〜3項のいずれかに記載の半導体素子。 6、ダイヤモンドエピタキシャル層が、P型半導体、N
    型半導体および絶縁体のいずれか1つ又はそれらの積層
    及び/又はそれらが平面内で集合したものである特許請
    求の範囲第1〜5項のいずれかに記載の半導体素子。 7、半導体ダイヤモンドの少なくとも1つのPN接合を
    有するか、あるいは半導体ダイヤモンドと金属の少なく
    とも1つのショットキー接合を有するか、あるいはMI
    S構造を有する特許請求の範囲第1〜6項のいずれかに
    記載の半導体素子。 8、MIS構造において、絶縁層がSiO_2、Si_
    3N_4又はAl_2O_3から成る特許請求の範囲第
    1項記載の半導体素子。 9、ダイヤモンドエピタキシャル層を成長させる面が(
    100)面に対して5゜を越えない角度を有する特許請
    求の範囲第1項記載の半導体素子。
JP62301684A 1987-11-30 1987-11-30 半導体素子 Expired - Lifetime JP2593898B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62301684A JP2593898B2 (ja) 1987-11-30 1987-11-30 半導体素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62301684A JP2593898B2 (ja) 1987-11-30 1987-11-30 半導体素子

Publications (2)

Publication Number Publication Date
JPH01143323A true JPH01143323A (ja) 1989-06-05
JP2593898B2 JP2593898B2 (ja) 1997-03-26

Family

ID=17899893

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62301684A Expired - Lifetime JP2593898B2 (ja) 1987-11-30 1987-11-30 半導体素子

Country Status (1)

Country Link
JP (1) JP2593898B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0343963A2 (en) * 1988-05-24 1989-11-29 De Beers Industrial Diamond Division (Proprietary) Limited Diamond transistor and method of manufacture thereof
JPH0394429A (ja) * 1989-09-06 1991-04-19 Sumitomo Electric Ind Ltd Mes型電界効果トランジスタ
JPH03160731A (ja) * 1989-11-18 1991-07-10 Toshiba Corp 半導体装置およびその製造方法
JPH03278474A (ja) * 1990-03-07 1991-12-10 Sumitomo Electric Ind Ltd 半導体装置
JPH04302150A (ja) * 1991-03-29 1992-10-26 Kobe Steel Ltd ダイヤモンドショットキーゲート型電界効果トランジスタ
JPH04312982A (ja) * 1991-01-28 1992-11-04 Kobe Steel Ltd 半導体多結晶ダイヤモンド電子デバイス及びその製造方法
EP0588260A2 (en) * 1992-09-14 1994-03-23 Sumitomo Electric Industries, Limited Diamond semiconductor device
JP2007109812A (ja) * 2005-10-12 2007-04-26 Kobe Steel Ltd 半導体素子

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59213126A (ja) * 1983-05-19 1984-12-03 Sumitomo Electric Ind Ltd ダイヤモンド半導体素子の製造法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59213126A (ja) * 1983-05-19 1984-12-03 Sumitomo Electric Ind Ltd ダイヤモンド半導体素子の製造法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0343963A2 (en) * 1988-05-24 1989-11-29 De Beers Industrial Diamond Division (Proprietary) Limited Diamond transistor and method of manufacture thereof
JPH0394429A (ja) * 1989-09-06 1991-04-19 Sumitomo Electric Ind Ltd Mes型電界効果トランジスタ
JPH03160731A (ja) * 1989-11-18 1991-07-10 Toshiba Corp 半導体装置およびその製造方法
JPH03278474A (ja) * 1990-03-07 1991-12-10 Sumitomo Electric Ind Ltd 半導体装置
JPH04312982A (ja) * 1991-01-28 1992-11-04 Kobe Steel Ltd 半導体多結晶ダイヤモンド電子デバイス及びその製造方法
JPH04302150A (ja) * 1991-03-29 1992-10-26 Kobe Steel Ltd ダイヤモンドショットキーゲート型電界効果トランジスタ
EP0588260A2 (en) * 1992-09-14 1994-03-23 Sumitomo Electric Industries, Limited Diamond semiconductor device
EP0588260A3 (en) * 1992-09-14 1994-10-19 Sumitomo Electric Industries Diamond semiconductor device.
US5382809A (en) * 1992-09-14 1995-01-17 Sumitomo Electric Industries, Ltd. Semiconductor device including semiconductor diamond
JP2007109812A (ja) * 2005-10-12 2007-04-26 Kobe Steel Ltd 半導体素子

Also Published As

Publication number Publication date
JP2593898B2 (ja) 1997-03-26

Similar Documents

Publication Publication Date Title
JP2671259B2 (ja) ショットキー接合半導体装置
US5540785A (en) Fabrication of defect free silicon on an insulating substrate
US4966860A (en) Process for producing a SiC semiconductor device
JP3369638B2 (ja) 縦型ダイヤモンド電界効果トランジスタ
JPH0482275A (ja) 半導体デバイス及びその製造方法
JPH06177400A (ja) 二重ダイヤモンドメサ垂直型電界効果トランジスタ及びその製造方法
JPH0422172A (ja) 半導体装置
JP2654055B2 (ja) 半導体基材の製造方法
JP2590161B2 (ja) Mis型電界効果トランジスタの製造法
JP2612040B2 (ja) β−SiCを用いたMOS・FET及びその製造方法
JP2514721B2 (ja) Mes型電界効果トランジスタ
JP2614868B2 (ja) 電界効果トランジスタの製造法
JPH01196873A (ja) 炭化珪素半導体装置
US5442199A (en) Diamond hetero-junction rectifying element
JPH01143323A (ja) 半導体素子
JP2004200234A (ja) 半導体及び半導体基板、その製造方法、並びに半導体素子
JPH0526325B2 (ja)
JPS5946414B2 (ja) 化合物半導体装置
US5142350A (en) Transistor having cubic boron nitride layer
JPWO2002069382A1 (ja) 固体装置およびその製造方法
US5232862A (en) Method of fabricating a transistor having a cubic boron nitride layer
US5081053A (en) Method for forming a transistor having cubic boron nitride layer
JP2001127309A (ja) SiC/Siヘテロ構造半導体スイッチ及びその製造方法
JPS62188373A (ja) 薄膜トランジスタ
JP3339508B2 (ja) 半導体装置

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term