JPS5946414B2 - 化合物半導体装置 - Google Patents

化合物半導体装置

Info

Publication number
JPS5946414B2
JPS5946414B2 JP55127124A JP12712480A JPS5946414B2 JP S5946414 B2 JPS5946414 B2 JP S5946414B2 JP 55127124 A JP55127124 A JP 55127124A JP 12712480 A JP12712480 A JP 12712480A JP S5946414 B2 JPS5946414 B2 JP S5946414B2
Authority
JP
Japan
Prior art keywords
transition layer
gaas
compound semiconductor
layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55127124A
Other languages
English (en)
Other versions
JPS5752126A (en
Inventor
康博 石井
法之 嶋野
良基 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP55127124A priority Critical patent/JPS5946414B2/ja
Publication of JPS5752126A publication Critical patent/JPS5752126A/ja
Publication of JPS5946414B2 publication Critical patent/JPS5946414B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Led Devices (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

【発明の詳細な説明】 本発明は、シリコン単結晶（以下シリコンを５１と称す
）を基板結晶材料として化合物半導体ＧａＡｓ系結晶を
能動層とする半導体装置において、基板結晶と化合物半
導体能動層との間に、組成比Ｘおよびｙがテーパ状また
はステップ状に変化するＳｉｌ−ｘＧｅｘおよびＧａＡ
ｓｌ−ｙＰｙの二種類の遷移層からなる遷移域を設ける
ことにより格子定数の完全整合を実現した高性能低価格
の化合物半導体装置に関するものである。
化合物半導体は、そのバンド構造の特徴や高い電子移動
度等の優れた性能を最大限に活用して、近年種々の多機
能、高性能な新しい電子部品を提供しつつある。
しかし、化合物半導体結晶は、一般的に高価であり、ま
た、大面積の欠陥の少ない良質な基板結晶を得る工業化
は未だ不満足な現状にある。そこで、より安価でかつ大
量生産の工業化技術がすでに完成しているＳｉ基板を基
板結晶材料に使用しようとする試みが従来からなされて
いるが、未だ研究段階であり実用化されたものは全くな
い。第１図は、５１単結晶を基板とする化合物半導体結
晶のエピタキシヤル成長の従来の構造例を示すものであ
る。
異種物質問のエピタキシヤル結晶成長は、主として結晶
学的興昧および結晶界面（ヘテロ接合）の電気的特性研
究を目的に種々試みられている。Ｓｉ基板結晶１表面に
ＧａＡｓ層２をエピタキシヤル成長させる場合、Ｓｉと
ＧａＡｓとの格子定数が夫々５．４３１λと５．６５４
λであり、相当の相異があるために良質な成長層を得る
ことは全く不可能である。Ｓｉの格子定数に最も近い格
子定数を持つている化合物半導体としてはＧａＰ（格子
定数＝５．４５１人）があるが、この場合でも詳細に観
測すると成長厚さの増大と共に微細なクラツクが数多く
発生しており、欠陥の多い成長層しか得られず、多機能
高性能半導体装置の購成には不適当である。本発明は、
Ｓｌ基板を使用する場合の上述のような従来の欠点を克
服するために、新しい遷移域を設けた構成になる化合物
半導体装置に関するものであり、以下実施例によりその
基本原理を説明する。
第２図は本発明の一実施例を示す構造図である。
同図において、Ｓｉ基板３の表面には第１の遷移層４が
設けられる。該遷移層の組成はＳｉｌ−ＸＧｅｘとし、
成分比ＸはＳｉ基板表面でｘ＝Ｏとして遷移層の厚さの
増加と共にＸが増大するようなテーパ状の成分構成にな
るように設定する。共に族元素であるＳｌとＧｅは同種
の結晶構造を持つており、Ｓｉ基板上にＳｉ，？ＸＧｅ
ｘ層をエピタキシヤル成長した場合ｘ≦３５％の範囲内
で単結晶Ｓｉ，−ＸＧｅｘの成長が可能であり、Ｓｉ基
板と成長層の界面で特有の性質を有するヘテロ接合特性
を示すことが知られている。本発明での第１の遷移層を
形成するＳｌ，−ＸＧｅｘ層４は、ＳＩ基板３との界面
でｘ＝０になるようなテーパ状の成分構成とすることに
より、界面での格子定数の完全整合を実現するものであ
り、界面でｘが不連続的に変ることによるヘテロ接合特
性を利用しようとするものではない。Ｓｉｌ？ＸＧｅｘ
の格子定数は、ｘ＝ＯでＳｌの格子定数（＝５．４３１
λ）と一致しまたｘ＝１でＧｅの格子定数（＝５．６５
８人）と一致し、その中間では第１近似としてＸに比例
して増加する。第２図の本発明の一実施例においては、
さらにＧａＡｓ，−，Ｐ，層からなる第２の遷移層５が
設けられる。
ＧａＡｓｌ、Ｐ，はＩ族−Ｖ族の化合物半導体ＧａＰと
ＧａＡｓとの混晶であり、その格子定数はｙ＝１からｙ
＝０の範囲内で５，４５１人から５．６５４人の範囲内
の数値を持つ。第２の遷移層の組成比ｙがテーパ状に変
化し最外表面でｙ＝０すなわちＧａＡｓになるように構
成される。第３図は、本発明における第１の遷移層４と
第２の遷移層５の界面で格子定数の完全連続条件の原理
を説明するための説明図である。Ｓｉｌ−ＸＧｅｘおよ
びＧａＡｓｌ−，Ｐ，の常温における格子定数は、それ
ぞれ第１近似として５．４３１＋０．２２７ｘ（Ａ）お
よび５．６５４−０．２０３ｙ（Ａ）であり、従つて両
遷移層の界面での常温における格子定数の連続条件を与
えるｘ−ｙの関係式は、ｘ＝０．９８２−０．８９４ｙ
となり、第３図の曲線１のようになる。一方、第２の遷
移層のエピタキシヤル成長時を考えると、エピタキシヤ
ル成長温度での格子定数の熱膨張限象があり、Ｓｌｌ−
ＸＧｅＸ（５ＧａＡＳ１、Ｐ，の格子定数の温度係数の
差を１．７×１０→／℃とし、常温との温度差ΔＴのエ
ピタキシヤル成長時において両遷移層の界面での格子定
数の連続条件を与えるｘ−ｙの関係式は、ｘ＝０．９８
２一０．８９４ｙ＋４．０７×１０−５ΔＴとなり、後
述のような本発明の一実施例におけるエビタキシヤル成
長温度の上限としてΔＴ＝７００℃とした場合の整合条
件を第３図の曲線２に示す。上述の本発明の格子定数の
完全連続条件の検討結果をみると、ｙ＝１すなわちＧａ
Ｐど整合すべき第１の遷移層は、第３図の曲線１及び曲
線２から明らかなように界面において約９〜１２％の原
子がＳｉ原子に代つて結晶構造に組人れられた結晶界面
を必安とすることを意味し、このＧｅ原子の量は通常の
不純物といわれる添加量と比較して１０５〜１０６倍も
多いものである。
従来ＳｉとＧａＰとは格子定数が接近していると見做し
て遷移層を介さずに直接ヘテロ接合を構成しようとする
試みがなされ好ましくない結果を得ているが、一見微か
な格子定数の差（二０．０２λ）を克服するためには、
上述のようなＧｅ原子の効果を強力に作用せしめるよう
な本発明の遷移層が必要であることが明確に説明される
。本発明の遷移域を構成するためのＳｌｌ−ＸＧｅ声よ
びＧａＡｓｌ−ＹＰｙ層のエピタキシヤル成長技術に関
しては、従来から種々の方法が試みられている。
Ｓｉｌ−ＸＧｅｘのエピタキシヤル成長法としては、Ｓ
ｉｃｔ４とＧｅｃｔ４による気相成長法が一般的である
が、最近半導体薄膜の成長技術として急速に研究開発が
進められている分子線ビームエピタキシ（ＭＢＥ）、イ
オンビームエピタキシ（ＩＢＥ′）、クラスタイオンビ
ームエピキタシ（ＩＣＢＥ）等の新技術があり、これら
の方法は成分元素の供給の制御が高精度に可能であり、
本発明の遷移層のようにテーパ状の組成構造を正確に実
現させる場合には全く好都合である。またこれらの成長
法は、従来の通常の気相成長法と比較して非常に低い基
板温度（ＭＢＥ）法では７５０〜９００℃、１ＣＢＥ法
では６５０〜８００℃）で良好な単結晶の成長が可能で
あり、基板と成長層との熱膨張係数の差により冷却過程
で結晶内に残留する熱応力の軽減に役立つ。ＧａＡｓｌ
−，Ｐ，層のエピタキシヤル成長に対しても、上述と同
じ理由によりＭＢＥ，ＢＥ，ＣＢＥ法等の技術が効果的
に応用される。第１と第２の遷移層の界面での格子定数
の連続条件に関する第３図の説明において、第２の遷移
層すなわちＧａＡｓｌ−，Ｐ，の成長温度とｘ−ｙ関係
を述べたが、ＧａＡｓｌ−，Ｐ，のエピタキシヤル成長
温度はＭＢＥ法で５００〜６００℃、ＩＣＢＥ法で４５
０Ｂ〜５５０℃程度である。また、ＧａＡｓｌ−，Ｐ，
の成長法としてＣａ（ＣＨ３）３とＡＳＨ３，ＰＨ３の
有機金属熱分解法（ＭＯ−ＣＶＤ）があり、高品質のエ
ピタキシヤル成長が得られ、この場合の成長基板温度は
５５０〜７００℃である。第４図は本発明の他の一実施
例図であり、同図の実施例では、Ｓｉ基板６、Ｓｉｌ？
ＸＧｅｘの第１の遷移層７、ＧａＡｓｌ−，Ｐ，の第２
の遷移層８が構成されることは第２図の本発明の一実施
例の場合と同様であるが、第２の遷移層８の表面にＣｒ
，Ｆｅ等の不純物を添加した半絶縁性ＧａＡｓからなる
第３の遷移層９を設ける。
第２の遷移層８と第３の遷移層９との界面はｙ＝０すな
わちＧａＡｓとＧａＡｓとの接続であり格子定数の完全
連続性は勿論である。半絶縁性ＧａＡｓの第３の遷移層
９は、その上に構成されるＧａＡｓ活性層１０と基板と
の電気的な絶縁層としてデバイス構成上極めて有効な役
割りを果たし、同図の一実施例のようにＧａＡｓ−ＦＥ
Ｔを構成する場合のように、ゲート電極１１により効率
的にソース電極１２とトルイン電極１３間の電流を制御
するためのチヤネル設定に活用される。また、ＧａＡｓ
−ＦＥＴ，発光一受光素子等のモノリシツク集積化デバ
イスの構成の場合の素子間分離絶縁層として効果的に活
用される。なお、本発明の第２の遷移層のＧａＡｓｌ−
，Ｐ，層にＣｒ，Ｆｅ等の不純物添加を行ない、該層を
半絶縁層化することができる。
すなわちＣｒ等の不純物はＧａＡｓのみならずＣａＰに
付しても１０１０Ω−Ａｎ程度の良好な半絶縁性を与え
、従つて本発明の第２図の一実施例において第２の遷移
層の全域にわたつてＣｒ添加を行ない、該層の格子定数
の完全連続性の役割りに加えて、本発明の他の一実施例
で説明した電気的な絶縁層としての役割りを持たせるこ
とができる。また、第４図の実施例においても、第２の
遷移層８にＣｒ添加を行なうことにより絶縁層の厚さは
第２および第３の遷移層厚さの和となり、薄遊容量の減
少せしめ素子性能の向上に貢献する。また、本発明の第
１および第２の遷移層は、第２図の一実施例ではｘおよ
びｙが最も代表的にテーパ状に変化するような組成構成
で説明したが、各層内のｘおよびｙの厚さ方向の分布を
複数ステツプで近似せしめるように設定することがエピ
タキシヤル成長の装置の状況によつては生産性が向上す
る場合があり、本発明の基本原理はかかる手法において
もすべて成立するものである。
以上本発明の実施例で詳述したように、本発明はＳｉ基
板にＳｉｌ？ＸＧｅｘおよびＧａＡｓｌ？ＹＰ，の二種
類の遷移層からなる遷移域を設けることを特徴とするも
のであり、かかる遷移域はＳ１基板とＧａＡｓとの間の
完全な格子定数の整合を実現し、従来化合物半導体装置
の構成においてＳｌ基板結晶を適用することの最大の困
難性を根本的に解決するものであり、より安価でかつ大
面積大量生産技術の確立しているＳｉ基板を最大限に活
用して、化合物半導体装置の低価格化、大規模集積化に
直接貢献する効果を有する。
また、ＧａＡｓｌ−，Ｐ，からなる第２の遷移層は、該
層にＣｒ，Ｆｅ等の不純物添加を行なうことにより、格
子定数の整合としての役割りに加えて素子間分離等の電
気的な絶縁層としての役割りを同時に持たせることが可
能であり、このことはＧａＡｓ−ＦＥＴあるいは光素子
の構成さらにはそれらの集積化装置構成に全く効／果的
である。
さらに、Ｓｉ基板の適用を可能にしたことの効果として
、Ｓｌ系の素子と化合物半導体系素子をモノリシツクに
共存させることが可能となり、種々の新しい多機能集積
化装置の構成を可能とする。以上の本発明の効果を総合
して、本発明は化合物半導体装置の低価格・高性能化に
直接貢献することは勿論のこと、新しい多機能集積化装
置の実現の重大な基盤を与えるものであり、エレクトロ
ニクス全般に与える本発明の効果は極めて大きい。
【図面の簡単な説明】
第１図は従来の化合物半導体装置の構造図、第２図は本
発明の一実施例を示す構造図、第３図は本発明における
第１の遷移層と第２の遷移層の界面で格子定数の完全連
続条件の原理を説明するための図、第４図は本発明の他
の実施例である。 ３・・・・・・Ｓｉ基板、４・・・・・・第１の遷移層
Ｓｉｌ−ＸＧｅｘ、５・・・・・・第２の遷移層ＧａＡ
ｓｌ−，Ｐｙ、６・・・・・・Ｓｉ基板、７・・・・・
・第１の遷移層ＳｉｌっρＥｘ、８・・・・・・第２の
遷移層ＧａＡｓｌ−，Ｐ，、９・・・・・・第３の遷移
層（半絶縁性ＧａＡｓ）、１０・・・・・・活性層（Ｇ
ａＡｓ）、１１・・・・・・ゲート電極、１２・・・・
・・ソース電瓢 １３・・・・・・ドレイン電極。

Claims (1)

  1. 【特許請求の範囲】 １ シリコン結晶基板と、当該シリコン結晶基板上にエ
    ピタキシャル成長されたものであつて組成比ｘがシリコ
    ン結晶基板との界面からテーパ状またはステップ状に増
    加変化するＳｉ＿１＿−＿ｘＧｅ＿ｘの第１の遷移層と
    、当該第１の遷移層上にエピタキシャル成長されたもの
    であつて組成比ｙが第１の遷移層との界面からテーパ状
    またはステップ状に減少変化するＣａＡｓ＿１＿−＿ｙ
    Ｐ＿ｙの第２の遷移層とを備え、当該第２の遷移層上に
    ＣａＡｓ系の素子またはＧａＡｓ系の集積回路を構成す
    ることを特徴とする化合物半導体装置。 ２ ＣａＡｓ＿１＿−＿ｙＰ＿ｙの第２の遷移層がＣｒ
    、Ｆｅ等の不純物添加により半絶縁性化されたものであ
    ることを特徴とする特許請求の範囲第１項記載の化合物
    半導体装置。 ３ シリコン結晶基板と、当該シリコン結晶基板上にエ
    ピタキシャル成長されたものであつて組成比ｘがシリコ
    ン結晶基板との界面からテーパ状またはステップ状に増
    加変化するＳｉ＿１＿−＿ｘＧｅ＿ｘの第１の遷移層と
    、当該第１の遷移層上にエピタキシャル成長されたもの
    であつて組成比ｙが第１の遷移層との界面テーパ状また
    はステップ状に減少変化するＧａＡｓ＿１＿−＿ｙＰ＿
    ｙの第２の遷移層と、当該第２の遷移層上に形成された
    ものであつてＣｒ、Ｆｅ等の不純物を添加した半絶縁性
    ＧａＡｓの第３の遷移層とを備え、当該第３の遷移層上
    にＧａＡｓ系の素子またはＧａＡｓ系の集積回路を構成
    することを特徴とする化合物半導体装置。 ４ ＧａＡｓ＿１＿−＿ｙＰ＿ｙの第２の遷移層がＣｒ
    、Ｆｅ等の不純物添加により半絶縁性化されたものであ
    ることを特徴とする特許請求の範囲第３項記載の化合物
    半導体装置。
JP55127124A 1980-09-16 1980-09-16 化合物半導体装置 Expired JPS5946414B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP55127124A JPS5946414B2 (ja) 1980-09-16 1980-09-16 化合物半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55127124A JPS5946414B2 (ja) 1980-09-16 1980-09-16 化合物半導体装置

Publications (2)

Publication Number Publication Date
JPS5752126A JPS5752126A (en) 1982-03-27
JPS5946414B2 true JPS5946414B2 (ja) 1984-11-12

Family

ID=14952198

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55127124A Expired JPS5946414B2 (ja) 1980-09-16 1980-09-16 化合物半導体装置

Country Status (1)

Country Link
JP (1) JPS5946414B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58191421A (ja) * 1982-05-04 1983-11-08 Nec Corp 化合物半導体成長用基板と化合物半導体の製造方法
JPS6012773A (ja) * 1983-07-02 1985-01-23 Agency Of Ind Science & Technol 半導体素子の製造方法
US4529455A (en) * 1983-10-28 1985-07-16 At&T Bell Laboratories Method for epitaxially growing Gex Si1-x layers on Si utilizing molecular beam epitaxy
US4514748A (en) * 1983-11-21 1985-04-30 At&T Bell Laboratories Germanium p-i-n photodetector on silicon substrate
JPS60231333A (ja) * 1984-04-27 1985-11-16 Sanyo Electric Co Ltd 半導体構造
WO1986000756A1 (en) * 1984-07-10 1986-01-30 Gesellschaft Zur Förderung Der Industrieorientiert Infrared optoelectronic component
JPS61107721A (ja) * 1984-10-31 1986-05-26 Matsushita Electric Ind Co Ltd ３−５化合物単結晶薄膜をそなえたＳｉ基板およびその製造方法
JPS61241985A (ja) * 1985-04-19 1986-10-28 Eizo Yamaga 赤外線検知装置
JPH01315127A (ja) * 1988-03-18 1989-12-20 Fujitsu Ltd ガリウムヒ素層の形成方法
JP2519224Y2 (ja) * 1990-01-29 1996-12-04 三菱農機株式会社 乗用移植機におけるエンジンの塔載構造
JPH04132270A (ja) * 1990-09-25 1992-05-06 Mitsui Mining & Smelting Co Ltd 半導体受光素子
JP2008532294A (ja) * 2005-03-11 2008-08-14 アリゾナ ボード オブ リージェンツ ア ボディー コーポレート アクティング オン ビハーフ オブ アリゾナ ステイト ユニバーシティ 新規なＧｅＳｉＳｎベースの化合物、テンプレート、及び半導体構造

Also Published As

Publication number Publication date
JPS5752126A (en) 1982-03-27

Similar Documents

Publication Publication Date Title
JP2516604B2 (ja) 相補性ｍｏｓ集積回路装置の製造方法
JPS6347983A (ja) 炭化珪素電界効果トランジスタ
JPS5946414B2 (ja) 化合物半導体装置
JPS6232608B2 (ja)
JPS58158967A (ja) シリコン薄膜トランジスタ
JPS6232609B2 (ja)
JPS61189621A (ja) 化合物半導体装置
JPH01143323A (ja) 半導体素子
JPS5856322A (ja) 半導体基板の製造方法
JPH11233440A (ja) 半導体装置
JPH02295127A (ja) 半導体装置の製造方法およびヘテロ接合バイポーラトランジスタ
JPH0249422A (ja) 炭化珪素半導体装置の製造方法
JPS58196057A (ja) 半導体装置
JP2959767B2 (ja) 半導体基板並びに半導体装置及びその製造方法
JPS5973499A (ja) 化合物半導体の成長方法
JPS6164118A (ja) 半導体装置の製造方法
JP3246067B2 (ja) 電界効果型トランジスタ用ウエハ及びトランジスタ
JPS6238864B2 (ja)
JP2747823B2 (ja) ガリウムヒ素層の製造方法及びガリウムヒ素・アルミニウムガリウムヒ素積層体の製造方法
JPS62158314A (ja) 化合物半導体単結晶薄膜用基板
JPS61161760A (ja) 半導体装置の製造方法
JPS59191393A (ja) 半導体装置
JPS60140756A (ja) 炭化珪素バイポ−ラトランジスタの製造方法
JPH03185712A (ja) 半導体装置の製造方法
JPS6293989A (ja) ホ−ル素子