JPS6232609B2 - - Google Patents
Info
- Publication number
- JPS6232609B2 JPS6232609B2 JP12854380A JP12854380A JPS6232609B2 JP S6232609 B2 JPS6232609 B2 JP S6232609B2 JP 12854380 A JP12854380 A JP 12854380A JP 12854380 A JP12854380 A JP 12854380A JP S6232609 B2 JPS6232609 B2 JP S6232609B2
- Authority
- JP
- Japan
- Prior art keywords
- transition layer
- layer
- inp
- transition
- compound semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
- H10P14/3418—Phosphides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2901—Materials
- H10P14/2902—Materials being Group IVA materials
- H10P14/2905—Silicon, silicon germanium or germanium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
- H10P14/3202—Materials thereof
- H10P14/3204—Materials thereof being Group IVA semiconducting materials
- H10P14/3211—Silicon, silicon germanium or germanium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
- H10P14/3242—Structure
- H10P14/3244—Layer structure
- H10P14/3254—Graded layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3438—Doping during depositing
- H10P14/3441—Conductivity type
- H10P14/3446—Transition metal elements; Rare earth elements
Landscapes
- Recrystallisation Techniques (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Junction Field-Effect Transistors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Description
【発明の詳細な説明】
本発明は、シリコン単結晶（以下Siという）を
基板結晶材料として化合物半導体InP系結晶を能
動層とする半導体装置において、基板結晶と化合
物半導体能動層との間に、組成比ｘおよびｙがテ
ーパ状またはステツプ状に変化するSi1-xGexおよ
びIn1-yGayPの二種類の遷移層からなる遷移域を
設けることにより格子定数の完全整合を実現した
化合物半導体装置に関するものである。
基板結晶材料として化合物半導体InP系結晶を能
動層とする半導体装置において、基板結晶と化合
物半導体能動層との間に、組成比ｘおよびｙがテ
ーパ状またはステツプ状に変化するSi1-xGexおよ
びIn1-yGayPの二種類の遷移層からなる遷移域を
設けることにより格子定数の完全整合を実現した
化合物半導体装置に関するものである。
化合物半導体は、そのバンド構造の特徴や高い
電子移動度等の優れた性能を最大限に活用して、
近年種々の多機能、高性能な新しい電子部品を提
供しつつある。しかし、化合物半導体結晶は、一
般的に高価であり、また、大面積の欠陥の少ない
良質な基板結晶を得る工業化は未だ不満足な現状
にある。そこで、より安価でかつ大量生産の工業
化技術がすでに完成しているSi基板を基板結晶材
料に使用しようとする試みが従来からなされてい
るが、未だ研究段階であり実用化されたものは全
くない。
電子移動度等の優れた性能を最大限に活用して、
近年種々の多機能、高性能な新しい電子部品を提
供しつつある。しかし、化合物半導体結晶は、一
般的に高価であり、また、大面積の欠陥の少ない
良質な基板結晶を得る工業化は未だ不満足な現状
にある。そこで、より安価でかつ大量生産の工業
化技術がすでに完成しているSi基板を基板結晶材
料に使用しようとする試みが従来からなされてい
るが、未だ研究段階であり実用化されたものは全
くない。
第１図は、シリコン単結晶を基板とする化合物
半導体結晶のエピタキシヤル成長の従来の構造例
を示すものである。異種物質間のエピタキシヤル
結晶成長は、主として結晶学的興味および結晶界
面（ヘテロ接合）の電気的特性研究を目的に種々
試みられている。Si基板１表面に化合物半導体層
２を直接エピタキシヤル成長させる従来の実施例
において、化合物半導体としてGaP、GaAs等が
試みられている。GaP（格子定数＝5.451Å）の
場合には、Si（格子定数＝5.431Å）と最も近い
格子定数を持つているが、この場合でも詳細に観
測すると成長厚さの増大と共に微細なクラツクが
数多く発生し、欠陥の非常に多い成長層しか得ら
れないことが報告されている。GaAs（格子定数
＝5.654Å）の場合は更に大きな格子定数の相異
があり、成長層の品質は更に悪く、半導体装置の
構成は全く不可能である。InP（格子定数＝5.869
Å）の場合には、Siとの格子定数の差が絶望的に
大きく、ヘテロ接合を試みた発表例すらも全く見
当たらない。
半導体結晶のエピタキシヤル成長の従来の構造例
を示すものである。異種物質間のエピタキシヤル
結晶成長は、主として結晶学的興味および結晶界
面（ヘテロ接合）の電気的特性研究を目的に種々
試みられている。Si基板１表面に化合物半導体層
２を直接エピタキシヤル成長させる従来の実施例
において、化合物半導体としてGaP、GaAs等が
試みられている。GaP（格子定数＝5.451Å）の
場合には、Si（格子定数＝5.431Å）と最も近い
格子定数を持つているが、この場合でも詳細に観
測すると成長厚さの増大と共に微細なクラツクが
数多く発生し、欠陥の非常に多い成長層しか得ら
れないことが報告されている。GaAs（格子定数
＝5.654Å）の場合は更に大きな格子定数の相異
があり、成長層の品質は更に悪く、半導体装置の
構成は全く不可能である。InP（格子定数＝5.869
Å）の場合には、Siとの格子定数の差が絶望的に
大きく、ヘテロ接合を試みた発表例すらも全く見
当たらない。
本発明は、Si基板を使用する場合の上述のよう
な従来の欠点を克服するために、新しい遷移域を
設けた構成になる化合物半導体層に関するもので
あり、以下実施例によりその基本原理を説明す
る。
な従来の欠点を克服するために、新しい遷移域を
設けた構成になる化合物半導体層に関するもので
あり、以下実施例によりその基本原理を説明す
る。
第２図は本発明の一実施例を示す構造図であ
る。同図において、シリコン基板３の表面には第
１の遷移層４が設けられる。該遷移層の組成は
Si1-xGexとし、成分比ｘはシリコン基板表面でｘ
＝０として遷移層の厚さの増加と共にｘが増大す
るようなテーパ状の成分構成になるように設定す
る。共に族元素であるSiとGeは同種の結晶構
造を持つており、Si基板上にSi1-xGex層をエピタ
キシヤル成長した場合ｘ〓35％の範囲内で単結晶
Si1-xGexの成長が可能であり、Si基板と成長層の
界面で特有の性質を有するヘテロ接合特性を示す
ことが見られている。本発明での第１の遷移層を
形成するSi1-xGex層４は、Si基板３との界面でｘ
＝０になるようなテーパ状の成分構成とすること
により、界面での格子定数の完全整合を実現する
ものであり、界面でｘが不連続的に変ることによ
るヘテロ接合特性を利用しようとするものではな
い。
る。同図において、シリコン基板３の表面には第
１の遷移層４が設けられる。該遷移層の組成は
Si1-xGexとし、成分比ｘはシリコン基板表面でｘ
＝０として遷移層の厚さの増加と共にｘが増大す
るようなテーパ状の成分構成になるように設定す
る。共に族元素であるSiとGeは同種の結晶構
造を持つており、Si基板上にSi1-xGex層をエピタ
キシヤル成長した場合ｘ〓35％の範囲内で単結晶
Si1-xGexの成長が可能であり、Si基板と成長層の
界面で特有の性質を有するヘテロ接合特性を示す
ことが見られている。本発明での第１の遷移層を
形成するSi1-xGex層４は、Si基板３との界面でｘ
＝０になるようなテーパ状の成分構成とすること
により、界面での格子定数の完全整合を実現する
ものであり、界面でｘが不連続的に変ることによ
るヘテロ接合特性を利用しようとするものではな
い。
Si1-xGexの格子定数は、ｘ＝０でSiの格子定数
（＝5.431Å）と一致しまたｘ＝１でGeの格子定
数（＝5.658Å）と一致し、その中間では第１近
似としてｘに比例して増加する。
（＝5.431Å）と一致しまたｘ＝１でGeの格子定
数（＝5.658Å）と一致し、その中間では第１近
似としてｘに比例して増加する。
第２図の本発明の一実施例においては、さらに
In1-yGayP層からなる第２の遷移層５が設けられ
る。In1-yGayPは族―族の化合物半導体GaP
とInPとの混晶であり、その格子定数はｙ＝１か
らｙ＝０の範囲内で5.451Åから5.869Åの範囲内
の数値を持つ。第２の遷移層の組成比ｙがテーパ
状に変化し最外表面でｙ＝０すなわちInPになる
ように構成される。
In1-yGayP層からなる第２の遷移層５が設けられ
る。In1-yGayPは族―族の化合物半導体GaP
とInPとの混晶であり、その格子定数はｙ＝１か
らｙ＝０の範囲内で5.451Åから5.869Åの範囲内
の数値を持つ。第２の遷移層の組成比ｙがテーパ
状に変化し最外表面でｙ＝０すなわちInPになる
ように構成される。
第３図は、本発明における第１の遷移層４と第
２の遷移層５の界面で格子定数の完全連続条件の
原理を説明するための説明図である。Si1-xGexお
よびIn1-yGayPの常温における格子定数は、それ
ぞれ第１近似として5.431＋0.227x（Å）および
5.869−0.418y（Å）であり、従つて両遷移層の
界面での常温における格子定数の連続条件を与え
るｘ〜ｙの関係式は、ｘ＝1.93−1.84yとなり、
第３図の曲線１のようになる。一方、第２の遷移
層のエピタキシヤル成長時を考えると、エピタキ
シヤル成長温度での格子定数の熱膨脹現象があ
り、Si1-xGexとIn1-yGayPの格子定数の温度係数
の差を2.97×10-6／℃とし、常温との温度差ΔＴ
のエピタキシヤル成長時において両遷移層の界面
での格子定数の連続条件を与えるｘ〜ｙの関係式
は、ｘ＝1.93−1.84y＋7.678×10-5ΔＴとなり、
後述のような本発明の一実施例におけるエピタキ
シヤル成長温度の上限としてΔＴ＝700℃とした
場合の整合条件を第３図の曲線２に示す。
２の遷移層５の界面で格子定数の完全連続条件の
原理を説明するための説明図である。Si1-xGexお
よびIn1-yGayPの常温における格子定数は、それ
ぞれ第１近似として5.431＋0.227x（Å）および
5.869−0.418y（Å）であり、従つて両遷移層の
界面での常温における格子定数の連続条件を与え
るｘ〜ｙの関係式は、ｘ＝1.93−1.84yとなり、
第３図の曲線１のようになる。一方、第２の遷移
層のエピタキシヤル成長時を考えると、エピタキ
シヤル成長温度での格子定数の熱膨脹現象があ
り、Si1-xGexとIn1-yGayPの格子定数の温度係数
の差を2.97×10-6／℃とし、常温との温度差ΔＴ
のエピタキシヤル成長時において両遷移層の界面
での格子定数の連続条件を与えるｘ〜ｙの関係式
は、ｘ＝1.93−1.84y＋7.678×10-5ΔＴとなり、
後述のような本発明の一実施例におけるエピタキ
シヤル成長温度の上限としてΔＴ＝700℃とした
場合の整合条件を第３図の曲線２に示す。
上述の本発明の格子定数の完全連続条件の検討
結果をみると、ｙ＝１すなわちGaPと整合すべき
第１の遷移層は、第３の曲線１および曲線２から
明らかなように界面において約９〜15％の原子が
Si原子に代つて結晶構造に組入れられた結晶界面
を必要とすることを意味し、このGe原子の量は
通常の不純物といわれる添加量と比較して105〜
106倍も多いものである。従来SiとGaPとは格子
定数が接近していると見倣して遷移層を介さずに
直接ヘテロ接合を構成しようとする試みがなされ
好ましくない結果を得ているが、一見微かな格子
定数の差（0.02Å）を克服するためには、上述
のようなGe原子の効果を強力に作用せしめるよ
うな本発明の遷移層が必要であることが明確に説
明される。
結果をみると、ｙ＝１すなわちGaPと整合すべき
第１の遷移層は、第３の曲線１および曲線２から
明らかなように界面において約９〜15％の原子が
Si原子に代つて結晶構造に組入れられた結晶界面
を必要とすることを意味し、このGe原子の量は
通常の不純物といわれる添加量と比較して105〜
106倍も多いものである。従来SiとGaPとは格子
定数が接近していると見倣して遷移層を介さずに
直接ヘテロ接合を構成しようとする試みがなされ
好ましくない結果を得ているが、一見微かな格子
定数の差（0.02Å）を克服するためには、上述
のようなGe原子の効果を強力に作用せしめるよ
うな本発明の遷移層が必要であることが明確に説
明される。
本発明の遷移域を構成するためのSi1-xGexおよ
びIn1-yGayP層のエピタキシヤル成長技術に関し
ては、従来から種々の方法が試みられている。
Si1-xGexのエピタキシヤル成長法としては、
SiCl4とGeCl4による気相成長法が一般的である
が、最近半導体薄膜の成長技術として急速に研究
開発が進められている分子線ビームエピタキシ
（MBE）、イオンビームエピタキシ（IBE）、クラ
スタイオンビームエピタキシ（ICBE）等の新技
術があり、これらの方法は成分元素の供給の制御
が高精度に可能であり、本発明の遷移層のように
テーパ状の組成構造を正確に実現させる場合には
全く好都合である。またこれらの成長法は、従来
の通常の気相成長法と比較して非常に低い基板温
度（MBE法では750〜900℃、TCBE法では650〜
800℃）で良好な単結晶の成長が可能であり、基
板と成長層との熱膨脹係数の差により冷却過程で
結晶内に残留する熱応力の軽減に役立つ。
In1-yGayP層のエピタキシヤル成長に対しても、
VPE、LPE、CVDやPlaner Reactive Deposition
等技術が効果的に応用される。第１と第２の遷移
層の界面での格子定数の連続条件に関する第３図
の説明において、第２の遷移層すなわち
In1-yGayPの成長温度とｘ〜ｙの関係を述べた
が、In1-yGayPのエピタキシヤル成長温度はVPE
では650〜750℃LPEでは500〜700℃CVDでは500
〜600℃さらにPlaner Reactive Depositionでは
300〜400℃程度である。
びIn1-yGayP層のエピタキシヤル成長技術に関し
ては、従来から種々の方法が試みられている。
Si1-xGexのエピタキシヤル成長法としては、
SiCl4とGeCl4による気相成長法が一般的である
が、最近半導体薄膜の成長技術として急速に研究
開発が進められている分子線ビームエピタキシ
（MBE）、イオンビームエピタキシ（IBE）、クラ
スタイオンビームエピタキシ（ICBE）等の新技
術があり、これらの方法は成分元素の供給の制御
が高精度に可能であり、本発明の遷移層のように
テーパ状の組成構造を正確に実現させる場合には
全く好都合である。またこれらの成長法は、従来
の通常の気相成長法と比較して非常に低い基板温
度（MBE法では750〜900℃、TCBE法では650〜
800℃）で良好な単結晶の成長が可能であり、基
板と成長層との熱膨脹係数の差により冷却過程で
結晶内に残留する熱応力の軽減に役立つ。
In1-yGayP層のエピタキシヤル成長に対しても、
VPE、LPE、CVDやPlaner Reactive Deposition
等技術が効果的に応用される。第１と第２の遷移
層の界面での格子定数の連続条件に関する第３図
の説明において、第２の遷移層すなわち
In1-yGayPの成長温度とｘ〜ｙの関係を述べた
が、In1-yGayPのエピタキシヤル成長温度はVPE
では650〜750℃LPEでは500〜700℃CVDでは500
〜600℃さらにPlaner Reactive Depositionでは
300〜400℃程度である。
第４図は本発明の他の一実施例図であり、同図
の実施例では、シリコン基板６、Si1-xGexの第１
の遷移層７、In1-yGayPの第２の遷移層８が構成
されることは第２図の本発明の一実施例の場合と
同様であるが、第２の遷移層８の表面にはCr、
Fe等の不純物を添加した半絶縁性InPからなる第
３の遷移層９を設ける。第２の遷移層８と第３の
遷移層９との界面はｙ＝０すなわちInPとInPと
の接続であり格子定数の完全連続性は勿論であ
る。半絶縁性InPの第３の遷移層９は、その上に
構成されるInP活性層１０と基板との電気的な絶
縁層としてデバイス構成上極めて有効な役割りを
果たし、同図の一実施例のようにInP―FETを構
成する場合のように、ゲート電極１１により効率
的にソース電極１２とドレイン電極１３間の電流
を制御するためのチヤネル設定に活用される。ま
た、InP―FET、発光―受光素子等のモノリシツ
ク集積化デバイスの構成の場合の素子間分離絶縁
層として効果的に活用される。
の実施例では、シリコン基板６、Si1-xGexの第１
の遷移層７、In1-yGayPの第２の遷移層８が構成
されることは第２図の本発明の一実施例の場合と
同様であるが、第２の遷移層８の表面にはCr、
Fe等の不純物を添加した半絶縁性InPからなる第
３の遷移層９を設ける。第２の遷移層８と第３の
遷移層９との界面はｙ＝０すなわちInPとInPと
の接続であり格子定数の完全連続性は勿論であ
る。半絶縁性InPの第３の遷移層９は、その上に
構成されるInP活性層１０と基板との電気的な絶
縁層としてデバイス構成上極めて有効な役割りを
果たし、同図の一実施例のようにInP―FETを構
成する場合のように、ゲート電極１１により効率
的にソース電極１２とドレイン電極１３間の電流
を制御するためのチヤネル設定に活用される。ま
た、InP―FET、発光―受光素子等のモノリシツ
ク集積化デバイスの構成の場合の素子間分離絶縁
層として効果的に活用される。
なお、本発明の第２の遷移層のIn1-yGayP層に
Cr、Fe等の不純物添加を行ない、該層を半絶縁
層化することができる。すなわちCr等の不純物
はInPのみならずGaPに対しても1010Ω−cm程度
の良好な半絶縁性を与え、従つて本発明の第２図
の一実施例において第２の遷移層の全域にわたつ
てCr添加を行ない、該層の格子定数の完全連続
性の役割りに加えて、本発明の他の一実施例で説
明した電気的な絶縁層としての役割りを持たせる
ことができる。また、第４図の実施例において
も、第２の遷移層８にCr添加を行なうことによ
り絶縁層の厚さは第２の遷移層８および第３の遷
移層９の、各々の厚さの和となり、漂遊容量の減
少せしめ素子性能の向上に貢献する。
Cr、Fe等の不純物添加を行ない、該層を半絶縁
層化することができる。すなわちCr等の不純物
はInPのみならずGaPに対しても1010Ω−cm程度
の良好な半絶縁性を与え、従つて本発明の第２図
の一実施例において第２の遷移層の全域にわたつ
てCr添加を行ない、該層の格子定数の完全連続
性の役割りに加えて、本発明の他の一実施例で説
明した電気的な絶縁層としての役割りを持たせる
ことができる。また、第４図の実施例において
も、第２の遷移層８にCr添加を行なうことによ
り絶縁層の厚さは第２の遷移層８および第３の遷
移層９の、各々の厚さの和となり、漂遊容量の減
少せしめ素子性能の向上に貢献する。
また、本発明の第１および第２の遷移層は、第
２図の一実施例ではｘおよびｙが最も代表的にテ
ーパ状に変化するような組成構成で説明したが、
各層内のｘおよびｙの厚さ方向の分布を複数ステ
ツプで近似せしめるように設定することがエピタ
キシヤル成長の装置の状況によつては生産性が向
上する場合があり、本発明の基本原理はかかる手
法においてもすべて成立するものである。
２図の一実施例ではｘおよびｙが最も代表的にテ
ーパ状に変化するような組成構成で説明したが、
各層内のｘおよびｙの厚さ方向の分布を複数ステ
ツプで近似せしめるように設定することがエピタ
キシヤル成長の装置の状況によつては生産性が向
上する場合があり、本発明の基本原理はかかる手
法においてもすべて成立するものである。
以上本発明の実施例で詳述したように、本発明
はSi基板にSi1-xGexおよびIn1-yGayPの二種類の
遷移層からなる遷移域を設けることを特徴とする
ものであり、かかる遷移域はSi基板とInPとの間
の完全な格子定数の整合を実現し、従来化合物半
導体装置の構成においてSi基板結晶を適用するこ
との最大の困難性を根本的に解決するものであ
り、より安価でかつ大面積大量生産技術の確立し
ているSi基板を最大限に活用して、化合物半導体
装置の低価格化、大規模集積化に直接貢献する効
果を有する。また、In1-yGayPからなる第２の遷
移層は、該層にCr、Fe等の不純物添加を行なう
ことにより、格子定数の整合としての役割りに加
えて素子間分離等の電気的な絶縁層としての役割
りを同時に持たせることが可能であり、このこと
はInP―FETあるいは発光素子の構成さらにはそ
れらの集積化装置構成に全く効果的である。さら
に、Si基板の適用を可能にしたことの効果とし
て、Si系の素子と化合物半導体系素子をモノリシ
ツクに共存させることが可能となり、種々の新し
い多機能集積化装置の構成を可能とする。
はSi基板にSi1-xGexおよびIn1-yGayPの二種類の
遷移層からなる遷移域を設けることを特徴とする
ものであり、かかる遷移域はSi基板とInPとの間
の完全な格子定数の整合を実現し、従来化合物半
導体装置の構成においてSi基板結晶を適用するこ
との最大の困難性を根本的に解決するものであ
り、より安価でかつ大面積大量生産技術の確立し
ているSi基板を最大限に活用して、化合物半導体
装置の低価格化、大規模集積化に直接貢献する効
果を有する。また、In1-yGayPからなる第２の遷
移層は、該層にCr、Fe等の不純物添加を行なう
ことにより、格子定数の整合としての役割りに加
えて素子間分離等の電気的な絶縁層としての役割
りを同時に持たせることが可能であり、このこと
はInP―FETあるいは発光素子の構成さらにはそ
れらの集積化装置構成に全く効果的である。さら
に、Si基板の適用を可能にしたことの効果とし
て、Si系の素子と化合物半導体系素子をモノリシ
ツクに共存させることが可能となり、種々の新し
い多機能集積化装置の構成を可能とする。
以上の本発明の効果を総合して、本発明は化合
物半導体装置の低価格・高性能化に直接貢献する
ことは勿論のこと、新しい多機能集積化装置の実
現の重大な基盤を与えるものであり、エレクトロ
ニクス全般に与える本発明の効果は極めて大き
い。
物半導体装置の低価格・高性能化に直接貢献する
ことは勿論のこと、新しい多機能集積化装置の実
現の重大な基盤を与えるものであり、エレクトロ
ニクス全般に与える本発明の効果は極めて大き
い。
第１図はシリコン単結晶を基板とする化合物半
導体結晶のエピタキシヤル成長の従来の構造例、
第２図は本発明の一実施例を示す構造図、第３図
は本発明における第１の遷移層と第２の遷移層と
の界面で格子定数の完全連続条件を説明するため
の図、第４図は本発明の他の実施例を示す構造図
である。 ３…Si基板、４…第１の遷移層（Si1-xGex）、
５…第２の遷移層（In1-yGayP）、６…Si基板、７
…第１の遷移層（Si1-xGex）、８…第２の遷移層
（In1-yGayP）、９…第３の遷移層（InP；Cr添
加）、１０…活性層（InP）、１１…ゲート電極、
１２…ソース電極、１３…ドレイン電極。
導体結晶のエピタキシヤル成長の従来の構造例、
第２図は本発明の一実施例を示す構造図、第３図
は本発明における第１の遷移層と第２の遷移層と
の界面で格子定数の完全連続条件を説明するため
の図、第４図は本発明の他の実施例を示す構造図
である。 ３…Si基板、４…第１の遷移層（Si1-xGex）、
５…第２の遷移層（In1-yGayP）、６…Si基板、７
…第１の遷移層（Si1-xGex）、８…第２の遷移層
（In1-yGayP）、９…第３の遷移層（InP；Cr添
加）、１０…活性層（InP）、１１…ゲート電極、
１２…ソース電極、１３…ドレイン電極。
Claims (1)
- 【特許請求の範囲】 １ シリコン結晶基板と、当該シリコン結晶基板
上にエピタキシヤル成長されたものであつて組成
比ｘがシリコン結晶基板との界面からテーパ状ま
たはステツプ状に増加変化するSi1-xGexの第１の
遷移層と、当該第１の遷移層上にエピタキシヤル
成長されたものであつて組成比ｙが第１の遷移層
との界面からテーパ状またはステツプ状に減少変
化するIn1-yGayPの第２の遷移層とを備え、当該
第２の遷移層上にInP系の素子またはInP系の集
積回路を構成することを特徴とする化合物半導体
装置。 ２ In1-yGayPの第２の遷移層がCr、Fe等の不純
物添加により半絶縁性化されたものであることを
特徴とする特許請求の範囲第１項記載の化合物半
導体装置。 ３ シリコン結晶基板と、当該シリコン結晶基板
上にエピタキシヤル成長されたものであつて組成
比ｘがシリコン結晶基板との界面からテーパ状ま
たはステツプ状に増加変化するSi1-xGexの第１の
遷移層と、当該第１の遷移層上にエピタキシヤル
成長されたものであつて組成比ｙが第１の遷移層
との界面からテーパ状またはステツプ状に減少変
化するIn1-yGayPの第２の遷移層と、当該第２の
遷移層上に形成されたものであつてCr、Fe等の
不純物を添加した半絶縁性InPの第３の遷移層と
を備え、当該第３の遷移層上にInP系の素子また
はInP系の集積回路を構成することを特徴とする
化合物半導体装置。 ４ In1-yGayPの第２の遷移層がCr、Fe等の不純
物添加により半絶縁性化されたものであることを
特徴とする特許請求の範囲第３項記載の化合物半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12854380A JPS5753928A (en) | 1980-09-18 | 1980-09-18 | Compound semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12854380A JPS5753928A (en) | 1980-09-18 | 1980-09-18 | Compound semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5753928A JPS5753928A (en) | 1982-03-31 |
| JPS6232609B2 true JPS6232609B2 (ja) | 1987-07-15 |
Family
ID=14987354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12854380A Granted JPS5753928A (en) | 1980-09-18 | 1980-09-18 | Compound semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5753928A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58191421A (ja) * | 1982-05-04 | 1983-11-08 | Nec Corp | 化合物半導体成長用基板と化合物半導体の製造方法 |
| JPS61107719A (ja) * | 1984-10-31 | 1986-05-26 | Matsushita Electric Ind Co Ltd | ３−５化合物単結晶薄膜をそなえたＳｉ基板およびその製造方法 |
| US5011550A (en) * | 1987-05-13 | 1991-04-30 | Sharp Kabushiki Kaisha | Laminated structure of compound semiconductors |
| JPH01120012A (ja) * | 1987-11-02 | 1989-05-12 | Matsushita Electric Ind Co Ltd | 化合物半導体装置 |
-
1980
- 1980-09-18 JP JP12854380A patent/JPS5753928A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5753928A (en) | 1982-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6232608B2 (ja) | ||
| US4568905A (en) | Magnetoelectric transducer | |
| JPS5946414B2 (ja) | 化合物半導体装置 | |
| JPS6232609B2 (ja) | ||
| JPS61189621A (ja) | 化合物半導体装置 | |
| JPS5856322A (ja) | 半導体基板の製造方法 | |
| JPH11233440A (ja) | 半導体装置 | |
| US20150090180A1 (en) | Epitaxial growth of compound semiconductors using lattice-tuned domain-matching epitaxy | |
| JP2793837B2 (ja) | 半導体装置の製造方法およびヘテロ接合バイポーラトランジスタ | |
| JPH0475649B2 (ja) | ||
| US5254211A (en) | Method for forming crystals | |
| JPS6353711B2 (ja) | ||
| JPH0249422A (ja) | 炭化珪素半導体装置の製造方法 | |
| JPH04373121A (ja) | 結晶基材の製造方法 | |
| JPS61189619A (ja) | 化合物半導体装置 | |
| JPS61189620A (ja) | 化合物半導体装置 | |
| JPS62158314A (ja) | 化合物半導体単結晶薄膜用基板 | |
| JPS5973499A (ja) | 化合物半導体の成長方法 | |
| JPH0435019A (ja) | 薄膜トランジスター | |
| JP3246067B2 (ja) | 電界効果型トランジスタ用ウエハ及びトランジスタ | |
| JPH0344937A (ja) | バイポーラトランジスタ及びその製造方法 | |
| JP2592832B2 (ja) | 結晶の形成方法 | |
| JPS63224213A (ja) | 薄膜単結晶シリコン基板 | |
| JPH01162324A (ja) | 半導体装置及びその製造方法 | |
| JPS59222923A (ja) | 半導体基板の製造方法 |