JPH0435019A - 薄膜トランジスター - Google Patents
薄膜トランジスターInfo
- Publication number
- JPH0435019A JPH0435019A JP14006790A JP14006790A JPH0435019A JP H0435019 A JPH0435019 A JP H0435019A JP 14006790 A JP14006790 A JP 14006790A JP 14006790 A JP14006790 A JP 14006790A JP H0435019 A JPH0435019 A JP H0435019A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon film
- grown
- polycrystalline
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 37
- 229910052732 germanium Inorganic materials 0.000 claims abstract description 29
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 239000010408 film Substances 0.000 claims description 56
- 239000004065 semiconductor Substances 0.000 claims description 12
- 238000000034 method Methods 0.000 abstract description 28
- 239000011521 glass Substances 0.000 abstract description 15
- 239000013078 crystal Substances 0.000 abstract description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052710 silicon Inorganic materials 0.000 abstract description 8
- 239000010703 silicon Substances 0.000 abstract description 8
- 238000005224 laser annealing Methods 0.000 abstract description 7
- 239000007787 solid Substances 0.000 abstract 2
- 239000012071 phase Substances 0.000 description 5
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 5
- 238000001947 vapour-phase growth Methods 0.000 description 5
- 239000007789 gas Substances 0.000 description 3
- 239000002994 raw material Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 150000004756 silanes Chemical class 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000003746 solid phase reaction Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は薄膜半導体素子に係わり、より詳しくは半導体
薄膜に多結晶シリコン膜を用いた薄膜トランジスターに
関し、液晶デイスプレー、イメージセンサ−などの走査
用、駆動用トランジスター〔従来の技術〕 多結晶シリコン薄膜の形成方法には気相成長法（減圧Ｃ
ｖＤ、プラズマＣＶＤ）、面相成長法、レーザーアニー
ル法などがある。気相成長法はシラン、水素、さらには
フッ化シランなどの混合ガスを用いて基板上に直接多結
晶シリコンを堆積するものである。プラズマＣＶＤ法は
低温でも多結晶シリコンを成長できるので、ガラス基板
上に形成するのに好適である。面相成長法は基板上に先
ずアモルファスシリコンを堆積した後加熱アニールして
固相反応で多結晶化させるものである。レーザーアニー
ル法はこのアニールをレーザービームで行うものである
。
薄膜に多結晶シリコン膜を用いた薄膜トランジスターに
関し、液晶デイスプレー、イメージセンサ−などの走査
用、駆動用トランジスター〔従来の技術〕 多結晶シリコン薄膜の形成方法には気相成長法（減圧Ｃ
ｖＤ、プラズマＣＶＤ）、面相成長法、レーザーアニー
ル法などがある。気相成長法はシラン、水素、さらには
フッ化シランなどの混合ガスを用いて基板上に直接多結
晶シリコンを堆積するものである。プラズマＣＶＤ法は
低温でも多結晶シリコンを成長できるので、ガラス基板
上に形成するのに好適である。面相成長法は基板上に先
ずアモルファスシリコンを堆積した後加熱アニールして
固相反応で多結晶化させるものである。レーザーアニー
ル法はこのアニールをレーザービームで行うものである
。
いずれにしても、液晶デイスプレーなどに用いるために
は透明絶縁性の基板、代表的にはガラス上に成長する必
要がある。
は透明絶縁性の基板、代表的にはガラス上に成長する必
要がある。
ガラスは非晶質であるため、その上に多結晶シリコンを
成長させると、第３図に示す如く、基板１との界面近傍
に結晶性の劣る領域（図中の斜線部）２が発生し易い。
成長させると、第３図に示す如く、基板１との界面近傍
に結晶性の劣る領域（図中の斜線部）２が発生し易い。
そのため、薄膜半導体素子の特性が低下するという問題
がある。
がある。
そこで、本発明はガラスのような非晶質の基板上にも結
晶性の高い多結晶シリコン膜を成長させ、良好な素子特
性を有する薄膜半導体素子を提供することを目的とする
。
晶性の高い多結晶シリコン膜を成長させ、良好な素子特
性を有する薄膜半導体素子を提供することを目的とする
。
本発明は、上記の目的を達成するために、絶縁性基板上
に成長させた多結晶ゲルマニウム膜を有し、該多結晶ゲ
ルマニウム膜上に多結晶シリコン膜を成長させ、該多結
晶シリコン膜を素子の主要部としたことを特徴とする薄
膜半導体素子を提供する。さらに、多結晶ゲルマニウム
膜を多結晶シリコン膜と反対導電型とした薄膜半導体素
子・をも提供する。
に成長させた多結晶ゲルマニウム膜を有し、該多結晶ゲ
ルマニウム膜上に多結晶シリコン膜を成長させ、該多結
晶シリコン膜を素子の主要部としたことを特徴とする薄
膜半導体素子を提供する。さらに、多結晶ゲルマニウム
膜を多結晶シリコン膜と反対導電型とした薄膜半導体素
子・をも提供する。
多結晶ゲルマニウム膜及び多結晶シリコン膜を成長させ
る方法は特に限定されることはなく、気相成長法（減圧
ＣＶＤ 、プラズマＣＶＤ）、面相成長法、レーザーア
ニール法などのいずれの方法でもよい。
る方法は特に限定されることはなく、気相成長法（減圧
ＣＶＤ 、プラズマＣＶＤ）、面相成長法、レーザーア
ニール法などのいずれの方法でもよい。
ゲルマニウム膜はシリコン膜と比べて低温で結晶化し易
い性質があり、従ってガラス基板等の上に多結晶ゲルマ
ニウム膜を製膜することは容易である。これを下地とし
てその上に多結晶シリコン膜をヘテロエピタキシャル成
長させれば、結晶性に優れた、多結晶シリコン膜を得る
ことができる。
い性質があり、従ってガラス基板等の上に多結晶ゲルマ
ニウム膜を製膜することは容易である。これを下地とし
てその上に多結晶シリコン膜をヘテロエピタキシャル成
長させれば、結晶性に優れた、多結晶シリコン膜を得る
ことができる。
ここで下地多結晶ゲルマニウム膜を多結晶シリコン膜と
反対導電型にしておけば多結晶ゲルマニウムの領域を多
結晶シリコンの領域と電気的に分離することが可能であ
る。
反対導電型にしておけば多結晶ゲルマニウムの領域を多
結晶シリコンの領域と電気的に分離することが可能であ
る。
ガラス基板上に先ず、多結晶ゲルマニウム膜を成長させ
る。成長法は気相成長法、固相成長法、レーザーアニー
ル法などのいずれでもよいが、ここではプラズマＣＶＤ
法について説明すると、例えば、下記のような条件で成
長させる。
る。成長法は気相成長法、固相成長法、レーザーアニー
ル法などのいずれでもよいが、ここではプラズマＣＶＤ
法について説明すると、例えば、下記のような条件で成
長させる。
原料ガス（流量）：
Ｇｅｔ！４２ ｃｃ／ｍ１ｎ
Ｈ２２０ｃｃ／ｍｉｎ
温度 ４００℃
圧力 ３００ｍＴｏｒｒ
放電電力 ５０Ｗ
ゲルマニウム膜は低温でも結晶化し易いので、上記のよ
うな条件で成長させると、数十〜数百Ａ程度の厚さで良
好な結晶が成長する。その結果、この多結晶ゲルマニウ
ム膜上に多結晶シリコン膜を成長すると、はぼエピタキ
シャルに成長し、多結晶シリコン膜の結晶構造、電気的
特性が向上する。
うな条件で成長させると、数十〜数百Ａ程度の厚さで良
好な結晶が成長する。その結果、この多結晶ゲルマニウ
ム膜上に多結晶シリコン膜を成長すると、はぼエピタキ
シャルに成長し、多結晶シリコン膜の結晶構造、電気的
特性が向上する。
多結晶シリコン膜の成長も気相成長法、同相成長法、レ
ーザーアニール法などのいずれでもよいが、ここではプ
ラズマＣＶＤ法について説明すると、例えば、下記のよ
うな条件で成長させる。
ーザーアニール法などのいずれでもよいが、ここではプ
ラズマＣＶＤ法について説明すると、例えば、下記のよ
うな条件で成長させる。
原料ガス（流量）：
５ｉＨ４１ｃｃ／ｍ１ｎ
ＳｉＦ、 １ｏｃｃ／ｍ１ｎ
Ｈ２５０ｃｃ／ｍｉｎ
温度 ３５０℃
圧力 Ｉ Ｔｏｒｒ
放電電力 ６０Ｗ
膜厚 ２０００人
こうして得られる多結晶シリコン膜の構造を模式的に第
２図に示す。１１がガラス基板、１２が多結晶ゲルマニ
ウム膜、１３が多結晶シリコン膜である。
２図に示す。１１がガラス基板、１２が多結晶ゲルマニ
ウム膜、１３が多結晶シリコン膜である。
多結晶ゲルマニウム膜１２の結晶構造が良好であるため
、多結晶シリコン膜１３の結晶構造も良好で、結晶性の
悪い部分がなくなり、結晶粒径も大きくなっている。
、多結晶シリコン膜１３の結晶構造も良好で、結晶性の
悪い部分がなくなり、結晶粒径も大きくなっている。
多結晶シリコン膜は多結晶ゲルマニウム膜と電気的に分
離するために多結晶シリコン膜と反対導電型にする。上
記の成長条件ではドーパントは記載しなかったが、例え
ば、多結晶ゲルマニウム膜では硼素を１０１７・ｃｍ−
’程度ドープし、多結晶シリコン膜ではリンを１０１６
・Ｃｍ−３程度ドープする。多結晶ゲルマニウム膜と多
結晶シリコン膜の導電型は上記と逆でもよいことは当然
である。
離するために多結晶シリコン膜と反対導電型にする。上
記の成長条件ではドーパントは記載しなかったが、例え
ば、多結晶ゲルマニウム膜では硼素を１０１７・ｃｍ−
’程度ドープし、多結晶シリコン膜ではリンを１０１６
・Ｃｍ−３程度ドープする。多結晶ゲルマニウム膜と多
結晶シリコン膜の導電型は上記と逆でもよいことは当然
である。
第１図に本発明を薄膜トランジスターに適用した例を示
す。同図中、２１はガラス基板、２２はＰ型子結晶ゲル
マニウム膜（ドープ量： Ｂ ：１０１７・ｃｍ−３）
、２３．２４はソース電極とドレーン電極で例えばク
ロムで形成し、２５’、２６はオーミック接触を補償す
るためのＮ゛型型詰結晶シリコン膜ドープ量：Ｐ：５×
１０１８・ｃｍ−３）、２７はＮ−型多結晶シリコン膜
（ドープ量：Ｐ：１０１６・ｃｍ−３）、２８はゲート
絶縁膜、２９はゲート電極である。Ｐ＋型多結晶ケルマ
ニウム膜２２の上にＮ−型多結晶シリコン膜１７を形成
することにより、Ｎ−型多結晶シリコン膜２７がエピタ
キシャル的に成長し、チャンネル領域の結晶性が向上し
、電子移動度が増大し、トランジスターが高速化する。
す。同図中、２１はガラス基板、２２はＰ型子結晶ゲル
マニウム膜（ドープ量： Ｂ ：１０１７・ｃｍ−３）
、２３．２４はソース電極とドレーン電極で例えばク
ロムで形成し、２５’、２６はオーミック接触を補償す
るためのＮ゛型型詰結晶シリコン膜ドープ量：Ｐ：５×
１０１８・ｃｍ−３）、２７はＮ−型多結晶シリコン膜
（ドープ量：Ｐ：１０１６・ｃｍ−３）、２８はゲート
絶縁膜、２９はゲート電極である。Ｐ＋型多結晶ケルマ
ニウム膜２２の上にＮ−型多結晶シリコン膜１７を形成
することにより、Ｎ−型多結晶シリコン膜２７がエピタ
キシャル的に成長し、チャンネル領域の結晶性が向上し
、電子移動度が増大し、トランジスターが高速化する。
以上＋Ｊ実施例であり、本発明はその他の種々の薄膜半
導体素子に適用して素子特性を向上できることは明らか
である。
導体素子に適用して素子特性を向上できることは明らか
である。
本発明によれば、ガラスなどの絶縁性基板上に形成する
多結晶シリコン膜の結晶性が向上し、薄膜半導体素子の
素子特性が向上する効果がある。
多結晶シリコン膜の結晶性が向上し、薄膜半導体素子の
素子特性が向上する効果がある。
第１図実施例の薄膜トランジスターの模式断面図、第２
図は本発明により多結晶シリコン膜を多結晶ゲルマニウ
ム膜を介してガラス基板上に成長したときの結晶構造を
模式的に示す図、第３図は従来法による多結晶シリコン
膜をガラス基板上に成長したときの結晶構造を模式的に
示す図である。 １・・・ガラス基板、 ２・・・乱れた結晶相、
３・・・多結晶シリコン、 １１・・・ガラス基板、１
２・・・多結晶ゲルマニウム層、 １３・・・多結晶シリコン層、２１・・・ガラス基板、
２２・・・Ｐ型子結晶ゲルマニウム層、２３．２４・・
・ソース、ドレーン電極、２５・２６・・・Ｎ゛型型詰
結晶シリコン膜２７・・・Ｎ−型多結晶シリコン膜、 ２８・・・ゲート絶縁膜、 ２９・・・ゲート電極。 １〔
図は本発明により多結晶シリコン膜を多結晶ゲルマニウ
ム膜を介してガラス基板上に成長したときの結晶構造を
模式的に示す図、第３図は従来法による多結晶シリコン
膜をガラス基板上に成長したときの結晶構造を模式的に
示す図である。 １・・・ガラス基板、 ２・・・乱れた結晶相、
３・・・多結晶シリコン、 １１・・・ガラス基板、１
２・・・多結晶ゲルマニウム層、 １３・・・多結晶シリコン層、２１・・・ガラス基板、
２２・・・Ｐ型子結晶ゲルマニウム層、２３．２４・・
・ソース、ドレーン電極、２５・２６・・・Ｎ゛型型詰
結晶シリコン膜２７・・・Ｎ−型多結晶シリコン膜、 ２８・・・ゲート絶縁膜、 ２９・・・ゲート電極。 １〔
Claims (1)
- 【特許請求の範囲】 １、絶縁性基板上に成長させた多結晶ゲルマニウム膜を
有し、該多結晶ゲルマニウム膜上に多結晶シリコン膜を
成長させ、該多結晶シリコン膜を素子の主要部としたこ
とを特徴とする薄膜半導体素子。 ２、多結晶シリコン膜が多結晶ゲルマニウム膜と反対導
電型であることを特徴とする請求項第１項記載の薄膜半
導体素子。 ３、薄膜トランジスターである請求項第１項又は、第２
項記載の薄膜半導体素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14006790A JPH0435019A (ja) | 1990-05-31 | 1990-05-31 | 薄膜トランジスター |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14006790A JPH0435019A (ja) | 1990-05-31 | 1990-05-31 | 薄膜トランジスター |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0435019A true JPH0435019A (ja) | 1992-02-05 |
Family
ID=15260207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14006790A Pending JPH0435019A (ja) | 1990-05-31 | 1990-05-31 | 薄膜トランジスター |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0435019A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5753541A (en) * | 1995-04-27 | 1998-05-19 | Nec Corporation | Method of fabricating polycrystalline silicon-germanium thin film transistor |
| JP2013225677A (ja) * | 2009-09-16 | 2013-10-31 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US9214563B2 (en) | 2009-09-24 | 2015-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Oxide semiconductor film and semiconductor device |
-
1990
- 1990-05-31 JP JP14006790A patent/JPH0435019A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5753541A (en) * | 1995-04-27 | 1998-05-19 | Nec Corporation | Method of fabricating polycrystalline silicon-germanium thin film transistor |
| JP2013225677A (ja) * | 2009-09-16 | 2013-10-31 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US9935202B2 (en) | 2009-09-16 | 2018-04-03 | Semiconductor Energy Laboratory Co., Ltd. | Transistor and display device comprising oxide semiconductor layer |
| US9214563B2 (en) | 2009-09-24 | 2015-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Oxide semiconductor film and semiconductor device |
| US9318617B2 (en) | 2009-09-24 | 2016-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device |
| US9853167B2 (en) | 2009-09-24 | 2017-12-26 | Semiconductor Energy Laboratory Co., Ltd. | Oxide semiconductor film and semiconductor device |
| US10418491B2 (en) | 2009-09-24 | 2019-09-17 | Semiconductor Energy Laboratory Co., Ltd. | Oxide semiconductor film and semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4500388A (en) | Method for forming monocrystalline semiconductor film on insulating film | |
| US6399429B1 (en) | Method of forming monocrystalline silicon layer, method for manufacturing semiconductor device, and semiconductor device | |
| US3518503A (en) | Semiconductor structures of single crystals on polycrystalline substrates | |
| US5099296A (en) | Thin film transistor | |
| US4868140A (en) | Semiconductor device and method of manufacturing the same | |
| KR20020027902A (ko) | 박막 트랜지스터 제조방법 | |
| US4164436A (en) | Process for preparation of semiconductor devices utilizing a two-step polycrystalline deposition technique to form a diffusion source | |
| JPH0563439B2 (ja) | ||
| JPH0435019A (ja) | 薄膜トランジスター | |
| JPH03289140A (ja) | 半導体装置の製造方法 | |
| KR100317639B1 (ko) | 박막 트랜지스터와 액정표시장치 및 그 제조방법 | |
| JPH04286163A (ja) | 半導体基板の製造方法 | |
| JP2751420B2 (ja) | 半導体装置の製造方法 | |
| JPH0521798A (ja) | 薄膜トランジスタ | |
| JPH11233440A (ja) | 半導体装置 | |
| JPH10214790A (ja) | シリコン系半導体薄膜の製造方法 | |
| JPS59134819A (ja) | 半導体基板の製造方法 | |
| JPH01227475A (ja) | アモルファスシリコン薄膜トランジスタ | |
| JPH0272669A (ja) | 薄膜半導体装置及びその製造方法 | |
| JP2867402B2 (ja) | 半導体装置の製造方法 | |
| JPH0284772A (ja) | 半導体装置の製造方法 | |
| JP2649221B2 (ja) | 堆積膜形成法 | |
| JP2682797B2 (ja) | 多結晶質薄膜トランジスターの製造方法 | |
| JPH0488642A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0613404A (ja) | 半導体装置及びその製造方法 |