JP2682797B2 - 多結晶質薄膜トランジスターの製造方法 - Google Patents
多結晶質薄膜トランジスターの製造方法Info
- Publication number
- JP2682797B2 JP2682797B2 JP6042274A JP4227494A JP2682797B2 JP 2682797 B2 JP2682797 B2 JP 2682797B2 JP 6042274 A JP6042274 A JP 6042274A JP 4227494 A JP4227494 A JP 4227494A JP 2682797 B2 JP2682797 B2 JP 2682797B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- polycrystalline silicon
- low temperature
- germanium
- doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明は多結晶質シリコン、ゲル
マニウム又はＳｉ−Ｇｅ薄膜トランジスターおよびその
製造方法に関し、特に低温下で良好な品質の多結晶質シ
リコン、ゲルマニウム又はＳｉ−Ｇｅ膜を直接成長さ
せ、イオンプラントの方法を利用しなくても低抵抗値で
特性のよいドレインおよびソースを得る工業生産に有用
な方法に関する。
マニウム又はＳｉ−Ｇｅ薄膜トランジスターおよびその
製造方法に関し、特に低温下で良好な品質の多結晶質シ
リコン、ゲルマニウム又はＳｉ−Ｇｅ膜を直接成長さ
せ、イオンプラントの方法を利用しなくても低抵抗値で
特性のよいドレインおよびソースを得る工業生産に有用
な方法に関する。
【０００２】
【従来の技術】現今注目されている薄膜トランジスター
（ＴＦＴと略称）はもとはガラス上で製造され、現在で
はアモルファスシリコン（ａ−Ｓｉと略称）を利用して
製造されてなる。これにより製造されたＴＦＴは既に液
晶表示スクリーン（ＬＣＤと略称）のスイッチ切替素子
として使用されているが、ａ−Ｓｉのキャリアモビリテ
ィが過度に低い（＜１cm2/V.S）ため、周辺の駆動回路
の製作に使用できなかった。一方、多結晶質シリコンに
より製造されたＴＦＴは比較的高いキャリアモビリティ
を有している（＞10cm2/V.S）ため、ａ−ＳｉのＴＦＴ
のこの方面における不足を補償できることから、もしこ
のａ−ＳｉのＴＦＴを同時にガラス上に製造させること
ができれば、産品の機能およびコストに大いに寄与でき
ると知られていた。しかしながら製造プロセス中の温度
因子によりａ−ＳｉのＴＦＴの発展のネックとなってい
る。
（ＴＦＴと略称）はもとはガラス上で製造され、現在で
はアモルファスシリコン（ａ−Ｓｉと略称）を利用して
製造されてなる。これにより製造されたＴＦＴは既に液
晶表示スクリーン（ＬＣＤと略称）のスイッチ切替素子
として使用されているが、ａ−Ｓｉのキャリアモビリテ
ィが過度に低い（＜１cm2/V.S）ため、周辺の駆動回路
の製作に使用できなかった。一方、多結晶質シリコンに
より製造されたＴＦＴは比較的高いキャリアモビリティ
を有している（＞10cm2/V.S）ため、ａ−ＳｉのＴＦＴ
のこの方面における不足を補償できることから、もしこ
のａ−ＳｉのＴＦＴを同時にガラス上に製造させること
ができれば、産品の機能およびコストに大いに寄与でき
ると知られていた。しかしながら製造プロセス中の温度
因子によりａ−ＳｉのＴＦＴの発展のネックとなってい
る。
【０００３】
【発明が解決しようとする課題】伝統のａ−Ｓｉフィル
ムを成長する技術、例えば低圧化学気相溶着法（ＬＰＣ
ＶＤ）において、品質の良好な多結晶質シリコンを得る
には温度が時には700℃を越えるため、低コストのガラ
ス上で成長することが考えられない。したがって600℃
以下の低温度化多結晶質シリコンの製造プロセスに発展
させることが今後のこの分野の努力の方向となってい
る。目前の技術として、一般に先ず約550℃でａ−Ｓｉ
を成長させてから炉管アニーリング処理（約550〜600
℃）を長時間（通常１〜３日）にわたって行い、結晶化
の多結晶質シリコンに生成させてなるが、この種の方法
は時間を要するために極めて不経済である外、イオンを
プラントした後のアニーリング処理に時間をも要するの
で、工業生産に適用されない。したがって比較的理想な
製造プロセスは低温下で直接良好な品質の多結晶質シリ
コンフィルムを成長させ、アニーリングする必要がな
く、かつイオンをプラントしなくても低抵抗値のドレイ
ンおよびソースを得ることであるとされている。
ムを成長する技術、例えば低圧化学気相溶着法（ＬＰＣ
ＶＤ）において、品質の良好な多結晶質シリコンを得る
には温度が時には700℃を越えるため、低コストのガラ
ス上で成長することが考えられない。したがって600℃
以下の低温度化多結晶質シリコンの製造プロセスに発展
させることが今後のこの分野の努力の方向となってい
る。目前の技術として、一般に先ず約550℃でａ−Ｓｉ
を成長させてから炉管アニーリング処理（約550〜600
℃）を長時間（通常１〜３日）にわたって行い、結晶化
の多結晶質シリコンに生成させてなるが、この種の方法
は時間を要するために極めて不経済である外、イオンを
プラントした後のアニーリング処理に時間をも要するの
で、工業生産に適用されない。したがって比較的理想な
製造プロセスは低温下で直接良好な品質の多結晶質シリ
コンフィルムを成長させ、アニーリングする必要がな
く、かつイオンをプラントしなくても低抵抗値のドレイ
ンおよびソースを得ることであるとされている。
【０００４】
【課題を解決するための手段】本発明の主たる目的は簡
単で効率の良い製造プロセスにより低温下で良好な品質
の多結晶質シリコン、ゲルマニウム又はＳｉ−Ｇｅフィ
ルムを直接成長させ、かつ、イオンプラントの方法を利
用しなくとも低抵抗値で特性のよいドレインおよびソー
スを得、工業生産に寄与できることにある。本発明は低
温で多結晶質シリコン、ゲルマニウム又はＳｉ−Ｇｅ薄
膜トランジスターおよびそれを製造する方法に関し、そ
の主たる着眼点はアンドープの多結晶質シリコン層をチ
ャネル層とすることにあり、超真空化学気相溶着法を利
用して行うので、低温下で直接良好な品質の多結晶質シ
リコン（Ｓｉ−Ｇｅ）薄膜を成長でき、かつなんらのア
ニーリング処理をしなくとも低抵抗な特性の極めて良好
なドレインおよびソースを得ることができる外、スイッ
チ電流が106よりも大きく、電界効果のホール移動率が2
8cm2/V.Secに達する。そしてその形成手段として、アン
ドープの多結晶質シリコン層をチャネル層とし、多結晶
質シリコン上に選択的にエッチングすることにより多結
晶質Ｓｉ−Ｇｅを限定し、さらに超真空化学気相溶着法
（ＵＨＶ/ＣＶＤ）で高品質の多結晶質−Ｓｉおよび多
結晶質Ｓｉ−Ｇｅフィルムに低温成長させ、極めて低い
成長圧力（約１ｍ torr）下にて成長を行い、ＨＦ/ＨＮ
Ｏ3/ＣＨ3ＣＯＯＨ溶液を利用して多結晶質Ｓｉ−Ｇｅ
を選択的にエッチングすることで達成される。
単で効率の良い製造プロセスにより低温下で良好な品質
の多結晶質シリコン、ゲルマニウム又はＳｉ−Ｇｅフィ
ルムを直接成長させ、かつ、イオンプラントの方法を利
用しなくとも低抵抗値で特性のよいドレインおよびソー
スを得、工業生産に寄与できることにある。本発明は低
温で多結晶質シリコン、ゲルマニウム又はＳｉ−Ｇｅ薄
膜トランジスターおよびそれを製造する方法に関し、そ
の主たる着眼点はアンドープの多結晶質シリコン層をチ
ャネル層とすることにあり、超真空化学気相溶着法を利
用して行うので、低温下で直接良好な品質の多結晶質シ
リコン（Ｓｉ−Ｇｅ）薄膜を成長でき、かつなんらのア
ニーリング処理をしなくとも低抵抗な特性の極めて良好
なドレインおよびソースを得ることができる外、スイッ
チ電流が106よりも大きく、電界効果のホール移動率が2
8cm2/V.Secに達する。そしてその形成手段として、アン
ドープの多結晶質シリコン層をチャネル層とし、多結晶
質シリコン上に選択的にエッチングすることにより多結
晶質Ｓｉ−Ｇｅを限定し、さらに超真空化学気相溶着法
（ＵＨＶ/ＣＶＤ）で高品質の多結晶質−Ｓｉおよび多
結晶質Ｓｉ−Ｇｅフィルムに低温成長させ、極めて低い
成長圧力（約１ｍ torr）下にて成長を行い、ＨＦ/ＨＮ
Ｏ3/ＣＨ3ＣＯＯＨ溶液を利用して多結晶質Ｓｉ−Ｇｅ
を選択的にエッチングすることで達成される。
【０００５】本発明は、下記の工程を含むことを特徴と
する多結晶質薄膜トランジスターの製造方法である。 ａ）ガラスを基板とし、 ｂ）低抵抗値の物質の薄膜を該基板上に成長させてゲー
トを形成し、 ｃ）該基板上に低温で絶縁層を成長させてゲート誘電体
層を形成し、 ｄ）低温でアンドープの多結晶質シリコンの薄膜を該基
板上に成長させ、 ｅ）さらに低温でドープの多結晶質シリコン・ゲルマニ
ウムの薄膜を該アンドープの多結晶質シリコンの薄膜上
に成長させ、および ｆ）該ドープの多結晶質シリコン・ゲルマニウムの薄膜
をＨＦ/ＨＮＯ3/ＣＨ3ＣＯＯＨ溶液で選択的にエッチン
グしてソースおよびドレインを形成する。
する多結晶質薄膜トランジスターの製造方法である。 ａ）ガラスを基板とし、 ｂ）低抵抗値の物質の薄膜を該基板上に成長させてゲー
トを形成し、 ｃ）該基板上に低温で絶縁層を成長させてゲート誘電体
層を形成し、 ｄ）低温でアンドープの多結晶質シリコンの薄膜を該基
板上に成長させ、 ｅ）さらに低温でドープの多結晶質シリコン・ゲルマニ
ウムの薄膜を該アンドープの多結晶質シリコンの薄膜上
に成長させ、および ｆ）該ドープの多結晶質シリコン・ゲルマニウムの薄膜
をＨＦ/ＨＮＯ3/ＣＨ3ＣＯＯＨ溶液で選択的にエッチン
グしてソースおよびドレインを形成する。
【０００６】以下本願の製造方法並びに同製法で製造さ
れた薄膜トランジスターについて２例を挙げて説明す
る。本発明の多結晶質シリコン、ゲルマニウム又はＳｉ
−Ｇｅ薄膜トランジスターの製造方法は形成される素子
の相違により処理の順序も違ってくる。例えば Ａ．ゲートが下に存在する多結晶質シリコン薄膜トラン
ジスターの製造方法： 通常のガラスを基板とし、低抵抗値の物質を該ガラスに
溶着してゲートを形成させ、その上に500℃の低温絶縁
層（例えば酸化珪素又は窒化珪素層）を成長させてゲー
ト誘電体層とし、550℃の低温でアンドープの多結晶質
シリコン層を成長させ、引き続きドープの多結晶質Ｓｉ
−Ｇｅを再成長させてソース及びドレインを形成する。
上記低抵抗値の物質は耐高温の金属で、例えばクロム、
タングステン、珪化金属等、又はドープの多結晶質シリ
コン（Ｇｅ，Ｓｉ−Ｇｅ）が使用される。なお、上記選
択的なエッチングはＨＦ/ＨＮＯ3/ＣＨ3ＣＯＯＨ溶液で
完成され（この溶液は多結晶質Ｓｉ−Ｇｅを多結晶質シ
リコン上にエッチングするが、アンドープ多結晶質シリ
コン層に対するエッチング比は10よりも大きい）、その
中該成長とドーププロセスは極めて低い成長圧力（約１
ｍ torr）下で成長される。ドープの元素が硼素である
場合はＰ型トランジスターが形成され、燐、砒素（Ａ
ｓ）の場合はｎ型トランジスターが形成される。
れた薄膜トランジスターについて２例を挙げて説明す
る。本発明の多結晶質シリコン、ゲルマニウム又はＳｉ
−Ｇｅ薄膜トランジスターの製造方法は形成される素子
の相違により処理の順序も違ってくる。例えば Ａ．ゲートが下に存在する多結晶質シリコン薄膜トラン
ジスターの製造方法： 通常のガラスを基板とし、低抵抗値の物質を該ガラスに
溶着してゲートを形成させ、その上に500℃の低温絶縁
層（例えば酸化珪素又は窒化珪素層）を成長させてゲー
ト誘電体層とし、550℃の低温でアンドープの多結晶質
シリコン層を成長させ、引き続きドープの多結晶質Ｓｉ
−Ｇｅを再成長させてソース及びドレインを形成する。
上記低抵抗値の物質は耐高温の金属で、例えばクロム、
タングステン、珪化金属等、又はドープの多結晶質シリ
コン（Ｇｅ，Ｓｉ−Ｇｅ）が使用される。なお、上記選
択的なエッチングはＨＦ/ＨＮＯ3/ＣＨ3ＣＯＯＨ溶液で
完成され（この溶液は多結晶質Ｓｉ−Ｇｅを多結晶質シ
リコン上にエッチングするが、アンドープ多結晶質シリ
コン層に対するエッチング比は10よりも大きい）、その
中該成長とドーププロセスは極めて低い成長圧力（約１
ｍ torr）下で成長される。ドープの元素が硼素である
場合はＰ型トランジスターが形成され、燐、砒素（Ａ
ｓ）の場合はｎ型トランジスターが形成される。
【０００７】Ｂ．ゲートが上にある多結晶質シリコン薄
膜トランジスターの製造方法： 通常のガラスを基板とし、その上に550℃の低温でアン
ドープの多結晶質シリコン層を成長させ、引き続きドー
プの多結晶質Ｓｉ−Ｇｅ層を成長させ、その上に500℃
低温酸化層を形成させてソース及びドレイン区域を限定
し、先ずバッファード オキサイド エッチング（ＢＯ
Ｅ）溶液でドープの多結晶質Ｓｉ−Ｇｅ層に低温酸化層
をエッチングした後、アンドープの多結晶質シリコン層
上にドープ多結晶質Ｓｉ−Ｇｅ層を選択的にエッチング
してソースおよびドレインを形成させる。その後、さら
に500℃低温絶縁層を成長させてゲート誘電体層とし、
低抵抗値のゲート材質を溶着すると共にその区域を限定
し、ＨＦ/ＨＮＯ3/ＣＨ3ＣＯＯＨ溶液で選択的にエッチ
ングして完成させる。ドープ元素は硼素としてもよく、
これによりＰ型トランジスターを形成する。又は燐とし
てもよく、これによりｎ型トランジスターを形成する。
膜トランジスターの製造方法： 通常のガラスを基板とし、その上に550℃の低温でアン
ドープの多結晶質シリコン層を成長させ、引き続きドー
プの多結晶質Ｓｉ−Ｇｅ層を成長させ、その上に500℃
低温酸化層を形成させてソース及びドレイン区域を限定
し、先ずバッファード オキサイド エッチング（ＢＯ
Ｅ）溶液でドープの多結晶質Ｓｉ−Ｇｅ層に低温酸化層
をエッチングした後、アンドープの多結晶質シリコン層
上にドープ多結晶質Ｓｉ−Ｇｅ層を選択的にエッチング
してソースおよびドレインを形成させる。その後、さら
に500℃低温絶縁層を成長させてゲート誘電体層とし、
低抵抗値のゲート材質を溶着すると共にその区域を限定
し、ＨＦ/ＨＮＯ3/ＣＨ3ＣＯＯＨ溶液で選択的にエッチ
ングして完成させる。ドープ元素は硼素としてもよく、
これによりＰ型トランジスターを形成する。又は燐とし
てもよく、これによりｎ型トランジスターを形成する。
【０００８】
【実施例】以下添付図を参照しながら好ましい実施例に
ついて説明すればより理解できるであろう。勿論、本発
明はこれら実施例に限定されるものではなく、添付の特
許請求の範囲を逸脱しない限り、種々の変更と修飾が許
容される。 Ａ．ゲートが下にある多結晶質シリコン薄膜トランジス
ターの製造方法 図１では、ガラスを基板１とし、極めて低い成長圧力
（約１ｍ torr）下において、超真空化学気相溶着法、
低圧化学気相溶着法、ＭＢＥ又はガラス源ＭＢＥによ
り、該ガラス上に耐高温低抵抗値の金属又はドープの多
結晶質シリコン（Ｓｉ−Ｇｅ）を溶着してゲート２を形
成させ、その区域を限定する。そしてその上に低温絶縁
層３を成長させて厚さ30〜100nmのゲート誘電体層と
し、さらに厚さ20〜200nmのアンドープ多結晶質シリコ
ン層４を成長させ、さらにまた厚さ20〜100nmの硼素、
燐又は砒素（Ａｓ）をドープした多結晶質Ｓｉ−Ｇｅ層
５を成長させ、ＨＦ/ＨＮＯ3/ＣＨ3ＣＯＯＨ溶液を利用
して多結晶質シリコン層上に多結晶質Ｓｉ−Ｇｅ層を選
択的にエッチングしソースおよびドレインを形成させて
なる。
ついて説明すればより理解できるであろう。勿論、本発
明はこれら実施例に限定されるものではなく、添付の特
許請求の範囲を逸脱しない限り、種々の変更と修飾が許
容される。 Ａ．ゲートが下にある多結晶質シリコン薄膜トランジス
ターの製造方法 図１では、ガラスを基板１とし、極めて低い成長圧力
（約１ｍ torr）下において、超真空化学気相溶着法、
低圧化学気相溶着法、ＭＢＥ又はガラス源ＭＢＥによ
り、該ガラス上に耐高温低抵抗値の金属又はドープの多
結晶質シリコン（Ｓｉ−Ｇｅ）を溶着してゲート２を形
成させ、その区域を限定する。そしてその上に低温絶縁
層３を成長させて厚さ30〜100nmのゲート誘電体層と
し、さらに厚さ20〜200nmのアンドープ多結晶質シリコ
ン層４を成長させ、さらにまた厚さ20〜100nmの硼素、
燐又は砒素（Ａｓ）をドープした多結晶質Ｓｉ−Ｇｅ層
５を成長させ、ＨＦ/ＨＮＯ3/ＣＨ3ＣＯＯＨ溶液を利用
して多結晶質シリコン層上に多結晶質Ｓｉ−Ｇｅ層を選
択的にエッチングしソースおよびドレインを形成させて
なる。
【０００９】Ｂ．ゲートが上にある多結晶質シリコンＳ
ｉ−Ｇｅ薄膜トランジスターの製造方法 図２において、ガラスを基板１とし、その上に厚さ20〜
200nmのアンドープ多結晶質シリコン層４を成長させ、
さらに厚さ20〜100nmの硼素、燐又は砒素（Ａｓ）をド
ープした多結晶質Ｓｉ−Ｇｅ層５を成長させた後、その
上に厚さ200〜300nmの低温酸化層６を成長させてソース
及びドレインを限定し、先ずＢＯＥ溶液で該低温酸化層
を多結晶質Ｓｉ−Ｇｅ層５上に選択的にエッチングして
ソース及びドレインを形成させる。最後に低温絶縁層３
を成長させて厚さ30〜100nmのゲート誘電体層３とし、
低抵抗値のゲート材質２〔金属又はドープ多結晶質シリ
コン（Ｓｉ−Ｇｅ）〕を溶着してその区域を限定する。
ｉ−Ｇｅ薄膜トランジスターの製造方法 図２において、ガラスを基板１とし、その上に厚さ20〜
200nmのアンドープ多結晶質シリコン層４を成長させ、
さらに厚さ20〜100nmの硼素、燐又は砒素（Ａｓ）をド
ープした多結晶質Ｓｉ−Ｇｅ層５を成長させた後、その
上に厚さ200〜300nmの低温酸化層６を成長させてソース
及びドレインを限定し、先ずＢＯＥ溶液で該低温酸化層
を多結晶質Ｓｉ−Ｇｅ層５上に選択的にエッチングして
ソース及びドレインを形成させる。最後に低温絶縁層３
を成長させて厚さ30〜100nmのゲート誘電体層３とし、
低抵抗値のゲート材質２〔金属又はドープ多結晶質シリ
コン（Ｓｉ−Ｇｅ）〕を溶着してその区域を限定する。
【００１０】
【発明の効果】このように本発明の製造方法によれば、
簡単にしてかつ効率のよい製造プロセスが開発され、低
温下で直接良好な品質の多結晶質シリコン（Ｇｅ，Ｓｉ
−Ｇｅ）薄膜を成長させることができると共に、イオン
プラント法を利用しなくとも低抵抗値の特性の極めて良
好なソースおよびドレインを得ることができ、工業生産
に大いに寄与する効果を有する。
簡単にしてかつ効率のよい製造プロセスが開発され、低
温下で直接良好な品質の多結晶質シリコン（Ｇｅ，Ｓｉ
−Ｇｅ）薄膜を成長させることができると共に、イオン
プラント法を利用しなくとも低抵抗値の特性の極めて良
好なソースおよびドレインを得ることができ、工業生産
に大いに寄与する効果を有する。
【図面の簡単な説明】
【図１】ゲートが下にある多結晶質シリコン薄膜トラン
ジスターの概略縦断面図である。
ジスターの概略縦断面図である。
【図２】ゲートが上にある多結晶質シリコン薄膜トラン
ジスターの概略縦断面図である。
ジスターの概略縦断面図である。
１ ガラス基板 ２ ゲート ３ 低温絶縁層（ゲート誘電体層） ４ アンドープ多結晶質シリコン ５ ドープ多結晶質Ｓｉ−Ｇｅ ６ 低温酸化層
フロントページの続き (56)参考文献 特開 昭60−186063（ＪＰ，Ａ) 特開 昭61−150278（ＪＰ，Ａ) 特開 昭60−254660（ＪＰ，Ａ) 特開 昭60−254661（ＪＰ，Ａ) 特開 昭60−254662（ＪＰ，Ａ) 特開 昭61−284965（ＪＰ，Ａ) 特開 昭59−124163（ＪＰ，Ａ) 特開 昭59−43575（ＪＰ，Ａ) 特開 昭60−177676（ＪＰ，Ａ) 特開 平３−165067（ＪＰ，Ａ)
Claims (7)
- 【請求項１】 下記の工程を含むことを特徴とする多結
晶質薄膜トランジスターの製造方法。 ａ）ガラスを基板とし、 ｂ）低抵抗値の物質の薄膜を該基板上に成長させてゲー
トを形成し、 ｃ）該基板上に低温で絶縁層を成長させてゲート誘電体
層を形成し、 ｄ）低温でアンドープの多結晶質シリコンの薄膜を該基
板上に成長させ、 ｅ）さらに低温でドープの多結晶質シリコン・ゲルマニ
ウムの薄膜を該アンドープの多結晶質シリコンの薄膜上
に成長させ、および ｆ）該ドープの多結晶質シリコン・ゲルマニウムの薄膜
をＨＦ/ＨＮＯ3/ＣＨ3ＣＯＯＨ溶液で選択的にエッチン
グしてソースおよびドレインを形成する。 - 【請求項２】 上記低抵抗値の物質を該基板上に溶着し
てゲートを形成し、その上に低温絶縁層を成長させてゲ
ート誘電体層とし、さらにその上に低温でアンドープの
多結晶質シリコンの薄膜を成長させ、このアンドープの
多結晶質シリコンの薄膜上に低温でドープの多結晶質シ
リコン・ゲルマニウムの薄膜を成長させた後、該ドープ
の多結晶質シリコン・ゲルマニウムの薄膜をアンドープ
の多結晶質シリコンの薄膜上に選択的にエッチングして
ソースおよびドレインを形成させ、ゲートが下にある多
結晶質薄膜トランジスターを製造することを特徴とした
請求項１に記載の製造方法。 - 【請求項３】 上記アンドープの多結晶質シリコンの薄
膜を低温で該基板上に成長させ、さらにこのアンドープ
の多結晶質シリコンの薄膜上に低温でドープの多結晶質
シリコン・ゲルマニウムの薄膜を成長させ、その上にさ
らに低温酸化層を成長させると共に、バッファード オ
キサイド エッチング（ＢＯＥ）溶液で低温酸化層をド
ープの多結晶質シリコン・ゲルマニウムの薄膜上にエッ
チングしてソースおよびドレインを限定し、さらにまた
アンドープの多結晶質シリコンの薄膜にドープの多結晶
質シリコン・ゲルマニウムの薄膜を選択的エッチングし
てソースおよびドレインを形成させ、しかる後ドープの
多結晶質シリコン・ゲルマニウムの薄膜上に低温絶縁層
を成長させてゲート誘電体層とし、その上にさらに低抵
抗値のゲート材質を溶着してその区域を限定し、ゲート
が上にある多結晶質シリコン薄膜トランジスターを製造
することを特徴とした請求項１に記載の製造方法。 - 【請求項４】 上記低温酸化層は200〜300nmの厚さに成
長される請求項１に記載の製造方法。 - 【請求項５】 上記ガラスは慣用のガラスであり、一方
上記低抵抗値の物質はクロム、タングステン、ケイ化金
属、又はドープの多結晶質シリコン・ゲルマニウム合金
であり、上記のドープの多結晶質シリコン・ゲルマニウ
ムの薄膜に３価のイオンをドープしてＰ型トランジスタ
ーを製造するか、又は５価のイオンをドープしてｎ型ト
ランジスターを製造し、この５価のイオンがリン又はヒ
素（Ａｓ）であることを特徴とした請求項１に記載の製
造方法。 - 【請求項６】 上記ゲート誘電体層は、30〜100nmの厚
さからなり、アンドープの多結晶質シリコンの薄膜は20
〜200nmの厚さからなり、そしてドープの多結晶質シリ
コン・ゲルマニウムの薄膜は20〜100nmの厚さからな
り、該ドープの多結晶質シリコン・ゲルマニウムの薄膜
をＨＦ/ＨＮＯ3/ＣＨ3ＣＯＯＨ溶液を用いてアンドープ
の多結晶質シリコンの薄膜上に選択的にエッチングして
なることを特徴とした請求項１に記載の製造方法。 - 【請求項７】 上記成長方法は超真空化学気相溶着法
（ＵＨＶ/ＣＶＤ）、低圧化学気相溶着法（ＬＰＣＶ
Ｄ）、分子ビーム配向重複成長法（ＭＢＥ）又はガス源
ＭＢＥが用いられ、その中、低温絶縁層は500℃下にお
いて成長され、そして多結晶質シリコン・ゲルマニウム
の薄膜の低温成長又はドープは500℃以下の温度で行わ
れ、その成長過程がまた１mTorrの極めて低い成長圧力
下で行われることを特徴とした請求項１に記載の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6042274A JP2682797B2 (ja) | 1994-03-14 | 1994-03-14 | 多結晶質薄膜トランジスターの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6042274A JP2682797B2 (ja) | 1994-03-14 | 1994-03-14 | 多結晶質薄膜トランジスターの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0823099A JPH0823099A (ja) | 1996-01-23 |
| JP2682797B2 true JP2682797B2 (ja) | 1997-11-26 |
Family
ID=12631464
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6042274A Expired - Lifetime JP2682797B2 (ja) | 1994-03-14 | 1994-03-14 | 多結晶質薄膜トランジスターの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2682797B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5527966B2 (ja) * | 2007-12-28 | 2014-06-25 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタ |
| SG11201606536XA (en) * | 2014-03-18 | 2016-09-29 | Semiconductor Energy Lab Co Ltd | Semiconductor device and manufacturing method thereof |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5943575A (ja) * | 1982-09-02 | 1984-03-10 | Canon Inc | 半導体素子 |
| JPS59124163A (ja) * | 1982-12-29 | 1984-07-18 | Canon Inc | 半導体素子 |
| JPS60186063A (ja) * | 1984-02-06 | 1985-09-21 | Sony Corp | 薄膜トランジスタ |
| JPH0620136B2 (ja) * | 1984-02-23 | 1994-03-16 | 日本電気株式会社 | 薄膜トランジスタ素子およびその製造方法 |
| US4670763A (en) * | 1984-05-14 | 1987-06-02 | Energy Conversion Devices, Inc. | Thin film field effect transistor |
| US4668968A (en) * | 1984-05-14 | 1987-05-26 | Energy Conversion Devices, Inc. | Integrated circuit compatible thin film field effect transistor and method of making same |
| JP2635542B2 (ja) * | 1984-12-25 | 1997-07-30 | 株式会社東芝 | 薄膜トランジスタ |
| JPS61284965A (ja) * | 1985-06-11 | 1986-12-15 | Seiko Instr & Electronics Ltd | 薄膜トランジスタ |
-
1994
- 1994-03-14 JP JP6042274A patent/JP2682797B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0823099A (ja) | 1996-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3306258B2 (ja) | 半導体装置の製造方法 | |
| JPH02140915A (ja) | 半導体装置の製造方法 | |
| US5318919A (en) | Manufacturing method of thin film transistor | |
| US6326226B1 (en) | Method of crystallizing an amorphous film | |
| JPH02103925A (ja) | 半導体装置の製造方法 | |
| JP2682797B2 (ja) | 多結晶質薄膜トランジスターの製造方法 | |
| JPS6158879A (ja) | シリコン薄膜結晶の製造方法 | |
| JPH1168109A (ja) | 多結晶薄膜の製造方法及び薄膜トランジスタの製造方法 | |
| JP3575698B2 (ja) | 多結晶半導体装置の製造方法 | |
| KR100317639B1 (ko) | 박막 트랜지스터와 액정표시장치 및 그 제조방법 | |
| JPH03289140A (ja) | 半導体装置の製造方法 | |
| JP3006396B2 (ja) | 半導体薄膜の形成方法 | |
| JP2707632B2 (ja) | 半導体装置の製造方法 | |
| JP2720473B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH04286339A (ja) | 半導体装置及びその製造方法 | |
| JP2638868B2 (ja) | 半導体装置の製造方法 | |
| JPH04163910A (ja) | 半導体薄膜の製造方法 | |
| JP3266185B2 (ja) | 多結晶半導体薄膜の製造方法 | |
| JPH11186552A (ja) | 薄膜トランジスタの製造方法 | |
| JP2687393B2 (ja) | 半導体装置の製造方法 | |
| JPH04286335A (ja) | 薄膜半導体装置の製造方法 | |
| JPH0613404A (ja) | 半導体装置及びその製造方法 | |
| JP3141909B2 (ja) | 半導体装置作製方法 | |
| KR0128522B1 (ko) | 저온 다결정질 실리콘 박막 구조 및 그 제조방법, 저온 다결정질 실리콘 박막 트랜지스터 및 그 제조 방법 | |
| JPS6286761A (ja) | 薄膜トランジスタの構造及び製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080808 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090808 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130808 Year of fee payment: 16 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |