JPS61284965A - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JPS61284965A JPS61284965A JP12648585A JP12648585A JPS61284965A JP S61284965 A JPS61284965 A JP S61284965A JP 12648585 A JP12648585 A JP 12648585A JP 12648585 A JP12648585 A JP 12648585A JP S61284965 A JPS61284965 A JP S61284965A
- Authority
- JP
- Japan
- Prior art keywords
- channel region
- thin film
- film layer
- impurity
- xgex
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 16
- 239000010408 film Substances 0.000 claims abstract description 7
- 239000012535 impurity Substances 0.000 claims abstract description 4
- 239000000758 substrate Substances 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 abstract description 13
- 238000005530 etching Methods 0.000 abstract description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 3
- 238000001312 dry etching Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、液晶表示装置等に用いられる薄膜トランジ
スタ（以下ＴＰＴと称す）の工程簡単化と性能向上に伴
う、プヮセスの難易度増大の緩和に関する。
スタ（以下ＴＰＴと称す）の工程簡単化と性能向上に伴
う、プヮセスの難易度増大の緩和に関する。
この発明は、液晶表示装置等に用いられるＴＰＴを工程
簡単化した構造で作成する際、不純物添加された薄膜層
にａ−８１１−ｘＧｅｘを用いることによって、プロセ
ス的に生ずる難度を緩和しかつ駆動に充分な性能を有す
るＴＰＴを提供できるようにしたものである。
簡単化した構造で作成する際、不純物添加された薄膜層
にａ−８１１−ｘＧｅｘを用いることによって、プロセ
ス的に生ずる難度を緩和しかつ駆動に充分な性能を有す
るＴＰＴを提供できるようにしたものである。
従来、ＴＰＴは第２図に示すように基板１の上に選択的
にゲート領域２を形成しゲート絶縁膜３を全面堆積した
あと、選択的にチャンネル領域４を形成する。その後層
間絶縁層７を堆積して選択的に除去し先後、不純物添加
された薄膜層５、電極領域６を選択的に形成する構造が
一般的である。
にゲート領域２を形成しゲート絶縁膜３を全面堆積した
あと、選択的にチャンネル領域４を形成する。その後層
間絶縁層７を堆積して選択的に除去し先後、不純物添加
された薄膜層５、電極領域６を選択的に形成する構造が
一般的である。
しかしながら、従来のＴＦ”Ｔでは工程を簡単化しよう
としていわゆる第３図に示すような構造を考えた場合、
不純物添加された薄膜層５（通常チャンネル領域と同等
の材料に不純物添加したものが用いられる）とチャンネ
ル領域４のエツチングレートが通常非常に近いため、前
記薄膜層５のみのエツチングが困難である。そのためチ
ャンネル領域４と前記薄膜層５の膜厚比を充分にとる等
の対策が考案されるが、チャンネル領域を厚く形成した
場合（例えば１００ＯＸ以上）形成時間的にも不利であ
り、特性的に見てもツースとドレインコンタクト近傍に
膜厚相当の高抵抗領域が挿入されるため、電流制限が起
こる、飽和電圧が高くなる等の弊害が発生する。そこで
、この発明は、従来のこのような欠点を解決するため、
工程簡単化を試みた構造において無理のないプロセスを
提供することを目的としている。
としていわゆる第３図に示すような構造を考えた場合、
不純物添加された薄膜層５（通常チャンネル領域と同等
の材料に不純物添加したものが用いられる）とチャンネ
ル領域４のエツチングレートが通常非常に近いため、前
記薄膜層５のみのエツチングが困難である。そのためチ
ャンネル領域４と前記薄膜層５の膜厚比を充分にとる等
の対策が考案されるが、チャンネル領域を厚く形成した
場合（例えば１００ＯＸ以上）形成時間的にも不利であ
り、特性的に見てもツースとドレインコンタクト近傍に
膜厚相当の高抵抗領域が挿入されるため、電流制限が起
こる、飽和電圧が高くなる等の弊害が発生する。そこで
、この発明は、従来のこのような欠点を解決するため、
工程簡単化を試みた構造において無理のないプロセスを
提供することを目的としている。
上記問題点を解決するために、この発明は、不純物添加
された薄膜層にチャンネル領域（例えばａ−Ｓｉ）との
エツチングレート比が少なくとも１以上あるａ−８１１
−ｘ（ｍｘを用いることによって、無理なプロセスを防
止するようにした。
された薄膜層にチャンネル領域（例えばａ−Ｓｉ）との
エツチングレート比が少なくとも１以上あるａ−８１１
−ｘ（ｍｘを用いることによって、無理なプロセスを防
止するようにした。
（作 用〕
ａ−Ｓｉ１−３ｃＧ＠：ＩＣ（例えばＧｏの比率が全体
の３割以上のもの）においてａ−ＳｉとのＣＦ、ガスに
よるドライエッチレート比は、ａ−８ｔ／ａ−Ｓｉ１−
、Ｇｓ＋ｘ中１．５〜２が実験的に確認されている、こ
のときＧｏの含有率が高い方がより高いエッチレート比
を得ることが可能であるが、この＊−Ｓｉｎ−ｘＧｅｘ
を用いるところの薄膜層の重要な役割であるホール電流
の阻止という面において、Ｇｅの含有率が高くなるに従
って不充分となってくる傾向がある、それゆえＧｏの含
有率は適当な値を選ぶ必要がある。実験によれば一含有
率は２０〜５０％が良好であった。
の３割以上のもの）においてａ−ＳｉとのＣＦ、ガスに
よるドライエッチレート比は、ａ−８ｔ／ａ−Ｓｉ１−
、Ｇｓ＋ｘ中１．５〜２が実験的に確認されている、こ
のときＧｏの含有率が高い方がより高いエッチレート比
を得ることが可能であるが、この＊−Ｓｉｎ−ｘＧｅｘ
を用いるところの薄膜層の重要な役割であるホール電流
の阻止という面において、Ｇｅの含有率が高くなるに従
って不充分となってくる傾向がある、それゆえＧｏの含
有率は適当な値を選ぶ必要がある。実験によれば一含有
率は２０〜５０％が良好であった。
（実施例〕
以下にこの発明の実施例を図面に基づいて説明する。第
１ｇＪにおいて、第３図に示される構造とほぼ同様の形
成法で作られたＴＰＴの最終的なソース及びドレイン電
極の分離の際、不純物添加された薄膜層８にａ−ｓｔ、
ｃ・Ｘを用いているため、下Ｘ 地であるチャンネル領域（例えばａ−Ｓｉ）４とのエツ
チングレート比が１以上確保される。このため無理な時
間制御によるエツチング工程もしくは、チャンネル領域
４を厚く形成する等特性悪化の傾向を生みだす処置など
が解消されプロセス上非常に有利になる。
１ｇＪにおいて、第３図に示される構造とほぼ同様の形
成法で作られたＴＰＴの最終的なソース及びドレイン電
極の分離の際、不純物添加された薄膜層８にａ−ｓｔ、
ｃ・Ｘを用いているため、下Ｘ 地であるチャンネル領域（例えばａ−Ｓｉ）４とのエツ
チングレート比が１以上確保される。このため無理な時
間制御によるエツチング工程もしくは、チャンネル領域
４を厚く形成する等特性悪化の傾向を生みだす処置など
が解消されプロセス上非常に有利になる。
（発明の効果〕
この発明は以上説明したように、不純物添加された薄膜
層にａ−８１１−、Ｇｅｘを用−ることによりチャンネ
ル領域（例えばａ−８ｌ）と前記薄膜層のエツチングレ
ート（例えばＣＦ４ガスによるドライエッチ）比を１以
上確保し、充分な性能を持った比較的薄いチャンネル領
域の構造のＴＰＴを工程簡単化した形で提供できる。
層にａ−８１１−、Ｇｅｘを用−ることによりチャンネ
ル領域（例えばａ−８ｌ）と前記薄膜層のエツチングレ
ート（例えばＣＦ４ガスによるドライエッチ）比を１以
上確保し、充分な性能を持った比較的薄いチャンネル領
域の構造のＴＰＴを工程簡単化した形で提供できる。
、 第１図はこの発明にかかるＴＰＴの縦断面図、第２
図は、従来の構造におけるＴＰＴの縦断面図、１第３図
は、構造における工程簡単化をほどこした従来のＴＰＴ
の縦断面図である。 １・・・・・・・・・基 板 ２・・・・・・・・・ゲート領域 ３・・・・・・・・・ゲート絶縁膜 ４・・・・・・・・・チャンネル領域 ５・・・・・・・・・不純物添加された薄膜層６・・・
・・・・・・電極領域 ７・・・・・・・・・層間絶縁層 ８・・・・・・・・・不純物添加されたａ−Ｓｉｌ、Ｇ
ａｘ薄膜以上
図は、従来の構造におけるＴＰＴの縦断面図、１第３図
は、構造における工程簡単化をほどこした従来のＴＰＴ
の縦断面図である。 １・・・・・・・・・基 板 ２・・・・・・・・・ゲート領域 ３・・・・・・・・・ゲート絶縁膜 ４・・・・・・・・・チャンネル領域 ５・・・・・・・・・不純物添加された薄膜層６・・・
・・・・・・電極領域 ７・・・・・・・・・層間絶縁層 ８・・・・・・・・・不純物添加されたａ−Ｓｉｌ、Ｇ
ａｘ薄膜以上
Claims (1)
- （１）絶縁基板上にゲート領域を選択的に形成した上に
絶縁膜を堆積し、さらにその上に選択的にチャンネル領
域を形成した後、ソース及びドレイン電極領域とオーミ
ック接触をとるために挿入される不純物添加のほどこさ
れた低抵抗薄膜層に、ａ−Ｓｉ＿１＿−＿ｘＧｅ＿ｘを
用いることを特徴とする薄膜トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12648585A JPS61284965A (ja) | 1985-06-11 | 1985-06-11 | 薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12648585A JPS61284965A (ja) | 1985-06-11 | 1985-06-11 | 薄膜トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61284965A true JPS61284965A (ja) | 1986-12-15 |
Family
ID=14936371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12648585A Pending JPS61284965A (ja) | 1985-06-11 | 1985-06-11 | 薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61284965A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0823099A (ja) * | 1994-03-14 | 1996-01-23 | Natl Science Council Of Roc | 多結晶質薄膜トランジスターおよびその製造方法 |
-
1985
- 1985-06-11 JP JP12648585A patent/JPS61284965A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0823099A (ja) * | 1994-03-14 | 1996-01-23 | Natl Science Council Of Roc | 多結晶質薄膜トランジスターおよびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5789283A (en) | LDD polysilicon thin film transistor and manufacturing method thereof | |
| JPH05304171A (ja) | 薄膜トランジスタ | |
| JPS61284965A (ja) | 薄膜トランジスタ | |
| JPH0451069B2 (ja) | ||
| JPH0675247A (ja) | 液晶ディスプレイ駆動用ｔｆｔ基板 | |
| JPH0526348B2 (ja) | ||
| JPH04369229A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH01302768A (ja) | 逆スタガー型シリコン薄膜トランジスタ | |
| JPH09186337A (ja) | 薄膜トランジスタの製造方法並びにこの方法によって形成された電気光学表示装置 | |
| JPS61170069A (ja) | 薄膜トランジスタ | |
| KR0156180B1 (ko) | 액정표시 소자의 제조방법 | |
| JPH07131019A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2904984B2 (ja) | 表示装置の製造方法 | |
| JPH0260167A (ja) | 半導体装置 | |
| JPS61184882A (ja) | 薄膜トランジスタ | |
| JP2000200910A (ja) | 薄膜トランジスタとその製造方法および液晶表示装置 | |
| JP2000091583A (ja) | 半導体素子 | |
| JPH0637114A (ja) | 液晶表示装置の製造方法 | |
| JPH02297969A (ja) | 薄膜トランジスタとその製造方法 | |
| JPH04125971A (ja) | 薄膜トランジスタ | |
| JP2008028417A (ja) | アクティブ型液晶表示パネル | |
| JPS61284966A (ja) | 薄膜トランジスタ | |
| JPS6027193B2 (ja) | 半導体回路装置 | |
| JPH02206131A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0555576A (ja) | 薄膜トランジスタ |