JPH02297969A - 薄膜トランジスタとその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 液晶表示装置、エレクトロルミネッセンス等の駆動に用
いる薄膜トランジスタとその製造方法に関し、 ソース、ドレイン１掻形成領域のドープ層の除去工程を
、過不足なく的確に実行可能にすることを目的とし、 絶縁性基板上に形成されたゲート電極と、該ゲＬト電極
を被うように積層されたゲート絶縁膜とノンドープ半導
体層と、該ノンドープ半導体層上の前記ゲート電極直上
部に絶縁材料薄膜を介して積層した一導電型半導体層と
、該絶縁材料薄膜と一導電型半導体層の両側のノンドー
プ半導体層上に形成された逆導電型半導体層と導電膜の
積層膜を有してなり、且つ、前記絶縁材料薄膜が、前記
ノンドープ半導体層および一導電型半導体層のいずれと
もエツチングの選択性を有する構成とする。

〔産業上の利用分野〕

本発明は、液晶表示装置、エレクトロルミネッセンス（
Ｅ　Ｌ）等の駆動に用いる逆スタガード型の薄膜トラン
ジスタ（ＴＰＴ）とその製造方法に関する。

ＴＰＴは液晶等の駆動あるいは周辺回路へ応用するため
には、その闇値電圧を制御する必要がある。

例えば、アクティブマトリクス型表示装置においては、
スイッチング素子として用いられるＴＰＴの、オフ時の
リーク電流がある程度以上になると、液晶セルに加わる
実効電圧が変動して、表示品質が低下するという問題が
ある。

そこでアクティブマトリクス型表示装置では、ＴＰＴの
チャネル領域を構成している動作半導体層の一部あるい
は全部に、不純物を添加して闇値値電圧を制御し、ＴＰ
Ｔのオフ時のリーク電流を小さくしている。

〔従来の技術〕

従来のＴＰＴの闇値を制御するだめの製造方法を第２図
を用いて説明する。

まず、ゲート電１ｃを形成したガラス基板１上に、ゲー
ト絶縁膜２、ノンドープ半導体層３、ドープ半導体層４
を被着形成する〔同図（ａ）参照〕。

次いで、上記ゲート電極Ｇに自己整合したレジスト膜５
を形成し、このレジスト膜５をマスクとして上記ドープ
半導体層４をエツチングし、その露出部を除去する〔同
図（ｂ）参照〕。

次いで、上記ドープ半導体層４に対し反対導電型を有す
る半導体層からなるコンタクト層６および金属膜７を被
着形成した後、リフトオフを行なって、上記マスクとし
て用いたレジスト膜５とともに、その上に被着したコン
タクト層と金属膜を除去してソース電極Ｓとドレイン電
極りを形成し、ＴＰＴが完成する〔同図（Ｃ）参照〕。

〔発明が解決しようとする課題〕

上記ドープ半導体層４のエツチング時に、ドープ半導体
層４とその下層のノンドープ半導体層３との間で、エツ
チングの選択性が無いため、ドープ半導体層４が除去さ
れた時点でエツチングを的確に停止させることができな
い。

そのため従来の製造方法では、エツチング不足や過剰が
起こりやすい。エツチング不足の場合にはドープ半導体
層４が残留し、これとコンタクト層６とのｐｎ接合が形
成されることとなる。エツチング過剰の場合には、もと
もと薄く形成されているノンドープ半導体層３が、ます
ます薄くなるためコンタクト抵抗が増大する。上記２つ
の状態はいずれも、ＴＰＴのオン電流の低下を生じる。

本発明は、ソース、ドレイン電極形成領域のドープ層の
除去工程を、過不足なく的確に実行可能にすることを目
的とする。

〔課題を解決するための手段〕

そこで本発明に係る薄膜トランジスタは、絶縁性基板上
に、ゲート電極と、該ゲート電極を被覆してゲート絶縁
膜、ノンドープの動作半導体層を形成し、この動作半導
体層上の前記ゲート電極直上部に絶縁材料薄膜と一導電
型を有する半導体層を形成し、これを挟んでその両側に
逆導電型半導体層と導電膜との積層体からなる電極膜を
形成してなり、且つ、前記絶縁材料薄膜が動作半導体層
と一導電型半導体層のいずれともエツチングの選択性を
有する構成とした。

またその製造方法は、ノンドープ半導体層とドープ半導
体層の間に、そのいずれに対してもエツチングの選択性
を有する絶縁材料薄膜を介在させ、上記ドープ半導体層
を選択的にエツチング可能なエンチング法により上記ド
ープ半導体層の不要部を除去し、次いで、絶縁材料薄膜
を選択的にエツチング可能なエツチング法により、ドー
プ半導体層の除去跡に露出した絶縁材料薄膜を除去する
。

その後、ドープ半導体層とは反対導電型のコンタクト層
と導電膜とからなる電極膜を形成する。

〔作　用〕

ドープ半導体層に対するエツチングレートが絶縁材料薄
膜に対する値より充分に大きいエツチング法により、上
記ドープ半導体層のエツチングを行なうので、絶縁材料
薄膜はこのエンチングの停止膜として働く。従って、下
層のノンドープ半導体層を侵すことなく、ドープ半導体
層を充分にエツチングすることができ、ドープ半導体層
が残留することはない。

ドープ半導体層の除去跡に露出する絶縁材料薄膜は、こ
の絶縁材料薄膜に対するエツチングレートが、その下層
のノンドープ層に対する値より充分に大きいエツチング
法によって除去するので、ドープ半導体層を侵すことな
く、上記絶縁材料薄膜を除去できる。

従ってドープ半導体層の残留もノンドープ半導体層のエ
ツチングも起こらず、ＴＰＴのオン電流の低下を防止で
きる。

このように、本発明によればドープ半導体層のエツチン
グを安定して行なうことができ、また絶縁材料薄膜は非
常に薄いので、ノンドープ半導体層とドープ半導体層の
波動関数は重なり合い、ドープ半導体層のドープ量、膜
厚によって闇値電圧を制御することができる。

（実　施　例］ 以下本発明の一実施例を第１図（ａ）〜（Ｃ３により説
明する。

本実施例では、動作半導体層をノンドープミー３ｔ膜３
及びＢ（ボロン）をドープしたａ−３ｉ膜４により構成
し、上記ノンドープａ−Ｓｉｔｆｉ３とＢドープａ−３
ｔ膜４との間に介在させる絶縁材料薄膜を、Ｓｔ、、薄
膜（二酸化シリコン膜）１０とした。

〔第１図（ａ）参照） 即ち、まず絶縁性基板としてのガラス基板１上に、Ｔｉ
膜のような導電膜からなるゲート電極Ｇを形成し、その
上にゲート絶縁膜として約３０００人の厚さのＳｉＮ膜
２．厚さ約１００人のノンドープａ−３ｉ膜３．絶縁材
料薄膜として厚さ約３０人のＳｉｎ、薄膜１０．　　Ｂ
ドープａ−３２膜４を、この順に積層する。

上記各膜はプラズマ化学気相成長（Ｐ−ＣＶＤ）法によ
り連続的に成膜する。その形成条件は次の通りである。

ＳｉＮ膜２は、 圧力が約０，２Ｔｏｒｒ。

反応ガス成分上その流量比が５ｉＨａ／ＮＨ＝１１５゜ 放電電力が約５０Ｗ１ ノンドープミー３ｔ膜３は、 圧力が約０．７Ｔｏｒｒ。

ＳｉＨ，の流量が約２５０ｓｅｃｍ。

放電電力が約３０Ｗ１ Ｓｉｎｇ膜１０は、 圧力が約０．ＩＴｏｒｒ。

反応ガス成分とその流量比は、 Ｎ、Ｏ／Ｓ　ｉＨ，−１０／１゜ 放電電力が約５０Ｗ、 Ｂドープａ−３ｉ膜４は、 圧力が約０６７Ｔｏｒｒ。

反応ガス成分とその流量比は、 Ｂ、　Ｈ，／Ｓ　ｉ　Ｈ，＝　１０−３゜放電電力が約
３０Ｗである。

〔同図（ｂ）参照〕

次いでゲート電極Ｇに位置整合したレジスト膜５を形成
し、これをマスクとしてＢドープａ　−５ｉ膜４をエツ
チングし、その露出部を除去する。

エツチング法としては、リアクティブ・イオン・エツチ
ング法を用い、その条件は反応ガスとその流量比がＣＣ
１ａ１０ｘ−１００／１０１０５ｅ。

圧力約０．ＩＴｏｒｒ、放電電力が約２００Ｗとした。

この条件下でＢドープａ−Ｓｔ膜４とＳｌＯ□膜１０と
のエツチング選択比は、凡そ５０１以上となるので、Ｂ
ドープａ−３ｔ膜４が残らないよう充分にエツチングを
おこなっても、ＳｉＯ□薄膜１０はほとんど侵されない
。

次いで緩衝弗酸溶液によりＳ　ｉ　Ｏを薄膜１０をエン
チングする。このエツチングにおいては、緩衝弗酸溶液
はノンドープのａ−Ｓｉ成膜を侵さないので、Ｓｉｎ！
Ｆｉｔ膜１０のみを除去できる。

〔同図（Ｃ）参照〕

次いでこのレジスト膜５が存在する状態で、燐（Ｐ）を
高濃度にドープしたｎ″ａ−３ｔ膜６とその上に金属膜
としてＴｉ膜７を積層する。

Ｐドープのｎ”ａ−３ｉ膜６は、圧力約０．　５Ｔｏｒ
ｒ、反応ガスとその流量比がＰＨｚ／５ｔＨ４−０，５
％、放電電力約５０Ｗの条件の下で、Ｐ−ＣＶＤにより
約５００人の厚さに成膜する。

Ｔｉ膜７は、電子ビーム蒸着法により、厚さ約１０００
人に成膜する。

以上で薄膜トランジスタが完成する。

゛なお上記一実施例のように、動作半導体層に対してｐ
型のボロン（Ｂ）をドーピングした例を説明したが、こ
れはエレクトロン・アキュムレーション型の場合であっ
て、ホール・アキュムレーション型の場合には、燐（Ｐ
）や砒素（Ａｓ）をドーピングして、ｐ”ｓｉを用い、
ｎ’ａ−３ｉ膜６に変えてｐ”ａ−３ｉ膜を用いる。

更に動作半導体層としては、ａ−３ｉ膜に変えて、多結
晶Ｓｔ膜を用いることもできる。

以上述べた如く本実施例では、ノンドープ半導体層のノ
ンドープミー３ｉ膜３と、ドープ半導体層のＢドープａ
−３ｉ膜４との間に、このいずれともエツチングの選択
性を有する絶縁材料薄膜としてのＳｉＯ□薄膜１０を介
在させたことにより、Ｂ　Ｆ−ブａ−３ｉ１４のエツチ
ング不足も、ノンドープミー３ｔ膜３のエンチング過剰
も生じることがなく、従って、良好な再現性をもって闇
値電圧を制御できる。

〔発明の効果〕

以上の説明から明らかなように、本発明によればエツチ
ング不良によるオン電流の低下を生じることがなく、再
現性よく闇値電圧を制御できる。

【図面の簡単な説明】

第１図（ａ）〜（Ｃ）は本発明の詳細な説明図、第２図
（ａ）〜（Ｃ）は従来の問題点説明図である。 図において、１は絶縁性基板（ガラス基板）、２はゲー
ト絶縁膜（ＳｉＮ膜）、３はノンドープ半導体層（ノン
ドープミーＳｉ膜）、４はドープ半導体層（Ｂドープａ
−３ｔ膜）、５はレジスト膜、６はコンタクト層（ｎ″
ａ−３ｔ膜）、７は金属膜（Ｔｉ膜）、１０は絶縁材料
薄膜（ＳｉＯ□薄膜）、Ｇはゲート電極を示す。 第１図

Claims (2)

【特許請求の範囲】
1. （１）絶縁性基板（１）上に形成されたゲート電極（Ｇ
   ）と、該ゲート電極を被うように積層されたゲート絶縁
   膜（２）とノンドープ半導体層（３）と、該ノンドープ
   半導体層上の前記ゲート電極直上部に絶縁材料薄膜（１
   ０）を介して積層した一導電型半導体層（４）と、該絶
   縁材料薄膜と一導電型半導体層の両側のノンドープ半導
   体層上に形成された逆導電型半導体層（６）と導電膜（
   ７）の積層膜とを有してなり、且つ、前記絶縁材料薄膜
   が、前記ノンドープ半導体層および一導電型半導体層の
   いずれともエッチングの選択性を有することを特徴とす
   る薄膜トランジスタ。
2. （２）絶縁性基板上にゲート電極を形成し、次いでゲー
   ト絶縁膜とノンドープ半導体層と前記絶縁材料薄膜と一
   導電型半導体層を積層し、 次いで前記ゲート電極直上部を除く他の領域の一導電型
   半導体層を、前記絶縁材料薄膜をエッチングの停止膜と
   して選択的に除去し、 次いで、前記一導電型半導体層の除去跡に露出した絶縁
   材料薄膜を、前記ノンドープ半導体層をエッチングの停
   止膜として選択的に除去した後、その除去跡に逆導電型
   半導体層と導電膜との積層膜からなる電極膜を形成する
   ことを特徴とする薄膜トランジスタの製造方法。