JPH10177968A - 薄膜素子、薄膜素子の形成方法、薄膜トランジスタの製造方法及び液晶表示装置の製造方法 - Google Patents
薄膜素子、薄膜素子の形成方法、薄膜トランジスタの製造方法及び液晶表示装置の製造方法Info
- Publication number
- JPH10177968A JPH10177968A JP33805796A JP33805796A JPH10177968A JP H10177968 A JPH10177968 A JP H10177968A JP 33805796 A JP33805796 A JP 33805796A JP 33805796 A JP33805796 A JP 33805796A JP H10177968 A JPH10177968 A JP H10177968A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- gate insulating
- insulating film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 低抵抗金属材料であるモリブデン−タングス
テン（ＭｏＷ）合金薄膜の酸化シリコン（ＳｉＯ2 ）薄
膜に対する付着力を高めＭｏＷ薄膜を使用する半導体装
置の歩留まり向上を図り、ひいてはＭｏＷ薄膜を使用す
る半導体装置の液晶表示装置への適用を可能とし、液晶
表示装置の表示品位向上を図る。 【解決手段】 ＳｉＯ2 薄膜成膜後、フッ化水素（Ｈ
Ｆ）水溶液で処理した後ＭｏＷ薄膜を成膜し、ＳｉＯ2
薄膜及びＭｏＷ薄膜の界面にフッ素（Ｆ）原子を介在さ
せ、両薄膜の付着力を高める。
テン（ＭｏＷ）合金薄膜の酸化シリコン（ＳｉＯ2 ）薄
膜に対する付着力を高めＭｏＷ薄膜を使用する半導体装
置の歩留まり向上を図り、ひいてはＭｏＷ薄膜を使用す
る半導体装置の液晶表示装置への適用を可能とし、液晶
表示装置の表示品位向上を図る。 【解決手段】 ＳｉＯ2 薄膜成膜後、フッ化水素（Ｈ
Ｆ）水溶液で処理した後ＭｏＷ薄膜を成膜し、ＳｉＯ2
薄膜及びＭｏＷ薄膜の界面にフッ素（Ｆ）原子を介在さ
せ、両薄膜の付着力を高める。
Description
【０００１】
【発明の属する技術分野】本発明は、酸化シリコン（Ｓ
ｉＯ2 ）薄膜上にモリブデン−タングステン（ＭｏＷ）
合金薄膜を積層してなる薄膜素子、薄膜素子の形成方
法、及び、このような薄膜素子を用いて形成される薄膜
トランジスタの製造方法並びに液晶表示装置の製造方法
に関する。
ｉＯ2 ）薄膜上にモリブデン−タングステン（ＭｏＷ）
合金薄膜を積層してなる薄膜素子、薄膜素子の形成方
法、及び、このような薄膜素子を用いて形成される薄膜
トランジスタの製造方法並びに液晶表示装置の製造方法
に関する。
【０００２】
【従来の技術】アクティブマトリクス型液晶表示装置の
駆動素子としての薄膜トランジスタ（以下ＴＦＴと略称
する。）や半導体集積回路等に用いられるＭＯＳ型電界
効果トランジスタ（以下ＭＯＳＦＥＴと略称する。）に
あっては、そのゲート電極として、従来不純物が導入さ
れた多結晶シリコンが用いられてきた。一方、近年アク
ティブマトリクス型液晶表示装置の微細化や画面の大型
化が進むに連れ、配線遅延防止の為に、駆動素子のゲー
ト電極として、抵抗の小さな金属材料を用いることが必
須とされている。
駆動素子としての薄膜トランジスタ（以下ＴＦＴと略称
する。）や半導体集積回路等に用いられるＭＯＳ型電界
効果トランジスタ（以下ＭＯＳＦＥＴと略称する。）に
あっては、そのゲート電極として、従来不純物が導入さ
れた多結晶シリコンが用いられてきた。一方、近年アク
ティブマトリクス型液晶表示装置の微細化や画面の大型
化が進むに連れ、配線遅延防止の為に、駆動素子のゲー
ト電極として、抵抗の小さな金属材料を用いることが必
須とされている。
【０００３】このため、ＭＯＳＦＥＴのゲート電極とし
て、多結晶シリコンに代えて、より低抵抗の金属材料で
あるモリブデン−タングステン（以下ＭｏＷと称す
る。）合金を用い、絶縁基板上に形成される酸化シリコ
ン（以下ＳｉＯ2 と称する。）からなるゲート絶縁膜上
にゲート電極を形成する装置の開発が成されている。
て、多結晶シリコンに代えて、より低抵抗の金属材料で
あるモリブデン−タングステン（以下ＭｏＷと称す
る。）合金を用い、絶縁基板上に形成される酸化シリコ
ン（以下ＳｉＯ2 と称する。）からなるゲート絶縁膜上
にゲート電極を形成する装置の開発が成されている。
【０００４】
【発明が解決しようとする課題】しかしながらＭｏＷ薄
膜をゲート電極として用いた場合、ゲート絶縁膜を形成
するＳｉＯ2 薄膜に対する付着力が弱い事から、ＴＦＴ
等、半導体装置の製造途中でＭｏＷ薄膜の剥がれを発生
してしまい、半導体装置の製造歩留まりを著しく低下さ
せ高価格化を招き、商品化が妨げられるという問題を生
じていた。
膜をゲート電極として用いた場合、ゲート絶縁膜を形成
するＳｉＯ2 薄膜に対する付着力が弱い事から、ＴＦＴ
等、半導体装置の製造途中でＭｏＷ薄膜の剥がれを発生
してしまい、半導体装置の製造歩留まりを著しく低下さ
せ高価格化を招き、商品化が妨げられるという問題を生
じていた。
【０００５】そこで本発明は上記課題を除去するもの
で、ＳｉＯ2 薄膜上に成膜されるＭｏＷ薄膜の剥がれを
防止し、ＭｏＷ薄膜を用いた半導体装置の製造歩留まり
を向上し、低抵抗且つ製造歩留まりの高い半導体装置を
提供しひいては、微細化且つ大型の液晶表示装置の駆動
素子としての適用を可能とする薄膜素子、薄膜素子の形
成方法、薄膜トランジスタの製造方法及び液晶表示装置
を提供することを目的とする。
で、ＳｉＯ2 薄膜上に成膜されるＭｏＷ薄膜の剥がれを
防止し、ＭｏＷ薄膜を用いた半導体装置の製造歩留まり
を向上し、低抵抗且つ製造歩留まりの高い半導体装置を
提供しひいては、微細化且つ大型の液晶表示装置の駆動
素子としての適用を可能とする薄膜素子、薄膜素子の形
成方法、薄膜トランジスタの製造方法及び液晶表示装置
を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明は上記課題を解決
するため、酸化シリコン（ＳｉＯ2 ）薄膜上にモリブデ
ン−タングステン（ＭｏＷ）合金薄膜を積層してなる薄
膜素子において、前記酸化シリコン（ＳｉＯ2 ）薄膜及
び前記モリブデン−タングステン（ＭｏＷ）合金薄膜の
界面にフッ素（Ｆ）原子が存在するものである。
するため、酸化シリコン（ＳｉＯ2 ）薄膜上にモリブデ
ン−タングステン（ＭｏＷ）合金薄膜を積層してなる薄
膜素子において、前記酸化シリコン（ＳｉＯ2 ）薄膜及
び前記モリブデン−タングステン（ＭｏＷ）合金薄膜の
界面にフッ素（Ｆ）原子が存在するものである。
【０００７】又本発明は上記課題を解決するため、酸化
シリコン（ＳｉＯ2 ）薄膜を成膜する工程と、この酸化
シリコン（ＳｉＯ2 ）薄膜をフッ化水素（ＨＦ）で処理
する工程と、前記フッ化水素（ＨＦ）で処理した後の前
記酸化シリコン（ＳｉＯ2 ）薄膜上にモリブデン−タン
グステン（ＭｏＷ）合金薄膜を成膜する工程とを実施す
るものである。
シリコン（ＳｉＯ2 ）薄膜を成膜する工程と、この酸化
シリコン（ＳｉＯ2 ）薄膜をフッ化水素（ＨＦ）で処理
する工程と、前記フッ化水素（ＨＦ）で処理した後の前
記酸化シリコン（ＳｉＯ2 ）薄膜上にモリブデン−タン
グステン（ＭｏＷ）合金薄膜を成膜する工程とを実施す
るものである。
【０００８】又本発明は上記課題を解決するため、絶縁
性基板上に酸化シリコン（ＳｉＯ2）薄膜からなるゲー
ト絶縁膜を介しモリブデンタングステン（ＭｏＷ）合金
薄膜からなるゲート電極を有する薄膜トランジスタの製
造方法において、前記ゲート絶縁膜を成膜する工程と、
このゲート絶縁膜をフッ化水素（ＨＦ）で処理する工程
と、前記フッ化水素（ＨＦ）で処理した後の前記ゲート
絶縁膜上にゲート電極を成膜する工程とを実施するもの
である。
性基板上に酸化シリコン（ＳｉＯ2）薄膜からなるゲー
ト絶縁膜を介しモリブデンタングステン（ＭｏＷ）合金
薄膜からなるゲート電極を有する薄膜トランジスタの製
造方法において、前記ゲート絶縁膜を成膜する工程と、
このゲート絶縁膜をフッ化水素（ＨＦ）で処理する工程
と、前記フッ化水素（ＨＦ）で処理した後の前記ゲート
絶縁膜上にゲート電極を成膜する工程とを実施するもの
である。
【０００９】又本発明は上記課題を解決するため、第１
の絶縁性基板上に、マトリクス状に配列される画素電極
及び、半導体層、ゲート絶縁膜、ゲート電極を有し層間
絶縁膜を介し前記画素電極を駆動する薄膜トランジスタ
を有するアレイ基板と、第２の絶縁性基板上に対向電極
を有し前記アレイ基板に対向して配置される対向基板
と、前記アレイ基板及び前記対向基板間に封入される液
晶組成物とを備えたアクティブマトリクス型液晶表示装
置の製造方法において、前記半導体層上に酸化シリコン
（ＳｉＯ2 ）薄膜からなるゲート絶縁膜を成膜する工程
と、このゲート絶縁膜をフッ化水素（ＨＦ）で処理する
工程と、前記フッ化水素（ＨＦ）で処理した後の前記ゲ
ート絶縁膜上にゲート電極を成膜する工程とを実施する
ものである。
の絶縁性基板上に、マトリクス状に配列される画素電極
及び、半導体層、ゲート絶縁膜、ゲート電極を有し層間
絶縁膜を介し前記画素電極を駆動する薄膜トランジスタ
を有するアレイ基板と、第２の絶縁性基板上に対向電極
を有し前記アレイ基板に対向して配置される対向基板
と、前記アレイ基板及び前記対向基板間に封入される液
晶組成物とを備えたアクティブマトリクス型液晶表示装
置の製造方法において、前記半導体層上に酸化シリコン
（ＳｉＯ2 ）薄膜からなるゲート絶縁膜を成膜する工程
と、このゲート絶縁膜をフッ化水素（ＨＦ）で処理する
工程と、前記フッ化水素（ＨＦ）で処理した後の前記ゲ
ート絶縁膜上にゲート電極を成膜する工程とを実施する
ものである。
【００１０】上記構成により、低抵抗の金属材料である
ＭｏＷ薄膜のＳｉＯ2 薄膜に対する付着力を向上出来、
低抵抗且つ製造歩留まりの高い半導体装置を得ると共
に、微細化且つ大型の液晶表示装置の駆動素子への適用
を可能としひいては液晶表示装置の表示品位の向上を図
ることを目的とする。
ＭｏＷ薄膜のＳｉＯ2 薄膜に対する付着力を向上出来、
低抵抗且つ製造歩留まりの高い半導体装置を得ると共
に、微細化且つ大型の液晶表示装置の駆動素子への適用
を可能としひいては液晶表示装置の表示品位の向上を図
ることを目的とする。
【００１１】
【発明の実施の形態】以下、本発明の実施の形態を図１
及び図２を参照して説明する。１０は駆動素子としてゲ
ート上置き（コプラナ）型のＴＦＴ１１を用いるアクテ
ィブマトリクス型の液晶表示装置１２のアレイ基板であ
り、第１の透明絶縁基板１３上には、第１の透明絶縁基
板１３からの不純物拡散を防ぐためのＳｉＯ2 からなる
アンダーコート層１４が形成され、アンダーコート層１
４上には多結晶シリコン（以下ｐ−Ｓｉと称する）から
なる活性層１６ａ及び、活性層１６ａにｎ型不純物であ
るリン（Ｐ）イオンをドーピングして成るドレイン領域
１６ｂとソース領域１６ｃとを有する半導体層１６がパ
ターン形成され、この半導体層１６上にはＳｉＯ2 薄膜
からなるゲート絶縁膜１７を介しＭｏＷ薄膜からなるゲ
ート電極１８が形成されている。
及び図２を参照して説明する。１０は駆動素子としてゲ
ート上置き（コプラナ）型のＴＦＴ１１を用いるアクテ
ィブマトリクス型の液晶表示装置１２のアレイ基板であ
り、第１の透明絶縁基板１３上には、第１の透明絶縁基
板１３からの不純物拡散を防ぐためのＳｉＯ2 からなる
アンダーコート層１４が形成され、アンダーコート層１
４上には多結晶シリコン（以下ｐ−Ｓｉと称する）から
なる活性層１６ａ及び、活性層１６ａにｎ型不純物であ
るリン（Ｐ）イオンをドーピングして成るドレイン領域
１６ｂとソース領域１６ｃとを有する半導体層１６がパ
ターン形成され、この半導体層１６上にはＳｉＯ2 薄膜
からなるゲート絶縁膜１７を介しＭｏＷ薄膜からなるゲ
ート電極１８が形成されている。
【００１２】更にＳｉＯ2 からなる層間絶縁膜２０を介
し画素電極２１が形成され、層間絶縁膜２０上にはドレ
イン電極２２、ソース領域１６ｃ及びインジウム錫酸化
物（以下ＩＴＯと称する。）からなる画素電極２１を接
続するソース電極２３が形成され、コンタクトホール２
２ａ、２３ａを介しそれぞれドレイン領域１６ｂ、ソー
ス領域１６ｃに接続されている。又２４は保護膜、２５
は配向膜である。
し画素電極２１が形成され、層間絶縁膜２０上にはドレ
イン電極２２、ソース領域１６ｃ及びインジウム錫酸化
物（以下ＩＴＯと称する。）からなる画素電極２１を接
続するソース電極２３が形成され、コンタクトホール２
２ａ、２３ａを介しそれぞれドレイン領域１６ｂ、ソー
ス領域１６ｃに接続されている。又２４は保護膜、２５
は配向膜である。
【００１３】又アレイ基板１０に対向して対向基板２６
が配置されている。対向基板２６は第２透明絶縁基板２
７の全面にＩＴＯからなる対向電極２８及び保護膜２９
を有している。又３０は配向膜であり、アレイ基板１０
と対向基板２６の間には液晶組成物３１が封入され、液
晶表示装置１２を構成している。
が配置されている。対向基板２６は第２透明絶縁基板２
７の全面にＩＴＯからなる対向電極２８及び保護膜２９
を有している。又３０は配向膜であり、アレイ基板１０
と対向基板２６の間には液晶組成物３１が封入され、液
晶表示装置１２を構成している。
【００１４】次にアレイ基板１０の製造方法について述
べる。第１の透明絶縁基板１３上に、化学気相反応法
（以下ＣＶＤ法と称する。）やスパッタリング法により
ＳｉＯ2 薄膜を成膜しアンダーコート層１４を形成す
る。次いでプラズマＣＶＤ法、減圧ＣＶＤ法、スパッタ
リング法等の成膜法によりアモルファスシリコン膜を形
成し、レーザアニールによりアモルファスシリコン（以
下ａ−Ｓｉと称する。）膜をポリシリコン膜に結晶化し
た後、ＣＦ4 ・Ｏ2 （四フッ化炭素・酸素）ガスを用い
たケミカルドライエッチングによりマトリクス状にパタ
ーニングし半導体層１６を形成する。
べる。第１の透明絶縁基板１３上に、化学気相反応法
（以下ＣＶＤ法と称する。）やスパッタリング法により
ＳｉＯ2 薄膜を成膜しアンダーコート層１４を形成す
る。次いでプラズマＣＶＤ法、減圧ＣＶＤ法、スパッタ
リング法等の成膜法によりアモルファスシリコン膜を形
成し、レーザアニールによりアモルファスシリコン（以
下ａ−Ｓｉと称する。）膜をポリシリコン膜に結晶化し
た後、ＣＦ4 ・Ｏ2 （四フッ化炭素・酸素）ガスを用い
たケミカルドライエッチングによりマトリクス状にパタ
ーニングし半導体層１６を形成する。
【００１５】次いでＳｉＨ4 ・Ｏ2 を原料ガスとする常
圧ＣＶＤ法によりＳｉＯ2 薄膜を成膜しゲート絶縁膜１
７を形成した後、濃度０．５ｗｔ％のフッ化水素（以下
ＨＦと称する。）水溶液に１０秒間浸しその後、純水で
１０分間リンスし更に、エアナイフで乾燥させ、ゲート
絶縁膜１７を表面処理する。この後、スパッタリング法
によりＭｏＷ薄膜を成膜し所定形状にパターニングしゲ
ート電極１８を形成した後このゲート電極１８をマスク
にして半導体層１６にリン（Ｐ）を５Ｅ１６cm-2の条件
でイオン注入しドレイン領域１６ｂとソース領域１６ｃ
を形成し更に、レーザーアニールや熱アニール等のアニ
ールによりイオン注入されたリン（Ｐ）を活性化する。
圧ＣＶＤ法によりＳｉＯ2 薄膜を成膜しゲート絶縁膜１
７を形成した後、濃度０．５ｗｔ％のフッ化水素（以下
ＨＦと称する。）水溶液に１０秒間浸しその後、純水で
１０分間リンスし更に、エアナイフで乾燥させ、ゲート
絶縁膜１７を表面処理する。この後、スパッタリング法
によりＭｏＷ薄膜を成膜し所定形状にパターニングしゲ
ート電極１８を形成した後このゲート電極１８をマスク
にして半導体層１６にリン（Ｐ）を５Ｅ１６cm-2の条件
でイオン注入しドレイン領域１６ｂとソース領域１６ｃ
を形成し更に、レーザーアニールや熱アニール等のアニ
ールによりイオン注入されたリン（Ｐ）を活性化する。
【００１６】次に全面に層間絶縁膜２０を形成した後、
スパッタ法によりＩＴＯ膜を成膜し更に画素電極２１を
パターン形成し、次いでコンタクトホール２２ａ、２３
ａを開口する。この後全面にスパッタリング法によりア
ルミニウム（Ａｌ）膜を成膜した後、パターン形成しド
レイン電極１６ｂ、ソース電極１６ｃを形成し、ＴＦＴ
１１を形成し最後にプラズマＣＶＤ法により保護膜２４
を成膜しアレイ基板１０を完成する。
スパッタ法によりＩＴＯ膜を成膜し更に画素電極２１を
パターン形成し、次いでコンタクトホール２２ａ、２３
ａを開口する。この後全面にスパッタリング法によりア
ルミニウム（Ａｌ）膜を成膜した後、パターン形成しド
レイン電極１６ｂ、ソース電極１６ｃを形成し、ＴＦＴ
１１を形成し最後にプラズマＣＶＤ法により保護膜２４
を成膜しアレイ基板１０を完成する。
【００１７】一方、対向基板２６にあっては、第２の透
明絶縁基板２７上全面にスパッタ法により対向電極２８
を形成した後プラズマＣＶＤ法により保護膜２９を成膜
してなっている。そしてアレイ基板１０及び対向基板２
６の夫々に配向膜２５、３０を塗布し、ラビング処理し
た後、両基板１０、２６を対向して組み立ててセルを形
成し、間隙に液晶組成物３１を注入した後封止し、液晶
表示装置１２を完成する。
明絶縁基板２７上全面にスパッタ法により対向電極２８
を形成した後プラズマＣＶＤ法により保護膜２９を成膜
してなっている。そしてアレイ基板１０及び対向基板２
６の夫々に配向膜２５、３０を塗布し、ラビング処理し
た後、両基板１０、２６を対向して組み立ててセルを形
成し、間隙に液晶組成物３１を注入した後封止し、液晶
表示装置１２を完成する。
【００１８】即ち、ＳｉＯ2 薄膜からなるゲート絶縁膜
１７上にＭｏＷ薄膜からなるゲート電極１８を形成する
際に、ゲート絶縁膜１７をＨＦで処理する事によりゲー
ト絶縁膜１７を清浄化するのは勿論の事、ゲート絶縁膜
１７表面をＨＦを含む水溶液によるエッチングにより凹
凸化し、ゲート電極１８との接触面積を増大し更に、ゲ
ート絶縁膜１７を構成するＳｉＯ2 薄膜及びゲート電極
１８を構成するＭｏＷ薄膜との界面に残ったフッ素
（Ｆ）原子により、ＳｉＯ2 薄膜とＭｏＷ薄膜の結合を
強める作用をする事により、ＳｉＯ2 薄膜とその上に形
成されたＭｏＷ薄膜との付着力を大きく向上する事とな
る。
１７上にＭｏＷ薄膜からなるゲート電極１８を形成する
際に、ゲート絶縁膜１７をＨＦで処理する事によりゲー
ト絶縁膜１７を清浄化するのは勿論の事、ゲート絶縁膜
１７表面をＨＦを含む水溶液によるエッチングにより凹
凸化し、ゲート電極１８との接触面積を増大し更に、ゲ
ート絶縁膜１７を構成するＳｉＯ2 薄膜及びゲート電極
１８を構成するＭｏＷ薄膜との界面に残ったフッ素
（Ｆ）原子により、ＳｉＯ2 薄膜とＭｏＷ薄膜の結合を
強める作用をする事により、ＳｉＯ2 薄膜とその上に形
成されたＭｏＷ薄膜との付着力を大きく向上する事とな
る。
【００１９】尚この液晶表示装置１２に用いたＴＦＴ１
１の、ゲート絶縁膜１７及びゲート電極１８間の界面の
フッ素（Ｆ）原子濃度を二次イオン質量分析法にて測定
した所、５×１０17（cm-3）であり、更にピーリングテ
ストにより測定した剥れ率は３１％と減少された。
１の、ゲート絶縁膜１７及びゲート電極１８間の界面の
フッ素（Ｆ）原子濃度を二次イオン質量分析法にて測定
した所、５×１０17（cm-3）であり、更にピーリングテ
ストにより測定した剥れ率は３１％と減少された。
【００２０】この様に構成すれば、低抵抗のＭｏＷ薄膜
のＳｉＯ2 薄膜に対する付着力が強化される事から、Ｍ
ｏＷ薄膜をゲート電極１８に用いるＴＦＴ１１にあって
は製造工程中に生じるゲート電極１８のゲート絶縁膜１
７からの剥がれの発生率を大きく抑制でき、高い歩留ま
りを得られ、ひいてはＴＦＴ１１を液晶表示装置３２の
スイッチング素子として用いた場合にも歩留まり向上が
図られると共に、配線の低抵抗化により微細化且つ大画
面の液晶表示装置においても良好な表示品位を得られ、
低価格、高精細なアクティブマトリク型の液晶表示装置
を得る事が出来る。
のＳｉＯ2 薄膜に対する付着力が強化される事から、Ｍ
ｏＷ薄膜をゲート電極１８に用いるＴＦＴ１１にあって
は製造工程中に生じるゲート電極１８のゲート絶縁膜１
７からの剥がれの発生率を大きく抑制でき、高い歩留ま
りを得られ、ひいてはＴＦＴ１１を液晶表示装置３２の
スイッチング素子として用いた場合にも歩留まり向上が
図られると共に、配線の低抵抗化により微細化且つ大画
面の液晶表示装置においても良好な表示品位を得られ、
低価格、高精細なアクティブマトリク型の液晶表示装置
を得る事が出来る。
【００２１】尚本発明は上記実施の形態に限られるもの
でなく、その趣旨を変えない範囲での変更は可能であっ
て、例えば、アレイ基板を製造する際の材質及び製造方
法等限定されず、絶縁性基板を被覆するアンダーコート
層にあっては、その材質はＳｉＯ2 に限定されず窒化シ
リコン（以下Ｓｉ3 Ｎ4 と称する。）あるいは、Ｓｉ3
Ｎ4 とＳｉＯ2 の２層構造にする等しても良いし、半導
体層を形成するｐ−Ｓｉも、ａ−Ｓｉから固相成長によ
り形成したり、ＳｉＨ4 ・ＳｉＦ4 ・Ｈ2 （モノシラン
・四フッ化硅素・水素）等を原料ガスとしたプラズマＣ
ＶＤ法により直接成膜しても良く、更には半導体層をｐ
−Ｓｉでは無く、プラズマＣＶＤ法、減圧ＣＶＤ法、ス
パッタリング法等の成膜方法によるａ−Ｓｉ膜を用いる
等しても良い。尚、ｐ型チャネルＴＦＴを製造する場合
には、リン（Ｐ）に代えて、ボロン（Ｂ）等のｐ型不純
物をイオン注入する等すれば良い。
でなく、その趣旨を変えない範囲での変更は可能であっ
て、例えば、アレイ基板を製造する際の材質及び製造方
法等限定されず、絶縁性基板を被覆するアンダーコート
層にあっては、その材質はＳｉＯ2 に限定されず窒化シ
リコン（以下Ｓｉ3 Ｎ4 と称する。）あるいは、Ｓｉ3
Ｎ4 とＳｉＯ2 の２層構造にする等しても良いし、半導
体層を形成するｐ−Ｓｉも、ａ−Ｓｉから固相成長によ
り形成したり、ＳｉＨ4 ・ＳｉＦ4 ・Ｈ2 （モノシラン
・四フッ化硅素・水素）等を原料ガスとしたプラズマＣ
ＶＤ法により直接成膜しても良く、更には半導体層をｐ
−Ｓｉでは無く、プラズマＣＶＤ法、減圧ＣＶＤ法、ス
パッタリング法等の成膜方法によるａ−Ｓｉ膜を用いる
等しても良い。尚、ｐ型チャネルＴＦＴを製造する場合
には、リン（Ｐ）に代えて、ボロン（Ｂ）等のｐ型不純
物をイオン注入する等すれば良い。
【００２２】又ゲート絶縁膜の形成も、プラズマＣＶＤ
法、減圧ＣＶＤ法、ＥＣＲプラズマＣＶＤ法、リモート
プラズマＣＶＤ法等のＣＶＤ法や、スパッタリング法を
用いても良いし、ゲート絶縁膜形成後にその膜質を更に
向上させる事を目的として、窒素（Ｎ2 ）雰囲気中で６
００℃、５時間の条件でアニールしても良い。
法、減圧ＣＶＤ法、ＥＣＲプラズマＣＶＤ法、リモート
プラズマＣＶＤ法等のＣＶＤ法や、スパッタリング法を
用いても良いし、ゲート絶縁膜形成後にその膜質を更に
向上させる事を目的として、窒素（Ｎ2 ）雰囲気中で６
００℃、５時間の条件でアニールしても良い。
【００２３】更にＭｏＷ薄膜の剥れを低減できれば、Ｓ
ｉＯ2 とＭｏＷ薄膜との界面に存在するフッ素（Ｆ）原
子の原子濃度等限定され無いが、例えば、ＨＦ濃度が
０．５ｗｔ％のＨＦ水溶液にてＳｉＯ2 薄膜の処理を行
った場合、二次イオン質量分析法にて測定した原子濃度
及び、ピーリングテストによるＭｏＷの剥れ率は図２に
示すようになり、ＨＦ水溶液による処理時間が１０秒を
越え、フッ素（Ｆ）原子濃度が５Ｅ１７（cm-3）を越え
ると剥れ率が非常に小さくなる事から、ＳｉＯ2及びＭ
ｏＷ薄膜との界面に存在するフッ素（Ｆ）原子濃度は５
Ｅ１７（cm-3）以上である事がより好ましい。尚、Ｓｉ
Ｏ2 及びＭｏＷ薄膜との界面のフッ素（Ｆ）原子濃度を
５Ｅ１７（cm-3）とするための処理時間も、ＨＦの濃度
に応じて任意である。
ｉＯ2 とＭｏＷ薄膜との界面に存在するフッ素（Ｆ）原
子の原子濃度等限定され無いが、例えば、ＨＦ濃度が
０．５ｗｔ％のＨＦ水溶液にてＳｉＯ2 薄膜の処理を行
った場合、二次イオン質量分析法にて測定した原子濃度
及び、ピーリングテストによるＭｏＷの剥れ率は図２に
示すようになり、ＨＦ水溶液による処理時間が１０秒を
越え、フッ素（Ｆ）原子濃度が５Ｅ１７（cm-3）を越え
ると剥れ率が非常に小さくなる事から、ＳｉＯ2及びＭ
ｏＷ薄膜との界面に存在するフッ素（Ｆ）原子濃度は５
Ｅ１７（cm-3）以上である事がより好ましい。尚、Ｓｉ
Ｏ2 及びＭｏＷ薄膜との界面のフッ素（Ｆ）原子濃度を
５Ｅ１７（cm-3）とするための処理時間も、ＨＦの濃度
に応じて任意である。
【００２４】又ＳｉＯ2 薄膜はゲート絶縁膜に限定され
ず、層間絶縁膜等であっても良く、層間絶縁膜上にＭｏ
Ｗ薄膜を成膜する際にも層間絶縁膜をＨＦで処理する事
によりＭｏＷ薄膜の付着力を高める事が可能となる。
ず、層間絶縁膜等であっても良く、層間絶縁膜上にＭｏ
Ｗ薄膜を成膜する際にも層間絶縁膜をＨＦで処理する事
によりＭｏＷ薄膜の付着力を高める事が可能となる。
【００２５】
【発明の効果】以上説明したように本発明によれば、Ｓ
ｉＯ2 薄膜をＨＦで処理する事により低抵抗の金属材料
であるＭｏＷ薄膜の付着力を高められるので、ＭｏＷ薄
膜をゲート電極とする半導体装置を製造する際のＭｏＷ
剥れの発生を著しく低減出来、歩留まりを向上出来る。
従って微細且つ大画面の液晶表示装置において、表示品
位を向上するよう、低抵抗のＭｏＷ薄膜をゲート電極と
するＴＦＴを駆動素子として用いる場合にも歩留まり向
上を図れ、低価格、高精細なアクティブマトリク型の液
晶表示装置の実現が可能となる。
ｉＯ2 薄膜をＨＦで処理する事により低抵抗の金属材料
であるＭｏＷ薄膜の付着力を高められるので、ＭｏＷ薄
膜をゲート電極とする半導体装置を製造する際のＭｏＷ
剥れの発生を著しく低減出来、歩留まりを向上出来る。
従って微細且つ大画面の液晶表示装置において、表示品
位を向上するよう、低抵抗のＭｏＷ薄膜をゲート電極と
するＴＦＴを駆動素子として用いる場合にも歩留まり向
上を図れ、低価格、高精細なアクティブマトリク型の液
晶表示装置の実現が可能となる。
【図１】本発明の実施の形態の液晶表示装置を示す概略
断面図である。
断面図である。
【図２】本発明に係るＨＦ水溶液処理時間に対するＳｉ
Ｏ2 及びＭｏＷの界面に存在するフッ素（Ｆ）原子濃度
及びＭｏＷ薄膜の剥れ率を示すグラフである。
Ｏ2 及びＭｏＷの界面に存在するフッ素（Ｆ）原子濃度
及びＭｏＷ薄膜の剥れ率を示すグラフである。
１０…アレイ基板 １１…ＴＦＴ １２…液晶表示装置 １６…半導体層 １７…ゲート絶縁膜 １８…ゲート電極 ２１…画素電極 ２６…対向基板 ２８…対向電極 ３１…液晶組成物
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 21/336 Ｈ０１Ｌ 29/78 ６１７Ｍ
Claims (8)
- 【請求項１】 酸化シリコン（ＳｉＯ2 ）薄膜上にモリ
ブデン−タングステン（ＭｏＷ）合金薄膜を積層してな
る薄膜素子において、前記酸化シリコン（ＳｉＯ2 ）薄
膜及び前記モリブデン−タングステン（ＭｏＷ）合金薄
膜の界面にフッ素（Ｆ）原子が存在する事を特徴とする
薄膜素子。 - 【請求項２】 酸化シリコン（ＳｉＯ2 ）薄膜及び前記
モリブデン−タングステン（ＭｏＷ）合金薄膜の界面に
存在するフッ素（Ｆ）原子の原子濃度が５Ｅ１７（c
m-3）以上である事を特徴とする請求項１に記載の薄膜
素子。 - 【請求項３】 酸化シリコン（ＳｉＯ2 ）薄膜を成膜す
る工程と、この酸化シリコン（ＳｉＯ2 ）薄膜をフッ化
水素（ＨＦ）で処理する工程と、前記フッ化水素（Ｈ
Ｆ）に浸した後の前記酸化シリコン（ＳｉＯ2 ）薄膜上
にモリブデン−タングステン（ＭｏＷ）合金薄膜を成膜
する工程とを具備する事を特徴とする薄膜素子の形成方
法。 - 【請求項４】 酸化シリコン（ＳｉＯ2 ）薄膜を成膜す
る工程と、この酸化シリコン（ＳｉＯ2 ）薄膜をフッ化
水素（ＨＦ）で処理する工程と、前記フッ化水素（Ｈ
Ｆ）に浸した後の前記酸化シリコン（ＳｉＯ2 ）薄膜上
にモリブデン−タングステン（ＭｏＷ）合金薄膜を成膜
する工程とを具備し、前記酸化シリコン（ＳｉＯ2 ）薄
膜及び前記モリブデン−タングステン（ＭｏＷ）合金薄
膜の界面にフッ素（Ｆ）原子を原子濃度５Ｅ１７（c
m-3）以上介在させる事を特徴とする請求項３に記載の
薄膜素子の形成方法。 - 【請求項５】 絶縁性基板上に酸化シリコン（Ｓｉ
Ｏ2 ）薄膜からなるゲート絶縁膜を介しモリブデンタン
グステン（ＭｏＷ）合金薄膜からなるゲート電極を有す
る薄膜トランジスタの製造方法において、前記ゲート絶
縁膜を成膜する工程と、このゲート絶縁膜をフッ化水素
（ＨＦ）で処理する工程と、前記フッ化水素（ＨＦ）で
処理した後の前記ゲート絶縁膜上にゲート電極を成膜す
る工程とを具備する事を特徴とする薄膜トランジスタの
製造方法。 - 【請求項６】 絶縁性基板上に酸化シリコン（Ｓｉ
Ｏ2 ）薄膜からなるゲート絶縁膜を介しモリブデンタン
グステン（ＭｏＷ）合金薄膜からなるゲート電極を有す
る薄膜トランジスタの製造方法において、前記ゲート絶
縁膜を成膜する工程と、このゲート絶縁膜をフッ化水素
（ＨＦ）で処理する工程と、前記フッ化水素（ＨＦ）で
処理した後の前記ゲート絶縁膜上にゲート電極を成膜す
る工程とを具備し、前記ゲート絶縁膜及び前記ゲート電
極の界面にフッ素（Ｆ）原子を原子濃度５Ｅ１７（c
m-3）以上介在させる事を特徴とする請求項５に記載の
薄膜トランジスタの製造方法。 - 【請求項７】 第１の絶縁性基板上に、マトリクス状に
配列される画素電極及び、半導体層、ゲート絶縁膜、ゲ
ート電極を有し層間絶縁膜を介し前記画素電極を駆動す
る薄膜トランジスタを有するアレイ基板と、 第２の絶縁性基板上に対向電極を有し前記アレイ基板に
対向して配置される対向基板と、 前記アレイ基板及び前記対向基板間に封入される液晶組
成物とを備えた液晶表示装置の製造方法において、 前記半導体層上に酸化シリコン（ＳｉＯ2 ）薄膜からな
るゲート絶縁膜を成膜する工程と、このゲート絶縁膜を
フッ化水素（ＨＦ）で処理する工程と、前記フッ化水素
（ＨＦ）で処理した後の前記ゲート絶縁膜上にゲート電
極を成膜する工程とを具備する事を特徴とする液晶表示
装置の製造方法。 - 【請求項８】 第１の絶縁性基板上に、マトリクス状に
配列される画素電極及び、半導体層、ゲート絶縁膜、ゲ
ート電極を有し層間絶縁膜を介し前記画素電極を駆動す
る薄膜トランジスタを有するアレイ基板と、 第２の絶縁性基板上に対向電極を有し前記アレイ基板に
対向して配置される対向基板と、 前記アレイ基板及び前記対向基板間に封入される液晶組
成物とを備えた液晶表示装置の製造方法において、 前記半導体層上に酸化シリコン（ＳｉＯ2 ）薄膜からな
るゲート絶縁膜を成膜する工程と、このゲート絶縁膜を
フッ化水素（ＨＦ）で処理する工程と、前記フッ化水素
（ＨＦ）で処理した後の前記ゲート絶縁膜上にゲート電
極を成膜する工程とを具備し、前記ゲート絶縁膜及び前
記ゲート電極の界面にフッ素（Ｆ）原子を原子医濃度を
５Ｅ１７（cm-3）以上介在させることを特徴とする請求
項７に記載の液晶表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33805796A JPH10177968A (ja) | 1996-12-18 | 1996-12-18 | 薄膜素子、薄膜素子の形成方法、薄膜トランジスタの製造方法及び液晶表示装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33805796A JPH10177968A (ja) | 1996-12-18 | 1996-12-18 | 薄膜素子、薄膜素子の形成方法、薄膜トランジスタの製造方法及び液晶表示装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10177968A true JPH10177968A (ja) | 1998-06-30 |
Family
ID=18314515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33805796A Pending JPH10177968A (ja) | 1996-12-18 | 1996-12-18 | 薄膜素子、薄膜素子の形成方法、薄膜トランジスタの製造方法及び液晶表示装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10177968A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000002807A (ko) * | 1998-06-23 | 2000-01-15 | 김영환 | 박막 트랜지스터의 제조방법 |
| WO2001059849A1 (fr) * | 2000-02-09 | 2001-08-16 | Matsushita Electric Industrial Co., Ltd. | Transistor a film mince a gachette en alliage molybdene-tungstene |
| JP2007241295A (ja) * | 2006-03-10 | 2007-09-20 | Samsung Electronics Co Ltd | 表示装置及びその製造方法 |
| CN100353244C (zh) * | 2004-01-17 | 2007-12-05 | 统宝光电股份有限公司 | 液晶显示器及其制作方法及其晶体管数组基板及制作方法 |
| JP2010263225A (ja) * | 1999-03-26 | 2010-11-18 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
-
1996
- 1996-12-18 JP JP33805796A patent/JPH10177968A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000002807A (ko) * | 1998-06-23 | 2000-01-15 | 김영환 | 박막 트랜지스터의 제조방법 |
| JP2010263225A (ja) * | 1999-03-26 | 2010-11-18 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US8658481B2 (en) | 1999-03-26 | 2014-02-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US8686553B2 (en) | 1999-03-26 | 2014-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and a method of manufacturing the same |
| US9105523B2 (en) | 1999-03-26 | 2015-08-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and a method of manufacturing the same |
| US9620573B2 (en) | 1999-03-26 | 2017-04-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including light-emitting element |
| US9876033B2 (en) | 1999-03-26 | 2018-01-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and a method of manufacturing the same |
| WO2001059849A1 (fr) * | 2000-02-09 | 2001-08-16 | Matsushita Electric Industrial Co., Ltd. | Transistor a film mince a gachette en alliage molybdene-tungstene |
| CN100353244C (zh) * | 2004-01-17 | 2007-12-05 | 统宝光电股份有限公司 | 液晶显示器及其制作方法及其晶体管数组基板及制作方法 |
| JP2007241295A (ja) * | 2006-03-10 | 2007-09-20 | Samsung Electronics Co Ltd | 表示装置及びその製造方法 |
| US8143621B2 (en) | 2006-03-10 | 2012-03-27 | Samsung Electronics Co., Ltd. | Active type display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2814319B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP3369244B2 (ja) | 薄膜トランジスタ | |
| JPH08293609A (ja) | 半導体装置の製造方法 | |
| JPH05304171A (ja) | 薄膜トランジスタ | |
| JPH10177968A (ja) | 薄膜素子、薄膜素子の形成方法、薄膜トランジスタの製造方法及び液晶表示装置の製造方法 | |
| JPH0566413A (ja) | 液晶表示装置 | |
| JP3452679B2 (ja) | 薄膜トランジスタの製造方法、薄膜トランジスタおよび液晶表示装置 | |
| JPH0637314A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH11274505A (ja) | 薄膜トランジスタ構造およびその製造方法 | |
| JP2001284600A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2917925B2 (ja) | 薄膜トランジスタの製造方法と液晶表示装置用アクティブマトリックスアレイ | |
| JPH11135797A (ja) | 積層膜の形状加工方法およびそれを利用した薄膜トランジスタの製造方法 | |
| JP3599513B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3291069B2 (ja) | 半導体装置とその作製方法 | |
| JPH0969631A (ja) | 半導体装置、その製造方法およびその製造装置、並びに液晶表示装置 | |
| JP2837473B2 (ja) | シリコン薄膜トランジスタ | |
| JP3333489B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2002009298A (ja) | 薄膜半導体素子とその製造方法及び液晶表示装置 | |
| JPH07321106A (ja) | 酸化シリコン薄膜の改質方法および薄膜トランジスタの製造方法 | |
| KR950003942B1 (ko) | 액정표시장치의 박막트랜지스터의 제조방법 | |
| JP4267528B2 (ja) | 薄膜トランジスタを用いたアクティブマトリックス型液晶表示装置の製造方法 | |
| KR100303710B1 (ko) | 비정질실리콘박막트랜지스터와액정표시소자구조및제조방법 | |
| KR100713879B1 (ko) | 박막 트랜지스터의 액정 표시 소자의 제조방법 | |
| JP3369530B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2714017B2 (ja) | 液晶表示パネル用薄膜トランジスタアレイの製造方法 |