KR950003942B1 - 액정표시장치의 박막트랜지스터의 제조방법 - Google Patents
액정표시장치의 박막트랜지스터의 제조방법 Download PDFInfo
- Publication number
- KR950003942B1 KR950003942B1 KR1019920002971A KR920002971A KR950003942B1 KR 950003942 B1 KR950003942 B1 KR 950003942B1 KR 1019920002971 A KR1019920002971 A KR 1019920002971A KR 920002971 A KR920002971 A KR 920002971A KR 950003942 B1 KR950003942 B1 KR 950003942B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor layer
- forming
- layer
- photoresist pattern
- high concentration
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000010409 thin film Substances 0.000 title claims description 13
- 239000010410 layer Substances 0.000 claims abstract description 96
- 239000004065 semiconductor Substances 0.000 claims abstract description 63
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000011241 protective layer Substances 0.000 claims abstract description 12
- 239000011521 glass Substances 0.000 claims abstract description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims description 30
- 239000010408 film Substances 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 14
- 239000004973 liquid crystal related substance Substances 0.000 claims description 13
- 206010034972 Photosensitivity reaction Diseases 0.000 claims description 3
- 230000036211 photosensitivity Effects 0.000 claims description 3
- 239000004020 conductor Substances 0.000 abstract description 3
- 239000000463 material Substances 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 4
- 238000000151 deposition Methods 0.000 abstract 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 229910052804 chromium Inorganic materials 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 229910052715 tantalum Inorganic materials 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000003504 photosensitizing agent Substances 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- -1 or W Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
Abstract
내용 없음.
Description
제1도는 종래 액정표시장치의 박막트랜지스터의 단면도.
제2도는 이 발명에 따른 액정표시장치의 박막트랜지스터의 단면도.
제3(a)∼(d)도는 이 발명의 일실시예에 따른 액정표시장치의 박막트랜지스터의 제조공정도이다.
이 발명은 액정표시장치의 박막트랜지스터의 제조방법에 관한 것으로서, 더욱 상세하게는 박막트랜지스터의 소오스 및 드레인전극을 반도체층과 절연층의 사이에 형성하여 액정표시장치의 신뢰성 및 효율을 향상시킬 수 있는 액정표시장치의 박막트랜지스터의 제조방법에 관한 것이다.
최근 휴대용 TV나 노트북형 컴퓨터 등의 평판 표시장치로 널리 쓰이는 액정포시장치(Liquid Crystal Displya; 이하 LCD라 칭함)는 종래의 음극선관에 비해 소비전력량이 적고 경박단소화가 가능한 등의 이점이 있어 그 사용범위가 점차 넓어지고 있다. LCD는 화소전극, 화소전극을 구동시키는 박막트랜지스터(Thin Film Transitor; 이하 TFT라 칭함) 등이 형성되어 있는 제1기판과, 공통전극이 형성되어 있는제2기판이 서로 봉합되고 제1 및 제2기판의 사이에 액정이 주입되어 있다. 상기 화소전극과 TFT 등이형 닝되어 있는 제1기판상에는 금속배선이나 캐패시터 등이 형성되어 있어 금속배선의 저항이 LCD의 특성에 많은 영향을 미치며, 또한 TFT 등 다층의 박막이 형성되어지므로 단차피복성이나 TFT의 동작속도 등도 LCD의 특성에 영향을 미치는 중요한 요인이다.
제1도는 종래 LCD TFT의 단면도로서, 특히 역스태거드형(Inverted Staggered Type) TFT의 단면도이다.
유리재질의 투명한 절연기판(11)상의 소정부위에 Al, Cr, Ta 또는 Ca 등의 도전물질로 게이트전극(12)이 형성되어 있으며, 상기 구조의 전표면에 산화규소 또는 질화규소 등의 절연물질로 게이트 절연막(13)이형성되어 있고, 상기 게이트전극(11)상의 게이트 절연막(13)의 상부 표면에 비정질규소 또는 다결정규소 등으로 반도체층(14)이 형성되어 있다. 상기 반도체층(14)의 게이트전극(12)상의 양단에 오움믹 접촉을 위한 고농도 반도체층(15)이 비정질규소 또는 다결정규소 등으로 형성되어 있다.
상기 고농도 반도체층(15)에 의해 노출된 반도체층(14)이 체널영역(16)이 된다. 또한, 상기 고농도 반도체층(15)의 표면에 Al, Cr 또는 Ta 등의 물질로. 소오스전극(16) 및 드레인전극(17)이 형성되어 있다.
상술한 종래의 LCD 의 TFT는 게이트전극 형성공종시의 제1식각공정과, 반도체층 고농도 반도체층 형성공정시의 제2식각공정과, 채널영역 형성을 위해 금속층 및 고농도 반도체층을 제거하는 제3식각공정이 필요하므로 TFT의 제조공정이 복잡한 문제점이 있다.
또한, 채널영역 형성을 위한 금속층 및 고농도 반도체층 식각공정시에 반도체층의 상부 표면도 소정두께식각되어 반도체층의 표면이 손상되어 TFT의 전기적 특성을 악화시키는 문제점이 있다
또한, 상기 고농도 반도체층 식각공정시 반도체층도 소정두께 제거되므로 반도체층의 두께를 소정크기 이하로 형성할 수 없으므로 반도체층의 두께에 비례하는 TFT의 오프전류를 어느정도 이하로 감소시키기 어려우므로 LCD의 신뢰성 및 효율을 감소시키는 문제점이 있다.
따라서, 이 발명의 목적은 제조공정이 간단한 LCD의 TFT 제조방법을 제공함에 있다.
또한, 이 발명의 다른 목적은 채널영역 형성시 반도체층의 표면이 손상되지 앓아 TFT의 전기적 특성을 향상시킬 수 있는 LCD의 TFT 제조방법을 제공함에 있다.
또한, 이 발명의 또다른 목적은 반도체층의 두께를 감소시켜 TFT의 오프전류를 감소시켜 LCD의 신뢰성 및 효율을 향상시킬 수 있는 LCD의 TFT를 제공함에 있다.
또한, 이 발명의 또다른 목적은 소오스전극과 드레인전극 시이의 직렬저항을 감소시켜 LCD의 신호전달속도를 증가시킬 수 있는 LCD의 TFT를 제공함에 있다.
상기와 같은 목적들을 달성하기 위하여 이 발명은 액정표시장치의 박막트랜지스터에 있어서, 유리재질의 절연기판과, 상기 절연기판상에 형성되어 있는 게이트전극과, 상기 구조의 전표면에 형성되어 있는 게이트절연막과, 상기 게이트 절연막의 표면에 상기 게이트전극을 사이에 두고 소정간격 이격되어 게이트 절연막이 노출되도록 형성된 고농도 반도체층과, 상기 고농도 반도체층의 상부표면에 헝성된 소오스전극 및 드레인전극과 상기 고농도 반도체층의 상부표면에 형성된 고농도 드레인전극과, 상기 소오스전극 및 드레인전극에 의해 노출된 게이트 절연막의 상에 상기 소오스전극 및 드레인전극과 소정부분 겹치도록 형성된 반도체층과, 상기 반도체층의 상부에 형성되어 있는 보호층을 구비하는 것을 특징으로 한다.
또한, 이 발명은 액정표시장치의 박막트랜지스터의 제조방법에 있어서, 유리재질의 절연기판상에 통상의 방법으로 게이트전극을 형성하는 공정과, 상기 구조의 전표면에 게이트 절연막을 형성하는 공정과, 상기 게이트전극상의 게이트 절연막의 표면이 보호되도록 제1감광막 패턴을 형성하는 공정과, 상기 구조의 전표면에 고농도 반도체층을 형성하는 공정과, 상기 고농도 반도체층의 상부에 도전층을 형성하는 공정과, 상기 제1감광막 패턴과 제1감광막 패턴상의 고농도 반도체층 및 도전층을 순차적으로 제거하여 게이트 절연막을 노출시켜 소오스전극 및 드레인전극을 형성하는 공정과, 상기 구조의 전표면에 반도체층을 형성하는 공정과, 상기 반도체층의 상부에 보호층을 형성하는 공정과, 상기 고농도 반도체층에 의해 노출된 게이트 절연막과 상기 게이트 절연막에 인접한 소오스전극 및 드레인전극의 일부가 보호되도록 상기 보호층의 상부에제2감광막 패턴을 형성하는 공정과, 상기 제2감광막 패턴에 의해 노출된 상기 보호층 및 반도체층을 순차적으로 제거한 후 상기 제2감광막 패턴을 제거하는 공정을 포함하여 이루어짐을 특징으로 한다.
이하, 첨부된 도면을 참조하여 이 발명에 따른 액정표시장치의 박막트랜지스터의 제조방법을 상세히 설명한다.
제2도는 이 발명에 따른 LCD의 TFT의 단면도이다.
투명한 유리재질의 절연기판(21)상의 일측에 Ti, Mo, Al, Cr 또는 W 등의 도전물질로 게이트전극(22)이 형성되어 있다. 상기 구조의 전표면에 산화규소 또는 질화규소 등의 절연물질로 게이트 절연막(23)이 형성되어 있다. 또한 상기 게이트 절연막(23)의 표면에 상기 게이트전극(22)상의 게이트 절연막(23)이 노출되도록 서로 소정간격 이격되어 불순물이 고농도로 도핑된 다결정규소, 비정질규소, 또는 수소화된 비정질규소 등으로 고농도 반도체층(24)이 형성되어 있다.
또한, 상기 고농도 반도체층(24)의 상부에 Ti, Mo, Al, Cr, Ta, W 등의 금속들의 규화물로 소오스전극(25) 및 드레인전극(26)이 형성되어 있다. 상기 게이트 절연막(23)의 상부에 다결정규소, 비정질규소 또는 수소화된 비정질규소 등으로 반도체층(27)이 형성되어 있다. 상기 반도체층(27)은 노출된 게이트 절연막(23)과 인접한 소오스전극(25) 및 드레인전극(26)과 소정부분 겹치도록 형성되어 있다.
또한, 상기 반모체층(27)의 상부표면에 산화규소, 질화규소 등의 절연물질로 브흐층(28)이 형성되어 있다. 상기 보호층(28)은 반도체층(27)뿐만 아니라 상기 소오스전극(25) 및 드레인전극(26)의 상부에도 형성될 수 있다.
상기 LCD TFT는 게이트전극(22)에 소정전압이 인가되면 상기 소오스전극(25)과 드레인전극(26) 사이의 반도체층(27)에 채널이 형성된다. 상기 채널은 게이트 절연막(23)에 인접한 반도체층(27)에 약 500A 정도의 두께로 형성된다. 따라서 직렬저항이 감소되어 LCD의 신호전달속도 및 전류가 증가한다.
제3(A)∼(D)도-는 이 발명의 일실시예에 따른 LCD TFT의 제조공정도이다.
제3(A)도를 참조하면, 투명한 유리재질의 절연기판(3l)상에 물리증착 또는 화학기상증착(Chemical Vapor Deposition; 이하 CVD라 칭함)등의 방법으로, Al, Ti, Ta, Cr, Mo, Pt 또는 W 등의 금속으로 제1도전층(32)을 형성한 후 상기 제1도전층(32)의 소정부분이 보호되도록 제1감광막 패턴(33)을 형성한다.
제3(B)도를 참조하면, 상기 제1감광막 패던(33)에 의해 노출된 제1도전층(32)을 건식 또는 습식식각방법으로 제거하여 게이트전극(34)을 형성한 후 상기 제1감광막 패턴(33)을 제거한다 그 다음, 상기 구조의 전표면에 물리증착 또는 CVD방법으로 산화규소 또는 질화규소로 게이트 절연막(35)을 형성한다. 그 다음, 상기 게이트 절연막(35)상에 감광막을 도포한 후 상기 게이트전극(34)을 노광마스크로 하여 상기 절연기판(31)의 후면에서 노광하여 제2감광막 패던(36)을 형성한다. 상기 제2감광막 패턴(36)은 이중감광막법을 사용할 수도 있다. 즉, 광감도가 서로 다른 두가지 감광제로 감광도가 높은 강광제를 하부에, 감광도가 낮은 감제를 상부에 각각 도포한 후 노광시키면 상기 제2감광막 패턴(36)의 상부가 하부보다 크게 형성되어 후속공겅 진행시에 금속층(38)이 제2감광막 패턴(36) 및 고농도 반드체층(37)을 완전히 감싸는 것을 방지할 수 있다. 그 다음, 상기 구조의 전표면에 물리증착 또는 CVD 등의 방법으로 고농도 반도체층(37) 및 제2도전층(38)을 순차적으로 형성한다. 상기 오옴믹 접촉을 위한 고농도 반도체층(37)은 다결정실리콘, 비정질실리콘 또는 수소화된 비정질실리콘 등에 n 또는 p형의 불순물이 고농도로 도핑되어 있으며 두께는 약500Å 정도이다.
상기 제2도전층(38)은 Al, Ti, Ta, Cr, Mo 또는 W 등의 금속으로 형성하거나 W, Mo, Cr 또는 Ta등의 금속규화물로 형성한다.
제3(C)도를 참조하면, 상기 제2감광막 패턴(36)과 상기 제2감광막 패턴(36)상의 고농도 반도체층(37) 및 제2도전층(3)을 통상의 리프트 오프방법으로 제거하여 소오스전극(39) 및 드레인전극(40)을 형성한다. 그 다음, 상기 구조의 전표면에 물리증착 또는 CVD 등의 방법으로 반도체층(4l) 및 보호층(42)을 순차적으로 형성한다. 상기 반도체층(41)은 다결정규소, 비정질규소 또는 수소화된 비정질규소로 형성하며, 상기보호층(42)은 산화규소 또는 길학규소로 형성한다. 그 다음, 상기 게이트전극(34)상의 보호층(42) 포면에상기 노출된 게이토 절연막(35)과 인접한 소오스전극(39) 및 드레인전극(40)과 소정부분 겹치도록 제3감광막 패턴(43)을 형성한다.
제3(D)도를 참조하면, 상기 제1감광막 패턴(43)에 의해 노출된 보호층(42) 및 반도체층(41)을 건식 또는 습식식각방법으로 순차적으로 제거한 후 상기 제3감광막 패턴(43)을 제거한다.
상기의 LCD TFT는 종래의 구조에서와 같은 채널부위의 고농도 반도체층(37)의 식각공정이 없으므로 반도체층(41)을 2000Å 이하의 두께로 형성할 수 있으므로 반도체층(41)의 두께에 비례하는 TFT의 오프전류를 감소시킬 수 있다. 또한, 반도체층(41)의 표면에 손상을 주지 않으므로 전위 등의 결함발생을 방지할 수 있다.
상술한 바와 같이 이 발명에 따른 LCD TFT는 소오스전극 및 드레인전극을 게이트 절연막과 반도체층의 사이에 형성하였다. 따라서, 이 발명은 전극 사이의 직렬저항이 감소하여 신호전달속도를 증가시킬 수 있는 이점이 있다.
또한, 이 발명은 반도체층의 두께를 얇게 형성하여 TFT의 오프전류를 감소시킬 수 있어 LCD의 신뢰성 및 효율을 향상시킬 수 있는 다른 이점이 있다.
또한, 이 발명은 채널영역 형성시 반도체층의 표면에 전위 등의 결함발생을 방지하여 TFT의 전기적 특성을 향상시킬 수 있는 또다른 이점이 있다.
Claims (4)
- 유리재질의 절연기판상에 통상의 방법으로 게이트전극을 형성하는 공정과, 상기 구조의 전표면에 게이트 절연막을 형성하는 공정과, 상기 게이트전극상의 게이트 절연막의 표면에 보호되도록 제1감광막 패턴을 형성하는 공정과, 상기 구조의 전표면에 고농도 반도체층을 형성하는 공정과, 상기 고농도 반도체층의 상부에 도전층을 형성하는 공정과, 상기 제1감광막 패턴과 제1감광막 패턴상의 고농도 반도체층 및 도전층을 순차적으로 제거하여 게이트 절연막을 노출시켜 소오스전극 및 드레인전극을 형성하는 공정과, 상기 구조의 전표면에 반도체층을 형성하는 공정과, 상기 반도체층의 상부에 보호층을 형성하는 공정과, 상기 고농도 반도체층에 의해 노출된 게이트 절연막과 상기 게이트 절연막에 인접한 소오스전극 및 드레인전극의 일부가 보호되도록 상기 보호층의 상부에 제2감광막 패턴을 형성하는 공정과, 상기 제2감광막 패턴에 의해 노출된 상기 보호층 및 반도체층을 순차척으로 제거한 후 상기 제2감광막 패턴을 제거하는 공정을 포함하여 이루어지는 액정표시장치의 박막트랜지스터의 제조방법.
- 제1항에 있어서, 상기 제1감광막 패턴 형성 공정시 게이트전극을 노광마스크로 하여 절연기판의 뒷면에서 빛을 조사하는 액정표시장치의 박막트랜지스터의 제조방법.
- 제1항에 있어서, 상기 제1감광막 패턴을 감광도가 서로 다른 감광물질로 2층으로 적층하여 형성하는 액정표시장치의 박막트랜지스터의 제조방법.
- 제1항에 있어서, 상기 제1감광막 패턴과 제1감광막 패턴상의 고농도 반도체층 및 도전층을 제거하는 공정을 통상의 리프트 오프공정으로 행하는 액정표시장치의 박막트랜지스터의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920002971A KR950003942B1 (ko) | 1992-02-26 | 1992-02-26 | 액정표시장치의 박막트랜지스터의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920002971A KR950003942B1 (ko) | 1992-02-26 | 1992-02-26 | 액정표시장치의 박막트랜지스터의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930018756A KR930018756A (ko) | 1993-09-22 |
| KR950003942B1 true KR950003942B1 (ko) | 1995-04-21 |
Family
ID=19329512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920002971A KR950003942B1 (ko) | 1992-02-26 | 1992-02-26 | 액정표시장치의 박막트랜지스터의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950003942B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101013625B1 (ko) * | 2003-12-23 | 2011-02-10 | 엘지디스플레이 주식회사 | 액정표시소자 및 그 제조방법 |
-
1992
- 1992-02-26 KR KR1019920002971A patent/KR950003942B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930018756A (ko) | 1993-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100225098B1 (ko) | 박막트랜지스터의 제조방법 | |
| US6025216A (en) | TET-LCD method for manufacturing the same | |
| US6329672B1 (en) | Thin film transistor having a second gate metal layer preventing formation of hillocks | |
| EP0304657B1 (en) | Active matrix cell and method of manufacturing the same | |
| US6140158A (en) | Method of manufacturing thin film transistor-liquid crystal display | |
| US7223621B2 (en) | Method of fabricating an array substrate | |
| US6180438B1 (en) | Thin film transistors and electronic devices comprising such | |
| JP2002055362A (ja) | 液晶表示装置用薄膜トランジスタ基板の製造方法 | |
| US5751020A (en) | Structure of a liquid crystal display unit having exposed channel region | |
| JPH08236775A (ja) | 薄膜トランジスタおよびその製造方法 | |
| KR0171648B1 (ko) | 박막장치 및 그 제조방법 | |
| KR100272266B1 (ko) | 박막 트랜지스터 및 그의 제조방법 | |
| US6534350B2 (en) | Method for fabricating a low temperature polysilicon thin film transistor incorporating channel passivation step | |
| JPH09512667A (ja) | 薄膜半導体部品の側面をパッシベーション処理する方法 | |
| KR950003942B1 (ko) | 액정표시장치의 박막트랜지스터의 제조방법 | |
| KR100351871B1 (ko) | 박막트랜지스터제조방법 | |
| JPH0618921A (ja) | マトリックス型表示装置 | |
| US7116389B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| JPH06169086A (ja) | 多結晶シリコン薄膜トランジスタ | |
| KR20050002231A (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| US6482685B1 (en) | Method for fabricating a low temperature polysilicon thin film transistor incorporating multi-layer channel passivation step | |
| KR100205867B1 (ko) | 액티브매트릭스기판의 제조방법 및 그 방법에 의해제조되는액티브매트릭스기판 | |
| JP3419073B2 (ja) | 薄膜トランジスタ及びその製造方法、及びアクティブマトリクス液晶表示素子 | |
| KR100599958B1 (ko) | 고개구율 및 고투과율 액정표시장치의 제조방법 | |
| KR970000469B1 (ko) | 액정 표시 장치용 박막 트랜지스터 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20010308 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |